DE3014844A1 - BIPOLAR, INTEGRATED CIRCUIT CIRCUIT AND METHOD FOR THE PRODUCTION THEREOF - Google Patents
BIPOLAR, INTEGRATED CIRCUIT CIRCUIT AND METHOD FOR THE PRODUCTION THEREOFInfo
- Publication number
- DE3014844A1 DE3014844A1 DE19803014844 DE3014844A DE3014844A1 DE 3014844 A1 DE3014844 A1 DE 3014844A1 DE 19803014844 DE19803014844 DE 19803014844 DE 3014844 A DE3014844 A DE 3014844A DE 3014844 A1 DE3014844 A1 DE 3014844A1
- Authority
- DE
- Germany
- Prior art keywords
- insulating layer
- layer
- wiring
- integrated circuit
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000000034 method Methods 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000012535 impurity Substances 0.000 claims description 31
- 229920001296 polysiloxane Polymers 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 8
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
- H01L27/0233—Integrated injection logic structures [I2L]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
3J3U8A43J3U8A4
itanwamitanwam
Registered RepresentativesRegistered Representatives
before thebefore the
European Patent OfficeEuropean Patent Office
MöhlstraBe 37 D-8000 München 80MöhlstraBe 37 D-8000 Munich 80
Tel.: 089/982085-87 Telex: 05 29 802 Jink] d Telegramme: ellipsoidTel .: 089 / 982085-87 Telex: 05 29 802 Jink] d Telegrams: ellipsoid
Tokyo Shibaura Denki Kabushiki Kaisha 17. April 1980 Kawasaki-shi, Japan 55P086-3/waTokyo Shibaura Denki Kabushiki Kaisha April 17, 1980 Kawasaki-shi, Japan 55P086-3 / wa
Bipolarer, integrierter Schaltkreis und VerfahrenBipolar Integrated Circuit and Process
zu seiner Herstellungfor its manufacture
Die Erfindung bezieht sich auf einen bipolaren, integrierten Schaltkreis, der ein integriertes Injektions-Logik (I2L)-Element und doppelte Verdrahtungsschichten aufweist und auf ein Verfahren zu seiner Herstellung.The invention relates to a bipolar integrated circuit which has an integrated injection logic (I 2 L) element and double wiring layers and to a method for its manufacture.
Ein IaL-Element wird aus komplementären Transistoren ausgebildet, und besteht aus einem seitlichen PNP-Transistor und einem vertikalen NPN-Transistor, dessen Emitter und Basis von der Basis bzw. demAn I a L element is formed from complementary transistors, and consists of a lateral PNP transistor and a vertical NPN transistor, the emitter and base of which are from the base and the
030043/0931030043/0931
Kollektor des seitlichen Transistors gebildet werden, und einen hohen Integrationsgrad aufweist.Collector of the side transistor are formed, and has a high degree of integration.
Bei dem gewöhnlichen Verfahren zur Herstellung eines bipolaren, integrierten Schaltkreises aus einem IaL-Element und mit doppelten Verdrahtungsschichten wird auf einem Halbleitersubstrat mit einem darin mittels eines gewöhnlichen Verfahrens ausgebildeten IaL-Element eine erste Isolierschicht ausgebildet, woraufhin eine erste Al-Verdrahtungsschicht auf der ersten Isolierschicht ausgebildet wird. Dann wird eine zweite Isolierschicht, z.B. SiO2 beispielsweise mittels chemischer Aufdampfung (chemical vapor deposition CVD) auf der ersten Al-Verdrahtungs schicht ausgebildet, woraufhin in der zweiten Isolierschicht mittels einem Photoätzverfahren Koritaktöffnungen ausgebildet werden. Schließlich wird eine zweite Al-Sohicht auf der zweiten Isolierschicht mittels Ablagerung ausgebildet und dann nach Wunsch gemustert, so daß der gewünschte bipolare,integrierte Schaltkreis mit einem I2L-EIement und doppelten Verdrahtungsschichten hergestellt wird.In the usual method of manufacturing a bipolar integrated circuit from an I a L element and double wiring layers, a first insulating layer is formed on a semiconductor substrate with an I a L element formed therein by an ordinary method, followed by a first Al wiring layer is formed on the first insulating layer. A second insulating layer, for example SiO 2 , is then formed on the first Al wiring layer, for example by means of chemical vapor deposition (CVD), whereupon correspondence openings are formed in the second insulating layer by means of a photoetching process. Finally, a second Al layer is deposited on the second insulating layer and then patterned as desired to produce the desired bipolar integrated circuit with an I 2 L element and double wiring layers.
Bei dem oben erwähnten üblichen Verfahren ist es unmöglich, eine Wärmebehandlung bei 5000C oder mehr nach dem Ausbilden der ersten Al-Schicht durchzuführen. Dies führt zu verschiedenen ernsten Problemen. Beispielsweise ist es unmöglich, unerwünschte Unreinheiten von der Isolierschicht oder dem Halbleitersubstrat mittels dem Getterverfahren zu entfernen, was zu einer schlechten Zuverlässig-In the above-mentioned conventional method, it is impossible to perform a heat treatment at 500 ° C. or more after the formation of the first Al layer. This leads to various serious problems. For example, it is impossible to remove unwanted impurities from the insulating layer or the semiconductor substrate by means of the getter process, which leads to poor reliability.
- 7 030043/0931 - 7 030043/0931
— "7 —- "7 -
keit des Halbleiterelentents führt. Ebenfalls unmöglich ist , die CVD-Schicht einem Spannungsfreiglühen bei hoher Temperatur zu unterwerfen, was zu einer geringen Stehspannung zwischen der ersten und der zweiten Al-Schicht und zu einem Kriechstrom führt. Weiter ist die erste Al-Schicht etwa ungefähr Τμ dick, was dazu führt, daß die zweite Al-Schicht dazu neigt, an dem Abschnitt, an dem die zweite Al-Schicht die erste Al-Schicht über die dazwischen angeordnete CVD-Isolierschicht kreuzt, gelöst wird. Ähnlich neigt die Verdrahtung zur Signalübertragung sich an dem mit einer Injektorverdrahtung kreuzenden Abschnitt zu lösen. Um das Ablöseproblem zu lösen, muß die zweite Al-Schicht und die Signalübertragungsverdrahtung ausreichend dick gemacht werden, wodurch man keinen hohen Integrationsgrad erreichtespeed of the semiconductor element leads. Also impossible is to subject the CVD layer to stress relief annealing at high temperature, resulting in low Withstand voltage between the first and second Al layers and leads to a leakage current. Further the first Al layer is about Τμ thick, what leads to the fact that the second Al layer tends to be at the portion where the second Al layer the first Al layer crosses over the intermediate CVD insulating layer, is released. Similar the wiring for signal transmission tends to be inclined at the portion intersecting with an injector wiring to solve. In order to solve the peeling problem, the second Al layer and the signal transmission wiring be made sufficiently thick, as a result of which a high degree of integration cannot be achieved
Um die dem üblichen Verfahren anhaftenden Nachteile zu beheben, wird die Verwendung eines polykristallinen Silikons (Polysilikon) vorgeschlagen, das mit einer hohen Konzentration vonJJnreinheiten als Verdratungsmaterial gedopt ist.In order to overcome the disadvantages inherent in the conventional process, the use of a polycrystalline Silicones (polysilicon) have been proposed that have a high concentration of impurities as a disintegration material is doped.
Es ist der Fachwelt bekannt, polykristallines Silikon zur Ausbildung eines Gatters eines MOS-Transistors zu verwenden. Jedoch fließt durch das Gatter eines MOS-Transistors kein Strom. Daher tritt in Bezug auf den Widerstand der Gatterverdrahtung keine Schwierigkeit auf. Somit ist die Verwendung eines polykristallinen Silikons wie in dem Gatter eines MOS-Transistors im wesentlichen für den Gegenstand der Erfindung unerheblich. Es ist ebenfallsIt is known in the art to use polycrystalline silicone to form a gate of a MOS transistor to use. However, no current flows through the gate of a MOS transistor. Hence occurs in Regarding the resistance of the gate wiring, there was no problem. Thus, using a polycrystalline silicone as in the gate of a MOS transistor essentially for the object irrelevant to the invention. It is also
030043/0931030043/0931
30HB4430HB44
bekannt, polykristallines Silikon als eine Diffusionsquelle in einem bipolaren,integrierten Schaltkreis zu verwenden. Beispielsweise ist in "IEEE Journal of Solid-state Circuits, Vol. SC-12, No. 2, pp. 135-138, April (1977>ir beschrieben, daß ein bordotiertes polykristallines Silikon als eine Diffusionsquelle zur Ausbildung p-artiger Zonen eines I2L-Elements verwendet wurde, und daß das erwähnte polykristalline Silikon als eine leitende Beschichtung verwendet wurde, die mit den p-artigen Zonen in Berührung stand.known to use polycrystalline silicone as a diffusion source in a bipolar integrated circuit. For example, it is described in "IEEE Journal of Solid-state Circuits, Vol. SC-12, No. 2, pp. 135-138, April (1977> ir ) that a boron-doped polycrystalline silicone is used as a diffusion source for the formation of p-type zones I 2 L element was used, and that the aforementioned polycrystalline silicone was used as a conductive coating which was in contact with the p-type regions.
Wenn jedoch polykristallines Silikon als eine Diffusionsquelle zur Ausbildung der Basiszone eines NPN-Transistors verwendet wird, ist die Unreinheitkonzentration des polykristallinen Silikons von der gewünschten Unreinheitkonzentration der Basiszone begrenzt. Mit anderen Worten heißt es, daß es unmöglich ist, ein polykristallines Silikon zur Verfügung zu stellen, das mit einer Unreinheit in einer solchen Menge gedopt ist, daß das polykristalline Silikon einen ebensolchen Widerstand wie ein Verdrahtungsmaterial aufweist. Weiter muß die Menge der Unreinheit genau gesteuert werden, damit das gedopte polykristalline Silikon als Diffusionsquelle verwendet werden kann. Dies führt zu der Schwierigkeit, das Herstellungsverfahren der Halbleitervorrichtung zu steuern," was wiederum zu einer geringen Ausbeute der Vorrichtung führt, da unabdingbare Schwankungen in der Konzentration der gedopten Unreinheit auftreten. Es soll ebenfalls darauf hingewiesen werden, daß das als Diffusionsquelle zur Ausbildung der p-artigen Zone eines I2L-Elements ver-However, when polycrystalline silicone is used as a diffusion source to form the base region of an NPN transistor, the impurity concentration of the polycrystalline silicone is limited by the desired impurity concentration of the base region. In other words, it is said that it is impossible to provide a polycrystalline silicone doped with an impurity in such an amount that the polycrystalline silicone exhibits resistance as high as that of a wiring material. Furthermore, the amount of impurity must be precisely controlled so that the doped polycrystalline silicone can be used as a diffusion source. This leads to the difficulty of controlling the manufacturing process of the semiconductor device, "which in turn leads to a low yield of the device, since inevitable fluctuations in the concentration of the doped impurity occur. It should also be noted that this is used as a diffusion source for the formation of the p -like zone of an I 2 L element
030043/0931030043/0931
wendete polykristalline Silikon in der Injektorzone verbleibt. Somit ist es unmöglich, eine zusätzliche polykristalline Silikonverdrahtung in der Weise auszubilden, daß sie die Injektorverdrahtung kreuzt.applied polycrystalline silicone remains in the injector zone. Thus it is impossible to have an additional to form polycrystalline silicon wiring in such a way that it crosses the injector wiring.
Es ist daher Aufgabe der vorliegenden Erfindung, einen bipolaren, integrierten Schaltkreis, bestehend aus einem I2L-Element und einer doppelten Verdrahtungsschicht zu schaffen, bei dem es möglich ist, eine Wärmebehandlung nach der Ausbildung der ersten Verdrahtungsschicht durchzuführen, und wobei die zweite Verdrahtungsschicht nicht an dem Kreuzungsabschnitt mit der ersten Verdrahtungsschicht gelöst wird.It is therefore an object of the present invention to provide a bipolar integrated circuit consisting of an I 2 L element and a double wiring layer, in which it is possible to carry out a heat treatment after the formation of the first wiring layer, and wherein the second wiring layer is not loosened at the intersection portion with the first wiring layer.
Mit der Erfindung wird in vorteilhafter Weise ein bipolarer, integrierter Schaltkreis, bestehend aus einem I2-Element und einer doppelten Verdrahtungsschicht geschaffen, bei dem die erste Verdrahtungsschicht aus polykristallinem Silikon mit einem Widerstand ausgebildet wird, der niedrig genug ist, um eine praktische Verbreitungsgeschwindigkeit zu ermöglichen.The invention advantageously creates a bipolar, integrated circuit consisting of an I 2 element and a double wiring layer, in which the first wiring layer is formed from polycrystalline silicone with a resistance which is low enough to allow a practical spread rate enable.
Weiter wird in vorteilhafter Weise mit der Erfindung ein bipolarer, integrierter Schaltkreis hoher Integrationsdichte, bestehend aus einem I2L-Element und einer doppelten Verdrahtungsschicht geschaffen, bei dem die erste aus polykristallinem Silikon ausgebildete Verdrahtungsschicht eine Injektorverdrahtung kreuzt.Furthermore, the invention advantageously creates a bipolar, integrated circuit of high integration density, consisting of an I 2 L element and a double wiring layer, in which the first wiring layer made of polycrystalline silicone crosses an injector wiring.
- 10 -- 10 -
030043/0931030043/0931
30U84430U844
Diese Aufgabe wird erfindungsgemäß durch einen bipolaren, integrierten Schaltkreis gelöst, derThis object is achieved according to the invention by a bipolar, integrated circuit solved the
- ein Halbleitersubstrat mit mehreren darin ausgebildeten integrierten Injektions-Logik (I2L)-Elementen,- A semiconductor substrate with several integrated injection logic (I 2 L) elements formed therein,
- eine auf dem Halbleitersubstrat ausgebildete erste Isolierschicht,- A first insulating layer formed on the semiconductor substrate,
- eine erste, auf der ersten Isolierschicht ausgebildete Verdrahtungsschicht, bestehend aus einem mit Unreinheiten gedopten polykristallinen Silikon,a first wiring layer formed on the first insulating layer, consisting of a with Impurities doped polycrystalline silicone,
- eine zweite, die erste Verdrahtungsschicht bedeckende Isolierschicht/a second layer covering the first wiring layer Insulating layer /
- eine zweite, auf der zweiten Isolierschicht ausgebildete Verdrahtungsschicht aus einem Metall, die mit dem I2L-Element und der ersten Verdrahtungsschicht 4 über Kontaktöffnungen verbunden ist, und a second wiring layer made of a metal, formed on the second insulating layer, which is connected to the I 2 L element and the first wiring layer 4 via contact openings, and
- eine auf der zweiten Isolierschicht ausgebildete Inj ektorverdrahtung aufweist,wobei das Produkt zwischen dem Injektorstrom pro Gatter des I2L-Elements und dem Widerstand der ersten polykristallinen Silikon-Verdrahtungsschicht höchstens 0,3 V beträgt.- Has an injector wiring formed on the second insulating layer, the product between the injector current per gate of the I 2 L element and the resistance of the first polycrystalline silicon wiring layer being at most 0.3V.
In einer bevorzugten Ausführungsform ist vorgesehen, daß die erste polykristalline Silikon-Verdrahtungsschicht die Injektorverdrahtung mit der zweiten dazwischen angeordneten Isolierschicht kreuzt, so daß eine die Injektorverdrahtung kreuzende übertragung des Signals ermöglicht wird.In a preferred embodiment it is provided that the first polycrystalline silicon wiring layer crosses the injector wiring with the second insulating layer therebetween so that a transmission crossing the injector wiring of the signal is made possible.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen:An embodiment of the invention is shown in the drawing and will be described in more detail below described. Show it:
- 11 -- 11 -
0300A3/09310300A3 / 0931
Fig. 1 eine Aufsicht, die schematisch einFig. 1 is a plan view schematically showing a
Halbleitersubstrat mit einem darin ausgebildeten I2L-Element darstellt; Fig. 3 shows a semiconductor substrate having an I 2 L element formed therein;
Fig. 2 einen Querschnitt längs der Linie II-II von Fig. 1;Fig. 2 shows a cross section along the line II-II of Fig. 1;
Fig. 3 eine Aufsicht, die schematisch einFig. 3 is a plan view schematically showing a
Halbleitersubstrat darstellt, auf dem eine erste Verdrahtungsschicht, bestehend aus einem polykristallinenRepresents semiconductor substrate, on which a first wiring layer, consisting from a polycrystalline
Silikon ausgebildet ist, wobei die η -Randzon<
sen wurde;Silicone is formed, the η -Randzon <
was sen;
η -Randzone in der Zeichnung weggelas-η edge zone omitted from drawing
Fig. 4 eine Aufsicht, die schematisch einen bipolaren,integrierten Schaltkreis, bestehend aus einem I2L-Element und einer ersten und zweiten Verdrahtungsschicht darstellt, und 4 is a plan view schematically showing a bipolar, integrated circuit consisting of an I 2 L element and a first and second wiring layer, and FIG
Fig. 5 eine Kurve, die die Beziehung zwischen dem Injektorstrom und der Verzögerungszeit eines I2L-Elements darstellt. Fig. 5 is a graph showing the relationship between the injector current and the delay time of an I 2 L element.
In den Fig. 1 bis 4 sind die Schritte zur Herstellung eines bipolaren, integrierten Schaltkreises in einem I2L-Element dargestellt. Wie man aus Fig. 2 sieht, ist eine η -Zone 11 mittels Diffundieren einer η-artigen Unreinheit, z.B. Sb oder As, in einer hohen Konzentration in ein p-artiges Halbleitersubstrat 10 ausgebildet, woraufhin auf der η -Zone 111 to 4 show the steps for producing a bipolar, integrated circuit in an I 2 L element. As can be seen from FIG. 2, an η zone 11 is formed by diffusing an η-type impurity such as Sb or As in a high concentration into a p-type semiconductor substrate 10, whereupon the η zone 11 is formed
- 12 -- 12 -
030043/0931030043/0931
mittels Gasphasenwachsturn eine η-artige Halbleiterschicht ausgebildet wird. Im allgemeinen sollte die η-artige Halbleiterschicht einen spezifischen Widerstand von etwa 1 Λ cm und eine Dicke von etwa 6 μπι aufweisen. Es ist jedoch möglich, den spezifischen Widerstand und die Dicke in Übereinstimmung mit den erforderlichen Eigenschaften eines linearen Schaltkreises (nicht gezeigt) mit einem integrierten Schaltkreis einzustellen. Wie man aus den Fig. 1 und 2 siehtr wird mittels selektivem Diffundieren von Bor in der oben erwähnten η-artigen Halbleiterschicht eine η-artige Inselzone 12 ausgebildet. Dann wird mittels Ionenimplantation und Diffusion in eine Zone 1 in Fig. 1 eine niedrige Konzentration einer p-artigen Unreinheit, z.B. Bor, gedopt. Das Dopen wird ebenfalls bei einer Zone mit einem hohen spezifischen Widerstand (nicht gezeigt) des Schaltkreises durchgeführt. Darauf wird Phosphor und Arsen in eine η -Randzone T4 eines I2L-Elements und in die Randzone des in dem linearen Schaltkreis, usw., vorgesehenen NPN-Transistors diffundiert. Weiter wird mittels Ionenimplantation mit einer Konzentration höher als die in der Zone 1 eine Basiszone 2 eines NPN-Transistors in dem I2L-Element mit Bor gedopt, so daß der Widerstand der Basiszone 2 abnimmt. Die Borimplantation wird ebenfalls gleichzeitig bei einer Injektorzone 3 des I ^-Elements, als auch bei der Basiszone eines NPN-Transistors in dem linearen Schaltkreisabschnitt, den Emitter- und Koliektorzonen eines PNP-Transistors und der in dem linearen Schaltkreis (nicht gezeigt) zusammen ausgebildeten Widerstandszone durchgeführt.an η-like semiconductor layer is formed by means of gas phase growth. In general, the η-like semiconductor layer should have a specific resistance of about 1 Λ cm and a thickness of about 6 μm. However, it is possible to adjust the resistivity and the thickness in accordance with required characteristics of a linear circuit (not shown) with an integrated circuit. As can be seen from FIGS. 1 and 2, an η-type island region 12 is formed by means of selective diffusion of boron in the above-mentioned η-type semiconductor layer. Then, by means of ion implantation and diffusion in a zone 1 in FIG. 1, a low concentration of a p-type impurity, for example boron, is doped. Doping is also performed on a high resistivity zone (not shown) of the circuit. Then, phosphorus and arsenic are diffused into an η edge region T4 of an I 2 L element and into the edge region of the NPN transistor provided in the linear circuit, etc. Furthermore, by means of ion implantation with a concentration higher than that in zone 1, a base zone 2 of an NPN transistor in the I 2 L element is doped with boron, so that the resistance of base zone 2 decreases. Boron implantation is also simultaneously formed in an injector zone 3 of the I ^ element, as well as in the base zone of an NPN transistor in the linear circuit section, the emitter and collector zones of a PNP transistor and that in the linear circuit (not shown) Resistance zone carried out.
- 13 -- 13 -
030043/0931030043/0931
Nach der Borimplantation wird in der Kollektorzone 1 des NPN-Transistors in dem I2L-Element eine η Diffusionsschicht ausgebildet. Beim Ausbilden der η -Schicht ist es möglich, ein Silikatglas mit einer hohen Konzentration einer η-artigen Unreinheit/ z.B. Phosphor und/oder Arsen, als eine thermische Diffusionsquelle zu verwenden. Es ist ebenfalls möglich, eine Ionenimplantation einer η-artigen Unreinheit zur Ausbildung der η -Schicht zu verwenden. Im Fall der thermischen Diffusion wird die Silikatglasschicht alleine nach der Diffusion entfernt, so daß eine erste Isolierschicht 16 ausgebildet wird, die keine Unreinheit enthält. Die so ausgebildete Isolierschicht 16 wird mittels einer Wärmebehandlung bei beispielsweise 95 00C verdichtet. Daneben kann die erste Isolierschicht 16 von einer mittels CVD oder thermischer Oxidation ausgebildeten SiO^-Schicht geschaffen werden. Die Fig. 1 und 2 zeigen alle oben beschriebenen Schritte.After the boron implantation, an η diffusion layer is formed in the collector zone 1 of the NPN transistor in the I 2 L element. When forming the η layer, it is possible to use a silicate glass having a high concentration of an η-like impurity such as phosphorus and / or arsenic as a thermal diffusion source. It is also possible to use ion implantation of an η-type impurity to form the η layer. In the case of thermal diffusion, the silicate glass layer alone is removed after diffusion, so that a first insulating layer 16 containing no impurity is formed. The insulating layer 16 formed in this way is compressed by means of a heat treatment at 95 ° C., for example. In addition, the first insulating layer 16 can be created by an SiO ^ layer formed by means of CVD or thermal oxidation. Figures 1 and 2 show all of the steps described above.
Dann wird beispielsweise mittels Gasphasenwachstum eine polykristalline Silikonschicht mit einer hohen Konzentration einer Unreinheit wie Phosphor, Arsen oder Bor so ausgebildet, daß sie die gesamte Oberfläche bedeckt. Die Unreinheit kann sich in der polykristallinen Silikonschicht während des Gasphasenwachstums absetzen. Alternativ ist es möglich, eine hohe Konzentration einer Unreinheit in eine zuerst ausgebildete reine polykristalline Silikonschicht zu diffundieren. Die Konzentration der Unreinheit sollte so bestimmt werden, daß die polykristalline Silikonschicht einen Widerstand aufweist, der niedrig genug ist, so daß das Produkt zwischen dem In-A polycrystalline silicone layer with a high thickness is then created, for example by means of gas phase growth Concentration of an impurity such as phosphorus, arsenic or boron is formed so that it covers the entire surface covered. The impurity can build up in the polycrystalline silicone layer during the gas phase growth drop. Alternatively, it is possible to have a high concentration of an impurity in one first formed pure polycrystalline silicone layer to diffuse. The concentration of impurity should be determined so that the polycrystalline silicone layer has a resistance that is low is enough so that the product is between
- 14 -- 14 -
0043/09310043/0931
jektorstrom pro Gatter des I2L-Elements und dem Widerstand der polykristallinen Silikonschicht 0,3 V oder weniger beträgt. Vorzugsweise sollte die Konzentration gleich der Sättigungskonzentration der Unreinheit in dem polykristallinen Silikon sein. Die polykristalline Silikonschicht sollte höchstens 6000 A dick sein •und im allgemeinen etwa eine Dicke von 3000 A aufweisen, obwohl die Dicke der polykristallinen Silikonschicht von ihrem Widerstand abhängt. Die so ausgebildete polykristalline Silikonschicht wird mittels Plasmaätzen oder reaktivem Ätzen selektiv entfernt, so daß eine erste Verdrahtungsschicht 4 aus polykristallinem Silikon ausgebildet wird (siehe Fig. 3 und 4).jector current per gate of the I 2 L element and the resistance of the polycrystalline silicon layer is 0.3 V or less. Preferably the concentration should be equal to the saturation concentration of the impurity in the polycrystalline silicone. The polycrystalline silicone layer should be no more than 6000 Å thick and generally about 3000 Å thick, although the thickness of the polycrystalline silicone layer depends on its resistance. The polycrystalline silicon layer thus formed is selectively removed by means of plasma etching or reactive etching, so that a first wiring layer 4 made of polycrystalline silicon is formed (see FIGS. 3 and 4).
Auf der gesamten Oberfläche wird eine zweite Isolierschicht 18 so ausgebildet, daß sie die erste polykristalline Silikonverdrahtungsschicht 4 bedeckt, wie in Fig. 3 zu sehen ist. Die zweite Isolierschicht kann mittels Oxidation der polykristallinen Silikonschicht ausgebildet werden, oder kann aus einer mittels CVD ausgebildeten SiO2-Schicht geschaffen werden. Vorzugsweise enthält die zweite Isolierschicht eine hohe Konzentration einer Unreinheit, wie z.B. Phosphor, Arsen oder Bor. Es ist ebenfalls möglich, daß die zweite Isolierschicht aus einer laminaren-Struktur einer unteren SiO2-Schicht, die keine Unreinheiten enthält, und einer oberen SiO--Schicht, die eine hohe Konzentration von Unreinheiten enthält, besteht. Die Dicke der zweiten Isolierschicht beträgt vorzugsweise 2000 A bis 1,5 μ, im allgemeinen etwa 5000 A. Wenn dieA second insulating layer 18 is formed over the entire surface so as to cover the first polycrystalline silicon wiring layer 4 as shown in FIG. The second insulating layer can be formed by means of oxidation of the polycrystalline silicon layer, or can be created from an SiO 2 layer formed by means of CVD. The second insulating layer preferably contains a high concentration of an impurity, such as, for example, phosphorus, arsenic or boron. It is also possible for the second insulating layer to consist of a laminar structure of a lower SiO 2 layer, which does not contain any impurities, and an upper SiO layer. -Layer that contains a high concentration of impurities. The thickness of the second insulating layer is preferably 2000 Å to 1.5 μ, generally about 5000 A. If the
0300 4 3/09310300 4 3/0931
Dicke geringer als 2000 A ist, besteht die Neigung, daß infolge der Kapazität zwischen der ersten und zweiten Verdrahtungsschicht eine Signalkupplung auftritt. Wenn die Dicke 1,5 μ überschreitet, entstehen in einem photolithographischen Prozeß Schwierigkeiten. Fig. 3 zeigt die oben beschriebenen Schritte, obwohl die Linie, die die η -Randzone begrenzt, in der Zeichnung weggelassen wurde.Thickness is less than 2000 Å, there is a tendency that due to the capacitance between the first and signal coupling occurs in the second wiring layer. If the thickness exceeds 1.5 µ, difficulties arise in a photolithographic process. Fig. 3 shows the above-described steps, although the line delimiting the η-edge zone, has been omitted from the drawing.
In Fig. 3 beträgt jede der seitlichen Breiten W1 und der vertikalen Breiten w„ der Kollektorzone 1 des NPN-Transistors 10 μ. Die seitliche Breite W3 und die vertikale Breite w. der Basiszone 2 oder der Gatterzone, des NPN-Transistors beträgt 50 μ bzw. 18 μ. Die seitliche Breite W1. und die vertikale Breite w, der Injektorzone 3 beträgt 10 μ bzw. 18 μ. Der Abstand W7 zwischen der Injektorzone 3 und der Basiszone 2 beträgt 8 μ. Die Länge Wg und die vertikale Breite Wg der ersten Verdrahtungsschicht beträgt 50 μ bzw. 8 μ. Weiter betragt der Abstand w._ (siehe Fig. 1) zwischen den benachbarten Inselzonen 12 4μ. Die erwähnten Abmessungen entsprechen denen der Diffusionsmaske oder Ätzmaske.In FIG. 3, each of the lateral widths W 1 and the vertical widths w "of the collector zone 1 of the NPN transistor is 10 μ. The lateral width W 3 and the vertical width w. Of the base zone 2 or the gate zone of the NPN transistor is 50 μ and 18 μ, respectively. The lateral width W 1 . and the vertical width w of the injector zone 3 is 10 μ and 18 μ, respectively. The distance W 7 between the injector zone 3 and the base zone 2 is 8 μ. The length Wg and the vertical width Wg of the first wiring layer are 50 μ and 8 μ, respectively. The distance w._ (see FIG. 1) between the adjacent island zones 12 is also 4μ. The dimensions mentioned correspond to those of the diffusion mask or etching mask.
Auf die Ausbildung der zweiten Isolierschicht 18 folgt eine Wärmebehandlung bei hohen Temperaturen. Beispielsweise wird die Wärmebehandlung bei 10000C 20 Minuten lang so ausgeführt, daß die Isolierschicht verdichtet wird und somit die Zuverlässigkeit des erzeugten Halbleiters verbessert wird. Darauf wird die zweite Isolierschicht mittels Photoätzen selektiv entfernt, so daß Kontaktöffnungen 5 geschaffen werden, die die Kollektor- und Basis-The formation of the second insulating layer 18 is followed by a heat treatment at high temperatures. For example, the heat treatment is carried out at 1000 ° C. for 20 minutes in such a way that the insulating layer is compressed and thus the reliability of the semiconductor produced is improved. The second insulating layer is then selectively removed by photoetching, so that contact openings 5 are created, which the collector and base
- 16 -- 16 -
030043/0931030043/0931
zonen des I2L-Elements und den Injektor berühren, als auch Kontaktöffnungen 6, die die erste Polysilikonverdrahtungsschicht 4 berühren. In diesem Verfahrensschritt werden zusätzliche Kontaktöffnungen so ausgebildet, daß sie den in dem linearen Schaltkreis vorgesehenen Transistor, die Widerstände, usw. berühren. Dann wird ein metallähnliches Aluminium auf der gesamten Oberfläche aufgebracht, woraufhin die Metallschicht so gemustert wird, daß ein zweite Verdrahtungsschicht 7 und eine Injektorverdrahtung 8 ausgebildet wird. Fig. 4 zeigt einen bipolaren, integrierten Schaltkreis mit einem derartig ausgebildeten I2L-Element. Zur besseren Darstellung sind in Fig. 4 die zweite Metallverdrahtungsschicht 7 und die Injektorverdrahtung 8 mittels schrägen Linien schraffiert dargestellt.Zones of the I 2 L element and the injector touch, as well as contact openings 6 that touch the first polysilicon wiring layer 4. In this process step, additional contact openings are formed so that they contact the transistor, resistors, etc. provided in the linear circuit. Then, a metal-like aluminum is applied over the entire surface, whereupon the metal layer is patterned so that a second wiring layer 7 and an injector wiring 8 are formed. 4 shows a bipolar, integrated circuit with an I 2 L element designed in this way. For better illustration, the second metal wiring layer 7 and the injector wiring 8 are shown hatched in FIG. 4 by means of oblique lines.
Bei dem integrierten Schaltkreis ist es wichtig, daß der Widerstand der ersten polykristallinen Silikonverdrahtungsschicht ausreichend niedrig ist. Die Verzögerung der Signalübertragung aufgrund der Verwendung einer polykristallinen Silikonverdrahtung wurde mittels einem Ringoszillator gemessen, und die Ergebnisse sind in Fig. 5 dargestellt. Der Widerstand der in dem Versuch verwendeten polykristallinen Silikonverdrahturig betrug 2 kß . Zum Vergleich sind in Fig. 5 die Ergebnisse für den Fall aufgetragen, wenn eine Aluminiumverdrahtung verwendet wird. Aus den Versuchsergebnissen sieht man, daß es wichtig ist, daß das Produkt zwischen dem Widerstand der polykristallinen Silikonverdrahtung und dem Injektorstrom pro Gatter des I*L-ElementsIn the integrated circuit, it is important that the resistance of the first polycrystalline silicon wiring layer is sufficiently low. The delay in signal transmission due to usage polycrystalline silicon wiring was measured by means of a ring oscillator, and the results are shown in FIG. The resistance of the polycrystalline used in the experiment Silicon wired was 2 kΩ. For comparison, Fig. 5 shows the results for the case applied when aluminum wiring is used. From the test results you can see that it is important that the product between the resistance of the polycrystalline silicon wiring and the injector current per gate of the I * L element
- 17 -- 17 -
030043/0931030043/0931
0,3 Volt oder weniger beträgt. In einem solchen Fall wird die Verzögerungszeit bei der Signalübertragung innerhalb 15 % des Falles gehalten, bei dem eine Aluminiumverdrahtung verwendet wird, so daß keine praktischen Schwierigkeiten auftreten. Um die oben erwähnten Anforderungen zu erreichen, wird die die erste Verdrahtung bildende polykristalline Silikonschicht mit einer hohen Konzentration einer Unreinheit gedopt.0.3 volts or less. In such a case, the delay time in signal transmission becomes kept within 15% of the case where aluminum wiring is used, so none practical difficulties arise. In order to achieve the above-mentioned requirements, the first wiring-forming polycrystalline silicon layer with a high concentration of an impurity doped.
Der integrierte Schaltkreis ermöglicht eine Signalübertragung von einem I2L-Element zu einem anderen I2L-Element über einen die Injektorverdrahtung kreuzenden Weg oder eine andere Metallverdrahtung des I2L-Elements, wodurch es möglich ist, die Größe des integrierten Schaltkreises zu vermindern. Der erwähnte Erfolg wird durch die Verwendung einer dünnen polykristallinen Silikonverdrahtungsschicht zur Ausbildung der ersten Verdrahtung ermöglicht, wobei es natürlich unmöglich ist, diesen Vorteil zu erreichen, wenn jede der doppelten Verdrahtungsschichten aus einem Metall, wie bisher, besteht. Weiter sind die KontaktÖffnungen mit einem Metall, wie z.B. Al gefüllt, was zu einer zufriedenstellenden elektrischen Verbindung mit der polykristallinen Silikonverdrahtungsschicht führt. Es soll darauf hingewiesen werden, daß die Injektorverdrahtung im allgemeinen sehr lang ist. Wenn ein Übertragungsweg für das Signal des I2L-Elements ausgebildet wird, der nicht die Injektorverdrahtung kreuzt, ist es unmöglich, den Integrationsgrad zufriedenstellend zu verbessern. Somit ist die Verwendung der ersten polykristallinen SilikonverdrahtungsschichtThe integrated circuit enables signals to be transmitted from one I 2 L element to another I 2 L element via a path crossing the injector wiring or other metal wiring of the I 2 L element, thereby making it possible to reduce the size of the integrated circuit . The aforementioned success is made possible by the use of a thin polycrystalline silicon wiring layer to form the first wiring, it being of course impossible to achieve this advantage if each of the double wiring layers is made of a metal as before. Furthermore, the contact openings are filled with a metal such as Al, which leads to a satisfactory electrical connection with the polycrystalline silicon wiring layer. It should be noted that injector wiring is generally very long. If a transmission path is formed for the signal of the I 2 L element that does not cross the injector wiring, it is impossible to improve the degree of integration satisfactorily. Thus, the use of the first polycrystalline silicon wiring layer is
- 18 -- 18 -
Ö300A3/0931Ö300A3 / 0931
von hoher industrieller Bedeutung.of great industrial importance.
In einer bevorzugten Ausführungsform der Erfindung enthält die erste Isolierschicht 16 keine Unreinheit, wohingegen die zweite Isolierschicht 18, die die erste Verdrahtungsschicht überdeckt, eine Unreinheit enthält. Somit weist die erste Isolierschicht eine geringere Ätzgeschwindigkeit als die zweite Isolierschicht auf. Es folgt, daß die Kontaktöffnungen 5 um die Metallverdrahtungsschicht mit den Kollektor- und Basiszonen des I2L-Elements als auch mit dem Injektor in Berühru-.;, zu bringen, einen geneigten Querschnitt aurtfeisen, so daß die Metallverdrahtung nicht gelöst wird. Vorzugsweise sollte die zweite Isolierschicht eine Ätzgeschwindigkeit aufweisen, die mindestens zweimal so hoch wie die der ersten Isolierschicht ist. Es soll darauf hingewiesen werden, daß eine laminare Struktur, bestehend aus einer unteren Schicht, die keine Unreinheiten enthält, und einer oberen Schicht, die Unreinheiten enthält, als zweite Isolierschicht verwendet werden kann, wie bereits erwähnt wurde. In diesem Fall kann der oben erwähnte Erfolg in Bezug auf die Kontaktöffnungen 6, die die erste und zweite Verdrahtungsschicht verbinden, ebenfalls erreicht werden.In a preferred embodiment of the invention, the first insulating layer 16 does not contain an impurity, whereas the second insulating layer 18, which covers the first wiring layer, contains an impurity. Thus, the first insulating layer has a slower etching speed than the second insulating layer. It follows that the contact openings 5 to bring the metal wiring layer into contact with the collector and base zones of the I 2 L element as well as with the injector have an inclined cross section so that the metal wiring is not loosened. The second insulating layer should preferably have an etching speed which is at least twice as high as that of the first insulating layer. It should be noted that a laminar structure consisting of a lower layer containing no impurities and an upper layer containing impurities can be used as the second insulating layer, as mentioned earlier. In this case, the above-mentioned success with respect to the contact holes 6 connecting the first and second wiring layers can also be achieved.
Es wird ein bipolarer, integrierter Schaltkreis beschrieben, der aus einer ersten, auf einer ersten, ein Halbleitersubstrat mit mehreren darin ausgebildeten I2L-Elementen bedeckenden Isolierschicht, ausgebildeten Verdrahtungsschicht aus polykristallinem Silikon mit einer hohen Konzentration einer Unrein-A bipolar, integrated circuit is described which consists of a first, on a first, a semiconductor substrate with a plurality of I 2 L elements covering covering layer, formed wiring layer made of polycrystalline silicone with a high concentration of an impurity.
- 19 -- 19 -
030043/0931 ORIGINAL IiMSPECTED030043/0931 ORIGINAL IiMSPECTED
heit, und einer zweiten Verdrahtungsschicht aus einem Metall besteht, die auf einer zweiten, die erste Verdrahtungsschicht
bedeckenden Isolierschicht ausgebildet ist, wobei die zweite Verdrahtungsschicht mit den
I2L-Elementen und der ersten Verdrahtungsschicht durch
Kontaktöffnungen verbunden ist. Das Produkt zwischen
dem Injektorstrom pro Gatter des I2L-Elements und der
Widerstand der ersten Verdrahtungsschicht wird so
eingestellt, daß es höchstens 0,3 Volt beträgt.that is, and a second wiring layer made of a metal formed on a second insulating layer covering the first wiring layer, the second wiring layer being connected to the I 2 L elements and the first wiring layer through contact holes. The product between
the injector current per gate of the I 2 L element and the resistance of the first wiring layer becomes so
set so that it is 0.3 volts or less.
030043/0931030043/0931
LeerseiteBlank page
Claims (8)
gekennzeichnet durch1. Bipolar integrated circuit,
marked by
(4) und den I2L-Elementen durch Kontaktöffnungen verbunden ist, ausbildet, wobei das Produkt zwischen dem Injektorstrom, pro Gatter des I2L-EIements und dem Widerstand der ersten Verdrahtungsschicht so gesteuert wird, daß es höchstens 0,3V beträgt.on the second insulating layer f18) a second wiring layer (7) made of a metal and with the first wiring layer
(4) and the I 2 L elements connected by contact openings, the product between the injector current, per gate of the I 2 L element and the resistance of the first wiring layer is controlled so that it is at most 0.3V.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4600279A JPS55138868A (en) | 1979-04-17 | 1979-04-17 | Bipolar integrated circuit and method of fabricating the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3014844A1 true DE3014844A1 (en) | 1980-10-23 |
Family
ID=12734864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19803014844 Ceased DE3014844A1 (en) | 1979-04-17 | 1980-04-17 | BIPOLAR, INTEGRATED CIRCUIT CIRCUIT AND METHOD FOR THE PRODUCTION THEREOF |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPS55138868A (en) |
| DE (1) | DE3014844A1 (en) |
| FR (1) | FR2454701A1 (en) |
| GB (1) | GB2050052B (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3338131A1 (en) * | 1983-10-20 | 1985-05-15 | Telefunken electronic GmbH, 7100 Heilbronn | I (UP ARROW) 2 (UP ARROW) L SWITCH |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3745647A (en) * | 1970-10-07 | 1973-07-17 | Rca Corp | Fabrication of semiconductor devices |
| DE2346565A1 (en) * | 1972-10-27 | 1974-05-02 | Ibm | PROCESS FOR MANUFACTURING MULTI-LAYER METALIZATION WITH INTEGRATED SEMICONDUCTOR ARRANGEMENTS |
| DE2747180A1 (en) * | 1976-10-22 | 1978-05-03 | Hitachi Ltd | INTEGRATED SEMI-CONDUCTOR CIRCUIT |
| DE2800363A1 (en) * | 1977-01-17 | 1978-07-20 | Philips Nv | CONDUCTOR ARRANGEMENT AND METHOD OF MANUFACTURING IT |
-
1979
- 1979-04-17 JP JP4600279A patent/JPS55138868A/en active Pending
-
1980
- 1980-04-14 GB GB8012268A patent/GB2050052B/en not_active Expired
- 1980-04-17 DE DE19803014844 patent/DE3014844A1/en not_active Ceased
- 1980-04-17 FR FR8008642A patent/FR2454701A1/en active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3745647A (en) * | 1970-10-07 | 1973-07-17 | Rca Corp | Fabrication of semiconductor devices |
| DE2346565A1 (en) * | 1972-10-27 | 1974-05-02 | Ibm | PROCESS FOR MANUFACTURING MULTI-LAYER METALIZATION WITH INTEGRATED SEMICONDUCTOR ARRANGEMENTS |
| DE2747180A1 (en) * | 1976-10-22 | 1978-05-03 | Hitachi Ltd | INTEGRATED SEMI-CONDUCTOR CIRCUIT |
| DE2800363A1 (en) * | 1977-01-17 | 1978-07-20 | Philips Nv | CONDUCTOR ARRANGEMENT AND METHOD OF MANUFACTURING IT |
Non-Patent Citations (5)
| Title |
|---|
| F. Kohlrausch, Praktische Physik, Bd. 3, Tafel 85a * |
| US-Z.: "Electronics", Bd. 48, (1975), No. 14, S. 81-89 * |
| US-Z.: "IBM Techn. Discl. Bull.", Vol. 17, No. 6, Nov. 1974, S. 1831-1833 * |
| US-Z.: "IEEE Journal of Solid State Circuits", Vol. SC-11, No. 5, Oktober 1976, S. 644-647 * |
| US-Z.: "IEEE Journal of Solid State Circuits", Vol. SC-12, No. 2, April 1977, S. 135-138 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3338131A1 (en) * | 1983-10-20 | 1985-05-15 | Telefunken electronic GmbH, 7100 Heilbronn | I (UP ARROW) 2 (UP ARROW) L SWITCH |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2454701A1 (en) | 1980-11-14 |
| JPS55138868A (en) | 1980-10-30 |
| GB2050052B (en) | 1983-06-15 |
| FR2454701B1 (en) | 1985-01-04 |
| GB2050052A (en) | 1980-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0000327B1 (en) | Method for making self-aligned integrated semiconductor devices | |
| DE2640525C2 (en) | Method for manufacturing an MIS semiconductor circuit arrangement | |
| DE3106202C2 (en) | ||
| DE2620155C2 (en) | ||
| DE2745857C2 (en) | ||
| DE2729171C2 (en) | Process for manufacturing an integrated circuit | |
| DE2125303A1 (en) | A method for manufacturing a semiconductor device and a semiconductor device manufactured by this method | |
| DE3107543A1 (en) | INTEGRATED SEMICONDUCTOR CIRCUIT DEVICE AND METHOD FOR THEIR PRODUCTION | |
| DE2153103B2 (en) | Process for the production of integrated shadow arrangements as well as integrated circuit arrangement produced according to the process | |
| DE2004576A1 (en) | Field effect transistor with isolated control electrode and process for its production | |
| DE3011982A1 (en) | SEMICONDUCTOR DEVICE WITH SEVERAL FIELD EFFECT TRANSISTORS | |
| DE2423846A1 (en) | METHOD FOR MANUFACTURING A SEMICONDUCTOR COMPONENT | |
| DE3134110A1 (en) | INTEGRATED SEMICONDUCTOR CIRCUIT | |
| DE2517690A1 (en) | METHOD OF MANUFACTURING A SEMI-CONDUCTOR COMPONENT | |
| DE2133184A1 (en) | Method for manufacturing semiconductor components | |
| DE3334153A1 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE | |
| DE1789024A1 (en) | Semiconductor device and method for making the same | |
| DE2633714C2 (en) | Integrated semiconductor circuit arrangement with a bipolar transistor and method for its production | |
| DE3223230A1 (en) | SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION | |
| DE3587364T2 (en) | Field effect transistor with self-aligned gate electrode and method for its production. | |
| DE2849373A1 (en) | METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE | |
| DE3142448C2 (en) | MOS transistor and process for its manufacture | |
| DE2152298A1 (en) | Process for the production of field effect and bipolar transistor devices | |
| DE3688711T2 (en) | Integrated semiconductor circuit arrangement and method for its production. | |
| DE3019826A1 (en) | SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAP | Request for examination filed | ||
| OD | Request for examination | ||
| 8128 | New person/name/address of the agent |
Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ |
|
| 8127 | New person/name/address of the applicant |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
| 8131 | Rejection |