DE3012528A1

DE3012528A1 - Intelligent teleprinter group terminal - has supervisory circuit obviating continuous repetition of all addresses over inter-terminal control buses

Info

Publication number: DE3012528A1
Application number: DE19803012528
Authority: DE
Inventors: Hans-Helmut Dipl.-Ing. 8000 München Fiebig; Horst Dipl.-Phys. 8033 Planegg Schefts; Achim Dipl.-Phys. 8190 Wolfratshausen Weber
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1980-03-31
Filing date: 1980-03-31
Publication date: 1981-10-08

Abstract

For a data communication system the address control data derived from a microprocessor (MP) of a connection module (LAM) need not continually be transmitted to the distant receiver station once the connection has been built up and the microprocessor associated with one of the supervisory modules (LPM1, LPM2 etc.) already holds an address for a particular on-going data transmission. In that case, the only data flow that need use up multiplexed bus time, is the communication flow. This prevents the control data bus (CB) from being saturated and provides ample time slots for safe transmission of new address control data for building up or disconnecting a communication channel between two stations. This is realized by comparing addresses generated cyclically by the counter (Cnt) with outgoing addresses already lodged in the supervisory microprocessor module (LMP). The comparison operation takes place in the comparator (Vg1) which produces an enable signal on gate arrays (G8-G9) if a minimum difference number is produced by that comparison. If no address exists in the supervisory module, the outgoing address is fully transmitted.

Description

Schaltungsanordnung zum Ubertragen von Datensignalen vonCircuit arrangement for transmitting data signals from

Teilnehmerstellen über unterschiedliche Ubertragungswege an eine Vermittlungsanordnung, insbesondere für eine Fernschreibvermittlungsanlage.Subscriber stations via different transmission paths to a switching arrangement, especially for a telex exchange.

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Ubertragen von Datensignalen, die von Teilnehmerstellen her in mit diesen verbundenen Aufnahmeschaltungen aufgenommen sind, über dem jeweiligen Verbindungszustand der Teilnehmerstellen entsprechende unterschiedliche Ubertragungswege an eine mit diesen Aufnahme schaltungen verbundene Vermittlungsanordnung, insbesondere für eine Fernschre ibvermi ttlungsanlage.The invention relates to a circuit arrangement for transmission of data signals received from subscriber stations in recording circuits connected to them are included, corresponding to the respective connection status of the subscriber stations different transmission paths to one of these recording circuits connected Switching arrangement, in particular for a teleprinter communication system.

Es ist bereits eine Schaltungsanordnung bekannt (DE-OS 28 33 048), bei der die Übertragung von Datensignalen zwischen Teilnehmerstellen und einer Vermittlungsanordnung über eine Uberwachungsschaltung verläuft, die einen Mikroprozessor enthält. Mit Hilfe dieser Uberwachungsschaltung werden die von den Teilnehmerstellen her jeweils zugeführten Datensignale auf das Vorliegen von Signalisierungsdaten überwacht, auf deren Bmittelung hin der Vermittlungsanordnung lediglich diesen Signalisierungsdaten entsprechende Steuersignale für vermittlungstechnische Aufgaben zugeführt werden. Im übrigen werden der betreffenden Uberwachungsschaltung von der Vermittlungsanordnung lediglich Steuersignale zugeführt, um über diese Uberwachungsschaltung diesen Steuersignalen entsprechende Signalisierungsdaten an die einzelnen Teilnehmerstellen abzugeben. Durch die Abwicklung dieser Vorgänge, insbesondere aber durch die Bedienung der einzelnen Teilnehmerstellen durch die zu den zentralen ermittlungseinrichtungen zu rechnende berwachungsschaltung ist aber die insgesamt vorhandene Belastung der zentralen Vermittlungseinrichtungen noch relativ hoch.A circuit arrangement is already known (DE-OS 28 33 048), in the transmission of data signals between subscriber stations and a switching arrangement runs over a monitoring circuit which contains a microprocessor. With With the help of this monitoring circuit, the subscriber stations are in each case supplied data signals monitored for the presence of signaling data on their averaging to the switching arrangement only these signaling data appropriate control signals for switching tasks are supplied. In addition, the monitoring circuit in question is controlled by the switching arrangement control signals are only supplied to these control signals via this monitoring circuit deliver corresponding signaling data to the individual subscriber stations. By handling these processes, but especially by operating the individual subscriber stations through to the central investigation facilities the monitoring circuit to be calculated is but the total existing The load on the central switching equipment is still relatively high.

Der Erfindung liegt demgemäß die Aufgabe zugrunde, einen Weg zu zeigen, wie unter weitgehender Entlastung von zentral vorgesehenen Einrichtungen der Vermittlungsanordnung eine einfache Ubertragung von Datensignalen von Teilnehmerstellen zu der Vermittlungsanordnung hin erfolgen kann.The invention is accordingly based on the object of showing a way as with extensive relief of the centrally provided facilities of the switching arrangement a simple transmission of data signals from subscriber stations to the switching arrangement can be done.

Gelöst wird die vorstehend aufgezeigte Aufgabe bei einer Schaltungsanordnung der eingangs genannten Art erfindungsgemäß dadurch, daß jede Anschluß schaltung einen gesonderten Mikroprozessor für die Aufnahme der von der zugehörigen Teilnehmerstelle abgegebenen Datensignale enthält, daß der jeweilige Mikroprozessor für die Abgabe von in ihm von seiner zugehörigen Teilnehmerstelle her eingespeicherten, im Zuge einer bereits bestehenden Verbindung zu übertragenden Datensignalen an die Vermittlungsanordnung zyklisch wiederholt abgefragt wird und für die Abgabe von an die Vermittlungsanordnung abzugebenden, der Verbindungssteuerung dienenden Datensignalen lediglich in dem Fall ansteuerbar ist, das der betreffende Ansteuerzeitpunkt um eine festgelegte Zeitspanne vor dem Zeitpunkt liegt, zu dem die nächste Ansteuerung des betreffenden Mikroprozessors im Zuge der zyklisch wiederholten Abfrage erfolgt.The object indicated above is achieved with a circuit arrangement of the type mentioned according to the invention in that each connection circuit a separate microprocessor for receiving the data from the associated subscriber station emitted data signals contains that the respective microprocessor for the delivery of stored in it from its associated subscriber station, in the course an already existing connection to be transmitted data signals to the switching arrangement is queried repeatedly cyclically and for the delivery of to the switching arrangement to be emitted, the connection control serving data signals only in the Case can be controlled that the control time in question by a specified Period of time before the point in time at which the next activation of the relevant Microprocessor takes place in the course of the cyclically repeated query.

Die Erfindung bringt den Vorteil mit sich, daß mit geringem schaltungstechnischen Aufwand Datensignale.von Teilnehmer stellen zu einer Vermittlungsanordnung hin über dem jeweiligen Verbindungszustand der Teilnehmerstellen entsprechende unterschiedliche Ubertragungswege übertragen werden können, so daß die zentral vorgesehenen Einrichtungen der Vermittlungsanordnung nicht mehr in einem solchen Umfang belastet sind, wie bei der oben betrachteten bekannten Schaltungeanordnung. Im übrigen bringt die Erfindung den Vorteil mit sich, daß Datensignale unterschied- licher Länge zwischen den Teilnehmerstellen und der Vermittlungsanordnung ohne weiteres übertragen werden können.The invention has the advantage that with little circuitry Effort data signals from subscribers transfer to a switching arrangement different ones corresponding to the respective connection status of the subscriber stations Transmission paths can be transmitted, so that the centrally provided facilities the switching arrangement are no longer burdened to such an extent as in the known circuit arrangement considered above. In addition, the invention brings with the advantage that data signals differ length easily transmitted between the subscriber stations and the switching arrangement can be.

Dies bedeutet, daß nicht nur die Datensignalübertragung von synchron arbeitenden Teilnehmerstellen her zu erfolgen braucht, sondern daß Datensignale durchaus auch von asynchron arbeitenden Teilnehmerstellen übertragen werden können.This means that not only the data signal transmission from synchronous working subscriber stations to take place, but that data signals can certainly also be transmitted by asynchronously operating subscriber stations.

Vorzugsweise erfolgt die Übernahme von Datensignalen von der Vermittlungsanordnung durch die jeweilige Anschlußschaltung als Ergebnis eines Abfrage- und Quittungsvorgangs zwischen einer die zyklische Ansteuerung der jeweils vorgesehenen Mikroprozessoren bewirkenden Steuerschaltung und der betreffenden Vermittlungsanordnung. Dies bringt den Vorteil einer besonders einfachen und sicheren Datensignalübertragung mit sich, und zwar insokn, als diese Datensignalübertragung lediglich dann erfolgt, wenn die Vermittlungsanordnung für eine Datensignalaufnahme bereit ist und wenn dieser Vorgang nicht durch andere Datensignalübertragungen gestört wird.Data signals are preferably taken over by the switching arrangement by the respective connection circuit as a result of a query and acknowledgment process between one the cyclical control of the respectively provided microprocessors effecting control circuit and the relevant switching arrangement. This brings the advantage of a particularly simple and secure data signal transmission, namely insokn, as this data signal transmission only takes place when the Switching arrangement for a data signal recording is ready and when this process is not disturbed by other data signal transmissions.

Zweckmäßigerweise enthält die Steuerschaltung eine Vergleichereinrichtung, welche die Adresse des im Rahmen der zyklisch wiederholt erfolgenden Abfrage jeweils angesteuerten bzw. anzusteuernden Mikroprozessors mit der Adresse desjenigen Mikroprozessors vergleicht, der Datensignale an die Vermittlungsanordnung abzugeben hat. Lediglich bei Ermittelung einer einen vorgegebenen Wert überschreitenden Differenz zwischen den miteinander verglichenen Adressen wird ein Freigabesignal für die Datensignalübertragung abgegeben. Diese Maßnahme bringt den Vorteil mit sich, daß auf relativ einfache Weise die ungestörte Übertragung von Datensignalen über die dem jeweiligen Verbindungszustand der Teilnehmer stellen entsprechend vorgesehenen unterschiedlichen Ubertragungswege ermöglicht ist. So können die für die eigentliche Verbin- dungssteuerung (z.B. Verbindungsaufbau, Verbindungsa-bbau) auftretenden Datensignale in sicherer Weise über gesonderte Signalisierungsübertragungswege übertragen werden, während die für die eigentlichen Nachrichtendatensignale vorgesehenen Ubertragungswege von einer solchen Übertragung ausgenommen bleiben. Lediglich die bei bestehenden bzw.The control circuit expediently contains a comparator device, which is the address of the query that takes place in the context of the cyclically repeated query controlled or controlled microprocessor with the address of that microprocessor compares that has to deliver data signals to the switching arrangement. Only when determining a difference between the addresses compared with one another is an enable signal for the data signal transmission submitted. This measure has the advantage that it is relatively simple Way, the undisturbed transmission of data signals via the respective connection status of the participants provide the different transmission paths provided accordingly is made possible. In this way, those responsible for the actual connection application control (e.g. connection establishment, connection establishment) occurring data signals in more secure Way to be transmitted over separate signaling transmission paths while the transmission paths provided for the actual message data signals from remain exempt from such a transfer. Only those with existing resp.

aufgebauten Verbindungen auftretenden Nachrichtendatensignale werden dann über die zuletzt genannten Übertragungswege sicher übertragen.established connections then securely transmitted via the transmission paths mentioned last.

Zweckmäßigerweise ist zwischen den Mikroprozessoren und der Vermittlungsanordnung ein FIFO-Speicher vorgesehen.It is expedient to have it between the microprocessors and the switching arrangement a FIFO memory is provided.

Dies bringt den Vorteil eines besonders geringen schaltungstechnischen Aufwands für die Realisierung eines Pufferbetriebs mit sich.This has the advantage of a particularly low circuitry Effort for the implementation of a buffer operation with it.

Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert.The invention is exemplified below with reference to drawings explained in more detail.

Fig. 1 zeigt ein Blockschaltbild einer Schaltungsanordnung, bei der die vorliegende Erfindung anwendbar ist.Fig. 1 shows a block diagram of a circuit arrangement in which the present invention is applicable.

Fig. 2 zeigt in einem Blockschaltbild einen bei der Schaltungsanordnung gemäß Fig. 1 verwendeten Verbindungssteuermodul.Fig. 2 shows in a block diagram one in the circuit arrangement connection control module used according to FIG.

Fig. 3 zeigt in einem Blockschaltbild einen weiteren bei der Schaltungsanordnung gemäß Fig. 1 verwendeten Verbindungssteuermodul.Fig. 3 shows a block diagram of another in the circuit arrangement connection control module used according to FIG.

Fig. 4 zeigt in einem Blockschaltbild eine bei der Schaltungsanordnung gemäß Fig. 1 in einer Mehrzahl vorgesehene Uberwachungsschaltung.4 shows a block diagram of one in the circuit arrangement 1 provided in a plurality of monitoring circuits.

Fig. 5 zeigt in einem Blockschaltbild eine Schaltungsanordnung gemäß der Erfindung, die bei der in Fig. 1 gezeigten Schaltungsanordnung verwendbar ist.5 shows, in a block diagram, a circuit arrangement according to of the invention, which can be used in the circuit arrangement shown in FIG.

Fig. 6 zeigt in einem Blockschaltbild den näheren Aufbau einer bei der Schaltungsanordnung gemäß Fig. 5 vorgesehenen Stouerschaltung.Fig. 6 shows in a block diagram the more detailed structure of a the circuit arrangement according to FIG. 5 provided control circuit.

Gemäß Fig. 1 ist eine Mehrzahl von Anschlußschaltungen LC1 bis LCn vorgeseben, die einerseits mit Teilnehmerstellen T1 bis T81 bis T240 bzw. T1n bis T240n und andererseits mit Busleitungen CB, L3 verbunden sind, welche jeweils eine Anzahl von Einzelleitungen, beispielsweise jeweils acht Einzelleitungen, aufweisen mögen. Die Teilnehmerstellen mögen Datenabgabe-/Datenaufnahmeeinrichtungen sein, die jeweils an einer Zubringerleitung und an einer Abnehmerleitung der Anschluß schaltungen angeschlossen sind. Bei den betreffenden Teilnehmerstellen mag es sich insbesondere um Fernschreibmaschinen handeln, die mit Ubertragungsgeschwindigkeiten von 50 Bd bis 300 Bd zu arbeiten vermögen, und zwar vorzugsweise im Start-Stop-Betrieb.Referring to Fig. 1, a plurality of connection circuits are LC1 to LCn vorgeseben, on the one hand with subscriber stations T1 to T81 to T240 or T1n to T240n and, on the other hand, are connected to bus lines CB, L3, which each have a Number of individual lines, for example eight individual lines each to like. The subscriber stations may be data delivery / data acquisition devices, the connection on a feeder line and on a subscriber line circuits are connected. It may be the case with the relevant participant locations in particular to teletypewriters that operate with transmission speeds able to work from 50 Bd to 300 Bd, preferably in start-stop mode.

Die in Fig. 1 näher angedeutete Anschlußschaltung LC1 weist in drei verschiedenen Ebenen liegende Schaltungen auf. Diese Ebenen sind mit L1, L2 bzw. L3 bezeichnet. In der obersten Ebene L1 befinden sich zwei Verbindungssteuermoduln LCM und LSM. Der Verbindungssteuermodul LCM dient, wie noch ersichtlich werden wird, der Steuerung der Abwicklung von Signalisierungsprozeduren, bei denen es sich gegebenenfalls um spezielle Datenübertragungsprozeduren, z.B. HDLC-Prozeduren handeln L<nn. Der andere Verbindungssteuermodul LSM dient zur Aufnahme und Abgabe von Daten, die zwischen den verschiedenen Zubringerleitungen und Abnehmerleitungen zu übertragen sind.The connection circuit LC1 indicated in more detail in FIG. 1 has three circuits lying on different levels. These levels are labeled L1, L2 and L3 designated. There are two connection control modules on the top level L1 LCM and LSM. The connection control module LCM serves, as will be seen later, the control of the handling of signaling procedures, which may be special data transmission procedures, e.g. HDLC procedures, are L <nn. The other LSM connection control module is used to receive and output data that to be transmitted between the various feeder lines and subscriber lines are.

In der mittleren Ebene L2 befinden sich gemäß Fig. 1 drei Überwachungsschaltungen LPM1, LPM2, LPM3, die als Leitungsrechner-Vorverarbeitungsmoduln bezeichnet werden können. Diese Überwachungsschaltungen dienen der oben bereits erwähnten Signalisierungsbearbeitung.According to FIG. 1, there are three monitoring circuits in the middle level L2 LPM1, LPM2, LPM3, referred to as line computer preprocessing modules can. These monitoring circuits are used for the signaling processing already mentioned above.

In der untersten Ebene L3 sind gemäß Fig. 1 Leitungsanschlußmoduln 1KAM1 bis LAM240 vorhanden. Dabei sind bei- spielsweise jeweils 80 Leitungsanschlüßmoduln mit einer Überwachungsschaltung LPM? bzw. LPM2 bzw. LPM3 der mittleren Ebene L2 verbunden. Mit diesen Leitungsanschlußmoduln LAM1 bis LAM240 sind die Teilnehme.rstellen T1 bis T240 eingangs- und ausgangsseitig verbunden.In the lowest level L3, line connection modules are shown in FIG 1KAM1 to LAM240 available. Both for example each 80 line connection modules with a monitoring circuit LPM? or LPM2 or LPM3 connected to the middle level L2. With these line connection modules LAM1 to LAM240 the subscriber stations T1 to T240 are connected on the input and output side.

Wie aus Fig. 1 ersichtlich ist, sind die Verbindungssteuermoduln LCM, LSM über bidirektional betreibbare Leitungen einerseits mit den Busleitungen CB bzw. LB und andererseits mit den Uberwachungsschaltungen LPM1 LPM3 verbunden. Außerdem ist der Verbindungssteuermodul LCM über eine Steuerleitung mit dem Verbindungssteuermodul LSM verbunden. Die Überwachungsschaltungen LPM1 bis LPM3 sind über bidirektional betreibbare Leitungen mit den zu jeweils einer Anschlußleitungsgruppe gehörenden Le itungsanschlußmoduln verbunden.As can be seen from Fig. 1, the connection control modules LCM, LSM on the one hand with the bus lines CB via lines that can be operated bidirectionally or LB and on the other hand connected to the monitoring circuits LPM1 LPM3. aside from that is the connection control module LCM via a control line with the connection control module LSM connected. The monitoring circuits LPM1 to LPM3 are bidirectional Operable lines with those belonging to a respective connection line group Line connection modules connected.

Mit den in Fig. 1 angedeuteten Busleitungen CB, LB sind einander entsprechende Verbindungssteuermoduln sämtlicher vorgesehener Anschlußschaltungen LCI bis LCn verbunden. Mit den betreffenden Busleitungen, insbesondere aber mit der Busleitung LB kann ferner eine Speicheranordnung verbunden sein, wenn der Datenverkehr zwischen verschiedenen Teilnehmerstellen nach dem Speichervermittlungsprinzip erfolgt. Wird der Datenverkehr hingegen nach dem Durchschalteprinzip abgewickelt, so kann ohne eine derartige Speicheranordnung ausgekomuien werden.The bus lines CB, LB indicated in FIG. 1 correspond to one another Connection control modules for all connection circuits LCI to LCn provided tied together. With the relevant bus lines, but especially with the bus line LB can also be connected to a memory array when the data traffic is between different subscriber stations takes place according to the memory switching principle. Will the data traffic, on the other hand, is handled according to the switching principle, so can without such a memory arrangement will be worked out.

In Fig. 2 ist in einem Blockschaltbild ein möglicher Aufbau des in Fig. 1 angedeuteten Verbindungssteuermoduls LCM gezeigt. Der Verbindungssteuermodul LCM weist gemäß Fig. 2 eine Zentraleinheit CP mit zugehörigem Speicher M1 auf. Die Zentraleinheit CPU1 und der Speicher MI, der ein RAM-Speicher sein kann, sind gemeinsam an einer Busleitung:DB2 angescl.lossen, die zwischen zwei Verbindungssteuernetzwerken CCL1 und DCLI vorgesehen ist, welche Schnittstellenfunktionen erfüllen. Das Verbindungssteuernetzwerk CCL1 ist ferner mit der in,Fig. 1 angedeuteten Busleitung CB verbunden, die als Steuerbusleitung dient.In Fig. 2, a possible structure of the in Fig. 1 indicated connection control module LCM shown. The connection control module According to FIG. 2, LCM has a central unit CP with an associated memory M1. the Central processing unit CPU1 and the memory MI, which can be a RAM memory, are common connected to a bus line: DB2 connected between two connection control networks CCL1 and DCLI is provided which Fulfill interface functions. The connection control network CCL1 is also connected to the in, Fig. 1 indicated bus line CB connected, which serves as a control bus line.

Das Verbindungssteuernetzwerk DCLI ist hingegen mit den in Fig. 1 angedeuteten Uberwachungsschaltungen LPM verbunden. Die beiden Verbindungssteuernetzwerke CCL1 und DCLI sind ferner noch über Steuerleitungen COLI, CL2, CL3 miteinander und mit der Zentraleinheit CPU1 verbunden.The connection control network DCLI, on the other hand, is similar to that shown in FIG. 1 indicated monitoring circuits LPM connected. The two connection control networks CCL1 and DCLI are also connected to each other via control lines COLI, CL2, CL3 connected to the central processing unit CPU1.

Neben den zuvor betrachteten Elementen ist gemäß Fig. 2 noch eine Ausgabe-Verknüpfungsschaltung OCL vorgesehen, die eingangsseitig an der Busleitung DB2 angeschlossen ist und die ausgangsseitig mit dem anderen Verbindungssteuermodul LSM gemäß Fig. 1 verbunden ist.In addition to the elements considered previously, there is also one according to FIG Output logic circuit OCL is provided on the input side of the bus line DB2 is connected and the output side with the other connection control module LSM according to FIG. 1 is connected.

In Fig. 3 ist in einem Blockdiagramm ein möglicher Aufbau des in Fig. 1 angedeuteten Verbindungssteuermoduls LSM gezeigt. Dieser Modul LSM weist gemäß Fig. 3 eine Durchschaltesendesteuerung STC auf, die als UND-Glieder enthaltende Steuerschaltung angedeutet ist, welche von dem Verbindungssteuermodul LCM Steuersignale zugeführt erhält und welche eine Verbindung zwischen Durchschalte-Verbindungsnetzwerken DCL2 und CCL2 herzustellen gestattet. Das Durchschalte-Verbindungsnetzwerk DCL2 ist dabei mit den in Fig. 1 angedeuteten Moduln LPM verbunden. Das Durchschalte-Verbindungsnetzwerk CCL2 ist mit der in Fig. 1 angedeuteten Busleitung LB verbunden. Die beiden Durchschalte-Verbindungsnetzwerke CCL2 und DCL2 sind ferner über eine Busleitung DB3 verbunden, über die Daten in der in Fig. 3 angedeuteten Richtung übertragen werden können. Die Datenübertragung in der anderen Datenübertragungsrichtung erfolgt über die Steuerschaltung STC.In Fig. 3, a possible structure of the in Fig. 1 indicated connection control module LSM is shown. This module LSM shows according to 3 shows a through-connection transmission control STC, which contains as AND gates Control circuit is indicated, which control signals from the connection control module LCM and which receives a connection between circuit interconnection networks DCL2 and CCL2 allowed to manufacture. The switch-through connection network DCL2 is connected to the modules LPM indicated in FIG. 1. The switch-through interconnection network CCL2 is connected to the bus line LB indicated in FIG. 1. The two interconnection networks CCL2 and DCL2 are also connected via a bus line DB3 via which the data in the direction indicated in Fig. 3 can be transmitted. The data transfer in the other direction of data transmission takes place via the control circuit STC.

In Fig. 4 ist in einem Blockschaltbild ein möglicher Aufbau der:bei der Schaltungsanordnung gemäß Fig. 1 vorgesehenen Uberwachungsschaltngen LPM veranschaulicht. Gemäß Fig. 4 ist eine Zentraleinheit CPU2 zusammen mit einem zugehörigen Speicher M2 an einer Busleitung bzw. an einem Busleitungssystem DB4 angeschlossen. Die Zentraleinheit CPU2 kann durch einen Mikroprozessor, beispielsweise des Typs 8086 gebildet sein.In Fig. 4 is a possible structure of the: in a block diagram the circuit arrangement according to FIG. 1 provided monitoring circuits LPM illustrated. According to Fig. 4 is a central processing unit CPU2 together with an associated one Memory M2 connected to a bus line or to a bus line system DB4. The central unit CPU2 can be implemented by a microprocessor, for example of the type 8086 should be formed.

Mit der zuvor erwähnten Busleitung bzw. mit dem Busleitungssystem DB4 sind ferner eine Kommunikationssteuereinrichtung LCI und eine Durchschaltesteuereinrichtung LC2 verbunden. Außerdem ist mit der Busleitung bzw. mit dem Busleitungssystem.DB4 eine Eingabe/Åusgabe-Steuereinrichtung IOC verbunden. Diese. Eingabe/Ausgabe-Steuereinrichtung IOC ist im übrigen mit Leitungsanschlußmoduln LAM gemäß Fig. 1 verbunden. Die Kommunikations-Steuereinrichtung LC1 ist mit dem Verbindungssteuermodul LCM gemäß Fig. 1 verbunden. Außerdem ist sie über eine Steuerleitung mit einem Steuereingang (z.B. Unterbrechungseingang) der Zentraleinheit CPU2 verbunden. Die Durchschaltesteuereinrichtung LC2 ist mit dem Verbindungssteuermodul LSM verbunden. Die in Fig. 4 vorgesehenen Steuereinrichtungen LCI, LC2 und IOC erfüllen wie die im Zusammenhang mit Fig. 2 und 3 bereits erwähnten Netzwerke Schnittstellenfunktionen, weshalb sie durch bereits bekannte Schnittstellenschaltungen gebildet sein können.With the aforementioned bus line or with the bus line system DB4 are also a communication control device LCI and a circuit control device LC2 connected. In addition, the bus line or the bus line system.DB4 an input / output controller IOC is connected. These. Input / output control device IOC is also connected to line connection modules LAM according to FIG. The communication controller LC1 is connected to the connection control module LCM according to FIG. 1. Also is via a control line with a control input (e.g. interruption input) connected to the central processing unit CPU2. The circuit control device LC2 is with connected to the LSM connection control module. The control devices provided in FIG. 4 LCI, LC2 and IOC fulfill like those already mentioned in connection with FIGS. 2 and 3 Networks interface functions, which is why they use interface circuits that are already known can be formed.

In Fig. 5 ist in einem Blockschaltbild der nähere Aufbau einer Leitungsanschlußmodulgruppe veranschaulicht, die eine Mehrzahl von Leitungsanschlußmoduln enthält. Gemäß Fig. 5 ist für jede Teilnehmerstelle ein eigener Mikroprozessor vorgesehen. Da die in Fig. 5 dargestellte Leitungsanschlußmodulgruppe LAM für 80 Teilnehmerstellen ausgelegt ist, sind insgesamt 80 einzelne Mikroprozessoren MP1 bis MP80 vorgesehen. Jeder dieser Mikroprozessoren MPI bis MP80 ist mit einem Dateneingang De mit einer Zubringerleitung und'mit einem Datenausgang Da über eine zugehörige Sendekippstufe SKI bis SK80 mit einer Abneh- merleitung verbunden. Jede einem Leitungsanschlußmodul zugehörige Teilnehmerstelle ist mit einer Zubringerleitung und mit einer Abnehmerleitung verbunden. Sämtliche an der Leitungsanschlußmodulgruppe LAM angeschlossenen Zubringer-und Abnehmerleitungen gehören ein und derselben Übertragungsgeschwindigkeitsklasse an.In Fig. 5, the detailed structure of a line connection module group is in a block diagram Figure 3 illustrates including a plurality of line termination modules. According to Fig. 5 a separate microprocessor is provided for each subscriber station. Since the in Fig. 5 shown line connection module group LAM designed for 80 subscriber stations is, a total of 80 individual microprocessors MP1 to MP80 are provided. Everyone These microprocessors MPI to MP80 have a data input De with a feeder line und'mit a data output Da via an associated flip-flop SKI to SK80 with a decrease connected. Each one line connection module associated subscriber station is with a feeder line and with a subscriber line tied together. All of the feeder and Trunk lines belong to the same transmission speed class.

Die gemäß Fig. 5 vorgesehenen Mikroprozessoren MP1 bis MP80, die vom Mikroprozessor-Typ 8049 sein können, sind mit gesonderten Takteingängen T zusammen mit den Takteingängen T sämtlicher Sendekippstufen SKI bis SK80 gemeinsam an einem Ausgang eines Zählers Cnt angeschlossen, der zyklisch wiederholt an seinen Ausgängen 't Impulse abgibt. Dieser Zähler Cnt wird von einem Taktgenerator Tg her angesteuert.The microprocessors MP1 to MP80 provided according to FIG Microprocessor type 8049 can be, with separate clock inputs T together with the clock inputs T of all the transmission trigger levels SKI to SK80 together on one Connected to the output of a counter Cnt, which repeats cyclically at its outputs 't gives impulses. This counter Cnt is driven by a clock generator Tg.

Die gerade erwähnten Sendekippstufen SK1 bis SK80 sind im übrigen mit ihren Setzeingängen S an den bereits erwähnten Datenausgängen Da der Mikroprozessoren MP1 bis MP80 angeschlossen. Uber diese Datenausgänge werden Daten seriell ausgegeben; über die Dateneingänge De der Mikroprozessoren MPI bis MP80 werden Daten seriell aufgenommen.The just mentioned send flip-flops SK1 to SK80 are incidentally with their set inputs S at the already mentioned data outputs Da of the microprocessors MP1 to MP80 connected. Data is output serially via these data outputs; Data are sent serially via the data inputs De of the microprocessors MPI to MP80 recorded.

Sämtliche zu der Leitungsanschlußmodulgruppe LAM gehörende Mikroprozessoren MPI bis MP80 sind mit einander entsprechenden Anschlüssen an einer ersten Dacenbusleitung DB1 und an einer zweiten Datenbusleitung DB2 gemeinsam angeschlossen. Die Datenbusleitung DB2 dient hier zurUbertragung von Datensignalen zwischen Teilnehmerstellen über eine aufgebaute bzw. bestehende Verbindung; sie ist mit einer der Uberwachungsschaltungen LPM gemäß Fig. 1 verbunden. Die Datenbusleitung DBI dient hier zur Ubertragung von für die Verbindungssteuerung vorgesehenen Datensignalen; sie ist zum einen über eine Verknüpfungsanordnung G2 mit dem Eingang eines FIFO-Speichers FIFOl verbunden. Diese Verknüpfl:saaordnung, die hier in Form eines UND-Gliedes G2 dargestellt ist, kann gegebenenfalls in einer Mehrzahl vorgesehen sein. Zum anderen ist die Datenbusleitung DBI mit der Ausgangsseite eines weiteren FIFO-Speichers FIF02 verbunden. Die beiden FIFO-Speicher sind so ausgelegt, daß die ersten in sie jeweils eingespeicherten Daten auch die ersten Daten sind, die wieder ausgegeben werden.All of the microprocessors belonging to the line connection module group LAM MPI to MP80 are mutually corresponding connections on a first data bus line DB1 and jointly connected to a second data bus line DB2. The data bus line DB2 is used here for the transmission of data signals between subscriber stations via an established or existing connection; it is with one of the monitoring circuits LPM connected as shown in FIG. The data bus line DBI is used here for the transmission of data signals provided for connection control; for one, she's over a logic arrangement G2 is connected to the input of a FIFO memory FIFO1. This linkage arrangement, which is shown here in the form of an AND element G2, can optionally be provided in a plurality. On the other hand is the data bus line DBI with the output side of another FIFO memory FIF02 connected. The two FIFO memories are designed in such a way that the first ones are stored in them Data is also the first data to be output again.

Der Speicher FIFOl ist ausgaagsseitigmit einer der in Fig. 1 vorgesehenen Überwachungsschaltungen LPM verbunden. Der andere Speicher FIF02 ist eingangsseitig über eine Verknüpfungsanordnung G2 mit der betreffenden Überwachungsschaltung LPM verbunden. Diese Verknüpfungsanordnung G1, die ebenfalls durch in einer Mehrzahl vorgesehene UND-Glieder gehildet sein kann, ist wie das UND-Glied G2 mit einem weiteren Eingang an einer Steuerausgangsseite einer SteuerschaltungCon angeh1ossi.On the output side, the memory FIFO1 has one of those provided in FIG Monitoring circuits LPM connected. The other memory FIF02 is on the input side Via a logic arrangement G2 with the relevant monitoring circuit LPM tied together. This linkage arrangement G1, which is also carried out in a plurality provided AND gates can be formed, is like the AND gate G2 with another Input on a control output side of a control circuit Con geh1ossi.

Diese Steuerschaltung Con ist mit weiteren Steueranschlüssen mit der zuvor erwähnten Uberwachungsschaltung LPM verbunden.This control circuit Con is with further control connections with the previously mentioned monitoring circuit LPM connected.

Die Uberwachungsschaltung Con ist mit weiteren Eingängen am Ausgang des bereits erwähnten Zählers Cnt und außerdem am Ausgang einer Weichenschaltung W angeschlossen. Diese Weichenschaltung W ist eingangsseitig ebenfalls an dem gerade erwähnten Ausgang des Zählers Cnt angeschlossen. Mit einer Eingangs-/Ausgangsseite ist die Weichenschaltung W mit der zuvor erwähnten Uberwachungsschaltung LPM gemäß Fig. 1 verbunden. Uber die gerade erwähnten Eingänge werden der St schaltung Con Adressen zugeführt, die zum einen von dem Zähler Cnt und zum anderen über die Weichenschaltung W zugeführt werden. Die Weichenschaltung W mag im übrigen so auswlegt sein, daß sie die ihr von dem Zähler Cnt her zugeführten Adressen lediglich an die mit ihr verbundene Uberwachungsschaltung LPM anzugeben vermag, nicht aber auch an die mit ihr verbundene Steuerschaltung Con.The monitoring circuit Con is with further inputs at the output of the already mentioned counter Cnt and also at the output of a switch circuit W connected. This switch circuit W is also straight on the input side mentioned output of the counter Cnt connected. With an entry / exit side is the switch circuit W with the aforementioned monitoring circuit LPM according to Fig. 1 connected. The St circuit Con Addresses supplied, on the one hand from the counter Cnt and on the other hand via the switch circuit W are supplied. The switch circuit W may also be interpreted so that it only sends the addresses supplied to it by the counter Cnt to those with it connected monitoring circuit LPM is able to specify, but not also to the her connected control circuit Con.

Die Steuerschaltung Con ist mit weiteren Anschlüssen mit Steuerbusleitungen 031 bis CB80 verbunden, die mit den gemäß Fig. 5 vorgesehenen Mikroprozessoren -MP1 bis MP80 individuell verbunden sind. Uber:diese Steuerbusleitungen CB1 bis CB80 werden Steuerlnformationssignale zwischen den Mikroprozessoren MPI bis MP80 und der Steuerschaltung Con ausgetauscht, wie dies aus einer Betrachtung der in Fig. 6 dargestellten Schaltungsanordnung noch ersichtlich werden wird.The control circuit Con is with further connections with control bus lines 031 to CB80 connected to the microprocessors -MP1 to MP80 are individually connected. About: these control bus lines CB1 to CB80 control information signals between the microprocessors MPI to MP80 and the control circuit Con exchanged, as can be seen from a consideration of the in Fig. 6 shown circuit arrangement will become apparent.

Mit wenigstens einer Steuerleitung der Steuerbusleitung CBI ist ein ODER-Glied G3 mit einem Eingang verbunden.With at least one control line of the control bus line CBI is a OR gate G3 connected to an input.

Dieses ODER-Glied ist ausgangsseitig mit einem Unterbrechungseingang INT des Mikroprozessors MPI verbunden. Mit einem weiteren Eingang ist das ODER-Glied G3 an einem Ausgang des Zählers Cnt angeschlossen.This OR element has an interrupt input on the output side INT of the microprocessor MPI connected. The OR element has another input G3 connected to an output of the counter Cnt.

Mit wenigstens einer Steuerleitung der Steuerbusleitung CB80 ist ein Eingang eines weiteren ODER-Gliedes G4 verbunden, welches ausgangsseitig mit dem Unterbrechungseingang INT des Mikroprozessors MP80 verbunden ist. Mit einem weiteren Eingang ist das ODER-Glied G4 an einem anderen Ausgang des Zählers Cnt angeschlossen.With at least one control line of the control bus line CB80 is a Input of another OR gate G4 connected, which on the output side with the Interrupt input INT of the MP80 microprocessor is connected. With another The input is the OR gate G4 connected to another output of the counter Cnt.

In Fig. 6 ist in einem Blockschaltbild ein möglicher Aufbau der in Fig. 5 angedeuteten Steuerschaltung Con gezeigt. Die Steuerschaltung Con gemäß Fig. 6 enthält ein Register Regl, welchem eingangsseitig von der Weichenschaltung W gemäß Fig. 5 her Adressen zugeführt werden.In Fig. 6, a possible structure of the in Fig. 5 indicated control circuit Con shown. The control circuit Con according to FIG. 6 contains a register Regl, which on the input side of the switch circuit W according to 5 addresses are supplied.

Diese Adressen werden ferner der einen Eingangsseite eines Vergleichers Vgl zugeführt, welchem an einer weiteren Eingangsseite Adressen von dem Zähler Cnt gemäß Fig. 5 zugeführt werden. An den Ausgängen der Registerstufen des Registers RegI ist ein Decoder Dec eingangsseitig angeschlossen. An den verschiedenen Ausgängen des Decoders Dec sind UND-Glieder G5 bis G6 mit ihren einen Eingängen angeschlossen. Mit ihren anderen Eingängen sind diese UND-Glieder G5 bis G6, die in einer Mehrzahl vorgesehen sind, gemeinsam am Ausgang des Vergleichers Vgl angeschlossen.These addresses also become one input side of a comparator Vgl supplied to which addresses from the counter Cnt according to FIG. 5 are supplied. At the outputs of the register levels of the register RegI, a decoder dec is connected on the input side. At the various exits of the decoder Dec, AND gates G5 to G6 are connected to one of their inputs. With their other inputs, these AND gates are G5 to G6, which are in a plurality are provided, commonly connected to the output of the comparator Vgl.

Bezüglich dieses Vergleichers Vgl sei hier bereits angemerkt, daß dieser ausgangsseitig ein "?"-Signal lediglich dann abgibt, wenn er eine bestimmte Mindestdifferenz zwischen den durch ihn miteinander verglichenen Adressen feststellt, welchevonden Stnalve = beitungaeiten abhängt.With regard to this comparator Vgl it should be noted here that this only emits a "?" signal on the output side when it has a certain Determines the minimum difference between the addresses compared with each other, which stalve = depends on the work.

An den Ausgängen der UND-Glieder G5 bis G6 sind weitere UND-Glieder G8 bis G9 mit jeweils einem Eingang angeschlossen. Mit jeweils einem weiteren Eingang sind diese UND-Glieder G8 bis G9 gemeinsam an wenigstens einer Steuerleitung angeschlossen, die Steuersignale von der zugehörigen überwachungsschaltung LPM her zugeführt. Mit ihren Ausgängen sind die UND-Glieder G8 bis G9 mit den Eingangsseiten von Weichenschaltungen W1 bis W80 verbunden, die über Eingangs-/Ausgangs-Anschltsse mit den Steuerbusleitungen CBI bis CB80 verbunden sind.There are more at the outputs of the AND gates G5 to G6 AND terms G8 to G9 each connected to one input. With one additional entrance each these AND gates G8 to G9 are connected together to at least one control line, the control signals are supplied from the associated monitoring circuit LPM. With their outputs are the AND gates G8 to G9 with the input sides of switch circuits W1 to W80 connected, the input / output connections to the control bus lines CBI to CB80 are connected.

An den Ausgangsseiten der Weichenschaltungen WI bis W80 ist eis durch ein ODER-Glied G10 angedeutete VerknUpfungsschaltung angeschlossen, die ausgangsseitig mit einer Steuerleitung verbunden ist, welche zu der zugehörigen Überwachungsschaltung LPM hinführt. Zum anderen ist die Verknüpfungsschaltung G10 mit einer Steuerleitung verbunden, die zu dem UND-Glied G2 gemäß Fig. 5 hinfuhrt.There is ice through on the output side of the switch circuits WI to W80 an OR gate G10 indicated logic circuit connected, the output side is connected to a control line which leads to the associated monitoring circuit LPM leads there. On the other hand there is the logic circuit G10 with a control line connected, which leads to the AND gate G2 according to FIG.

Neben den zuvor betrachteten Schaltungselementen ist in Fig. 6 noch eine durch ein ODER-Glied G7 angedeutete Verknüpfungsschaltung vorgesehen, die eingangsseitig an den Ausgängen der UND-Glieder G5 bis G6 angeschlossen ist und die ausgangsseitig mit einer Steuerleitung verbunden ist, welche zu dem einen Eingang des in Fig. 5 angedeuteten UND-Gliedes Gi hinführt.In addition to the circuit elements previously considered, FIG. 6 also shows a logic circuit indicated by an OR gate G7 is provided, the input side is connected to the outputs of the AND gates G5 to G6 and the output side is connected to a control line which is connected to one input of the circuit shown in FIG indicated AND gate Gi leads.

An den Ausgangsseiten der Weichenschaltungen W1 bis W80 ist ferner ein Codierer Cod eingangsseitig angeschlossen.On the output sides of the switch circuits W1 to W80 is also an encoder Cod connected on the input side.

Ausgangsseitig ist der Codierer Cod mit einem Register Reg2 verbunden, in welches jeweils als Binäradresse eine Angabe darüber einspeicherbar ist, über welche der Weichenschaltungen WI bis W80 und damit von welchem der Mikroprozessoren MP1 bis MP80 ein Anforderungssignal abgegeben worden ist. Das Register Reg2 ist ausgangsseitig über eine durch eit UND-Glied G11 angedeutete Verknüpfungsschaltung mit der Eingangsseite des Registers Regl und mit der einen Eingangsseite des Vergleichers Vgl verbunden. Die Ubertragungsfähigkeit der Verknüpfungsschaltung Gil wird durch Steuersignale gesteuert, die von dem zugehörigen Modul LPM abgegeben werden.On the output side, the encoder Cod is connected to a register Reg2, in which information about this can be stored as a binary address, about which of the switch circuits WI to W80 and thus which of the microprocessors MP1 to MP80 a request signal has been issued. The register Reg2 is on the output side via a logic circuit indicated by an AND element G11 with the entry page of the Regl and with one entry side of the comparator Cf. The transmission capability of the logic circuit Gil is controlled by control signals issued by the associated module LPM will.

Nachdem zuvor der Aufbau der in den Zeichnungen dargestellten Schaltungsanordnungen erläutert worden ist, sei nunmehr die Arbeitsweise dieser Schaltungsanordnungen betrachtet.After the structure of the circuit arrangements shown in the drawings has been explained, let us now consider the mode of operation of these circuit arrangements considered.

Dazu wird von den in Fig. 5 und 6 dargestellten Schaltungsanordnungen ausgegangen. Bezüglich dieser Schaltungsanordnungen sei angenommen, daß der Zähler Cnt mit einer Zykluszeit von z.B. 10 ms wiederholt an seinen mit den ODER-Gliedern G3 bis G4 und mit den Takteingängen T der Mikroprozessoren MPI bis MP80 und der Sendekippstufen SKI bis SK80 verbundenen Ausgängen jeweils ein "1"-Signal abgibt. Die zum jeweiligen Augenblick vorhandene binäre Adresse gibt der Zähler Cnt dann sowohl an die Steuer schaltung Con als auch an die Weichenschaltung W ab.For this purpose, the circuit arrangements shown in FIGS. 5 and 6 are used went out. With regard to these circuit arrangements, it is assumed that the counter Cnt with a cycle time of e.g. 10 ms is repeated on its with the OR gates G3 to G4 and with the clock inputs T of the microprocessors MPI to MP80 and the Send flip-flops SKI to SK80 connected outputs each emits a "1" signal. The counter Cnt then gives the binary address available at the moment both to the control circuit Con and to the switch circuit W.

Aufgrund der Abgabe der l"-Signale an die ODER-Glieder G3 bis G4 werden die zu den einzelnen Leitungsanschlußmoduln gehörenden Mikroprozessoren MPI bis MP80 der Reihe nach angesteuert, um das Vorliegen von Daten zu ermitteln, die der jeweils zugehörige Mikroprozessor MP1 bis MP80 aufgenommen und beispielsweise in einem seiner Internlegister abgespeichert hat. Auf das Vorliegen derartiger Daten hin-gibt der so jeweils angesteuerte Mikroprozessor über seine Steuerbusleitung CBI bzw. C38O ein Steuersignal an die Steuerschaltung Con ab, in der über das zugehörige ODER-Glied G10 ein "1"-Signal zum einen an das zugehörige UND-Glied G2 und zum anderen an die zugehörige Uberwachungsschaltung LPM abgebbar ist. Dadurch wird das UND-Glied G2 in den übertragungsfähigen Zustand gesteuert, so daß der gerade angesteuerte Mikroprozessor MP1 bis MP80 die in ihm enthaltenen Daten an den Speicher FIFOl abzugeben vermag.Due to the output of the 1 "signals to the OR gates G3 to G4 the microprocessors MPI bis belonging to the individual line connection modules MP80 controlled in sequence in order to determine the presence of data that the respectively associated microprocessor MP1 to MP80 included and for example in has saved one of his internal lawyers. The existence of such data the microprocessor controlled in this way gives over its control bus line CBI or C38O from a control signal to the control circuit Con, in which the associated OR gate G10 sends a "1" signal on the one hand to the associated AND gate G2 and on the other can be output to the associated monitoring circuit LPM. This becomes the AND gate G2 controlled in the transferable state, so that the just controlled Microprocessor MP1 to MP80 to transfer the data contained in it to the memory FIFOl able.

Dies ist jedoch erst dann der Fall, wenn dem betreffenden Mikroprozessor ein Freigabe-Steuersignal von der Steuerschaltung Con zugeführt ist. Ein solches Steuersignal gibt die Steuerschaltung Con ab, nachdem die Verknüpfungsschaltung G11 von der Uberwachungsschaltung LPM ein 't1"-Signal (Freigabe der Datensignalaufnahme) erhalten hat. In diesem Fall wird die Adresse aus dem Register Reg2 in das Register Reg1 übernommen und außerdem mit der vom Zähler Cnt gerade abgegebenen Adresse verglichen (in Vgl). Stellt der Vergleicher Vgl eine die Verarbeitungszeiten von ggfs-. abzuwickelnden Vorgängen berücksichtigende Differenz zwischen den ihm eingangsseitig zugeführten Adressen fest, so gibt er ausgangsseitig ein "1"-Signal ab, auf dessen Auftreten dann über eines der übertragungsfähig gesteuerten UND-Glieder G5, G6 und G8, G9 ein Steuersignal an den infragekommenden Mikroprozessor gemäß Fig. 5 abgegeben wird. Aus dem Speicher FIFOl dieses Mikroprozessors können dann die betreffenden Daten von der zugehörigen Uberwachungsschaltung LPM abgeholt werden. Die betreffenden Daten dienen der Verbindungssteuerung.However, this is only the case if the relevant microprocessor a release control signal is supplied from the control circuit Con. One such The control circuit Con emits the control signal after the logic circuit G11 from the monitoring circuit LPM a 't1 "signal (release of the data signal recording) had received. In this case, the address is transferred from the register Reg2 to the register Reg1 accepted and also compared with the address just given by the counter Cnt (in cf.). If the comparator Vgl sets the processing times of possibly. to be processed Processes taking into account the difference between those supplied to it on the input side Addresses, it emits a "1" signal on the output side when it occurs then via one of the transferable controlled AND gates G5, G6 and G8, G9 a control signal is issued to the microprocessor in question according to FIG. The relevant data can then be obtained from the memory FIFO1 of this microprocessor be picked up by the associated monitoring circuit LPM. The concerned Data are used to control the connection.

Die zugehörige Überwachungsschaltung LPM nimmt die ihr so angebotenen Daten in ihrem zugehörigen Speicher M2 auf und führt eine Signalisierungsbearbeitung aus. Diese Bearbeitung besteht darin, daß die betreffende Uberwachungsschaltung LPM die ihr zugeführten Daten nach Nachrichtendaten und Signalisierungsdaten trennt und auf die Ermittelung von Signalisierungsdaten hin lediglichdiesen entsprechende Steuersignale und gegebenenfalls auch die betreffenden Signalisierungsdaten an den Verbindungssteuermodul LCM abgibt, während im Zuge bereits bestehender Verbindungen zu übertragende Nachrichtendaten an den Verbindungssteuermodul LSM abgegeben werden. Der Verbindungssteuermodul LCM gibt die ihm zugeführten Signalisierungsinformationen gegebenenfalls über die Bus leitung CB an einen ihm ent- sprechenden weiteren Verbindungssteuermodul ab, der einer anderen Anschlußschaltungsgruppe gemäß Fig. 1 zugehörig ist. Außerdem bewirkt der Verbindungssteuermodul LCM die Ansteuerung des mit ihm verbundenen Verbindungssteuermoduls LSM, um in diesen die-Nachrichtendatenübertragung in Richtung zu der Busleitung LB zu steuern. Diese Nachrichtendaten gelangen dann über die Busleitung LB zu dem Verbindungssteuermodul derjenigen Anschluß schaltung bzw. -gruppe LCI bis LCn hin, an welchem bzw. welcher die für die Datenaufnahme vorgesehene Teilnehmerstelle angeschlossen ist.The associated monitoring circuit LPM takes the one offered to it Data in their associated memory M2 and performs signaling processing the end. This processing consists in that the monitoring circuit in question LPM separates the data supplied to it into message data and signaling data and only corresponding to the detection of signaling data Control signals and possibly also the relevant signaling data to the Connection control module LCM releases while in the course of already existing connections message data to be transmitted are delivered to the connection control module LSM. The connection control module LCM gives the signaling information supplied to it if necessary via the bus line CB to one of his speaking further connection control module from that of another line circuit group according to Fig. 1 is associated. In addition, the connection control module LCM effects the activation of the connection control module LSM connected to it, in order to transfer the message data into it in the direction of the bus line LB. This message data then arrive circuit via the bus line LB to the connection control module of that connection or group LCI to LCn to which or which the data acquisition intended subscriber station is connected.

Die betreffenden Daten werden dann über den dem Verbindungssteuermodul LSM entsprechenden Modul aufgenommen und über die mit diesem verbundene in Frage kommende Uberwachungsschaltung LPM weitergeleitet.The data in question are then transmitted to the connection control module LSM corresponding module and related to this in question incoming monitoring circuit LPM forwarded.

Die Auswahl der betreffenden Uberwachungsschaltung erfolgt dabei nach Maßgabe der Adresse der gewiinschten Teilnehmerstelle. Diese Adresse war als Teil der Signalisierungsinformation zuvor von einer Teilnehmerstelle abgegeben worden, welche auch die Nachrichtendaten abgegeben hat. Die betreffende Adresse wird dann zusammen mit den Daten und einem Steuer signal der in Frage kommenden Leitungsanschlußmodulgruppe LAM gemäß Fig. 5 zugeführt. Daraufhin laufen folgende Vorgänge ab.The monitoring circuit in question is selected after Providing the address of the desired participant location. This address was part of the signaling information has previously been issued by a subscriber station, which also submitted the message data. The address in question will then be together with the data and a control signal of the line connection module group in question LAM according to FIG. 5 supplied. The following processes then take place.

In der Steuerschaltung Con der betreffenden Leitungsanschlußmodulgruppe wird die Adresse der gewünschten Teilnehmerstelle mit der yon dem Zähler Cnt abgegebenen Adresse verglichen. Wird wieder das Vorliegen einer bestimmten Differenz zwischen diesen miteinander verglichenen Adressen festgestellt, so gibt der Vergleicher Vgl gemäß Fig.In the control circuit Con of the line connection module group concerned the address of the desired subscriber station is given with that of the counter Cnt Address compared. Will again be the presence of a certain difference between found these compared addresses, then the comparator cf. according to Fig.

6 ausgangsseitig ein "1"-Signal ab. Das Auftreten dieses Signals hat zur Folge, daß eines der UND-Glieder G5 bis G6 ausgangsseitig ein 1'1-"-Signal abgibt. Dabei han- delt es sich um dasjenige UND-Glied, welches der betreffenden Adresse zugehörig ist, die der Steuerschaltung Con über die Weichenschaltung W von der zugehörigen Uberwachungsschaltung LPM her zugeführt worden ist.6 emits a "1" signal on the output side. The appearance of this signal has As a result, one of the AND gates G5 to G6 emits a 1'1 - "signal on the output side. In doing so, it is the AND element that corresponds to the relevant Address is associated with the control circuit Con via the switch circuit W of has been supplied to the associated monitoring circuit LPM.

Die Abgabe des betreffenden "1"-Signals bewirkt über das ODER-Glied, daß die Verknüpfungseinrichtung G1 gemäß Fig.The output of the relevant "1" signal has the effect of the OR gate, that the linking device G1 according to FIG.

5 übertragungsfähig wird, wodurch die Nachrichtendaten von der Uberwachungsschaltung LPM her in den Speicher FIF02 der Leitungsanschlußmodulgruppe LAM eingespeichert werden können.5 becomes transferable, whereby the message data from the monitoring circuit LPM is stored in the memory FIF02 of the line connection module group LAM can be.

Die Abgabe eines 7-Signals von einem der UND-Glieder G5 bis G6 bewirkt in Verbindung mit dem von der zugehörigen Uberwachungsschaltung LPM her zugeführten Steuersignal, daß auch eines der UND-Glieder G8 bis G9 in den übertragungsfähigen Zustand gelangt. Dies hat zur Folge, daß ein 11111-Signal über eine der Weichenschaltungen W1 bis W80 an denjenigen Mikroprozessor MP1 bis MP80 abgegeben wird, mit welchem die Teilnehmerstelle verbunden ist, die durch die Adresse bezeichnet ist, welche zuvor von der zugehörigen Überwachungsschaltung LPM abgegeben worden ist.The output of a 7-signal from one of the AND gates G5 to G6 causes in connection with the supplied from the associated monitoring circuit LPM Control signal that one of the AND gates G8 to G9 in the transmittable State. This has the consequence that an 11111 signal is sent through one of the switch circuits W1 to W80 is output to that microprocessor MP1 to MP80 with which the subscriber station designated by the address is connected, which has previously been issued by the associated monitoring circuit LPM.

Über die bereits oben erwähnte Unterbrechungssteuerung übernimmt der betreffende Mikroprozessor MPI bis MP80 die zuvor in den Speicher FIF02 eingespeicheften Verbungssteuerdaten bzw. Daten, um sie dann seriell von seinem Datenausgang Da abzugeben. Zur Datenspeicherung können in dem jeweiligen Mikroprozessor MP1 bis MP80 die ohnehin vorhandenen lnternregister mitausgenutzt werden.The above-mentioned interrupt control takes over the relevant microprocessor MPI to MP80 those previously stored in the memory FIF02 Link control data or data in order to then issue them serially from its data output Da. For data storage in the respective microprocessor MP1 to MP80 the anyway existing internal register can also be used.

Die vom Datenausgang Da des jeweiligen Mikroprozessors MPI bis MP80 so jeweils bereitgestellten Datensignale werden dann durch die jeweils zugehörige Sendekippstufe .SK1 bin SK80 im Rhythmus der Taktimpulse übernommen und ausgesendet, welche von dem Zähler Cnt gemäß Fig. 5 ab- gegeben werden. Diese Taktimpulse werden zweckmäBigerweise mit einer Taktimpulsfolgefrequenz auftreten, die ein ganzzahliges Vielfaches der höchsten zu berücksichtigenden Datenübertragungsrate auf den Zubringerleitungen und Abnehmerleitungen ist, über welche die Teilnehmerstellen mit den einzelnen Leitungsanschlußmoduln (MP1 bis MP80) verbunden sind.The data from the data output Da of the respective microprocessor MPI to MP80 data signals provided in this way are then transmitted by the respective associated Transmit flip-flop .SK1 bin SK80 accepted and transmitted in the rhythm of the clock pulses, which from the counter Cnt according to FIG. are given. These Clock pulses will expediently occur with a clock pulse repetition frequency, which is an integral multiple of the highest data transmission rate to be taken into account is on the feeder lines and subscriber lines via which the subscriber stations are connected to the individual line connection modules (MP1 to MP80).

Bezüglich der Ubertragung von Daten zwischen Zubringerleitungen und Abnehmerleitungen ist im vorstehenden ausgeführt worden, daß diese Datenübertragung über die in Fig. 1 dargestellten Busleitungen CB und LB erfolgt. Dabei ist - ohne daß darauf im vorstehenden näher eingegangen worden ist - ein Zeitmultiplexbetrieb angenommen worden, gemäß dem den einzelnen Anschluß schaltungen LOl bis LCn einzelne Zeitfächer bzw. Zeitkanäle in einem zyklisch wiederholt auftretenden Zeitkanalraster zugeteilt sind.Regarding the transmission of data between feeder lines and Trunk lines has been explained above that this data transmission takes place via the bus lines CB and LB shown in FIG. 1. There is - without that it has been discussed in more detail above - a time division multiplex operation been assumed, according to the individual connection circuits LOl to LCn individual Time slots or time channels in a cyclically repeated time channel grid are allocated.

In diesem Zusammenhang dürfte einzusehen sein, daß normalerweise ein für eine Verbindung zwischen einer sendenden Teilnehmerstelle und einer empfangenden Teilnehmerstelle belegter Zeitkanal nicht auch zugleich noch für eine andere Verbindung zwischen zwei Teilnehmerstellen ausgenutzt werden kann. Die Zuteilung derartiger Zeitkanäle und die hierfür vorgesehenen Zuteilungvsteuerschaltungen sind im vorliegenden Fall nicht gezeigt; es wird auf diese Steuerschaltungen hier auch nicht weiter eingegangen werden, da diese durch Steuerschaltungen gebildet sein können, wie sie bei Datenvermittlungsnetzen bereits verwendet werden. In diesem Zusammenhang sei jedoch bemerkt, daß die Datensignalübertragung bei aufgebauten bzw. bestehenden Verbindungen in der jeweiligen Leitungsanschluß modulgruppe über die dieser zugehörige Datenbusleitung DB2 erfolgt, und zwar zu Zeitpunkten, zu denen der jeweilige Mikroprozessor (MOP1 bis Mm86) Daten abgeben bzw. aufnehmen kann. Die damit zeitlich abgestimmte Abgabe der jeweiligen Daten von den Schaltungsanordnungen gemäß Fig. 2 bis 4 erfolgt unter Berücksichtigung der Adressen der jeweiligen Empfangs-Teilnehmerstelle in dem erläuterten, Adressenabgabezyklus des Zählers Cnt gemäß Fig. 5.In this context it should be understood that normally a for a connection between a sending subscriber station and a receiving station Subscriber station occupied time channel not also for another connection at the same time can be used between two subscriber stations. The allocation of such Time channels and the allocation control circuits provided for them are in the present Case not shown; these control circuits are not discussed further here either since these can be formed by control circuits, as they are in data switching networks are already in use. In this context, however, it should be noted that the data signal transmission with established or existing connections in the respective line connection module group via which this associated data bus line DB2 takes place, namely to Points in time at which the respective microprocessor (MOP1 to Mm86) output data or can record. The timely submission of the respective data of the circuit arrangements according to FIGS. 2 to 4 takes place under Consideration of the addresses of the respective receiving subscriber station in the explained, Address output cycle of the counter Cnt according to FIG. 5.

Abschließend sei noch angemerkt, daß für die Realisierung der in den Zeichnungen dargestellten einzelnen Schaltungsblöcke kommerziell erhältliche Bausteine verwendet werden können.Finally it should be noted that for the implementation of the Drawings shown individual circuit blocks commercially available components can be used.

4 Patentansprüche 6 Figuren Leerseite4 claims 6 figures Blank page

Claims

Claims J. Circuit arrangement for the transmission of data signals, recorded by subscriber stations in recording circuits connected to them are, corresponding to the respective connection status of the subscriber stations different transmission paths to one of these recording circuits connected Switching arrangement, in particular for a telex switching system, d a -d u r c h e k e k e nn n z e i n e t that each connection circuit is a separate one Microprocessor (MP1 to MP80) for receiving the data from the associated subscriber station (T7 to T80) emitted data signals, and that the respective microprocessor (MP1 to MP80) for the delivery of in it from its associated subscriber station (T7 to T80) stored in the course of an existing connection data signals to be transmitted to the switching arrangement are repeated cyclically is queried and for the delivery of to be delivered to the switching arrangement, the connection control serving data signals can only be controlled in this case is that the relevant control time by a specified period of time before The point in time at which the next activation of the relevant microprocessor is (MP1 to MP80) takes place in the course of the cyclically repeated query.

2. Circuit arrangement according to claim 1, d a d u r c h g e k e n n z e i c h n e t that the acceptance of data signals by the switching arrangement from the respective connection circuit as a result of a query and acknowledgment process between one the cyclical control of the respectively provided microprocessors (MP1 to MP80) causing control circuit (Con, Cnt) and the relevant switching arrangement he follows.

3. Circuit arrangement according to claim 2, d a d u r c h g e k e n n z e i c h n e t that the control circuit (Con, Cnt) has a comparator device (Cf.) which contains the address of the repeated cyclically occurring Query of the microprocessor currently being controlled or currently being controlled (MP1 to MP80) with the address of the microprocessor that sends data to the switching arrangement has to deliver, and that only when a predetermined value is determined Difference between the addresses compared to each other an enable signal for a data signal transmission can be emitted.

4. Circuit arrangement according to one of claims 1 to 3, d a d u r c h e k e k e n n n n n e i n e t that between the microprocessors (MPi to MP80) and a FIFO memory (FIF07) is provided in the switching arrangement.