DE3006176C2 - Device for signal level shifting - Google Patents
Device for signal level shiftingInfo
- Publication number
- DE3006176C2 DE3006176C2 DE19803006176 DE3006176A DE3006176C2 DE 3006176 C2 DE3006176 C2 DE 3006176C2 DE 19803006176 DE19803006176 DE 19803006176 DE 3006176 A DE3006176 A DE 3006176A DE 3006176 C2 DE3006176 C2 DE 3006176C2
- Authority
- DE
- Germany
- Prior art keywords
- emitter
- transistor
- voltage
- signal
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006073 displacement reaction Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- TVEXGJYMHHTVKP-UHFFFAOYSA-N 6-oxabicyclo[3.2.1]oct-3-en-7-one Chemical compound C1C2C(=O)OC1C=CC2 TVEXGJYMHHTVKP-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
- H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
- H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Integrated Circuits (AREA)
Description
U0\=(n+\) ■ Übe,U 0 \ = (n + \) ■ practice,
jo wobei der veränderbare Anteil von der Anzahl π der zwischen dem Emitter des Eingangstransistors Ti und dem Ausgang A in Serie geschalteten Dioden D i bis Dn abhängt an denen ein Spannungsabfall η · Übe entsteht.jo where the variable portion depends on the number π of diodes D i to Dn connected in series between the emitter of the input transistor Ti and the output A at which a voltage drop η · Übe occurs.
Die Schaltungsanordnung nach Fig. Ib erzeugt eineThe circuit arrangement according to Fig. Ib generates a
VerschiebespannungDisplacement stress
U02= Übe+R- /, U 02 = practice + R- /,
wobei der wählbare Anteil durch den Widerstand R und durch den von der Stromquelle -jeüeferten Strom / gegeben ist.where the selectable portion is given by the resistance R and by the current / supplied by the current source.
Bei dem Ausführungsbeispiel nach Fig. Ic liegen zwischen dem Emitter des Eingangstransistors Ti und dem Ausgang A die Kollektor-Emitter-Strecke eines weiteren Transistors Γ3 und ein Spannungsteiler aus den Widerständen Ri und R2. Die Basis des Transistors Γ3 ist mit dem Abgriff des Spannungsteilers verbunden. Damit ergibt sich eine VerschiebespannungIc are in the embodiment of FIG. Between the emitter of the input transistor Ti and the output A of the collector-emitter path of a further transistor Γ3 and a voltage divider consisting of the resistors Ri and R2. The base of the transistor Γ3 is connected to the tap of the voltage divider. This results in a displacement voltage
Übe.Practice
Die Erfindung bezieht sich auf eine integriert aufgebaute Einrichtung zur Signalpegelverschiebung nach dem Oberbegriff des Patentanspruchs 1.The invention relates to an integrated device for signal level shifting according to the preamble of claim 1.
Einrichtungen zur Signalpegelverschiebung, im folgenden kurz als Pegelshifter bezeichnet, sind gewöhnlich Teile von umfangreichen integrierten Schaltungsanordnungen. Sie dienen beispielsweise zur Pegelverschiebung von Eingangssignalen in Schaltungsanordnungen der ECL-Technik, zur Signalpegelanpassung beim Übergang von Schaltungsanordnungen der ECL-Technik in solche der TTL-Technik und kommen in vielen linearen Schaltungsanordnungen vor. Pegelshifter haben die Aufgabe, ein Signal mit einem bestimmten Signalhub möglichst ohne Veränderung des Signalhubes um eine vorgegebene Spannung Ut zu verschieben.Devices for signal level shifting, hereinafter referred to as level shifter for short, are usually parts of extensive integrated circuit arrangements. They are used, for example, for level shifting of input signals in circuit arrangements of ECL technology, for signal level adjustment during the transition from circuit arrangements of ECL technology to those of TTL technology and occur in many linear circuit arrangements. Level shifters have the task of shifting a signal with a certain signal swing, if possible without changing the signal swing, by a specified voltage Ut .
Zu den in integrierten Schaltungsanordnungen, die Pegelshifter beinhalten, auftretenden Signallaufzeiten
tragen eben diese Pegelshifter nicht unwesentlich bei. Hauptursache ist die Kapazität der Mittel für die
Erzeugung des wählbaren Anteils an der Verschiebespannung, besonders die (verteilte) Kapazität der
beteiligten Widerstände, gegen das auf einem festen Potential gehaltene Substrat bzw. gegen die zur
Isolierung vom Substrat vorgesehene, ebenfalls festgehaltene »vergrabene« Schicht. Da sowohl Widerstände
als auch Kapazitäten mit wachsender Verschiebespannung i/o zunehmen, steigt die Laufzeit etwa quadratisch
an.
Wegen der kleinen dynamischen Widerstände der Dioden DX bis Dn im Pegelshifter nach Fig. la ist im
allgemeinen auch das dynamische Verhalten dieser Ausführungsform am besten. Nachteilig daran ist
jedoch, daß die Verschiebespannung nur um ganzzahli-These level shifters make a significant contribution to the signal propagation times that occur in integrated circuit arrangements that contain level shifters. The main cause is the capacity of the means for generating the selectable portion of the displacement voltage, especially the (distributed) capacity of the resistors involved, against the substrate held at a fixed potential or against the "buried" layer provided for isolation from the substrate, which is also held . Since both resistances and capacitances increase with increasing displacement voltage i / o, the running time increases approximately quadratically.
Because of the small dynamic resistances of the diodes DX to Dn in the level shifter according to FIG. La, the dynamic behavior of this embodiment is also generally best. The disadvantage of this, however, is that the displacement voltage is only increased by integer
ge Vielfache von Spannungswerten Übe verändert werden kann. Dagegen sind bei den anderen Pegelshiftern beliebige Werte für die Verschiebespannungen U<n> L/fli-bzw. Wa>2 t/ßfmöglich.ge multiples of voltage values Übe can be changed. In contrast, with the other level shifters, any values for the displacement voltages U <n> L / fli-or. Wa> 2 t / ßf possible.
Bekanntlich ist eine Verbesserung des dynamischen Verhaltens durch eine Verringerung der Widerstandswerte bei gleichzeitiger Stromerhöhung oder durch eine Verkleinerung der Bauelemente zu erreichen. Im ersten Fall-wird die Verlustleistung erhöht, im zweiten Fall verhindern fertigungstechnische Gründe und Toleranzen der Bauelemente deren beliebige Verkleinerung.It is known that the dynamic behavior can be improved by reducing the resistance values with a simultaneous increase in current or by reducing the size of the components. In the first In the second case, the power loss is increased Production-related reasons and tolerances of the components prevent any reduction in size.
Der Erfindung liegt die Aufgabe zugrunde, unter Vermeidung der dargelegten Schwierigkeiten eine weitere Möglichkeit zur Verbesserung des dynamischen Verhaltens von integrierten Pegelshiftern, bei denen die Mittel zur Erzeugung der Verschiebespannung ohmsche Widerstände enthalten, vorzustellen.The invention is based on the problem of avoiding the difficulties outlined above Another possibility to improve the dynamic behavior of integrated level shifters, where the Means for generating the displacement voltage contain ohmic resistors.
Diese Aufgabe wird durch das kennzeichnende Merkmal im Patentanspruch 1 gelöst Weiterbildungen der Erfindung sind den Unteransprüchen zu entnehmen.This object is achieved by the characterizing feature in claim 1 the invention can be found in the subclaims.
Im folgenden wird die Erfindung anhand der Zeichnung näher beschrieben. Es zeigt darinThe invention is described in more detail below with reference to the drawing. It shows in it
Fig.2 ein Ersatzschaltbild des Pegelshifters nach Fi g. Ib in konventioneller Ausführung,2 shows an equivalent circuit diagram of the level shifter according to Fi g. Ib in conventional design,
F i g. 3 den integrierten Aufbau des Widerstands zur Erzeugung des wählbaren Anteils der Verschiebespannung gemäß der Erfindung,F i g. 3 the integrated structure of the resistor for Generation of the selectable portion of the displacement voltage according to the invention,
F i g. 4 ein aus der Anordnung nach F i g. 3 resultierendes Ersatzschaltbild des Pegelshifters nach F i g. 1 b,F i g. 4 from the arrangement according to FIG. 3 resulting equivalent circuit diagram of the level shifter according to FIG. 1 b,
Fig.5 ein Ersatzschaltbild des Pegelshifters nach F i g. Ib gemäß einer Weiterbildung der Erfindung,FIG. 5 shows an equivalent circuit diagram of the level shifter according to FIG. Ib according to a further development of the invention,
F i g. 6 den integrierten Aufbau der Anordnung zu; Erzeugung des wählbaren Anteils der Verschiebespannung bei einem Pegelshifter nach F i g. Ic,F i g. 6 shows the integrated structure of the arrangement; Generation of the selectable portion of the shift voltage with a level shifter according to FIG. Ic,
F i g. 7 ein der Anordnung nach F i g. 6 entsprechendes Ersatzschaltbild.F i g. 7 one of the arrangement according to FIG. 6 corresponding equivalent circuit diagram.
In integrierten Schaltungsanordnungen werden als ohmsche Widerstände die Bahnwiderstände von epitaxialen Schichten ausgenützt, die nach Lage und Dotierung sewöhnlich den Basis- oder Basiskontaktschichten von Transistoren entsprechen. Es handelt sich hierbei somit um p-leitende Schichten mit mittlerer oder hoher Dotierung, wobei die gewünschte Leitfähigkeit eine Rolle spielt Zur Isolierung der an beiden Enden kontaktierten Widerstandsschichten von dem schwach p-Ieitendei! Substrat sind stark docierte »vergrabene« η-leitende Schichten vorgesehen, die durch Diffusion oder Implantation in dem Halbleiterplättchen erzeugt wurden und im fertigen Baustein mit dem kollektorseitigen Versorgungspotential VCC verbunden sind. Man bezeichnet einen solchen Aufbau häufig als Widerstandswarme. Zwischen der Widerstandsschicht und der vergrabenen Schicht bildet sich eine isolierende Sperrschicht aus, deren Kapazität bei einer Signaländerung umgeladen werden muß.In integrated circuit arrangements, the path resistances of epitaxial layers are used as ohmic resistances, which in terms of position and doping usually correspond to the base or base contact layers of transistors. These are p-conductive layers with medium or high doping, the desired conductivity playing a role. To isolate the resistance layers contacted at both ends from the weakly p-conductive layer! In the substrate, heavily documented "buried" η-conductive layers are provided, which were produced by diffusion or implantation in the semiconductor wafer and are connected to the collector-side supply potential VCC in the finished module. Such a structure is often referred to as resistance heat. An insulating barrier layer is formed between the resistance layer and the buried layer, the capacitance of which has to be recharged in the event of a signal change.
In dem dynamischen Ersatzschaltbild F i g. 2 für den Pegelshifter nach F i g. Ib ist die verteilte Kapazität des Widerstands R gegen die vergrabene Schicht 2 durch zwei Kapazitäten Cl und C2 ersetzt. Das Symbol K bezeichnet hier die Stromquelle aus dem Transistor TI und dem Widerstand Rl Die Kapazität Ci beeinflußt das dynamische Verhalten des Pegelshifters nur wenig, da der Emitter eines Transistors in Emitterfolgerschaltung bekanntlich eine niederohmige Signalquelle darstellt Eine erheblich* Signalverzögerung verursacht dagegen die Kapazität C2, die bei jeder Signaländerung über den Widerstand Al umgeladen werden muß. Damit folgt der Ausgang A tfiner Signaländerung am Emitter des Transistors 7Ί mit der Zeitkonstante Λ · CZ In the dynamic equivalent circuit diagram F i g. 2 for the level shifter according to FIG. Ib, the distributed capacitance of the resistor R to the buried layer 2 is replaced by two capacitances C1 and C2. The symbol K here denotes the current source from the transistor TI and the resistor Rl. The capacitance Ci has only a slight effect on the dynamic behavior of the level shifter, since the emitter of a transistor in the emitter follower circuit is known to be a low-resistance signal source must be reloaded with each signal change via the resistor Al. Thus the output A follows a finer signal change at the emitter of the transistor 7Ί with the time constant Λ · CZ
Die Fig,3 zeigt den integrierten Aufbau des Widerstands R und der zugehörigen Elemente gemäß der Erfindung. In einem Bereich eines p-leitenden ι Substrats 1 ist durch Diffusion oder Implantation eine η-leitende Schicht 2 mit hoher Störstellenkonzentration erzeugt Darüber folgt eine η-leitende Epitaxieschicht 3 mittlerer Dotierung. Ober dieser Schicht befindet sich eine p-Ieitende Schicht 4, deren Grundriß zumeist dieFig. 3 shows the integrated structure of the resistor R and the associated elements according to the invention. In a region of a p-conductive substrate 1, an η-conductive layer 2 with a high concentration of impurities is produced by diffusion or implantation. Above this layer there is a p-conductive layer 4, the outline of which is mostly the
ίο Form eines schmalen Rechtecks hat Die p-leitende Schicht 4 ist an beiden Enden kontaktiert und bildet den Widerstand R zwischen den Anschlußpunkten A und B. (Der Anschlußpunkt A ist mit dem Ausgang A des Pegelshifters identisch.) Die vergrabene Schicht 2 ist mit Hilfe eines hochdotierten η-leitenden Höckers 2a an die Halbleiteroberfläche herangeführt und über eine metallische Verbindung an den Punkt B angeschlossen. Der Anschlußpunkt B ist mit dem Emitter des Eingangstransistors Tt verbunden. Die Widerstandswanne wird also mit dem Signal, dessen Pegel verschoben werden soll, mitgeführtίο has the shape of a narrow rectangle. The p-conductive layer 4 is contacted at both ends and forms the resistor R between the connection points A and B. (The connection point A is identical to the output A of the level shifter.) The buried layer 2 is with the help a highly doped η-conductive bump 2a brought up to the semiconductor surface and connected to point B via a metallic connection. The connection point B is connected to the emitter of the input transistor Tt . The resistance trough is therefore carried along with the signal whose level is to be shifted
Die Folgen der anhand der Fig.j beschriebenen Maßnahmen sind am besten aus dem Ersatzschaltbild F i g. 4 ersichtlich. Die Kapazität Cl ist kurzgeschlossen und daher völlig wirkungslos, die Kapazität C2 überbrückt den Widerstand R und verursacht somit mindestens keine Verlangsamung von Signaländerungen. Vielmehr erzeugt die Kapazität C2 eine Versteilerung der Signalflanken, vor allem dann, wenn die am Ausgang A des Pegelshifters angeschlossenen Schaltungsanordnungen eine kapazitive Belastungskomponente aufweisen.The consequences of the measures described with reference to Fig.j can best be seen in the equivalent circuit diagram F i g. 4 can be seen. The capacitance Cl is short-circuited and therefore completely ineffective, the capacitance C2 bridges the resistance R and thus causes at least no slowing down of signal changes. Rather, the capacitance C2 produces a steepening of the signal edges, especially when the circuit arrangements connected to the output A of the level shifter have a capacitive load component.
Zu berücksichtigen ist aber nun die Kapazität Cbs zwischen der vergrabenen Schicht 2 und dem Substrat 1. However, the capacitance Cbs between the buried layer 2 and the substrate 1 must now be taken into account.
Für diese Kapazität Ce5 gilt jedoch wieder, daß ihre Umladung aus einer sehr niederohmigen Quelle erfolgt und daher keinen wesentlichen Einfluß auf das dynamische Verhalten hat. Eine weitere Verbesserung des dynamischen Verhaltens eines Pegelshifters nachFor this capacitance Ce 5 , however, it is again true that its charge reversal takes place from a very low-resistance source and therefore has no significant influence on the dynamic behavior. Another improvement of the dynamic behavior of a level shifter according to
ίο F i g. Ib gelingt durch die Verlegung des Emitterwidersttnds RI für den Stromquellentransistor T2 in die Widerstandswanne für den Widerstand R. Das daraus resultierende Ersatzschaltbild ist in F i g. 5 dargestellt. Zwar kommt zu der vom Emitterfolger Ti umzuladenden Kapazität Cbs noch die Kapazität Cn hinzu, gleichzeitig wird aber bei jeder Änderung des vom Emitterfolger Ti gelieferten Signals über die Kapazität Cn ein Impuls auf den Emitter des Stromquellentransistors T2 übertragen und durch den Stromquellentransistör T2 verstärkt. Dies ergibt nochmals eine erhebliche Flankenversteilerung.ίο F i g. Ib is achieved by relocating the emitter resistor RI for the current source transistor T2 in the resistor trough for the resistor R. The resulting equivalent circuit is shown in FIG. 5 shown. Although the capacitance Cbs to be reloaded by the emitter follower Ti is added to the capacitance Cn, at the same time each time the signal supplied by the emitter follower Ti changes, a pulse is transmitted via the capacitance Cn to the emitter of the current source transistor T2 and amplified by the current source transistor T2. This again results in a considerable steepening of the edge.
Die Anwendung der erfindungsgemäßen Maßnahmen auf den Pegelshifter nach F i g. 1 c führt beispielsweise zu einer integrierten Anordnung nach Fig.6, die der Anordnung nach Fig.3 weitgehend gleicht. Der Bahnwiderstand der p-leitenden Schicht 4 entspricht in dem Aufbau nach F i g. 6 im wesentlichen der Summe der Widerstände R1 und R 2. An einer Stelle, die durch das Verhältnis df. Widerstände R 1 und R 2 gegeben ist,The application of the measures according to the invention to the level shifter according to FIG. 1 c leads, for example, to an integrated arrangement according to FIG. 6, which is largely similar to the arrangement according to FIG. The sheet resistance of the p-conductive layer 4 corresponds in the structure to FIG. 6 essentially the sum of the resistances R 1 and R 2. At a point which is determined by the ratio df. Resistances R 1 and R 2 is given,
ω befindet sich nun ein kleiner Bereich 5 geringer Tiefe aus η-leitendem Material mit hoher Dotierung. Dieser Bereich 5 bildet den Emitter des Transii tors Γ3. Er ist kontaktiert und über eine Metallisierung mit dem Anschlußpunkt A verbunden. Durch die Einfügung des den Emitter des Ti aosistors T3 bildenden Bereichs 5 in den Verlauf der p-leitenden Schicht 4 wird diese in drei Abschnitte unterteilt, die in F i g. 6 schematiscb angedeutet und mit Λ 1, 73 und R 2 bezeichnet sind.ω there is now a small area 5 of shallow depth made of η-conductive material with high doping. This area 5 forms the emitter of the transistor Γ3. It is contacted and connected to the connection point A via a metallization. By inserting the area 5, which forms the emitter of the Ti aosistor T3, into the course of the p-conducting layer 4, it is divided into three sections, which are shown in FIG. 6 schematically indicated and denoted by Λ 1, 73 and R 2.
Das Ersatzschaltbild des Pegelshifters nach Fig. Ic unter Zugrundelegung des in F i g. 6 gezeigten integrierten Aufbaues ist in Fi g. 7 dargestellt. Das Ersatzschaltbild ist anhand der vorausgehenden Ausführungen verständlich. Besondere Beachtung verdient jedoch die Teilkapazität C2', die bei Signaländerungen kurzzeitige Änderungen der Leitfähigkeit des Transistors T3 hervorruft und damit zur Versteilerung der Signalflanken beiträgt. Die in Verbindung mit F i g. 5 beschriebenen Maßnahmen können auch hier vorgenommen werden.The equivalent circuit diagram of the level shifter according to FIG. 6 shown integrated structure is in Fi g. 7 shown. The equivalent circuit diagram is understandable on the basis of the preceding explanations. However, the partial capacitance C2 ' deserves special attention, which causes brief changes in the conductivity of the transistor T3 when the signal changes and thus contributes to the steepening of the signal edges. The in connection with F i g. 5 measures described can also be carried out here.
Liste der BezugszeichenList of reference symbols
VCC VEE Anschlußpunkte für VCC VEE connection points for
BetriebsspannungOperating voltage
inin
Um - U01 U m - U 01
71-7371-73
Dl-DnDl-Dn
R, Rl. Ri. R 2R, Rl. Ri. R 2
Ci,C2.CBs.Ci, C2.C B s.
Cn. Cn. C2C n . Cn. C2
Eingangentry
Ausgangexit
ReferenzpotentialReference potential
VtrschiebespannungVdrive voltage
Transistortransistor
Diodediode
Widerstandresistance
Kapazitätcapacity
KonstantstromquelleConstant current source
KonstantstromConstant current
SubstratSubstrate
vergrabene Schichtburied layer
E.pitaxicschichtE. epitaxic layer
Hier/u _ HI at tHere / u _ HI at t
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803006176 DE3006176C2 (en) | 1980-02-19 | 1980-02-19 | Device for signal level shifting |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803006176 DE3006176C2 (en) | 1980-02-19 | 1980-02-19 | Device for signal level shifting |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3006176A1 DE3006176A1 (en) | 1981-09-24 |
DE3006176C2 true DE3006176C2 (en) | 1981-12-03 |
Family
ID=6094996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19803006176 Expired DE3006176C2 (en) | 1980-02-19 | 1980-02-19 | Device for signal level shifting |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3006176C2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3227651C1 (en) * | 1982-07-23 | 1983-12-29 | Siemens AG, 1000 Berlin und 8000 München | Integrated circuit arrangement in current switching technology with a diode for level shifting |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0716154B2 (en) * | 1988-10-06 | 1995-02-22 | 日本電気株式会社 | TTL-ECL level conversion circuit |
DE4011937A1 (en) * | 1989-04-17 | 1990-10-18 | Mitsubishi Electric Corp | INPUT BUFFER CIRCUIT FOR INTEGRATED SEMICONDUCTOR CIRCUITS |
JPH03231455A (en) * | 1990-02-07 | 1991-10-15 | Toshiba Corp | Semiconductor integrated circuit |
-
1980
- 1980-02-19 DE DE19803006176 patent/DE3006176C2/en not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3227651C1 (en) * | 1982-07-23 | 1983-12-29 | Siemens AG, 1000 Berlin und 8000 München | Integrated circuit arrangement in current switching technology with a diode for level shifting |
Also Published As
Publication number | Publication date |
---|---|
DE3006176A1 (en) | 1981-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2059446C2 (en) | Read diode oscillator arrangement | |
DE69207732T2 (en) | Monolithic low voltage protection diode with low capacity | |
DE2047166B2 (en) | Integrated semiconductor device | |
DE2217456B2 (en) | Transistor circuit with anti-saturation circuit | |
DE2929921A1 (en) | SEMICONDUCTOR COMPONENT WITH A THREE-PLATE CAPACITOR | |
DE68911809T2 (en) | Integrable, active diode. | |
DE2832154A1 (en) | SEMICONDUCTOR DEVICE WITH INSULATED GATE | |
DE1614300B2 (en) | Field effect transistor with isolated control electrode | |
DE3880661T2 (en) | Input protection structure for integrated circuit. | |
DE1950937C3 (en) | Semiconductor component for generating microwaves with controllable frequency | |
DE1903870B2 (en) | METHOD FOR PRODUCING MONOLITHIC SEMICONDUCTOR ARRANGEMENTS AND SEMICONDUCTOR ARRANGEMENT PRODUCED BY THE METHOD | |
DE3006176C2 (en) | Device for signal level shifting | |
DE1916927A1 (en) | Integrated semiconductor component | |
DE1574651C3 (en) | Monolithically integrated flip-flop memory cell | |
DE3622141C2 (en) | Driver element for inductive loads | |
DE2946192C2 (en) | Frequency divider | |
DE2009358A1 (en) | Semiconductor component with an integrated impulse gate circuit and method for manufacturing this component | |
DE3021565C2 (en) | ||
DE2750432C2 (en) | I 2 L logic circuitry | |
DE2046053B2 (en) | Integrated circuit | |
DE1919406C3 (en) | Field effect transistor and its use in a circuit arrangement for a Miller integrator | |
DE2026376A1 (en) | Circuit with semiconductor component | |
DE2639799A1 (en) | SEMI-CONDUCTOR ASSEMBLY | |
DE2348984A1 (en) | ARRANGEMENT WITH FIELD EFFECT TRANSISTORS | |
DE3641133A1 (en) | INTEGRATED SEMICONDUCTOR CIRCUIT DEVICE |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8339 | Ceased/non-payment of the annual fee |