DE2947712C2 - Circuit arrangement in integrated MOS technology for the pulse-like supply of a load - Google Patents
Circuit arrangement in integrated MOS technology for the pulse-like supply of a loadInfo
- Publication number
- DE2947712C2 DE2947712C2 DE19792947712 DE2947712A DE2947712C2 DE 2947712 C2 DE2947712 C2 DE 2947712C2 DE 19792947712 DE19792947712 DE 19792947712 DE 2947712 A DE2947712 A DE 2947712A DE 2947712 C2 DE2947712 C2 DE 2947712C2
- Authority
- DE
- Germany
- Prior art keywords
- gate
- power switching
- transistor
- voltage
- control pulses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G19/00—Electric power supply circuits specially adapted for use in electronic time-pieces
- G04G19/02—Conversion or regulation of current or voltage
-
- G—PHYSICS
- G04—HOROLOGY
- G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
- G04C3/00—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means
- G04C3/14—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means incorporating a stepping motor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/12—Modifications for increasing the maximum permissible switched current
- H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Control Of Stepping Motors (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung in integrierter MOS-Technik zur impulsartigen Speisung einer Last, insbesondere eines Schrittmotors in einem Analog-Uhrenschahkreis, bei der der Laststromkrcis durch mindestens einen impulsartig angesteuerten Leistungsschaltiransistors schaltbar ist.The invention relates to a circuit arrangement in Integrated MOS technology for the pulse-like supply of a load, in particular a stepper motor in one Analog clock circuit, in which the load current circuit can be switched by at least one pulse-controlled power switching transistor.
F.s ist bereits bekannt, die Speisung einer l.asi mil einer Treiberschaltung in integrierter MOS-Technik durchzuführen, die nach An einer Brückengegcntaktsch.tltung aufgebaut ist. Als Last ist beispielsweise ein Schrittmotor eines Analog-Uhrenschaltkmses oder auch eine Flüssigkristall-Anzeigevorrichtung in den Querzweig dieser Brückengegentaktschaltung geschaltet. Die Längszweige sind durch für die Verhältnisse der integrierten Technologie große CMOS-Inverterschaltungcn gebildet, die durch Impulse unterschiedlicher Phasenlage angesteuert werden.It is already known that a l.asi mil a driver circuit in integrated MOS technology, which after an bridge counter-clock circuit is constructed. For example, a stepper motor of an analog clock switch or a liquid crystal display device is also connected in the shunt arm of this bridge push-pull circuit. The series branches are made up of CMOS inverter circuits which are large for the proportions of the integrated technology formed, which are controlled by pulses of different phase positions.
Ebenso sind auch Anwendungen von Leistungsschaltiransistoren zur Schaltung von Lasten gegeben, die im Eintakibetrieb arbeiten und impulsartig angesteuert werden.Power switching transistors are also used for switching loads that work in one-way operation and are controlled in a pulse-like manner will.
Die Verwendung von Leistungsschalttransistoren in integrierter MOS-Technik führt zu einem unverhältnismäßig hohen Flächenbedarf auf dem Schaltungsträger, der beispielsweise bei einer Brückengegentaktschaltung durchschnittlich 25% und in Einzelfällen mehr als 50% betragen kann. Soll die Schaltleistung erhöht werden, so ist dies unvermeidbar mit einer weiteren Vergrößerung des Flächenbedarfs verbunden, denn eine Erhöhung der Strombelastbarkeit integrierter MOS-Leistungsschalttransistoren kann nur durch eine Vergrößerung ihres Breite-Längenverhältnisses (W/L-Verhältnis) erreicht werden, da die Prozeßparameter für die Herstellung derartiger integrierter Schaltungen in engen Grenzen festgelegt sind. Aus demselben Grund ist auch eine Einsparung an Flächenbedarf bei gleichbleibender Strombelastung nicht möglich.The use of power switching transistors in integrated MOS technology leads to a disproportionate high space requirement on the circuit board, for example in the case of a bridge push-pull circuit on average 25% and in individual cases more than 50%. If the switching capacity is to be increased, so this is inevitably associated with a further increase in the space required, because an increase in Current carrying capacity of integrated MOS power switching transistors can only be achieved by increasing its aspect ratio (W / L ratio) because the process parameters for the production of such integrated circuits are within narrow limits are set. For the same reason, there is also a saving in space requirements with the same amount Current load not possible.
Es ist Arfgabe der Erfindung, eine Schaltungsanordnung anzugeben, die eine Verringerung des Flächenbedarfs integrierter MOS-Leistungsschalttransistoren gegenüber bisherigen Anordnungen, dabei aber vergleichbare Slrombelastungswerte ermöglicht. Es soll also durch die Erfindung erreicht werden, daß integrierte Schaltungen der hier in Betracht kommenden Art aufgebaut werden können, die entweder bei etwa gleichem Flächenbedarf wie bisherige Schaltungen eine größere Strombelastung oder aber bei gleicher Strombelastung wie bisherige Schaltungen einen verringerten Flächenbedarf gewährleisten.It is the object of the invention to provide a circuit arrangement indicate that compared to a reduction in the area required by integrated MOS power switching transistors previous arrangements, but this enables comparable slrom load values. So it should be achieved by the invention that integrated circuits of the type under consideration here can be built that either with approximately the same space requirement as previous circuits a greater current load or, with the same current load as previous circuits, a reduced one Guarantee space requirements.
Ausgehend von einer Schaltungsanordnung eingangs genannter Art löst die Erfindung diese Aufgabe dadurch, daß das Gate des LeisUingsschalttransistors zu dessen Leitendsteuerung während der Steuerimpulse mit einer mit der Versorgungsspannung in Reihe geschalteten Kapazität, die zuvor an der Versorgungsspannung aufgeladen wurde, und in den Impulspausen mit Sperrpotential beschaltbar ist und daß die Kapazität die Pumpkapazität eines mit einer gegenüber der Frequenz der Steuerimpulse wesentlich höheren Frequenz betriebenen Spannungsvervielfachers ist, dessen Ladekapa/.ität die Kapazität des Leistungsschalttransistors zwischen seinem Gate und einem Pol der Versorgungsspannung ist.Based on a circuit arrangement of the type mentioned at the beginning, the invention solves this problem in that that the gate of the power switching transistor for its conducting control during the control pulses with a capacitance connected in series with the supply voltage, which was previously connected to the supply voltage has been charged, and in the pulse pauses can be switched with blocking potential and that the capacity the pumping capacity of one with a frequency that is significantly higher than the frequency of the control pulses operated voltage multiplier whose charging capacity is the capacity of the power switching transistor between its gate and a pole of the supply voltage.
Die Erfindung beruht auf der Ausnutzung des Feldcffekts bei in integrierter MOS-Technik hergestellten Transistoren. Dieser Feldeffekt beruht auf einer Influenzerscheinung zwischen dem Gate und dem Substrat des Transistors, durch die bei Anliegen von Leitungspotential am Gate eine leitende Verbindung zwischen dem Source- und dem Drainanschluß des Transistors entsteht, die als Kanal bezeichnet wird. |e größer dabei der Potentialunterschied zwischen dem Gate- und dem Sourccanschluß ist, desto mehr Ladungsträger werden aus dem Substrat angezogen und erhöhen so die Leitfähigkeit des Kanals. Bei herkömmlichen Schaltungen entspricht das maximal mögliehe l.eitungspotcntial, welches an das Gate eines Schalttransistors gelegt werden kann, dem positiven b/.w. negativen Versorgungsspannungspolential. Die Lrfin-The invention is based on the utilization of the field effect in the case of manufactured using integrated MOS technology Transistors. This field effect is based on an influence phenomenon between the gate and the Substrate of the transistor, through which a conductive connection is established when there is a conduction potential at the gate between the source and the drain connection of the transistor, which is referred to as the channel. | e The greater the potential difference between the gate and the source connection, the greater the difference Charge carriers are attracted from the substrate and thus increase the conductivity of the channel. With conventional Circuits corresponds to the maximum possible line potential that can be applied to the gate of a switching transistor can be placed, the positive b / .w. negative supply voltage potential. The Lrfin-
dung sieht nun cine Anschaltung eines demgegenüber noch höheren Potentials vor. wodurch die Leitfähigkeit des Kanals eines MOS-Schalttransislors weiter erhöht werden kann. Dies geschieht dadurch, daß die mit der Versorgungsspannung in Reihe geschaltete Kapazität an das Gate geschaltet wird, wodurch dieses während der Steuerimpulse eine Spannung mit etwa dem doppelten Wert der Versorgungsspannung erhält.The application now provides for a connection of an even higher potential. thereby increasing the conductivity of the channel of a MOS switching transistor increased further can be. This happens because the capacitance is connected in series with the supply voltage is switched to the gate, whereby this during the control pulses a voltage with about the receives twice the value of the supply voltage.
Dies führt dazu, daß MOS-Schalttransistoren bei gleichem Flächenbedarf wie bisherige Schaltelemente dieser Art einen stärkeren Strom schalten können oder bei gleichem Schaltstrom mit geringerem Flächenbedarf hergestellt werden können. Es kann gezeigt werden, daß durch die Anwendung der Erfindung in Verbindung mit einer etwa l,8fachen Spannungsüberhöhung ohne Veränderung des Breite-Längenverhältnisses eines Schalttransistors bei realen Verhältnissen einer Versorgungsspannung von 1,2 V u*d einer Drain-Source-Spannung von 0,3 V eine Stromerhöhung etwa um den Faktor 2,5 möglich ist.This leads to the fact that MOS switching transistors at the same area requirement as previous switching elements of this type can switch a stronger current or can be produced with the same switching current with less space requirement. It can be shown be that by using the invention in conjunction with an approximately 1.8-fold increase in voltage without changing the width-length ratio of a switching transistor under real conditions a supply voltage of 1.2 V u * d a drain-source voltage of 0.3 V a current increase about a factor of 2.5 is possible.
Die Erfindung eignet sich besonders zum Einsatz in Verbindung mit p-Kanal-Transistoren, da diese einen erheblich größeren Flächenbedarf als n-Kanal-Transistoren haben, wenn für beide Leitungstypen dieselbe Leitfähigkeit vorausgesetzt wird. Für einen p-Kanal-Transistor wird dann also ein Gatepotential zur Verfugung gestellt, das negativer als das negative Versorgungsspannungspotentialist.The invention is particularly suitable for use in conjunction with p-channel transistors, since these have a considerably larger area requirements than n-channel transistors if the same for both types of conduction Conductivity is assumed. A gate potential is then used for a p-channel transistor Provided that is more negative than the negative supply voltage potential.
Zur Aufladung einer Kapazität auf eine gegenüber einer Versorgungsspannung höhere Spannung sind dem Fachmann die Spannungsvervielfacherschaltungen geläufig. Diese enthalten einen oder mehrere Pumpkondensatoren sowie einen Ladekondensator, an dem die vervielfachte Spannung abgreifbar ist. Die Erfindung sieht nun vor, daß die an das Gate zu schaltende Kapazität die Pumpkapazität eines mit einer gegenüber der Frequenz der SteMerimpulse wesentlich höheren Frequenz betriebenen Spannungsvervielfachers ist, dessen Ladekapazität die Kapazität des Leistungsschalttransistors zwischen seinem Gate und einem Pol der Versorgungsspannung ist.To charge a capacitance to a voltage that is higher than that of a supply voltage, the Those skilled in the art are familiar with the voltage multiplier circuits. These contain one or more pump capacitors and a charging capacitor at which the multiplied voltage can be tapped. The invention now provides that the capacitance to be switched to the gate is the pumping capacitance of one compared to the Frequency of the SteMerimpulse is much higher frequency operated voltage multiplier, its Charging capacity the capacity of the power switching transistor between its gate and a pole of the supply voltage is.
Dies bedeutet, daß der zur Spannungsüberhöhung erforderliche Spannungsvervielfacher keine eigene Ladekapazität benötigt, sondern daß die Pumpkapazität ihre Ladung direkt auf die genannte Gatekapa/.ität überträgt. Da diese Kapazität einen sehr kleinen Wert hat, genügt auch für die Pumpkapazität des Spannungsvervielfachers ein Wert in der Größenordnung einiger Picofarad, so daß die Pumpkapazität nicht als externer Kondensator vorgesehen sein muß, sondern innerhalb einer z. B. integrierten Spannungsvervielfacherschaltung gleichfalls integriert sein kann.This means that the voltage multiplier required to increase the voltage does not have its own Charge capacity is required, but that the pump capacity transfers its charge directly to the gate capacitance mentioned transmits. Since this capacity has a very small value, it is also sufficient for the pump capacity of the voltage multiplier a value on the order of a few picofarads, so the pumping capacity is not considered external Capacitor must be provided, but within a z. B. Integrated voltage multiplier circuit can also be integrated.
Demgemäß kann die Erfindung auch derart wei'.er ausgebildet sein, daß als Spannungsvervielfacher ein integrierter CMOS-Spannungsverdoppler mit integriertem Pumpkondensator vorgesehen ist.Accordingly, the invention can also be designed in such a way that a voltage multiplier is used integrated CMOS voltage doubler with integrated Pump capacitor is provided.
Ein Spannungsverdoppler genügt bereits zur Erzielung einer Spannungsüberhöhung um den zuvor genannten Faktor von etwa 1,8, wodurch der hierzu erforderliche zusätzliche Aufwand sehr gering gehalten werden kann und die durch die Erfindung wesentliche Einsparung an Flächenbedarf für den Leistungsschalttransistor keineswegs beeinträchtigt.A voltage doubler is already sufficient to achieve a voltage increase by the amount previously mentioned factor of about 1.8, whereby the additional effort required for this is kept very low can be and the substantial savings in area required by the invention for the power switching transistor in no way impaired.
Da der Spannungsvervielfacher mit einer gegenüber der Frequenz der Steuerimpulse wesentlich höheren Frequenz betrieben wird, erfolgt die Anschaltung des Pumpkondensators an den Leistungsschalttransistor während der Steuerimpulse laufend mit der Betriebsfrequenz des Spannungsvervielfachers. so daß die Gatekapazitäl des Lcisuingssehaltininsisiors jeweils stufenartig aufgeladen wird.Since the voltage multiplier has a significantly higher frequency than the frequency of the control pulses Frequency is operated, the pump capacitor is connected to the power switching transistor during the control pulses continuously at the operating frequency of the voltage multiplier. so that the gate capacitance of the lcisuingssehaltininsisiors each step-like being charged.
Zweckmäßig wird die Schaltungsanordnung so verwirklicht, daß der Leistungsschalttransistor ein p-Kanal-MOS-Feldeffekttransistor ist, dessen Gate durch einen während der Impulspausen leitend gesteuerten MOS-Feldeffekttransistor mit positivem Versorgungsspannungspotential beschaltbar ist. to Diese Weiterbildung beruht einerseits auf den zuvor bereits genannten Vorteilen einer Anwendung der Erfindung bei einem p-Kanal-MOS-Feldeffekttransistor, andererseits auf der relativ einfachen Verwirklichung weiterer Schalttransistoren bei Anwendung der integrierten MOS-Technik, so daß auch solche weiteren Schalttransistoren durch die Impulsansteuerung leitend gesteuert bzw. gesperrt werden können. Der das positive Versorgungsspannungspotential an das Gate des Leistungsschalttransistors schaltende MOS-Feldeffekttransistor erfüllt die Funktion einer Entladung der bereits erläuterten Kapazität zwischen dem Gate und dem positiven Pol der Versorgungsspannung, wodurch die Sperrung des Leistungsschalttransistors hervorgerufen wird.The circuit arrangement is expediently implemented in such a way that the power switching transistor is a p-channel MOS field effect transistor is its gate by a MOS field effect transistor with a positive supply voltage potential that is turned on during the pulse pauses can be wired. This development is based on the one hand on the aforementioned advantages of using the Invention in a p-channel MOS field effect transistor, on the other hand, on the relatively simple implementation of further switching transistors when using the integrated MOS technology, so that such additional switching transistors are also conductive due to the pulse control can be controlled or blocked. The the positive supply voltage potential to the gate of the power switching transistor switching MOS field effect transistor fulfills the function of discharging the already explained capacitance between the gate and the positive pole of the supply voltage, which causes the blocking of the power switching transistor will.
Zur Anwendung der Erfindung in Verbindung mit einer Ansteuerung mit Steuerimpulsen wechselnder Phsse, wie sie etwa bei der Speisung von Schrittmotoren in Analog-Uhrenschaltkreisen in Betracht kommt, ist die Schaltungsanordnung vorteilhaft derart weiter ausgebildet, daß zwei p-Kanal-Leistungsschalttransistoren in den mit Steuerimpulsen wechselnder Phase angesteuerten Längszweigen einer CMOS-Brückengegentaktschaltung mit der Last im Brückenquerzweig vorgesehen und an ihrem Gate über je einen n-Kanal-MOS-Feldeffekttransistor mit dem Pumpkondensator des Spannungsverdopplers verbunden sind und daß das Gate des einen jeweils in den Impulspausen mit der Source des anderen n-Kanal-MOS-Feldeffekttransistors verbunden ist.To use the invention in connection with a control with control pulses changing Phsse, as it comes into consideration when feeding stepper motors in analog clock circuits, the circuit arrangement is advantageously further developed such that two p-channel power switching transistors in the series branches of a CMOS bridge push-pull circuit that are controlled with control pulses of alternating phase provided with the load in the bridge branch and at their gate via one each n-channel MOS field effect transistor with the pump capacitor of the voltage doubler are connected and that the gate of each in the pulse pauses to the source of the other n-channel MOS field effect transistor connected is.
Diese Schaltungsanordnung macht von dem an sich bekannten Prinzip der Brückengegentaktschaltung Gebrauch, jedoch sind die n-Kanal-MOS-Feldeffekttransistoren, die den Pumpkondens-ator des Spannungsverdopplers mit dem Gate des jeweils leitend zu 4^ steuernden Leistungsschalttransistors verbinden, im Sperrzustand mit der Source des jeweils anderen Transistors verbunden. Dadurch wird die erfindungsgemäß vorgesehene Spannungsüberhöhung besonders vorteilhaft zusätzlich zur zuverlässigen Sperrung des jeweils in der Impulspause abzuschaltenden n-Kanal-MOS-Feldeffekttransistors ausgenutzt.This circuit makes use of the per se known principle of the bridge push-pull circuit use, however, the n-channel MOS field effect transistors that connect the Pumpkondens-ator of the voltage doubler with the gate of each conductive to 4 ^ controlling the power switching transistor, in the blocking state to the source of connected to the other transistor. As a result, the voltage increase provided according to the invention is used particularly advantageously in addition to the reliable blocking of the n-channel MOS field effect transistor that is to be switched off in the pulse pause.
Die vorstehend beschriebene Weiterbildung der Erfindung kann vorteilhaft so verwirklicht werden, daß das Gate des durch die Steuerimpulse der einen bzw. der anderen Phase leitend gesteuerten n-Kanal-MOS-Feldeffekttransistors mit dem Ausgang jeweils eines CMOS-Inverters verbunden ist, der der Source-Gate-Strecke des durch die Steuerimpulse der anderen bzw. der einen Phase leitend zu steuernden p-Kanal-Leistungsschalttransistors parallelgeschaltet ist. Hierdurch wird erreicht, daß einerseits die bereits genannte Dopp.lausnutzung der Spannungsüberhöhung erfolgt, andererseits innerhalb des CMOS-Inverters gleichzeitig die Durchschaltung des jeweiligen n-Kanal-MOS-Feldb5 effekttransistors erfolgt, so daß der Inverter für beide Zwecke direkt mit den Steuerimpulsen angesteuert werden kann.The development of the invention described above can advantageously be implemented in such a way that the gate of the n-channel MOS field effect transistor which is turned on by the control pulses of one or the other phase is connected to the output of a CMOS inverter, the source-gate path of the p-channel power switching transistor to be controlled to be conductive by the control pulses of the other or one phase is connected in parallel. This ensures that on the one hand the already mentioned Double utilization of the voltage increase takes place, on the other hand within the CMOS inverter at the same time the switching through of the respective n-channel MOS field b5 Effect transistor takes place, so that the inverter is controlled directly with the control pulses for both purposes can be.
Die Erfindung wird im folgenden anhand eines in derThe invention is described below with reference to one in
Figur gezeigten Ausführungsbeispicls beschrieben, das eine Brückengegentaktsehaltung zur Speisung eines Schrittmotors für einen Uhrenschaltkreis in Verbindung mit einer Spannungsverdopplerschaltung zeigt, wobei beide Schaltungen in integrierter CMOS-Tcchnik aufgebaut sind.Figure illustrated Ausführungsbeispicls described that a bridge push-pull circuit for supplying a stepper motor for a clock circuit in connection with a voltage doubler circuit shows, both circuits in integrated CMOS technology are constructed.
In der Figur ist auf der rechten Seile einer gestrichelten Trennungslinie die Spannungsverdopplerschaltung 1 und auf der linken Seite der Trennungslinie die Brückengegentaktschaltung 2 zur Speisung eines Schrittmotors M dargestellt. Beide Schaltungen 1 und 2 sind an eine Versorgungsspannung mit den Potentialen + Vd und -Vs angeschaltet. Die Spannungsverdopplerschaltung 1 wird an ihrem Anschluß 10 mit Rechteckimpuisen relativ hoher Frequenz in der Größenordnung von 1OkHz angesteuert. Die Steuerimpulse für den Schrittmotor M werden der Brückengegentaktschaltung bei 35 und 36 zugeführt. Der Schrittmotor M ist in der Figur mit zwei Anschlüssen an den l.ängszweigen der Brückengegentakischaltung dargestellt, so daß er im Querzweig dieser Schaltung liegt.In the figure, the voltage doubler circuit 1 is shown on the right-hand side of a dashed dividing line and the bridge push-pull circuit 2 for feeding a stepping motor M is shown on the left-hand side of the dividing line. Both circuits 1 and 2 are connected to a supply voltage with the potentials + Vd and -Vs. The voltage doubler circuit 1 is driven at its terminal 10 with square-wave pulses of a relatively high frequency in the order of magnitude of 10 kHz. The control pulses for the stepping motor M are fed to the bridge push-pull circuit at 35 and 36. The stepper motor M is shown in the figure with two connections on the longitudinal branches of the bridge counter circuit, so that it is located in the transverse branch of this circuit.
Der Aufbau der Spannungsverdopplerschaltiing 1 entspricht bekannter Technik, jedoch enthält sie nur einen Kondensator 13. Im folgenden wird ihre Funktion kurz erläutert, um das Verständnis der Funktion der Brückengegentaktschaltung 2 zu erleichtern.The structure of the voltage doubler circuit 1 corresponds to known technology, but contains only one capacitor 13. Its function is described below briefly explained in order to facilitate understanding of the function of the bridge push-pull circuit 2.
Die in der Figur dargestellten MOS-Feldeffekttransistoren 11 und 12, 15 und 16 sowie 18 und 19 bilden jeweils einen CMOS-Inverter. Zusätzlich sind in der Spannungsverdopplerschaltung 1 zwei MOS-Feldeffekttransistoren 14 und 17 sowie der Pumpkondensator 13 vorgesehen.The MOS field effect transistors shown in the figure 11 and 12, 15 and 16 and 18 and 19 each form a CMOS inverter. In addition, the Voltage doubler circuit 1, two MOS field effect transistors 14 and 17 and the pump capacitor 13 provided.
Die am Anschluß 10 zugeführten Impulse bzw. Impulspausen bewirken ein abwechselndes Durchschalten der Transistoren 11 und 12 sowie 15 und 16. Dabei sind die Transistoren 11, 15 und 14 gleichzeitig leitend. In diesem Zustand kann der Pumpkondensator 13 über die Transistoren 11 und 14 auf die Versorgungsspannung aufgeladen werden, da er zwischen die Potentiale + Vd und -Vs geschaltet ist. Mit der darauf folgenden Durchschaltung der Transistoren 12 und 16 werden die Transistoren 11, 15 und 14 gesperrt, und gleichzeitig wird der aufgeladene Pumpkondensator 13 über den Transistor 12 mit der Versorgungsspannungsquelle in Reihe geschaltet. Außerdem wird der Transistor 18 leitend, so daß der Transistor 17 durchgeschaltet wird und an seiner Source eine Spannung erscheint, die etwa den doppelten Wert der Versorgungsspannung hat und durch die Reihenschaltung des geladenen Pumpkondensators 13 mit der Ver jrgungsspannungsquelle erzeugt ist.The pulses or pulse pauses fed to terminal 10 cause alternating switching of transistors 11 and 12 as well as 15 and 16. The transistors 11, 15 and 14 are conductive at the same time. In this state, the pump capacitor 13 can be connected to the supply voltage via the transistors 11 and 14 charged because it is connected between the + Vd and -Vs potentials. With the following When the transistors 12 and 16 are switched on, the transistors 11, 15 and 14 are blocked, and at the same time the charged pump capacitor 13 is connected to the supply voltage source in via the transistor 12 Connected in series. In addition, the transistor 18 becomes conductive, so that the transistor 17 is turned on and a voltage appears at its source which has about twice the value of the supply voltage and by connecting the charged pump capacitor in series 13 is generated with the Ver jrgungsspannungsquelle.
Eine an der Source des Transistors liegende Ladekapazität würde gemäß der Frequenz der am Anschluß 10 zugeführten Impulse treppenförmig auf die überhöhte Spannung aufgeladen. Die Anzahl der hierzu erforderlichen Stufen ist durch das Verhältnis einer solchen Ladekapazitäi zur Kapazität des Pumpkondensators 13 bestimmt, da mit jeder Durchschaltung des Transistors 17 die im Pumpkondensator 13 gespeicherte Ladung auf die Ladekapazität übertragen wird.A charge capacitance at the source of the transistor would be according to the frequency of the am The impulses fed to terminal 10 are charged in a stepped manner to the excessive voltage. The number of this required stages is determined by the ratio of such a charging capacity to the capacity of the pump capacitor 13 determined, since each time the transistor 17 is switched through, the stored in the pump capacitor 13 Charge is transferred to the charge capacity.
Als Ladekapazität dient nun jeweils die zwischen dem Gate und dem positiven Versorgungsspannungspotential +Vd liegende Kapazität 32 bzw. 37 der Leisiungsschalttransistoren 22 und 24, die jeweils im Längszweig der Brückengegentaktschaltung 2 liegen. Zusammen mit zwei weiteren Leistungsschahtransistoren 23 und entgegengesetzten Leitungstyps bilden sie zwei CMOS-Leistungsinverter zur Speisung des Schrittmotors M. The capacitance 32 or 37 of the power switching transistors 22 and 24, which are located between the gate and the positive supply voltage potential + Vd and are each in the series branch of the bridge push-pull circuit 2, serves as the charging capacitance. Together with two further power switching transistors 23 and opposite conductivity types, they form two CMOS power inverters for feeding the stepper motor M.
Die Lcistungsschalttransistorcn 22 und 24 sind p-Kanal-MOS-Feldeffekttransistoren, die Leistungsschaltlransistoren 23 und 25 sind n-Kanal-MOS-Feldeffckttransistoren. Die Brückengegenlaktschaltung wird ■> über die Eingangsleitungen 35 und 36 mit Steuerimpulsen unterschiedlicher Phasenlage gespeist, wie dies für die Steuerung von Schrit'Tiotoren üblich ist. Die Steuerimpulse werden jeweils einem MOS-Feldeffekttransistor 26 bzw. 27 sowie über einen Inverter 33 bzw. lu 34 dem n-Kanal-Leistungsschalttransistor 23 bzw. 25 zugeführt. Sie bewirken eine abwechselnde Durchschaltung der Lcistungsschalttransistoren 22, 25 und 23, 24, wozu zusätzlich jeweils einer von zwei MOS-Feldeffekttransistoren 20 und 21 über jeweils einen Inverter 28,29 und 30,31 durchgeschaltet wird.The power switching transistors 22 and 24 are p-channel MOS field effect transistors, the power switching transistors 23 and 25 are n-channel MOS field transistor transistors. The bridge counteracting circuit is ■> via the input lines 35 and 36 with control pulses different phase position fed, as is usual for the control of Schrit'Tiotoren. the Control pulses are each sent to a MOS field effect transistor 26 or 27 and via an inverter 33 or lu 34 the n-channel power switching transistor 23 or 25 fed. They cause the power switching transistors 22, 25 and 23, 24 to be switched through alternately, In addition, one of two MOS field effect transistors 20 and 21 each via an inverter 28, 29 and 30.31 is switched through.
Durch die Durchschaltung des jeweiligen Transistors 20 bzw. 21 wird die an der Source des Transistors 17 auftretende überhöhte Spannung mit dem Gate des Leistungsschalttransistors 24 bzw. 22 verbunden, so daß durch sie die bereits genannte Gatekapazität 37 bzw. 32 treppenförmig auf etwa die doppelte Versorgungsspannung aufgeladen wird, wodurch der jeweilige Leistungsschalttransistor 22 bzw. 24 in einen Zustand sehr großer Leitfähigkeit gesteuert wird. Dadurch ist es möglich, diese beiden Leistungsschalttransistoren mit wesentlich geringerem Flächenaufwand als bisher möglich zu integrieren.By switching through the respective transistor 20 or 21, the at the source of the transistor 17 occurring excessive voltage connected to the gate of the power switching transistor 24 or 22, so that through them the already mentioned gate capacitance 37 or 32 in a stepped manner to about twice the supply voltage is charged, whereby the respective power switching transistor 22 or 24 in a very large state Conductivity is controlled. This makes it possible to use these two power switching transistors with significantly less space required than previously possible.
Im folgenden wird der Funktionsablauf für einen Zweig der Brückengegentaktschaltung genauer erläuten. Bei Zuführung eines Steuerimpulses über die Eingangsleitung 36 werden die beiden Transistoren 25 und 27 gesperrt, da sie zueinander entgegengesetzten Leilungsiyp haben und der Inverter 34 den bei 36 zugeführten Steuerimpuls invertiert. Gleichzeitig wird der Transistor 28 des CMOS-Inverters 28, 29 durchgeschaltet und bewirkt die Durchschaltung des Transistors 20. Dadurch wird die an der Source des Transistors 17 erscheinende impulsförmig überhöhte Spannung auf das Gate des Leistungsschalttransistors 24 geschaltet, so daß sich dessen Gatekapazität 37 entsprechend hoch auflädt und eine sehr hohe Leitfähigkeit des Leistungsschalttransistors 24 verursacht. Der Schrittmotor M wird von einem entsprechend starken Strom durchflossen, da gleichzeitig der Leistungsschalttransistor 23 infolge Fehlens einer Impulsansteuerung über die Eingangsleitung 35 durchgeschaltet ist.The functional sequence for a branch of the bridge push-pull circuit is explained in more detail below. When a control pulse is supplied via the input line 36, the two transistors 25 and 27 are blocked, since they have opposing lines and the inverter 34 inverts the control pulse supplied at 36. Simultaneously, the transistor 28 of the CMOS inverter 28 is connected through 29 and causes the through-connection of the transistor 20. Thereby, the appearing at the source of transistor 1 7 pulsively raised voltage is switched to the gate of power switching transistor 24, so that its gate capacitance 37 accordingly highly charges and a very high conductivity of the power switching transistor 24 caused. A correspondingly strong current flows through the stepping motor M , since at the same time the power switching transistor 23 is switched through due to the lack of a pulse control via the input line 35.
Mit Ende des Steuerimpulses an der Eingangsleitung 36 werden die Transistoren 25 und 27 durchgeschaltet, wodurch die Gatekapazität 37 des Leistungsschalttran- V) sistors 24 entladen und der Leistungsschalttransistor 24 gesperrt wird. Gleichzeitig werden die Transistoren 28 und 29 gesperrt bzw. durchgeschaltet, wodurch das Gate des Transistors 20 mit der Source des Transistors 21 verbunden wird. Dadurch erscheint am Gate des Transistors 20 die bei der nächsten Schaltperiode über den Transistor 21 an das Gate des Leistungsschalttransistors 22 geschaltete überhöhte Spannung, so daß diese zusätzlich dazu ausgenutzt wird, den Transistor 20 sicher zu sperren.At the end of the control pulse at the input line 36, the transistors 25 and 27 turned on, thus the gate capacitance 37 of the discharge Leistungsschalttran- V) sistors 24 and the power switching transistor 24 is blocked. At the same time, the transistors 28 and 29 are blocked or switched through, whereby the gate of the transistor 20 is connected to the source of the transistor 21. As a result, the excessive voltage, which is switched to the gate of the power switching transistor 22 via the transistor 21 during the next switching period, appears at the gate of the transistor 20, so that it is also used to reliably block the transistor 20.
w) Die vorstehend beschriebenen Vorgänge laufen analog für den anderen Zweig der Brückengegentaktschaltung ab, d. h. bei der nächsten Schaltperiode mit einem Steuerimpuls auf der Eingangsleitung 35 werden die Leistungsschalttransistoren 22 und 25 durchgeschalt>5 tet, wobei die an der Source des Transistors erscheinende impulsförmig überhöhte Spannung auf das Gate des Leistungsschalttransistors 22 geschaltet wird.w) The processes described above are running analogously for the other branch of the bridge push-pull circuit, d. H. with the next switching period a control pulse on the input line 35, the power switching transistors 22 and 25 are switched through> 5 tet, whereby the pulse-shaped excessive voltage appearing at the source of the transistor is applied to the Gate of the power switching transistor 22 is switched.
Hierzu 1 Blatt Zeichnungen1 sheet of drawings
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19792947712 DE2947712C2 (en) | 1979-11-27 | 1979-11-27 | Circuit arrangement in integrated MOS technology for the pulse-like supply of a load |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19792947712 DE2947712C2 (en) | 1979-11-27 | 1979-11-27 | Circuit arrangement in integrated MOS technology for the pulse-like supply of a load |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2947712B1 DE2947712B1 (en) | 1981-03-26 |
| DE2947712C2 true DE2947712C2 (en) | 1984-07-05 |
Family
ID=6086980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19792947712 Expired DE2947712C2 (en) | 1979-11-27 | 1979-11-27 | Circuit arrangement in integrated MOS technology for the pulse-like supply of a load |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE2947712C2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH651177GA3 (en) * | 1983-09-21 | 1985-09-13 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3790812A (en) * | 1971-07-26 | 1974-02-05 | Integrated Photomatrix Ltd | Device for generating a high voltage supply |
| DE2359647A1 (en) * | 1972-12-29 | 1974-07-04 | Ibm | CIRCUIT ARRANGEMENT FOR GENERATING A COMPENSATED CONTROL VOLTAGE |
-
1979
- 1979-11-27 DE DE19792947712 patent/DE2947712C2/en not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3790812A (en) * | 1971-07-26 | 1974-02-05 | Integrated Photomatrix Ltd | Device for generating a high voltage supply |
| DE2359647A1 (en) * | 1972-12-29 | 1974-07-04 | Ibm | CIRCUIT ARRANGEMENT FOR GENERATING A COMPENSATED CONTROL VOLTAGE |
Non-Patent Citations (4)
| Title |
|---|
| "Application Notes" General Instruments Corp., Dez.1967 * |
| "IEEE Journal of Solid-State Circuits" Vol.SC14, Nr.3, Juni 1979, S.561-567 * |
| 1977 IEEE International Solid-State Circuits Conference 16.2.77, S.30-31 * |
| Richard S.C. Cobbold "Theory and Applications of Field-Effect Transistors" Verlag John Wiley & Sons Toronto 1970 * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE2947712B1 (en) | 1981-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3931596C2 (en) | ||
| DE2642431A1 (en) | CIRCUIT FOR VOLTAGE TRANSLATION | |
| DE2259257A1 (en) | AMPLIFIER CIRCUIT | |
| DE2616641A1 (en) | CIRCUIT TO INCREASE VOLTAGE | |
| DE2522341A1 (en) | COUPLING, IN PARTICULAR FOR INTEGRATED CIRCUITS IN ELECTRONIC SMALL CLOCKS | |
| DE2423675C3 (en) | Device for controlling a capacitive electro-optical display element | |
| DE3629612C2 (en) | Driver circuit for MOS power transistors in push-pull stages | |
| DE2222521B2 (en) | N-stage ring counter | |
| DE2359647A1 (en) | CIRCUIT ARRANGEMENT FOR GENERATING A COMPENSATED CONTROL VOLTAGE | |
| DE2840892A1 (en) | BUFFER CIRCUIT | |
| DE2734987C3 (en) | Flip-flop read amplifiers for integrated memory devices | |
| DE69226021T2 (en) | Driver circuit for an electronic switch | |
| DE2415098A1 (en) | CLIPPING DETECTOR | |
| DE69113414T2 (en) | Integrated constant current supply. | |
| DE2947712C2 (en) | Circuit arrangement in integrated MOS technology for the pulse-like supply of a load | |
| EP0551906B1 (en) | Switchable MOS-current mirror | |
| DE3030790C2 (en) | ||
| DE2359150C2 (en) | Real complement generator | |
| DE2165160C2 (en) | CMOS circuit as an exclusive OR gate | |
| DE2336143C2 (en) | Logical circuit | |
| DE2042638C3 (en) | Driver stage for supplying a switching current, the flow direction of which can optionally be switched (source or sink current) for switching a load on and off | |
| DE2946203C2 (en) | Control circuit for electrochromic display devices | |
| DE2332431A1 (en) | FLIP-FLOP | |
| DE2460671C3 (en) | Integrated circuit in MOS technology for a directional pulse generator | |
| DE2256616A1 (en) | FLIP-FLOP CIRCUIT |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8263 | Opposition against grant of a patent | ||
| 8227 | New person/name/address of the applicant |
Free format text: EUROSIL ELECTRONIC GMBH, 8057 ECHING, DE |
|
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 74072 HEILB |
|
| 8327 | Change in the person/name/address of the patent owner |
Owner name: TEMIC SEMICONDUCTOR GMBH, 74072 HEILBRONN, DE |
|
| 8339 | Ceased/non-payment of the annual fee |