DE2945651C2

DE2945651C2 - Device for testing a sheet-like object for authenticity

Info

Publication number: DE2945651C2
Application number: DE2945651A
Authority: DE
Inventors: Yasushi Yokohama Nakamura; Akihiro Yokohama Nishito; Ko Tokio/Tokyo Ohtombe
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1979-11-12
Filing date: 1979-11-12
Publication date: 1984-10-11
Also published as: DE2945651A1

Description

Die Erfindung betrifft eine Vorrichtung zur Prüfung eines blattförmigen Gegenstandes auf Echtheit nach dem Oberbegriff des Patentanspruches 1.The invention relates to a device for testing a sheet-like object for authenticity after Preamble of claim 1.

Es ist bereits eine Vorrichtung bekannt, weiche Gegenstände, wie Fahrkarten und Sicherheitspapiere, auf Echtheit prüft und die in Verbindung mit einer Transporteinrichtung, etwa einem Förderband, angewandt wird. Die Ausdrücke »echt« und »falsch« werden in diesem Zusammenhang in doppeltem Sinn benutzt. Einmal wird hierdurch angegeben, ob ein Gegenstand brauchbar oder unbrauchbar ist. Beispielsweise werden auch echte bzw. gültige Banknoten als für den weiteren Umlauf ungeeignet betrachtet, wenn sie zu stark verschmutzt oder zu stark eingerissen oder aber mit Klebstreifen beklebt sind. Zum zweiten wird hierdurch angegeben, ob Gegenstände, wie Banknoten, Sicherheitspapiere o. dgl. echt oder gefälscht sind.A device is already known which soft objects such as tickets and security papers on Checks authenticity and is used in conjunction with a transport device, such as a conveyor belt. The terms "real" and "false" are used in a double sense in this context. Once will this indicates whether an item is usable or unusable. For example, real or valid banknotes are considered unsuitable for further circulation if they are too dirty or torn too badly or stuck with adhesive tape. Second, this indicates whether Objects such as banknotes, security papers or the like are real or forged.

Eine bisherige Prüfvorrichtung dieser Art ist mit drei opioelekirischen Wandlerelcrnenten, wie Photodioden, versehen, die auf beiden Seiten einer Transportstrecke ^rür den betreffenden Gegenstand angeordnet sind und welche rote, grüne und blaue Farbkomponenten in den auftreffenden Lichtstrahlen erfassen. Wenn sich kein Gegenstand in einem Gegenstandsinformations-Meßbereich auf der Transportstrecke befindet, empfangen diese Wandlerelemente unmittelbar die von einer Bezugslichtquelle ausgestrahlten Bezugslichtstrahlen. Wenn dagegen im Meßbereich ein Prüfgegenstand vorliegt, empfangen die wandiereiemente die Bezugsiichisiranicn, die durch den Gegenstand hindurchfallen oder von ihm reflektiert werden. Die Ausgangssignale der Wandlerelemente werden durch zugeordnete Verstärkerschaltungen auf geeignete Amplituden verstärkt. Diesen Verstärkerschaltungeii sind automatische Verstärkungsrege!- bzw. AVR-Schaltungen zugeordnet, und ihre Ausgangssignale werden unter Steuerung durch Taktsignale von einer Steuerschaltung für eine vorgegebene Zeit durch Integrierschaltungen integriert, die den Verstärkerschaltungen zugeordnet sind. Die integrierten Daten von den Integrierschaltungen werden in eine Dividierschaltung, eine Addierschaltung und dgl. eingespeist und darin entsprechend verarbeitet, um dann zugeordneten Komparatoren zugeführt zu werden. In letzteren werden aus einem Echt-Gegenstandsinformationsspeichcr, in welchem die Echt-Information vorher gespeichert worden ist, ausgelescne Echt-Gegenstandsdaten mit den verarbeiteten Daten der integrierten Signale verglichen, um den Echtheitszustand des Gegenstands zu bestimmen.
Die AVR-Schaltungen steuern nach Maßgabe der Steuersignale von der Steuerschaltung die Verstärkung*-A previous test apparatus of this type is provided with three opioelekirischen Wandlerelcrnenten, such as photodiodes, which are arranged on both sides of a transport path ^r ÜR the respective object and which detect red, green and blue color components in the incident light rays. If there is no object in an object information measuring area on the transport path, these transducer elements directly receive the reference light beams emitted by a reference light source. If, on the other hand, there is a test object in the measuring area, the wall elements receive the reference signals which fall through the object or are reflected by it. The output signals of the transducer elements are amplified to suitable amplitudes by assigned amplifier circuits. These amplifier circuits are assigned automatic gain control or AGC circuits, and their output signals are integrated under the control of clock signals from a control circuit for a predetermined time by integrating circuits which are assigned to the amplifier circuits. The integrated data from the integrating circuits are fed into a dividing circuit, an adding circuit and the like, and processed therein accordingly, in order to then be supplied to associated comparators. In the latter, real object data read out from a real object information memory in which the real information has been previously stored is compared with the processed data of the integrated signals in order to determine the authenticity of the object.
The AVR circuits control the gain in accordance with the control signals from the control circuit * -

grade der betreffenden Verstärkerschaltungen derart, daß deren Ausgangssignale V1. VI und V3 während der Periode, in welcher die optoelcklrischen Wandlerelemente die Bczugssirahlen empfangen, in der Beziehung Vi - VI — V3 zueinander stehen. Während der Zeitspanne, in welcher die Wandlerelementi: die durch den Gegenstand durchgelasscnen oder von ihm reflektierten Lichtstrahlen empfangen, sind die einzelnen Rückkopplungsschleifen für die Verstärkungsregelung offen. ·> the particular amplifier circuits in such a way that their output signals V 1. VI and V3 are in the relationship Vi - VI - V 3 to one another during the period in which the opto-electrical converter elements receive the reference signals. During the period of time in which the transducer elements receive the light beams transmitted through the object or reflected from it, the individual feedback loops for the gain control are open. ·>

Bei dieser bisherigen Prüfvorrichtung ergeben sich jedoch die im folgenden zu schildernden Probleme. Obgleich für die Verstärkungsregelung jeder A VR-Schaltung ein hoher Genauigkeitsgrad gefordert wird, ist es tatsächlich schwierig, die gegenseitige Einstellung zwischen den AVR-Schakungen gut abzugleichen. Dieser Umstand bedingt eine Verschiechterung der Prüf- oder Beurte'üungsgenauigkeit der Vorrichtung. Außerdem ist es unmöglich, Jen AVR-Schaltung innewohnende, nachteilige und veränderliche Faktoren auszuschließen. Da zudem die Integrationszeiten der Ausgangssignaie der Verstärkerschaltungen vorgegeben sind, erscheint eine Geschwindigkeitsänderung des laufenden Transportbands unmittelbar als Fehler im Meßsignal. Mit anderen Worten: es ist unmöglich. Fehler im Meiisignal auszuschalten, die von einer Änderung der Laufgeschwindigkeit des Transportbands herrühren.In this previous test device, however, the problems to be described below arise. Although a high degree of accuracy is required for the gain control of each A VR circuit, it is actually difficult to balance the mutual attitudes between the AVR-Schakungen well. This This circumstance causes a shift in the testing or evaluation accuracy of the device. Also is it is impossible to rule out adverse and changeable factors inherent in the AVR circuit. There In addition, the integration times of the output signals of the amplifier circuits are specified, a appears Change in speed of the running conveyor belt directly as an error in the measurement signal. With others Words: it is impossible. Errors in the Meiisignal to switch off that of a change in the running speed originate from the conveyor belt.

Α-äs der US-PS 36 79 314 ist eine Vörrichiu:.,, ^r optischen Prüfung von Banknoten auf Echtheit beschrieben, bei der Integrierer Ausgangsdaten jews-¹'" ein,:; Dividierers empfangen, in den das Verhältnis von verschiedenen Eingangsimpulsdaten eingespeist >-jt Es is- >^o nicht möglich, einen Integrierer mit dem Eingang eines Dividierers zu verbinden, da dieser Divid!="·-. tsngangssignale in der Form von Impulsen empfängt. Würde nämlich ein integrierer an den Eingang des P' ,d^rers angeschlossen werden, so würde eine unnötige Integration erfolgen, und die gewünschten Dater. / >r^ten nicht erhalten werden. Durch die US-PS 36 79 314 soll so eine Anordnung zum optischen Prüfen der Echtueit von Banknoten geschaffen werden, die möglichst genau arbeitet und keine Fehlinformationen liefert.Α-äs the US-PS 36 79 314 is a Vörrichiu:. ,, ^ r optical verification of banknotes for authenticity described, in the integrator output data jews- ¹ '"a,:; Divider received, in which the ratio of different input pulse data fed in> -jt It is-> ^ o not possible to connect an integrator to the input of a divider, since this Divid! = "· -. receives input signals in the form of pulses. If an integrator were to be connected to the input of the P ', d ^ rers, an unnecessary integration would take place, and the desired data. /> r ^ ten not be preserved. US Pat. No. 3,679,314 is intended to create an arrangement for visually checking the authenticity of banknotes which works as precisely as possible and does not provide any incorrect information.

Weiterhin beschreibt die DE-AS 23 10 882 eine Anordnung zur Messung der Verschmutzungsgrads von Banknoten, bei der eine Banknote an einer mii einem Objektiv versehenen Fotozelle vorbeiläuft, der verschiedene Schwellwertschaltungen naehgeschallet sind, die ihrerseits mit einem Integrierer verbunden sind. Damit soll eine Anordnung angegeben werden, die zur sicheren und einfachen Ermittlung des Verschmutzungsgrades die Kontrastunierschiede des Banknotenpapiers infolge Verschmutzung h ranzieht.Furthermore, DE-AS 23 10 882 describes an arrangement for measuring the degree of pollution of Banknotes in which a banknote passes a photocell fitted with a lens, the different one Threshold circuits are approached, which in turn are connected to an integrator. So that should an arrangement must be specified that enables the safe and easy determination of the degree of pollution Contrast differences in the banknote paper due to soiling.

Schließlich ist aus der DE-OS 26 59 929 ein Banknoten-Unterscheidungsgerät der eingangs genannten Art bekannt, mit dem lediglich direkte oder ursprüngliche Information eines blattförmigen Gegenstandes erhalten werden kann, wobei unerwünschte Effekte, die aus Schmutz oder dergleichen beruhen, der sich auf dem Gegenstand befindet, soweit ais möglich ausgeschlossen werden. Das heißt. Information, die auf Schmutz beruht, der eine Fehlerkomponente für die ursprüngliche Information darstellt, wird möglichst weitgehend ausgeschlossen. Mit anderen Worten, die DE-OS 26 59 929 beschäftigt sich mit der Kompensation von Fehlern, die durch Fremdinformation verursacht sind, weiche in unerwünschter Weise der ursprünglichen Information beigefügt sind. Auf eine Kompensation von Fehlern, die durch eine Änderung der Antriebsgeschwindigkeit des Antriebsmechanismus des Unterscheidungsgeräts verursacht sind, wird in der DE-OS 26 59 929 nicht eingegangen.Finally, from DE-OS 26 59 929 a banknote differentiating device of the type mentioned above known, with which only direct or original information of a sheet-like object is obtained can be, with undesirable effects that are based on dirt or the like, which is on the Object is excluded as far as possible. This means. Information based on dirt, which represents an error component for the original information is excluded as far as possible. In other words, DE-OS 26 59 929 deals with the compensation of errors caused by External information is caused which is added to the original information in an undesirable manner are. To compensate for errors caused by a change in the drive speed of the drive mechanism of the differentiating device are caused, is not included in DE-OS 26 59 929.

Weiterhin verwendet das aus der DE-OS 26 59 929 bekannte Banknoten-Unterscheidungsgerät zwei verschiedene Detektorsysteme: Ein Detektorsystem erfaßt Information auf einem Bezugsteil, während das andere Detektorsystem Information auf einem Prüfteil abgreift. So umfaßt z. B. das erste Detektorsystem einen Entscheidungj-'ireis und eine Bezugspegel-Entscheidungsschaltung, während das zweite Detektorsystem aus dre. Entscheidungsschaltungen und einer Löschschaltung besteht. Diese Detektorsysteme haben dabei lediglich eine bestimmte Entscheidungsschaltung gemeinsam. Daher können Fehler in der Erfassung auftreten, wenn sich die Empfindlichkeit der beiden Systeme verändertFurthermore, the bank note distinguishing device known from DE-OS 26 59 929 uses two different ones Detection systems: One detection system detects information on one reference part while the other Detector system picks up information on a test part. So includes e.g. B. the first detector system makes a decision and a reference level decision circuit, while the second detection system from dre. There is decision circuits and a cancellation circuit. These detector systems only have one certain decision circuit in common. Therefore, errors in the acquisition can occur if the The sensitivity of the two systems changed

Es ist Aufgabe der Erfindung, eine Vorrichtung der eingangs genannten Art zur Prüfung eines blattförmigen Gegenstandes auf Echtheit anzugeben, die zuverlässig arbeitet, auch wenn sich die Geschwindigkei' des Gegen-Standes oder die Empfindlichkeit der Wandlereinheit oder die von der Lichtquelle abgegebene Lichtmenge verändert.It is the object of the invention to provide a device of the type mentioned at the beginning for testing a sheet-shaped To indicate the authenticity of the object, which works reliably, even if the speed of the object is different or the sensitivity of the converter unit or the amount of light emitted by the light source changes.

Diese Aufgabe wird bei einer Vorrichtung nach dem Oberbegriff des Patentanspruches 1 ertindungsgemäö durch die in dessen kennzeichnenden Teil enthaltenen Merkmale gelöst.This object is according to the invention in a device according to the preamble of claim 1 solved by the features contained in its characterizing part.

Eine vorteilhafte Weiterbildung der Erfindung ergibt sich aus dem Patentanspruch 2.An advantageous further development of the invention results from patent claim 2.

Bei der erfindungsgemi'ßen Vorrichtung wird das Bezugslicht, das von der Lichtquelle ausgesandt und am Informations-Meßbereica reflektiert wird, wenn kein blattförmiger Gegenstand in diesem Bereich liegt, integrier¹., um SD Bezugsdaten zu erzeugen. Das von der Lichtquelle ausgesandte und vom blattförmigen Gegenstand reflektierte und/oder von diesem durchgelassene Lieh, wird ebenfalls integriert, um so Gegenstandsdaten zu bilden. Das Verhältnis der Bezugsdaten zu den Gegenstandsdaten wird in der Recheneinheit berechnet, wodurch genaue ϊη;ορπ"ι5ί;οΓι über des Gegenstand erhalten wird. Ss!b£t w?nn nun di? ΤΓ2π?ρο^Γ|°??ίΉ^Λΐ'ί'κ1'<^:Γ-keit zu der Zeit, in der die Bezugsdaten ermittelt werden, von der Transportgeschwindigkeit zu dei Zeit verschieden ist, in der die Gegenstandsdaten erhalten werden, können unerwünschte Einflüsse auf die Informationserfassung ausgeschlossen werden, so daß die gesamte Information über 4en Gegenstand einschließlich der ursprünglichen Information und sonstiger Information, wie beispielsweise Verschmutzung und Beschädigung, genau zu erhalten ist. Weiterhin wird der Erfindung auch nur ein Detekiorsystem für die Bezugsdaten und für die Gegenstandsdaten benötigt, so daß die Erfassungsgenauigkeit nicht durch den Einsatz von zwei verschiedenen Detektorsystemen beeinträchtigt wird. Durch die Verwendung der gleichen optischen Wandlereinheit auch für das Bezugssignal wird so die Genauigkeit der Vorrichtung erhöht.In the erfindungsgemi'ßen device, the reference light is that emitted by the light source and is reflected on the information Meßbereica when no sheet-like object is in this range, inte ^1., In order to produce reference data SD. The light emitted by the light source and reflected by the sheet-like object and / or transmitted by the latter is also integrated in order to form object data in this way. The ratio of the reference data to the object data is calculated in the arithmetic unit, as a result of which precise ϊη; ορπ "ι5ί; οΓι about the object is obtained. Ss! B £ tw? Nn now di? ΤΓ2π? Ρο ^{Γ |} ° ?? ίΉ ^Λΐ 'ί 'κ1'< ^: -liness at the time in which the reference data are determined differs from the transport speed at the time in which the object data is obtained, undesired influences on the information acquisition can be excluded, so that the entire information is over 4 the object including the original information and other information such as contamination and damage can be obtained precisely By using the same optical converter unit for the reference signal, the accuracy de r device increased.

Im folgenden ist eine bevorzugte Ausführungsform der Erfindung anhand der Zeichnung näher erläutert. Es zeigtIn the following a preferred embodiment of the invention is explained in more detail with reference to the drawing. It shows

F i g. 1 eine perspekiivische Darstellung des Aufbaus der Vorrichtung, F i g. 2 ein Blockschaltbild einer Logikschaltung für die Signalverarbeitung bei der Vorrichtung nach F i g. 1,F i g. 1 is a perspective representation of the structure of the device, F i g. FIG. 2 shows a block diagram of a logic circuit for signal processing in the device according to FIG. 1,

F i g. 3A bis 3N graphische Darstellungen von Zeitsteucr- bzw. Taktsignalcn im Betrieb der Logikschaltung nachFig. 2,F i g. 3A to 3N are graphical representations of timing signals or clock signals in the operation of the logic circuit afterFig. 2,

F ί g. 4A bis 4C vergrößerte Darstellungen der Taktsignal gemäß F i g. 3G bis 31,F ί g. 4A to 4C enlarged representations of the clock signal according to FIG. 3G to 31,

Fig.5 und 6 graphische Darstellungen der Wellenformen von Ausgangssignalen eines bei der Vorrichtung nach Fi g. 1 verwendeten Gegenstandsinformation-Meßfühlerelements,Figs. 5 and 6 are graphs showing waveforms of output signals from one of the apparatus according to Fig. 1 object information sensor element used,

F ί g, 7 ein Blockschaltbild einer Steuerschaltung für die Vorrichtung nach F i g. 1 bzw. 2,FIG. 7 shows a block diagram of a control circuit for the device according to FIG. 1 or 2,

F i g. 8 ein detailliertes Blockschaltbild einer bei der Vorrichtung nach F i g. 2 benutzten Recheneinheit undF i g. 8 is a detailed block diagram of a device in accordance with FIG. 2 used arithmetic unit and

F i g. 9 ein detailliertes Blockschaltbild einer Entscheidungsschaltung gemäß F i g. 2.F i g. 9 is a detailed block diagram of a decision circuit according to FIG. 2.

Ein zu prüfender Gegenstand 12, beispielsweise ein blattartiger, bedruckter Gegenstand, wird gemäß F i g. 1 in Pfeilrichtung nach links auf einer Förderstrecke durch acht Förderbänder transportiert, die über und unter dem Gegenstand 12 angeordnet sind. Zur Vereinfachung der Darstellung sind in Fig.! nur sechs Förderbänder 14—24 dargestellt. Bei dieser Anordnung werden jeweils die Förderbänder 14 und 16 durch eine Rolie'ie, die Förderbänder 18 und 20 durch eine Rolle 28. das Förderband 22 durch eine Rolle 30 und das Förderband 24 durch eine Rolle 32 angetrieben. Die nicht dargestellten Antriebseinrichtungen für die Rollen 26—32 können motorgetrieben sein. Zwischen den Förderbändern 14 und 16 ist ein sich in Transportrichtung erstreckender Zwischenraum vorbestimmter Größe vorgesehen. Unterhalb der Förderbänder 14 und 16 ist ein sich ebenfalls sn Transportrichtung erstreckender Zwischenraum vorgegebener Größe zwischen dem Förderband 22 und dem diesem zugeordneten, nicht dargestellten Förderband vorgesehen. Über und unter der Transportstrecke befindet sich eine Gegenstandsposition-Detektoreinheit, die eine Lichtquelle und ein auf Abstand davon angeordnetes optoelektrisches Wandlerelement, etwa eine Photodiode, aufweist. Insbesondere umfaßt die gemäß F i g. 1 an der rechten Seite angeordnete Detektoreinheit eine Lichtquelle 34 und ein optoelektrisches Wandlerelement 36. Links von dieser Detektoreinheit ist eine weitere Gegenstandsposition-Detektoreinheit mit einer Lichtquelle 38 and einem optoelektrischen Wandlerelement 40 angeordnet.An object 12 to be tested, for example a sheet-like, printed object, is shown in accordance with FIG. 1 in Direction of the arrow to the left on a conveyor line transported by eight conveyor belts, which are above and below the Item 12 are arranged. To simplify the representation are in Fig.! only six conveyor belts 14-24 shown. In this arrangement, the conveyor belts 14 and 16 are each by a Rolie'ie, the Conveyor belts 18 and 20 by roller 28, conveyor belt 22 by roller 30 and conveyor belt 24 driven by a roller 32. The drive devices not shown for the rollers 26-32 can be motorized. Between the conveyor belts 14 and 16 is one extending in the transport direction Interspace of a predetermined size is provided. Below the conveyor belts 14 and 16 is also a sn Transport direction extending space of predetermined size between the conveyor belt 22 and the provided for this associated conveyor belt, not shown. Located above and below the transport route an object position detector unit, which has a light source and a spaced apart therefrom has an opto-electrical converter element, such as a photodiode. In particular, according to FIG. 1 at the detector unit arranged on the right-hand side, a light source 34 and an opto-electrical converter element 36. To the left of this detector unit is a further object position detector unit with a light source 38 arranged on an opto-electrical converter element 40.

Auf der Transportstrecke des Gegenstands 12 sind über und unter dieser Ssrecke zwei Gegenstandsinformation-Detektoreinheiten 42 und 44 angeordnet Die Detektoreinheit 42 enthält eine Bezugslichtquelle 46 und drei optoelektrische Wandlerelemente 48,50 und 52 als Gegensfands-Meßfühlerelemente. Die Detektoreinheit 44 enthält zwei optoelektrische Wandlerelemente 54 und 56 als Positions-Meßfühlerelemente zur Bestimmung der Position des Gegenstands 12 im Zusammenwirken mit der Bezugslichtquelle 46 sowie drei optoelektrische Wandlerelemente 58,60 und 62 als Gegenstands-Meßfühlerelemente. Wenn sich im Gegenstands-Informationsmeßbereich auf der Transportstrecke kein Gegenstand befindet, empfangen die Elemente 48,50 und 52 unmittelbar das von der Bezugslichtquelle 46 emittierte Bezugslicht. Wenn dagegen in diesem Bereich ein Gegenstand vorhanden ist, nehmen diese Elemenie das vom Gegenstand reflektierte Licht ab. Der Ausdruck »Gegenstands-Informatiortsmeßbereich« bezieht sich auf einen Bereich bzw. auf eine Räche auf der Transportstrecke, der bzw. die durch eine das Positions-Meßfühlerelement 54 und die Bezugslichtquelle 46 miteinander verbindende gerade Linie sowie eine weitere, das MeQfühlerelement 56 und die Bezugslichtquelle 46 miteinander verbindende gerade Linie bestimmt wird.On the transport path of the object 12 are two object information detector units above and below this section 42 and 44 arranged. The detector unit 42 includes a reference light source 46 and three opto-electrical transducer elements 48, 50 and 52 as counterfeit sensor elements. The detector unit 44 contains two opto-electrical transducer elements 54 and 56 as position sensing elements for determining the Position of the object 12 in cooperation with the reference light source 46 and three optoelectrical Transducer elements 58, 60 and 62 as article sensing elements. When in the object information measuring range There is no object on the transport route, the elements 48, 50 and 52 receive it immediately the reference light emitted from the reference light source 46. If, on the other hand, there is an object in this area is present, these elements take away the light reflected from the object. The expression "object information measuring range" refers to an area or to an area on the transport route, which or the straight line connecting the position sensing element 54 and the reference light source 46 with each other Line and another line connecting the measuring sensor element 56 and the reference light source 46 to one another straight line is determined.

Die Informations-Meßfühlerelemente 58—62 empfangen unmittelbar das Bezugslicht von der Bezugsüchtqueile 46, wenn sich im Meßbereich kein Gegenstand 12 befindet. Falls jedoch in diesem Bereich ein Gegenstand 12 vorhanden ist. trifft das Bezugslicht nach dem Durchgang durch den Gegenstand 12 auf diese Meßfühlerelemente auf. Die Meßfühlerelemente 48—52 messen die im empfangenen Licht enthaltenen roten, grünen und blauen Farbkomponenten, und sie erzeugen elektrische Signale mit Amplituden entsprechend den Intensitäten dieser Farbkomponenten. Auf ähnliche Weise greifen auch die Informations-Meßfühlerelemente 58—62 diese drei Farbkomponenten zur Lieferung von elektrischen Signalen ab. weiche den Intensitäten dieser Farbkomponenten entsprechen.The information sensing elements 58-62 immediately receive the reference light from the reference source 46 if there is no object 12 in the measuring range. However, if there is an item in this area 12 is present. the reference light hits these sensor elements after passing through the object 12 on. The sensing elements 48-52 measure the red, green, and red contained in the received light blue color components, and they generate electrical signals with amplitudes corresponding to intensities of these color components. In a similar manner, the information sensing elements 58-62 also engage them three color components for the delivery of electrical signals. soften the intensities of these color components correspond.

Gemäß Fig. 1 sind die Positions-Meßfühlerelemente 36,40,54 und 56 in dieser Reihenfolge auf der Transportstrecke angeordnet Wenn daher der Gegenstand 12 in Richtung des Pfeils gemäß F i g. 1 transportiert wird, wird der Gegenstand 12 zunächst vom Meßfühlerelement 36 und sodann von den Meßfühlerelementen 40,54 und 56 in dieser Reihenfolge abgetastetAccording to FIG. 1, the position sensor elements 36, 40, 54 and 56 are in this order on the transport path Therefore, if the object 12 is arranged in the direction of the arrow according to FIG. 1 is transported, the object 12 is first from the sensor element 36 and then from the sensor elements 40,54 and 56 are scanned in that order

In Fi g. 2 ist eine Signalverarbeitungs-Prüfanordnung zur Identifizierung des Gegenstands auf der Grundlage der verschiedenen Signale veranschaulicht, die von der Vorrichtung gemäß F i g. 1 geliefert werden. Die Arbeitsweise dieser Anordnung ist in den F i g. 3A—3N schematisch veranschaulichtIn Fi g. 2 is a signal processing tester for identifying the object on the basis of the various signals emitted by the device according to FIG. 1 can be delivered. The way of working this arrangement is shown in FIGS. 3A-3N schematically illustrated

Im folgenden sei angenommen, daß der Gegenstand 12 von der linken Seite gemäß Fig. 1 her transpottiert wird. Die Positions-Meßfühlerelemente 36,40,54 und 56 tasten dabei den sich bewegenden Gegenstand 12 ab, d. h. sie bestimmen seine Positionen. Insbesondere wird dabei die Position des Gegenstands 12 dadurch festgestellt, daß seine Vorderkante nacheinander die Strahlengänge zwischen den betreffenden Meßfühlerelementen und der Lichtquelle unterbricht Im Fall des Meßfühlerelements 36 wird beispielsweise bei der Bewegung des Gegenstands 12 in Pfeilrichtung Ober seine Transportstrecke durch die Vorderkante des Gegenstands der Strahlengang zwischen der Lichtquelle 34 und dem Meßfühlerelement 36 unterbrochen. Infolgedessen empfängt das Meßfühlerelement 36 kein Licht von der Lichtquelle 34. so daß sich der Pegel eines vom Element 36 abgegebenen elektrischen Signals (Positionssignal) fi verändert Die Pegeländerung des Signals /1 ist ein Anzeichen für die Bewegung des Gegenstands IZ Bei der Weiterbewegung des Gegenstands liefern die anderen Elemente 40,54 und 56 sequentiell elektrische Signale /2, /3 bzw. Γ4 mit sich änderndem Pegel.In the following it is assumed that the object 12 is transpotted from the left side according to FIG. The position sensor elements 36, 40, 54 and 56 scan the moving object 12, that is, they determine its positions. In particular, the position of the object 12 is determined in that its front edge successively interrupts the beam paths between the relevant sensor elements and the light source.In the case of the sensor element 36, for example, when moving the object 12 in the direction of the arrow, its transport path through the front edge of the object is the beam path interrupted between the light source 34 and the sensor element 36. As a result, the sensor element 36 does not receive any light from the light source 34. so that the level of an electrical signal (position signal) fi emitted by the element 36 changes the other elements 40, 54 and 56 sequentially electrical signals / 2, / 3 and Γ4, respectively, with changing levels.

Die Positions-Meßfühlerelemente 36,46,54 und 56 sind jeweils an Verstärker 82,84,86 bzw. 88 angeschlossen, weiche die Positionssignale fi—F4 von den Meßfühlerelementen zu Signalen mit vorgegebenen Amplituden verstärken. Diese Signale f\ —/4 werden sodann zu Positionssignalen To i— Tb*. Die Verstärker sind ihrerseits an eine Steuerschaltung 102 angeschlossen, welche auf der Basis der Positicnssignale Toi—Tp* verschiedene Zeitsteuer- bzw.Taktsignale erzeugtThe position sensor elements 36, 46, 54 and 56 are each connected to amplifiers 82, 84, 86 and 88, respectively, which amplify the position signals fi-F4 from the sensor elements to form signals with predetermined amplitudes. These signals f \ - / 4 then become position signals To i-Tb *. The amplifiers are in turn connected to a control circuit 102 which generates various timing or clock signals on the basis of the positive signals Toi-Tp *

Die Informations-Meßfühlerelemente 48,50,52,58,60 und 62 sind mit Verstärkerschaltungen 90,92,94,96,98The information sensing elements 48,50,52,58,60 and 62 are connected to amplifier circuits 90,92,94,96,98

bzw. 100 verbunden, durch welche die Ausgangxsignale vi — vb zu Signalen mit vorgegcbcp.cn Amplituden verstärkt werden. Die Vcrstärkcrschallungen 90—100 sind ihrerseits jeweils mit Intcgrationsschaltungcn 1 <>4 —114 zum Integrieren der Ausgangssignalc Vi- Vb von den Vcrstärkerschaltungen 90—100 während einer vorgegebenen Zeitspanne unter der Steuerung eines Taktsignals To \ gemäß F ί g. 3E verbunden, welches von der Steuerschaltung 102 geliefert wird. Den Integrationsschaltungen 104—114 wird gemäß F i g. 3F auch ein Haltesignal Tcj für integrierte Daten eingegeben, welches die integrierten Daten während einer vorgegebenen Zeitspanne hält Die Integrationsschaltungen 104—114 sind über einen Multiplexer MPX an einen Analog/Digital-(A/D-)Wandler 118 angeschlossen. Die integrierten Daten w\R, w2R, w3R, w4R, wSR bzw. w%R des Bezugslichii und der integrierten Informationsdaten tvi5—w65des Gegenstands 12, die von den IntegrationsschaItungen₁ji04—114/geliefert werden, werden durch den Multiplexer J16 während der Haltezeitspanne unter to Steuerungdes Taktsignals T^ gemäß F ig. 3G sequentiell dem Äl/D-Wandler 118 eingegeben. Letzterer wandelt aufeinanderfolgend die eingehenden Signale w 1R- w 6ß und w\S— w6S unter Steuerung des Taktsignals Tp_A gemäß F i g. 3H von der Steuerschaltung 102 in Digitalsignale um. Der A/D-Wandler 118 ist an einen Digitalspeicher 120 angeschlossen, und die integrierten, einer Analog/Digital-Umwandlung unterworfenen Signale werden unter der Steuerung eines Taktsignals Τπμ gemäß F i g. 31 im Digitalspeicher 120 gespeichert. Der Speicher 120 ist außerdem an eine Recheneinheit 122 angeschlossen, welche die im Speicher 120 gespeicherten Daten unter der Steuerung von Taktsignalen T\ 1 und T_A 2 gemäß F i g. 3J bzw. 3K ausliest und die Operation Yn = (wnS/ wnR) ■ K durchführt, wobei K = eine Konstante und η = 1 —6 bedeuten. Die Recheneinheit 122 ist mit einem Digitalspeicher 124 verbunden, und die verarbeiteten Daten Yn(Yl~Y6) werden unter Steuerung eines Taktsignals Trm gemäß Fig. 3L im Speicher 124 gespeichert. Der Digitalspeicher 124 ist mit einer Entscheidungsschaltung 126 verbunden, in welcher der Gegenstand 12 unter Steuerung von Taktsignalen Tm und Tr₂ gemäß F i g. 3M bzw. 3N dahingehend beurteilt wird, ob er »echt« oder »falsch« ist.and 100, respectively, through which the output signals vi - vb are amplified to form signals with predetermined amplitudes. The amplification circuits 90-100 are in turn each provided with integration circuits 1 <> 4-114 for integrating the output signals c Vi-Vb from the amplifier circuits 90-100 during a predetermined period of time under the control of a clock signal To \ shown in FIG. 3E, which is supplied from the control circuit 102. The integration circuits 104-114 are shown in FIG. 3F also input an integrated data hold signal Tcj which holds the integrated data for a predetermined period of time. The integration circuits 104-114 are connected to an analog-to-digital (A / D) converter 118 through a multiplexer MPX. The integrated data w \ R, w2R, w3R, w4R, wSR and w% R of the reference and the integrated information data tvi5-w65 of the object 12, which _{are supplied by the integration circuits 1} ji04-114 /, are transmitted by the multiplexer J16 during the Holding time under control of the clock signal T ^ according to FIG. 3G is sequentially input to the A / D converter 118. The latter successively converts the incoming signals w 1 R-w 6β and w \ S-w6S under control of the clock signal Tp _A according to FIG. 3H from the control circuit 102 to digital signals. The A / D converter 118 is connected to a digital memory 120, and the integrated signals subjected to analog / digital conversion are converted under the control of a clock signal Τπμ as shown in FIG . 31 is stored in digital memory 120. The memory 120 is also connected to a computing unit 122 which processes the data stored in the memory 120 under the control of clock signals T \ 1 and T _A 2 according to FIG. 3J or 3K and the operation Yn = (wnS / wnR) ■ K is carried out, where K = a constant and η = 1-6. The arithmetic unit 122 is connected to a digital memory 124, and the processed data Yn (Y1 ~ Y6) are stored in the memory 124 under the control of a clock signal Trm as shown in FIG. 3L. The digital memory 124 is connected to a decision circuit 126 in which the object 12 is controlled by clock signals Tm and Tr ₂ according to FIG. 3M or 3N is judged as to whether it is "real" or "false".

Im folgenden sind anhand von Fig.2 Arbeitsweise und Aufbau der Signalverarbeitungs-Logikschaltung näher erläutertThe following are the mode of operation and structure of the signal processing logic circuit with reference to FIG explained in more detail

Gemäß den Fig.3A—3D werden die Positionssignale Tp\ bis Tp« jeweils zu einem Signal mit logischem Pegel »1«, wenn das Vorhandensein des Gegenstandes 12 festgestellt wird. Die Steuerschaltung 102 nimmt die Positionssignale Tp t — Tpt ab und erzeugt auf deren Basis die verschiedenen Taktsignale gemäß F i g. 3E—3N. Aufbau und Arbeitsweise der Steuerschaltung 102 werden später noch näher erläutert werden.According to FIGS. 3A-3D, the position signals Tp \ to Tp " each become a signal with a logic level" 1 "when the presence of the object 12 is detected. The control circuit 102 takes the position signals Tp t-Tpt and generates the various clock signals according to FIG. 3E-3N. The structure and mode of operation of the control circuit 102 will be explained in more detail later.

Die Integrationsschaltungen 104—114 integrieren die eingehenden Signale unter Steuerung des Taktsignals Tc 1 von der Steuerschaltung 1G2. Das Taktsignal Toi enthält einen integrationsimpuls Po\-\, welcher an der VorderHanke des Positionssignals Tp \ ansteigt und an der Vorderflanke des Positionsstgnals To 2 abfällt, sowie einen Integrationsimpuls Po ι-2, welcher an der Vorderflanke des Positionssignals Tda ansteigt und an der Vorderflanke des Positionssignals Tp j abfällt Die Integrationsschaltungen 104—114 führen die Integrationen des Bezugslichts innerhalb der Periode des Impulses Po 1-1 und die Integration des Gegenstands während der Periode des Impulses fki_2 durch. Mit anderen Worten:die Periode des Impulses Pa t-i stellt die Integrationsperiode für das Bezufslicht dar. während die Periode des Impulses Po 1-2 die Inlegrationsperiode für die Gegenstandsinformation bildet.The integration circuits 104-114 integrate the incoming signals under control of the clock signal Tc 1 from the control circuit 1G2. The clock signal Toi contains an integration pulse Po \ - \, which rises on the leading edge of the position signal Tp \ and falls on the leading edge of the position signal To 2 , as well as an integration pulse Po ι-2, which rises on the leading edge of the position signal Tda and on the leading edge of the position signal Tp j falls. The integration circuits 104-114 perform the integrations of the reference light within the period of the pulse Po 1-1 and the integration of the object during the period of the pulse fki_2. In other words, the period of the pulse Pa ti represents the integration period for the additional light, while the period of the pulse Po 1-2 represents the integration period for the object information.

An die Integrationsschaltungen 104—114 wird ein Taktsignal Tc2 gemäß Fig.3F angelegt, das einen Impuls Pg2-l der an der Vorderflanke des Impulses Pc,t-\ ansteigt und nach einer vorgegebenen Zeitspanne bzw. Periode Pc 1-1 + Lei abfällt sowie einen Impuls P02-2 enthält welcher an der Vorderflanke des Impulses Pa 1-2 ansteigt und nach einer vorgegebenen Periode Pc 1-2 + L02 abfällt. Die Impulse Pc 2-1 und Pc2-2des Taktsignals T02 sind integrierte Datenhaltesignale zum Halten der integrierten Daten wnR (wlR—w6R) des Bezugslichts sowie der integrierten Daten wnS(w IS— w 6S)der Gegenstandsinformation.A clock signal is applied Tc2 according to Fig.3F to the integration circuits 104-114, the l-Pg2 a pulse which rises at the leading edge of the pulse Pc, t \, and after a predetermined time or period Pc drops 1-1 + Lei and contains a pulse P02-2 which rises on the leading edge of the pulse Pa 1-2 and falls after a predetermined period Pc 1-2 + L02. The pulses Pc 2-1 and Pc2-2 of the clock signal T02 are integrated data holding signals for holding the integrated data wnR (wlR-w6R) of the reference light and the integrated data wnS (w IS- w 6S) of the object information.

Innerhalb der Halteperiode La werden die integrierten Daten w\R— w6R dem Multiplexer 116 eingegeben und in diesem zu einem Reihensignal umgeordnet um sodann durch den Wandler 118 aufeinanderfolgend in Digitalsignale umgewandelt und schließlich im Digitalspeicher 120 abgespeichert zu werden. Insbesondere wird während der Halteperiode Lo ein Taktsignal Tm mit sechs Impulsen gemäß Fig.3G an den Multiplexer 116 angelegt In Synchronismus mit den sechs einzelnen Signalimpulsen erzeugt der Multiplexer 116 sequentiell die integrierten Daten w 1R— w 6R, die in den Integrationsschaltungen 104—114 gespeichert sind, zur Übertragung zum A/D-Wandler 118. Am Wandler 118 liegt während der Halteperiode Lg gemäß F i g. 3H ein Taktsignal T_DA mit sechs Impulsen an. Die einzelnen Impulse des Taktsignals Tda sind in bezug auf die Einzelimpulse des Taktsignals Tm phasenmäßig geringfügig verzögert In Synchronismus mit den Einzelimpulsen des Taktsignals TpA führt der A/D-Wandler 118 sequentiell eine Analog/Digitai-LJmwandlung der sechs eingehenden integrierten Dateneinheiten wiR—w6R durch. Ein Taktsignal Tbm, welches innerhalb der Halteperiode Lg des Impulses Pg-2 gemäß F i g. 31 sechs impulse aufweist, v/ird dem Digitalspeicher 120 eingegeben. Die Phasen der Einzelimpulse des Taktsignals Tbm sind gegenüber denen des Taktsignals Tda verzögert In Synchronismus mit den Einzelimpulsen des Taktsignals Tbm speichert der Digitalspeicher 120 sequentiell die durch den Wandler 118 umgesetzten,integrierten Daten w\R— w6R. Within the holding period La , the integrated data w \ R— w6R are input to the multiplexer 116 and rearranged in this to form a series signal in order then to be successively converted into digital signals by the converter 118 and finally stored in the digital memory 120. Specifically, a clock signal Tm with six pulses during the sustain period in accordance with Lo Fig.3G applied to the multiplexer 116. In synchronism with the six individual signal pulses, the multiplexer 116 sequentially generates the integrated data w 1 R w 6R in the integration circuits 104-114 are stored, for transmission to the A / D converter 118. During the holding period Lg according to FIG. 3H a clock signal T _DA with six pulses. The individual pulses of the clock signal Tda are slightly delayed in phase with respect to the individual pulses of the clock signal Tm . In synchronism with the individual pulses of the clock signal TpA , the A / D converter 118 sequentially carries out an analog / digital conversion of the six incoming integrated data units wiR-w6R . A clock signal Tbm, which within the holding period Lg of the pulse Pg-2 according to FIG. 31 has six pulses, it is input to the digital memory 120. The phases of the individual pulses of the clock signal Tbm are delayed with respect to those of the clock signal Tda . In synchronism with the individual pulses of the clock signal Tbm, the digital memory 120 sequentially stores the integrated data w \ R-w6R converted by the converter 118.

Die integrierten Daten wtS—w65 werden ebenfalls innerhalb der Haltezeit Lc des Impulses Pci-2 auf dieselbe Weise wie die integrierten Daten w \R~w%R verarbeitet, um dann im Speicher 120 abgespeichert zu werden. Eine weitere Erläuterung dürfte sich erübrigen.The integrated data wtS-w 65 are also processed within the hold time Lc of the pulse Pci-2 in the same way as the integrated data w \ R ~ w% R , in order then to be stored in the memory 120. No further explanation is required.

Zur besseren Verdeutlichung der Phasenbeziehungen der Einzelimpulse der Taktsignale gemäß F i g. 3G bis 31 sind diese Impulse zu Vergleichszwecken in übertrieben großem Maßstab veranschaulicht Die im Speicher 120 gespeicherten integrierten Daten wlR—w6R und wiS—w6S werden unter Steuerung der Taktsignale Tu 1 und Ta 2 (F i g. 3J und 3K) in die Recheneinheit 122 geladen und sodann in dieser arithmetisch verarbeitet und schließlich im Digitalspeicher 120 gespeichert Dies bedeutet daß die Taktsignale T_A 1 und T_A2 gemäß Fig.3J und 3K in die Recheneinheit 122 eingegeben werden. Das Taktsignal Ta t enthält sechs Impulse, die auftreten, nachdem der Impuls Pg2-2 des Taktsignals T02 verschwunden ist In Synchronismus mit den sechs Einzelimpul-To better illustrate the phase relationships of the individual pulses of the clock signals according to FIG. 3G to 31 are these pulses for comparison purposes in an exaggeratedly large scale illustrates the integrated data stored in the memory 120 WLR w6R and WIS W6S be under control of clock signals Tu 1 and Ta 2 (g F i. 3J and 3K) in the arithmetic unit 122 loaded and then processed arithmetically in this and finally stored in the digital memory 120. This means that the clock signals T _A 1 and T _A2 according to FIGS. The clock signal Ta t contains six pulses that occur after the pulse Pg2-2 of the clock signal T02 has disappeared In synchronism with the six individual pulse

sen werden die integrierten Daten wiS—w6S sequentiell in die Recheneinheit 122 eingelesen, in welcher nacheinander die OperationenThe integrated data wiS-w6S are read sequentially into the arithmetic unit 122, in which the operations

Y'n = wnS ■ K(= wiS-w6S) ■ K Y'n = wnS ■ K (= wiS-w6S) ■ K

durchgeführt werden. Das Taktsignal Tm enthält sechs Impu'sc, die einige Zeit nach den sechs Impulsen des Taktsignals T* ι auftreten. In Synchronismus mit den sechs Impulsen des Taktsignals Τλ ι werden die integrierten Dater, w iR—wSR vom Speicher 120 aufeinanderfolgend in die Recheneinheit 122 cingelesen, in welcher die Operationbe performed. The clock signal Tm contains six pulses that occur some time after the six pulses of the clock signal T * ι. In synchronism with the six pulses of the clock signal Τλ ι , the integrated data, w iR-wSR are read successively from the memory 120 into the arithmetic unit 122, in which the operation

Yn = Y'n/wiR-w6R{ = (wiS-w6S ■ K)/wiR-w%R)Yn = Y'n / wiR-w6R {= (wiS-w6S ■ K) / wiR-w% R)

durchgeführt wird. Dem Speicher 124 wird ein Taktsignal Trm(V i g. 3L) eingegeben, das sechs Impulse enthält.is carried out. A clock signal Trm (V i g. 3L) containing six pulses is input to the memory 124.

die gegenüber denen des Taktsignals T,\ 2 geringfügig verzögert sind. In Synchronismus mit den Einzelimpulsen des Taktsignals Trm speichert der Speicher 124 die verarbeiteten Daicn Yn (= VI— V 6). Diese, im Speicher 124 enthaltenen Daten Kl — K 6 werden unter Steuerung eines Taktsignals Tr\ gemäß Fig. 3M sequentiell in die Beurteilungsschaltung 126 eingelesen. Letztere entscheidet sodann unter Steuerung des Taktsignals Tm (Fig.3N), ob der Gegenstand 12 »echt« oder »falsch« ist. Das Taktsignal Tr\ enthält sechs Impulse, die nach dem Verschwinden der sechs Impulse des Taktsignals Trm auftreten. Im Synchronismus mit den Einzelimpulsen werden die verarbeiteten Daten Vl- V 6 aus dem Speicher 124 ausgelesen und der Entscheidungsschaltung 126 eingegeben. Das Taktsignal Tr2 enthält einen Einzelimpuls, der nach den sechs Impulsen des Taktsignals Tr \ auftritt In Synchronismus mit dem Einzelimpuls werden die Gegenslandsdaten aus den verarbeiteten Daten Yi- Y6 durch die Entscheidungsschaltung 126 dahingehend beurteilt, ob die verarbeiteten Daten innerhalb eines zwischen dem oberen Grenzwert und dem unteren Grenzwert für den »echten« Gegenstand bestimmten Bereichs liegen, dessen Grenzwerte bereits in der Entscheidungsschaltung H26 gespeichert sind.which are slightly delayed compared to those of the clock signal T, \ 2. In synchronism with the individual pulses of the clock signal Trm, the memory 124 stores the processed Daicn Yn (= VI-V 6). These data Kl-K 6 contained in the memory 124 are sequentially read into the assessment circuit 126 under the control of a clock signal Tr \ according to FIG. 3M. The latter then decides, under control of the clock signal Tm (FIG. 3N), whether the object 12 is "real" or "false". The clock signal Tr \ contains six pulses that occur after the six pulses of the clock signal Trm disappear. In synchronism with the individual pulses, the processed data VI-V 6 are read out from the memory 124 and input to the decision circuit 126. The clock signal Tr2 contains a single pulse which occurs after the six pulses of the clock signal Tr \ In synchronism with the single pulse, the remote country data from the processed data Yi-Y6 are judged by the decision circuit 126 as to whether the processed data is within any one between the upper limit value and the lower limit value for the "real" object, the limit values of which are already stored in the decision circuit H26.

Das Resultat de«· Beurteilung bzw. Entscheidung wird in Form eines logischen Pegels am Ausgang derThe result of the assessment or decision is in the form of a logical level at the output of the

Entscheidungsschaltung 126 ausgedrückt. Wenn der Gegenstand echt ist, wenn nämlich seine Daten innerhalb des Toleranzbereichs für den »echten« Gegenstand liegen, erscheint am Ausgang der Entscheidungsschaltung 126 ein Signal entsprechend einer logischen »1«. Im anderen Fall liegt am Ausgang eine logische »0«. Die Beurteilung bzw. identifizierung des Gegenstands erfolgt somit auf die vorstehend beschriebene Weise.Decision circuit 126 expressed. If the object is real, namely if its data is inside of the tolerance range for the "real" object appears at the output of the decision circuit 126 a signal corresponding to a logical "1". In the other case there is a logical "0" at the output. the Assessment or identification of the object is thus carried out in the manner described above.

Die vorstehend in Verbindung mit F i g. 1 — 3 beschriebene Vorrichtung bleibt von Änderungen oder Schwankungen der Detektoreinheit unbeeinflußt, beispielsv/eise von Änderungen der Lichtmenge der Bezugslichtquelle 46, der Empfindlichkeit der einzelnen Informations-Meßfühlerelemente 48,50, 52, 58, 60 und 62, des Verstärkungsgrads jedes Verstärkers 90—100 und z. B. einer Transportgeschwindigkeitsänderung des Förderbands. Diese Tatsache so!! nachstehend noch näher erläutert werden.The above in connection with FIG. The device described 1 - 3 is subject to changes or fluctuations the detector unit is unaffected, for example by changes in the amount of light from the reference light source 46, the sensitivity of the individual information sensing elements 48, 50, 52, 58, 60 and 62, the gain each amplifier 90-100 and e.g. B. a change in the transport speed of the conveyor belt. That fact so !! will be explained in more detail below.

Es sei angenommen, daß die Wellenform eines Ausgangssignals des Verstärkers 90 zur Verstärkung des Ausgangssignals des Informations-Meßfühlerelements 48 die Form gemäß F i g. 5 besitzt. Dabei tritt ein flacher Abschnitt V₀, auf, wenn das Informations-Meßfühlerelement 48 das Bezugslicht empfängt, während ein ausschwingender bzw. welliger Abschnitt V,(,; erscheint, wenn das Meßfühlerelement das Refleküionslicht vom Gegenstand 12 empfängt. Die Periode vom Zeitpunkt T, bis zum Zeitpunkt T₂ bildet die Integrationsperiode für das Bezugssignal V₀,, während die Periode zwischen den Zeitpunkten Ts und 7} eine Integrationsperiode für die Gegenstandsinformation V^jdarstelltIt is assumed that the waveform of an output signal from the amplifier 90 for amplifying the output signal from the information sensing element 48 has the form shown in FIG. 5 owns. At this time, a flat portion V ₀ , appears when the information sensing element 48 receives the reference light, while a wavy portion V, (,; appears when the sensing element receives the reflection light from the object 12. The period from time T, up to the point in time T ₂ forms the integration period for the reference signal V ₀ ,, while the period between the points in time Ts and 7} represents an integration period for the item information V ^ j

Es sei angenommen, daß die Wellenform des Ausgangssignals vom Verstärker 90 die Konfiguration gemäß F i g. 6 annimmt, und zwar aus einem oder mehreren der folgenden Gründe: Vergrößerung der Lichtmenge von der Bezugslichtquelle, Herabsetzung der Meßempfindlichkeit (Lichtempfindlichkeit) des Informations-Meßfühlerelements 48, Änderung des Verstärkungsgrads des Verstärkers 90 (Schwankung oder Änderung des Meßsystems in Verbindung mit einer Erhöhung der Amplitude um den Faktor ex, sowie Änderung der Transportgeschwindigkeit der Förderbänder 14,18 usw. für den Gegenstand 12 in Verbindung mit einer Geschwindigkeitsverringerung um \lß. Assume that the waveform of the output signal from amplifier 90 has the configuration shown in FIG. 6 assumes for one or more of the following reasons: increasing the amount of light from the reference light source, decreasing the measurement sensitivity (photosensitivity) of the information sensor element 48, changing the gain of the amplifier 90 (fluctuation or change in the measurement system combined with an increase in the Amplitude by the factor ex, as well as change in the transport speed of the conveyor belts 14, 18 etc. for the object 12 in connection with a speed reduction by \ l3.

Bei der Wellenform gemäß F i g. 6 erscheint ein flacher Abschnitt a ■ V₀; dann, wenn das Informations-Meßfühlerelement 48 das Bezugslicht empfängt, während ein ausschwingender und welliger Abschnitt V/p; auftritt, wenn das Meßfühlerelement 18 das Reflexionslicht im Gegenstand 12 empfängt. Die Zeilspanne zwischen den Zeitpunkten Ti'— T/ bildet die Integrationsperiode für das Bezugssignal κ - V₀/, während eine weitere Zeitspanne zwischen den Zeitpunkten T3—T4 eine Integrationsperiode für die Gegsnstandsinformation Vf p) darstellt. ' Im folgenden seien die integrierten Daten des Bezugslichtsignals der Ausgangssignalwellenform gemäß F i g. 5 mit V_Rai, das Informationssignals des Gegenstands 12 mit Vso„ die integrierten Daten des Bezugsüchts der Ausgangssignalwellenform gemäß Fig.6 mit Vmund die integrierten Daten der Gegenstandsinformation mit Vs,-bezeichnet Unter dieser Voraussetzung bestimmen sich die integrierten Daten. Vr,rund V_S;durch folgende Gleichungen:In the waveform according to FIG. 6 appears a flat section a ■ V ₀ ; when the information sensing element 48 receives the reference light while a dying and undulating portion V / p; occurs when the sensing element 18 receives the reflected light in the object 12. The time span between the times Ti'- T / forms the integration period for the reference signal κ -V ₀ /, while a further time span between the times T3-T4 represents an integration period for the item information Vf p) . 'Hereinafter, the integrated data had g of said reference optical signal, the output signal waveform in accordance with F i. 5 V _Ra i, the information signal of the article 12 with Vso "the integrated data of the Bezugsüchts the output signal waveform shown in Figure 6 with Vm and the integrated data of the object information with Vs -bezeichnet, Under this condition, the integrated data determined. Vr, around V _S ; by the following equations:

ηη

Vr, = J VUn d/ = J aV„ Uf = α -β - K_A,„ _(]) Vr, = J VUn d / = J aV "Uf = α -β - K _A ," _(])

ΆΆ Il Γ,Il Γ,

η sr,η sr,

= J Vi_1n ύι = J aV_iW) df = α -β ■ V_Sui = J Vi _1n ύι = J aV _iW) df = α -β ■ V _Sui (2)(2)

Die Reihenschaltung 122 rechnet entsprechend folgender Gleichung:The series circuit 122 calculates according to the following equation:

Yi ■ VsJVm ■ K = VsJVg₀, ■ K (3) Yi ■ VsJVm ■ K = VsJVg ₀ , ■ K (3)

Wie aus Gleichung (3) hervorgeht, enthält diese weder den Änderungsfaktor <x der Meß- bzw. Detektoreinheil, noch den Änderungsfaktory?desTransportsytems. Hierdurch wird aufgezeigt, daß die erfindungsgömäße Vorrichtung keiner Verstärkungsgrad-Feineinstellung der Verstärkerkreise der Meßanlage bedarf, so daß die komplizierten und umständlichen Arbeitsgänge der Verstärkungsgradeinstellung, die bei der bisherigen Vorrichtung erforderlich ist, entfallen. Außerdem wird die erfindungsgemäße Vorrichtung durch Änderungen oder ^Schwankungen der Transportgeschwindigkeit der Förderbänder wenig beeinflußt. Das Ergebnis der Beurtei-%ng oder Entscheidung durch die erfindungsgemäße Vorrichtung ist daher außerordentlich genau.As can be seen from equation (3), this contains neither the change factor <x of the measuring or detector unit, nor the change factor? Of the transport system. This shows that the device according to the invention does not require any fine adjustment of the gain in the amplifier circuits of the measuring system, so that the complicated and cumbersome operations of the gain adjustment, which is required in the previous device, are dispensed with. In addition, the device according to the invention is little influenced by changes or fluctuations in the transport speed of the conveyor belts. The result of the assessment or decision by the device according to the invention is therefore extremely precise.

Die erfindungsgemäße Vorrichtung ist somit ersichtlicherweise frei von Prüf- bzw. Identifizierungsfehlern aufgrund von Änderungsfaktoren im Meßsystem sowie einer Änderung der Transportgeschwindigkeit im Transportsystem, wobei außerdem keine Verstärkungsgradeinstellung in den einzelnen AVR-Schaltungen erforderlich ist.The device according to the invention is thus evidently free from test or identification errors due to change factors in the measuring system as well as a change in the transport speed in the transport system, furthermore, no gain adjustment is required in the individual AGC circuits is.

Aufbau und Arbeitsweise der Anlagen-Steuerschaltung 103 sind nachstehend anhand von F i g. 7 näher erläutertThe structure and mode of operation of the system control circuit 103 are shown below with reference to FIG. 7 closer explained

Bei der Ausgabe der Taktsignale 7V;i und Ta (Fig.3E bzw. 3F) wird ein Positionssignal Tp, an die eine Eingangsklemme eines UND-Glieds 142 angelegt, während ein Positionssignal Tdi an die andere Eingangsklemme dieses UND-Glieds über einen Umsetzer 146 angelegt wird. Ein ODER-Glied 148, das am Eingang mit den Ausgangsklemmen der UND-Glieder 142 und 144 verbunden ist, liefert ein Ausgangssignal als Taktsignal Ic ι-Die Ausgangs! iemme des ODER-Glieds 148 ist mit einer Verzögerungsschaltung 150 zur Verzögerung eines Eingangssignals um die Haltezeit U, im Taktsignal gemäß Fig. 3F sowie mit einer der Eingangsklemmen eines ODER-Glieds 152 verbunden. Das mit der anderen Eingangsklemme an die Verzögerungsschaltung 150 angeschlossene ODER-Glied 152 nimmt das Ausgangssignal von der Verzögerungsschaltung 150 sowie das Ausgangssignal vom ODER-Glied 152 ab und liefert das Taktsignal To ₂ g^mäß F i g. 3F.When the clock signals 7V; i and Ta (FIGS. 3E and 3F) are output, a position signal Tp is applied to one input terminal of an AND element 142, while a position signal Tdi is applied to the other input terminal of this AND element via a converter 146 is created. An OR element 148, which is connected at the input to the output terminals of the AND elements 142 and 144, supplies an output signal as a clock signal Ic ι-Die output! Terminal of the OR element 148 is connected to a delay circuit 150 for delaying an input signal by the hold time U, in the clock signal according to FIG. 3F, and to one of the input terminals of an OR element 152. The OR gate 152 connected to the delay circuit 150 with the other input terminal picks up the output signal from the delay circuit 150 and the output signal from the OR gate 152 and supplies the clock signal To ₂ g ^ as shown in FIG. 3F.

Bei der Abnahme oder Ausgabe der Taktsignale T_M, Tda und T_nu gemäß F i g. 3G, 3H bzw. 31 wird ein Signal mit dem logischen Pegel »1« vom ODER-Glied 148, dessen Ausgang mit einer der Eingangsklemmen des ODER-Glieds 154 verbunden is·, an einen monostabilen Multivibrator 156 über das ODER-Glied 154 angelegt, dessen Ausgang mit dem Multivibrator 156 verbunden ist. Bei Eingang der logischen »1« erzeugt der Multivibrator 156 einen Impuls mit einer vorgegebenen Impulsbreite. Der Ausgangsimpuls vom Multivibrator 156 wird als Taktsignal Tu gemäß F i g. 3G abgenommen. Die Ausgangsklemme des Multivibrators 156 ist mit einer Verzögerungsschaltung 158 mit vorgegebener Zeitverzögerung verbunden, deren Ausgang an einen weiteren monostabilen Multivibrator 160 angeschlossen ist Bei Eingang eines Signals entsprechend einer logischen »1« von der Verzögerungsschaltung 158 liefert der Multivibrator 160 ein Ausgangssignal mit einer vorgegebenen Impulsbreite. Der Impuls des Multivibrators 160 stellt den Impuls vom Multivibrator 156, verzögert um die Verzögerungszeit der Verzögerungsschaltung 158, dar. Der Ausgangsimpuls des Multivibrators 160 wird als Taktsignal Tim gemäß F i g. 3H benutzt. Die Ausgangsklemme des Multivibrators 160 ist mit einer Verzögerungsschaltung 162 mit vorgegebener Verzögerungszeit verbunden. Die Verzögerungsschaltung 162 ist ihrerseits mit einem monostabilen Multivibrator 164 verbunden, welcher auf das Ausgangssignal der Verzögerungsschaltung 162 unter Erzeugungeines Impulses mit vorgegebener Impulsbreite anspricht Der Ausgangsimpuls des Multivibrators 164 wird relativ zum Impuls des Multivibrators 160 um die Verzögerungszeit der Verzögerungsschaltung 162 verzögert Das Ausgangssignal des Multivibrators 164 wird gemäß F i g. 31 als Taktsignal Tbm benutzt Ein an die Ausgangsklemme des Multivibrators 164 angeschlossener Sechs-Zyklus-Zähler 168 liefert ein Ausgangsr^;-gnal, wenn er sechs Ausgangsimpulse vom Multivibrator 164 empfängt, der außerdem mit einer Verzögerungsschaltung 166 verbunden ist, deren Ausgangsklemme wiederum an eine der Eingangsklernmen des UND-Glieds 170 angeschlossen ist Die Ausgangsklemme des Zählers 168 ist mit der anderen Eingangsklemme des UND-Glieds 170 über einen Umsetzer 171 verbunden. Die Ausgangsklemme des UND-Glieds 170 liegt an der Eingangsklemme des ODER-Glieds 154. Wenn das Ausgangssignal der Verzögerungsschaltung 166 vorliegt und das Ausgangssignal des Zählers 168 nicht vorhanden ist, erzeugt das UND-Glied 170 ein Ausgangssignal so entsprechend einer logischen »1«. Das ODER-Glied 154 legt das logische »1«-Signal an den monostabüen •Multivibrator 156 an. Wenn sich in der iogischen Schaltung vom ODER-Glied 154 bis zum UND-Glied 170 die vorstehend beschriebene Operation sechsmal wiederholt, wird das Ausgangssignal des Zählers 168 zu einer Iogischen »1«, und das Ausgangssignal des UN D-Glieds 170 wird zu einer Iogischen »0«, so daß die Multivibratoren 156,160 und 164 ihre Impulsabgabe beenden. Infolgedessen liefern die Multivibratoren 156,160 und 164 die ZeitEteuer- bzw.Taktsignale T_M, Tda und Ts_Mgemäß F i g. 3G, 3H bzw. 31.During the decrease or output of the clock signals T _M , Tda and T _nu according to FIG. 3G, 3H or 31, a signal with the logic level "1" from the OR element 148, the output of which is connected to one of the input terminals of the OR element 154, is applied to a monostable multivibrator 156 via the OR element 154, the output of which is connected to the multivibrator 156. When the logical "1" is received, the multivibrator 156 generates a pulse with a predetermined pulse width. The output pulse from multivibrator 156 is used as a clock signal Tu according to FIG. 3G removed. The output terminal of the multivibrator 156 is connected to a delay circuit 158 with a predetermined time delay, the output of which is connected to a further monostable multivibrator 160. The pulse of the multivibrator 160 represents the pulse from the multivibrator 156, delayed by the delay time of the delay circuit 158. The output pulse of the multivibrator 160 is used as a clock signal Tim according to FIG. 3H used. The output terminal of the multivibrator 160 is connected to a delay circuit 162 with a predetermined delay time. The delay circuit 162 is in turn connected to a monostable multivibrator 164, which responds to the output signal of the delay circuit 162 by generating a pulse with a predetermined pulse width.The output pulse of the multivibrator 164 is delayed relative to the pulse of the multivibrator 160 by the delay time of the delay circuit 162.The output signal of the multivibrator 164 is according to FIG. 31 used as the clock signal Tbm A six-cycle counter 168 connected to the output terminal of ^{the multivibrator 164 provides an output r;} -gnal when it receives six output pulses from the multivibrator 164, which is also connected to a delay circuit 166, the output terminal of which is in turn connected to one of the input terminals of the AND gate 170.The output terminal of the counter 168 is connected to the other input terminal of the AND gate 170 connected via a converter 171. The output terminal of the AND gate 170 is connected to the input terminal of the OR gate 154. When the output signal of the delay circuit 166 is present and the output signal of the counter 168 is not present, the AND gate 170 generates an output signal corresponding to a logic "1". The OR gate 154 applies the logical “1” signal to the monostable multivibrator 156. If the above-described operation is repeated six times in the logical circuit from the OR gate 154 to the AND gate 170, the output signal of the counter 168 becomes a logical "1" and the output signal of the UN D element 170 becomes a logical one "0" so that the multivibrators 156, 160 and 164 stop emitting their pulses. As a result, the multivibrators 156, 160 and 164 supply the timing signals T _M , Tda and Ts _M as shown in FIG. 3G, 3H or 31.

Im folgenden sind Aufbau und Arbeitsweise der Schaltung zur Lieferung der Zeitsteuer- bzw.Taktsignale T_A 1, Ta2 und Trm gemäß Fig.3J, 3K bzw. 3L beschrieben. Wenn ein an das ODER-Glied 152 angeschlossene Zwei-Zyklus-Zähler 172 zwei Impulse vom ODER-Glied 152 empfängt, liefert er ein Ausgangssigna!, nämlich ein Ausgangssignal entsprechend einer Iogischen »1«, das mit dem zweiten Impuls Pa 1 -2 gemäß F i g. 3E synchron ist Der Zähler 172 ist über ein ODER-Glied 174 mit dem monostabüen Multivibrator 176 verbunden, der seinerseits an eine Verzögerungsschaltung 178 angeschlossen ist, die ebenfalls mit einem monostabüen Multivi- ' brator 180 verbunden ist Letzterer ist mit einer an einen monostabüen Multivibrator 184 angeschlossenen Verzögerungsschaltung 182 verbunden. Der Multivibrator 184 ist mit einer Verzögerungsschaltung 178 verbunden, die ihrerseits an einen monostabüen Multivibrator 180 angeschlossen ist, der seinerseits mit einer ebenfalls an einen monostabüen Multivibrator 184 angeschlossenen Verzögerungsschaltung 182 verbunden ist Der Multivibrator 184 ist mit einer Verzögerungsschaltung 186 und einem Sechs-Zyklus-Zähler 188 verbunden, der bei Eingang von sechs Impulsen ein Ausgangssignal liefert Die Verzögerungsschaltung 186 ist an die eineThe structure and mode of operation of the circuit for supplying the timing signals T _A 1, Ta2 and Trm according to FIGS. 3J, 3K and 3L are described below. When a two-cycle counter 172 connected to the OR element 152 receives two pulses from the OR element 152, it supplies an output signal, namely an output signal corresponding to a logical "1", which corresponds to the second pulse Pa 1 -2 according to F i g. 3E is synchronous.The counter 172 is connected via an OR gate 174 to the monostable multivibrator 176, which in turn is connected to a delay circuit 178, which is also connected to a monostable multivibrator 180, the latter being connected to a monostable multivibrator 184 connected delay circuit 182. The multivibrator 184 is connected to a delay circuit 178, which in turn is connected to a monostable multivibrator 180, which in turn is connected to a delay circuit 182 also connected to a monostable multivibrator 184. The multivibrator 184 has a delay circuit 186 and a six-cycle counter 188 connected, which provides an output signal on the input of six pulses. The delay circuit 186 is connected to the one

Emgangsklemme eines UND-Glieds 190 angeschlossen. Der Zähler 188 ist über einen Umsetzer 192 mit der anderen Bngangsklemtne des UND-GIkds 190 verbunden, dessen Ausgangsklemme an einem ODER-Glied 174 liegt. Die Arbeitsweise der Logikschaliung vom ODER-Glied 174 bis zum UND-Glied 190 entspricht im wesentlichen derjenigen der Logikschaltung vom ODER-Glied 154 bis zum UND-Glied 170, die vorstehend in Verbindung niit den Taktsignalen Tu, T_DA und T_BK, gemäß den F i g. 3G, 3H bzw. 31 beschrieben worden ist. Aus diesem Grund erübrigt sich eine nähere Beschreibung, wobei jedoch der Unterschied zu erwähnen ist, daß die Taktsignale T_A i, T_A ζ und T_RM gemäß den F i g. 3|, 3K bzw. 3L von den monostabilen Multivibratoren 176,180 bzw. 1S4 erzeugt werden, während die Taktsignale T_M1. Toa and Ta« von den monostabilen MultivibratoFen 156, 160 und 164 geliefert werden.Input terminal of an AND gate 190 connected. The counter 188 is connected via a converter 192 to the other input terminal of the AND gate 190, the output terminal of which is connected to an OR gate 174. The operation of the logic circuit from the OR gate 174 to the AND gate 190 corresponds essentially to that of the logic circuit from the OR gate 154 to the AND gate 170, which was described above in connection with the clock signals Tu, T _DA and T _BK , according to the F i g. 3G, 3H and 31, respectively. For this reason, there is no need for a more detailed description, although the difference should be mentioned that the clock signals T _A i, T _A ζ and T _RM according to FIGS. 3 |, 3K and 3L are generated by the monostable multivibrators 176, 180 and 1S4, while the clock signals T _M 1. Toa and Ta «are supplied by the monostable multivibrators 156, 160 and 164.

Im folgenden ist die Schaltung zur Lieferung der Zeilsteuer- bzw. Taktsignale T_ffM, Tr ι und Tm gemäß den Fig.3L, 3H bzw. 3N im einzelnen erläutert. Ein Sechs-Zyklus-Zähler 188 ist mit einer Verzögerungsschaltung 194verbunden,die ihrerseits über ein ODER-Glied 196 an eine Verzögerungsschaltung 198 und einen Sechs-Zyklus-Zäfaier 200 angeschlossen ist. Die Verzögerungsschaltung 194 verzögert das Ausgangssignal des Zählers 188 um eine vorgegebene Zeitspanne. Das Ausgangssignal wird über ein ODER-Glied 196 als Signal Tr ι abgenommen und an eine Verzögerungsschaltung 198 sowie einen Sechs-Zyklus-Zähler 200 angelegt Die Verzögerungsschaltung 198 ist mit der einen Eingangsklemme eines UND-Glieds 202 verbunden, dessen andere EniEangsklemme über einen Umsetzer 204 an der Ausgangsklemme des Zählers 200 liegt Die Ausgangsklemme eines UND-Glieds 202 ist mit einem ODER-Glied 196 verbunden. Das UND-Glied 202 erlaubt das Durchschalten des Ausgangsimpulses der Verzögerungsschaltung 198 zum ODEK-Giied 1%, bis der Zähier äjö sechs Impulse zählt Aus diesem Grund enthält das Ausgangssignal 198 zum ODER-Glied 196, bis der Zähler 200 sechs Impulse zählt Aus diesem Grund enthält das Ausgangssignal des ODER-Glieds 196 gemäß Fig.3M sechs aufeinanderfolgende Impulse. Die Ausgangsklemme des Zählers 200 ist mit einer Verzögerungsschaltung 206 verbunden, welche den Äusgangshnpuls des Zählers 200 um eine vorgegebene Zeitspanne verzögert Das Ausgangssignal der Verzögerungsschaltung 206 wird als Taktsignal Tr₂ gemäß F . g. 3N abgenommen. Nachstehend sind Schaltungsaufbau und Arbeitsweise der Rechenschaltung 122 erläutert Die Rechenschaltung 122 (F i g. 8) besteht aus zwei mit einem Speicher 120 verbundenen Verriegelungsschaltungen 222 und 224, einer mit der ersten Verriegelungsschaltung 222 verbundenen Multiplizierschaltung 226 und einer Dividierschaltung 228, die mit der zweiten Verriegelungsschaltung 224 und der Multiplizierschaltung 226 verbunden ist Die Verriegelungsschaltung 222 hält bzw. speichert die integrierten Gegenstands-lnformationsdaten wlS— w6S und legt diese Daten unter der Steuerung des Taktsignals T_A 1 an die Multiplizierschaltung 226 an. Dabei werden diese Daten synchron mit den jeweiligen Impulsen des Taktsignals Ta ι aufeinanderfolgend der Multiplizierschaltung 226 eingegeben. In der Multiplizierschaltung 226 wird die Operation wiS— w6S K(K = Konstante) durchgeführt Die Verriegelungsschaltung 224 hält bzw. speichert die integrierten Bezugslicht-Daten w\R— w SR und speist diese Daten unter der Steuerung des Taktsignals Ta 2 der Dividierschaltung 228 ein. Dabei werden diese Daten synchron mit den Impulsen des Taktsignals Ta 2 aufeinanderfolgend der Dividierschaitung 228 eingegeben. Die Dividierschaltung 228 nimmt auch das integrierte Signal (wiS—w 6S) ■ K ab und führt eine DivisionIn the following, the circuit for supplying the Zeilsteuer- or clock signals T _ffM , Tr ι and Tm according to Fig.3L, 3H and 3N is explained in detail. A six-cycle counter 188 is connected to a delay circuit 194, which in turn is connected to a delay circuit 198 and a six-cycle counter 200 via an OR gate 196. The delay circuit 194 delays the output of the counter 188 for a predetermined period of time. The output signal is picked up via an OR element 196 as signal Tr ι and applied to a delay circuit 198 and a six-cycle counter 200. The delay circuit 198 is connected to one input terminal of an AND element 202, the other input terminal of which via a converter 204 The output terminal of an AND gate 202 is connected to an OR gate 196. The AND element 202 allows the output pulse of the delay circuit 198 to be switched through to the ODEK element 1% until the counter counts six pulses. For this reason, the output signal 198 to the OR element 196 contains until the counter 200 counts six pulses contains the output signal of the OR gate 196 according to Figure 3M six consecutive pulses. The output terminal of counter 200 is connected to a delay circuit 206 which delays the Äusgangshnpuls of the counter 200 by a predetermined time, the output signal of the delay circuit 206 is a clock signal Tr ₂ according F. G. 3N removed. The circuit structure and operation of the arithmetic circuit 122 are explained below. The arithmetic circuit 122 (FIG. 8) consists of two latch circuits 222 and 224 connected to a memory 120, a multiplier circuit 226 connected to the first latch circuit 222 and a dividing circuit 228 connected to the second Latch circuit 224 and the multiplier circuit 226 is connected. The latch circuit 222 holds or stores the integrated item information data wIS-w6S and applies this data to the multiplier circuit 226 under the control of the clock signal T _{A 1.} In this case, these data are input to the multiplier circuit 226 in succession in synchronization with the respective pulses of the clock signal Ta ι. In the multiplier 226, the operation knowledge W6S K (K = constant) performed The latch circuit 224 holds and stores the integrated reference light data w \ R - w SR, and feeds these data under the control of the clock signal Ta 2 of the dividing circuit 228 a . In this case, these data are successively input to the dividing circuit 228 in synchronization with the pulses of the clock signal Ta 2. The dividing circuit 228 also takes the integrated signal (wiS-w 6S) ■ K and performs a division

durch.by.

Nachstehend sind Aufbau und Arbeitsweise der Entscheidungssehakung Ϊ26 anhand von F i g. 9 erläutert Die Entscheidungsschaltung 126 besteht aus einer mit dem Digitalspeicher 124 verbundenen VerriegelungsschaltungThe structure and mode of operation of the decision hook Ϊ26 based on FIG. 9 explains the Decision circuit 126 consists of a latch circuit coupled to digital memory 124

is 242, einem mit letzterer verbundenen Komparator 246, einer mit di ;sem verbundenen VerrtegelüngsschaUüng 248, einer an letztere angeschlossenen Verriegelungsschaltung 250. einem mit dem Komparator 246 verbundenen und den oberen Grenzwert der Echtheitsdaten speichernden Speicher 252 für den oberen Pegel sowie einem Speicher 254 zur Speicherung des unteren Pegels bzw. Grenzwert der Echtheitsdaten. Die Verriegelungsschaltung 242 hält bzw. speichert die Operationsdaten Yn(Yi-Y 6) vom Speicher 124 und liefert sequentiell dieis 242, a comparator 246 connected to the latter, a locking circuit 248 connected to this, a locking circuit 250 connected to the latter, a memory 252 connected to the comparator 246 and storing the upper limit of the authenticity data for the upper level and a memory 254 Storage of the lower level or limit value of the authenticity data. The latch circuit 242 holds or stores the operation data Yn (Yi-Y 6) from the memory 124 and sequentially supplies the

verarbeiteten Daten Y1 — Y6 unter Steuerung des Taktsignals Tr ι bzw. synchron mit den jeweiligen Impulsen des Takisignais Tr _t. Das Taktsignal Tr ι wird auch an die beiden Speicher 252 und 254 angelegt, so daß die Daten für den oberen und unteren Pegel bzw. Grenzwert bezüglich der Echtheitsdaten des Gegenstands synchron mit der Eingabe der verarbeiteten Daten Yi- Y6 einem Komparator 246 eingegeben werden können. Der Komparator 246 prüftob die einzelnen verarbeiteten Daten Y1 - Y6 innerhalb eines durch den oberen bzw. unterenprocessed data Y 1 - Y6 under control of the clock signal Tr ι or synchronously with the respective pulses of the Takisignais Tr _t . The clock signal Tr ι is also applied to the two memories 252 and 254, so that the data for the upper and lower level or limit value with respect to the authenticity data of the object can be input to a comparator 246 synchronously with the input of the processed data Yi-Y6 . The comparator 246 prüftob each processed data Y1 - Y6 within an upper or by the lower

Pegel bzw. Grenzwert bestimmten Bereichs liegen oder nicht. Wenn diese Daten innerhalb des Bereichs liegen, liefert der Komparator 246 ein Ausgangssigna! in i-orm einer logischen »i«, während ei im mnlcie« Fa!! eis logisches »C«-Signal erzeugt Die geprüften Daten der verarbeiteten Daten Yi-Ye werden durch eine Verriegelungsschaltung 248 unter Steuerung des Taktsignals Tr₁ aufeinanderfolgend verriegelt Die beispielsweise sechs Eingangsklemmen aufweisende Verriegelungsschaltung 248 erzeugt ein logisches »1 «-Signal, wenn die dasLevel or limit value are within a certain range or not. If this data is within the range, the comparator 246 provides an output! in i-orm a logical "i", while ei im mnlcie "Fa !! ice logic "C" signal generated The checked data of the processed data Yi-Ye are sequentially locked by a latch circuit 248 under control of the clock signal Tr ₁

Ergebnis des Vendeichs des Komparator 246 angebenden Ausgangssignale sämtlich einer logischen »1« entsprechen. Das Ausgangssignal der Vcrriegelungsschaltung 248 wird der Verriegelungsschaltung 250 eingegeben, durch weiche dieses Signal unter Steuerung des Taktsignals T«₂ dahingehend untersucht bzw. beurteilt wird ob der zu prüfende Gegenstand 12 echt oder nicht echt ist Die Verriegclungsschaltung 250 besteht aus einem Flip-Flop. Wenn das Signal der Verriegelungsschaltung 248 eine logische »1«, wird der logische ZustandThe result of the output signals indicating the value of the comparator 246 all correspond to a logical "1". The output signal of the locking circuit 248 is input to the locking circuit 250, by means of which this signal _{is examined or judged under the control of the clock signal T «2 to} determine whether the object to be tested 12 is genuine or not. The locking circuit 250 consists of a flip-flop. If the signal of the latch circuit 248 is a logic "1", the logic state becomes

S5 der Schaltung 250 invertiert, so daß auch der logische Pegel des Ausgangssignals der Verriegelungsscha.tung invertiert vsrird. Die Umkehrung des logischen Zustands der Verriegelungsschaltung zeigt an, daß der geprüfteS5 of circuit 250 is inverted, so that the logic level of the output signal of the locking circuit inverted vsrird. The inversion of the logic state of the latch circuit indicates that the tested

Ausführungsforrn bestehen der Digitalspeicher 120, die Recheneinheit 122 und derThe digital memory 120, the arithmetic unit 122 and the

Digitalspeicher 124 aus getrennten Logikschaltungen. Diese Schaltkreise können jedoch auch durch einen Mikroprozessor mit Speiefeerfunktion und arithmetischer Operationsfunktion ersetzt werden. Von den optoelektrischen Wandlerelementen 36,40,34 und 56 kann das Element 40 weggelassen werden. In diesem Fall fällt der Impuls Pg\-\ desTaktsignals Tc ι (F i g. 3E)an der Hinterflanke des Impulses des Signals T_Dι ab. Gewünschtenfalls können mehrere Gegenstands-Information-Meßbereiche verwendet werden, wobei in diesem Fall die Zahl der Informations-Detektorelemente und der Positions-Meßfühlerelements entsprechend vergrößert werden muß. Weiterhin kann eine der beiden Gruppen der Informations-Detektorelemente für das übertragene bzw. durchgelassene Licht und das reflektierte Licht weggelassen werden. Die mit positiver Logik arbeilende Ausführungsform kann außerdem so modifiziert werden, daß sie mit negativer Logik arbeiletDigital memory 124 made up of separate logic circuits. However, these circuits can also be replaced by a microprocessor having a memory function and an arithmetic operation function. The element 40 can be omitted from the opto-electrical converter elements 36, 40, 34 and 56. In this case, the pulse Pg \ - \ of the clock signal Tc ι (F i g. 3E) falls on the trailing edge of the pulse of the signal T _D ι . If desired, several object information measuring areas can be used, in which case the number of information detector elements and position sensor elements must be increased accordingly. Furthermore, one of the two groups of information detector elements for the transmitted or transmitted light and the reflected light can be omitted. The embodiment operating in positive logic can also be modified to operate in negative logic

Hierzu 6 Blatt ZeichnungenIn addition 6 sheets of drawings

Claims

Patent claims:

1. Device for testing a sheet-like object for authenticity, with a transport device for moving the sheet-like object,

with a detector for detecting several positions of the moving sheet-like object, to generate multiple position signals,

with a light source for irradiating an information measuring area lying on the transport path of the object,

with an opto-electrical traveling unit that emits an electrical signal. as an object signal with a Amplitude generated according to the strength of the component of the light generated by the light source that is transmitted through the object and / or reflected by it when the object is in the Information measuring area is located,

with a decision device for deciding whether the object is genuine or false, with an integrating device and
with a computing unit,
characterized,

that the same opto-electrical conversion unit (48, 50, 52, 58, 60, 62) also has an electrical signal as a Reference signal with an amplitude corresponding to the strength of the light emitted by the light source (46) generated when the object (12) is not in the information measurement area, that a clock signal generator (102) generates clock signals based on the position signals, that the integrating device (104,106,108, IiO, 112,114) the from the optoelectric converter unit (48, 50,52,5S, ö0,62} output reference signal during a first, by a clock signal from the clock signal generator (102) and that of the opto-electrical converter unit (48, 50, 52, 58, 60, 62) given object signal during a second, by the clock signal from the clock signal generator (102) integrated time period, and

that the arithmetic unit (116-124) calculates the ratio of the integrated data of the reference signal to the integrated Data of the object signal is calculated, with the data indicating the ratio of the decision means (! 26) are supplied in order to influence the decision by changing the Exclude transport speed.

2. Apparatus according to claim 1, characterized in that the computing unit has: one with the integrators of the integrating device (104,106,108,110,112,114) in the given order connected multiplexer (116). an analog-to-digital converter (118) for converting the integrated data from the multiplexer (116) into a digital signal,

a first memory (120) ™ for storing the output data of the analog / digital converter (118), an arithmetic unit (122) for calculating a ratio of the integrated data of the object signal the integrated data of the lie-.ugssignals by reading out this data, and

a second memory (124) for storing the calculated data, the processed data being stored in the Decision device (126) can be fed.