DE2941362A1 - Optical detectors on integrated circuit chip - includes transistor and charge transfer element with common epitaxial layer - Google Patents

Optical detectors on integrated circuit chip - includes transistor and charge transfer element with common epitaxial layer

Info

Publication number
DE2941362A1
DE2941362A1 DE19792941362 DE2941362A DE2941362A1 DE 2941362 A1 DE2941362 A1 DE 2941362A1 DE 19792941362 DE19792941362 DE 19792941362 DE 2941362 A DE2941362 A DE 2941362A DE 2941362 A1 DE2941362 A1 DE 2941362A1
Authority
DE
Germany
Prior art keywords
charge transfer
substrate
transfer element
epitaxial layer
input electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19792941362
Other languages
German (de)
Inventor
Dr.rer.nat. Otto 7900 Ulm Manck
Dipl.-Phys. Klaus 7901 Illerkirchberg Rödde
Hans-Jürgen Dipl.-Ing. 7900 ULm Wulf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19792941362 priority Critical patent/DE2941362A1/en
Publication of DE2941362A1 publication Critical patent/DE2941362A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14669—Infrared imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14875—Infrared CCD or CID imagers

Abstract

In order to achieve max. packing density of optical detectors on an integrated circuit chip which includes transistors and charge transfer elements, the semiconductor substrate, has an epitaxial layer which forms part of the charge transfer element and also separates drain and source of the transistor immediately next to it. The substrate (1) forms an optical detector. On one side of this substrate is an epitaxial layer (2) with electrodes (7a,b,c) with an electrode (7a) forming the input electrode of the charge transfer element which is part of a shift register. Next to it is a vertical transistor with a drain (D) being separated from the source by the layer (2) which includes the oblique gate (G).

Description

"Integrierter optischer Detektor mit Ladungstransferelement"Integrated optical detector with charge transfer element

Die Erfindung bezieht sich auf einen integrierten optischen Detektor, wie im Oberbegriff des Patentanspruchs 1 angegeben.The invention relates to an integrated optical detector, as indicated in the preamble of claim 1.

Zur Erfassung sichtbarer Bilder versucht man neuereings, eine große Zahl von optischen Sensoren integriert auf einem Halbleiter-Chip zusammen mit einer nachgeschal;eten Ausleseeinheit unterzubringen. Es ist schon gelungen, Matrizen mit mehr als hundert mal hundert Bildpunkte: herzustellen, @ ei die Auslesung und Verarbeitung zu einem Videosignal auf demselben Chip erfolgt ("Festkörper-Kamera").Newer attempts are being made to capture visible images, a large one Number of optical sensors integrated on a semiconductor chip along with one downstream of the readout unit. It has already succeeded in creating matrices with more than one hundred by one hundred pixels: produce, @ ei the readout and Processing to a video signal takes place on the same chip ("solid-state camera").

Solche Elemente sind beispielsweise in dem Buch 'Haloleiterspeicher" von Walter Motsch, Mannheim, Wien, Zürich: Bibliographisches Institut, 1978, S. 99 bis 106 beschrieben. Auch für Aufnahmen von Bildern im nahen Infrarotspektrum eignen sich Halbleitermaterialien, z. B. mit Ud dotiertem Silizium. Im Gegensatz zum sichtbaren Bereich muß aber für die Infrarotblldaufnehe ein Detektor n zusätzlich zu jedem Detektor ein Speicher vorgesehen verden, der die generierte Ldungsmenge speichert. Im Sichtbaren bilden Detektor und Speicher eine inheit (MIS-Struktur). (MIS = Metal-Isolated-Semiconductor).Such elements are for example in the book 'Haloleiterspeicher " by Walter Motsch, Mannheim, Vienna, Zurich: Bibliographisches Institut, 1978, p. 99 to 106. Also for taking pictures in the near infrared spectrum semiconductor materials are suitable, e.g. B. silicon doped with Ud. In contrast to the visible area but must be used for the infrared image Detector n is provided in addition to each detector, a memory that the saves the amount of charge generated. In the visible, the detector and the memory form one unit (MIS structure). (MIS = Metal-Isolated-Semiconductor).

Um bei vorgegebener Chip-Größe möglichst viele Detekto unterbringen zu können, muß jede Bildpunkteinheit und dazugehörige Ausleseeinheit sehr klein sein.In order to accommodate as many detectors as possible with a given chip size to be able to, each pixel unit and associated readout unit must be very small be.

Erste Untersuchungen an solchen integrierten optische IR-Detektoren sind beispielsweise beschrieben worcen un Proc. CCD-Application Conf. (1975) von K. Nummedal et al.First investigations on such integrated optical IR detectors are described, for example, worcen un Proc. CCD Application Conf. (1975) by K. Nummedal et al.

Seiten 19 bis 30.Pages 19 to 30.

Es ist Aufgabe der vorliegenden Erfindung, den Piatzbeär für einen derartigen optischen Detektor auf der Oberfläche eines Chips zu vermindern, damit eine möglichst große grs zahl derartiger Detektoren auf einem Chip in integrierter Technik untergebracht werden kann.It is the object of the present invention to provide the place for a to diminish such an optical detector on the surface of a chip so The largest possible number of such detectors integrated on a chip Technology can be accommodated.

Diese Aufgabe wird gelöst durch die Plerkmale des Pata tanspruches 1. Vorteilhafte Weiterbildungen sind in den Unteransprüchen angegeben.This task is solved by the characteristics of the patent claim 1. Advantageous further developments are given in the subclaims.

Es wird also ein integrierter optischer Detektor vorgeschlagen, bei dem außer einem optischen Sensor ein Transistor und ein Ladungstransferelement in der Weise auf einem Chip angeordnet sind, daß das halbleitende Substrat des Chips dessen zweite Seite bildet und auf der ersten Seite des Chips sich eine Epitaxieschicht befindet, die sowohl Teil des Ladungstransferelementes ist als auch bei einem n unmittelbarer Nachbarschaft der Eingangselektrode des Tadungstransferelementes angeordneten Transistor dessen Senke (Drain) und Quelle (Source) voneinander trennt.An integrated optical detector is therefore proposed at in addition to an optical sensor, a transistor and a charge transfer element in are arranged on a chip in such a way that the semiconducting substrate of the chip the second side of which forms and an epitaxial layer is formed on the first side of the chip is located, which is both part of the charge transfer element and an n arranged in the immediate vicinity of the input electrode of the charge transfer element Transistor whose sink (drain) and source (source) separate from each other.

Durch die Erfindung ist es möglich, die dem optischen den sor nachgeschalteten Mittel zur Signalvorverarbe tung zusammen mit dem optischen Sensor selbst sehr kompakt auf Oo Siliziun-Chip mittels der Silizium-Planartechnik zu integrieren. Dabei läßt sich zugleich ein großer optisch Wirkungsgrad erreichen.The invention makes it possible to use the sensor downstream of the optical sensor Means for Signalvorarbe device together with the optical sensor itself very compact to integrate on Oo silicon chip using silicon planar technology. Here lets at the same time achieve a high degree of optical efficiency.

Anhand der Zeichnung wird die Erfindung näher erlautert.The invention is explained in more detail with the aid of the drawing.

FIG. 1 zeigt einen Querschnitt durch einen Chip it den Merkmalen eines bevorzugten Ausführungsbeispieles der Erfindung. FIG. 1 shows a cross section through a chip with the features of a preferred embodiment of the invention.

In FIG. 2 ist das elektrische Ersatzschaltbild zu FIG. 1 dargestellt und FIG. 3 Zeigt den Oberflächenpotentialverlauf des in FIG 1 enthaltenen Ladungstransferelemente Integrations- bzw. Sperrmode.In FIG. 2 is the electrical equivalent circuit diagram for FIG. 1 shown and FIG. 3 shows the surface potential profile of the charge transfer element contained in FIG Integration or blocking mode.

In FIG. 1 i;t in einem Schnitt durch einen Chip ein Halbleitersubstrat 1 aus Silizium dargestellt, das als optischer Sensor, nämlich als Fotowiderstand wirksam ist ind an seiner ersten Seite (Oberseite) durch Donatoren-Dotlerung n-leitend ist. Durch diese Dotierung entsteht eine Epitaxieschicht 2, deren rechter Teil zusammen mit einer Eingangselektrode 7a und weiteren Elektroden 7b und 7c in bekannter Weise ein Ladungstransferelement bildet. Dabei ist zwischen den Elektroden 7a, 7b, 7c einerseits und der Epitaxieschicht 2 andererseits in bekannter Weise eine Isolierschicht (z. B. SiO2) angeordnet, die nicht räher dargestellt ist. Wie in der oben zitierten Literaturstelle beschrieben, wird der Ladungstransfer von links nach rechts durch einen dreiphasigen Takt gesteuert. Bei negativer Spannung an einer Elektrode entsteht in der Epitaxieschicht 2 unter der betreffenden Elektrode eine Verarmungszone fii: Elektronen, eine sogenannte Potentialmulde. In sie können Minoritätsträger (löcher) eingebracht und dort festgehalten werden, wenn die Spannung an den Nachbarelektroden schwächer negativ ist. Befindet sich beispielsweise anfangs unter der Eingangselektrode 7a eine positive Ladung und nehmen die Potentiale U1, 1, #2 an den Elektroden 7a, o, c ab, wie in FIG. 3a als Verlauf des Potentials # über der Ortsveränderlichen x gezeigt, so kann die Ladung i von ihrem ursprünglichen Standort unter der Eingangselektrodc 7a in die Potentialmulde unter der'Elektrode 7c wandern.In FIG. 1 i; t a semiconductor substrate in a section through a chip 1 made of silicon, which acts as an optical sensor, namely as a photo resistor effective ind on its first side (upper side) through donor doping is n-conductive is. This doping creates an epitaxial layer 2, the right part of which together with an input electrode 7a and further electrodes 7b and 7c in a known manner forms a charge transfer element. It is between the electrodes 7a, 7b, 7c on the one hand and the epitaxial layer 2 on the other hand an insulating layer in a known manner (z. B. SiO2) arranged, which is not shown in more detail. As in the one quoted above As described in the literature reference, the charge transfer is carried out from left to right controlled a three-phase clock. With negative Tension on one An electrode is created in the epitaxial layer 2 under the relevant electrode Depletion zone fii: electrons, a so-called potential well. In it can minority carriers (holes) are introduced and held there when the voltage is applied to the neighboring electrodes is weaker negative. For example, it is initially under the input electrode 7a have a positive charge and take the potentials U1, 1, # 2 at the electrodes 7a, o, c ab, as shown in FIG. 3a as the course of the potential # over the variable x, the charge i can move from its original location under the input electrode c 7a migrate into the potential well under the electrode 7c.

Dieser Vorgang wird als Integrationsmode bezeichnet. Bei dem in FIG. 3b dargestellten Verlauf des Oberflächenpetentiales 0 in Abhängigkeit vom Ort x ergibt sich der sogenannte Sperrmode, bei dem die in Form von Minoritätsträgern unter der Eingangselektrode 7a gespeicherte Ladung Q dort verbleibt.This process is called integration mode. In the case of the one shown in FIG. 3b the course of the surface potential 0 as a function of location x The result is the so-called blocking mode, in which the in the form of minority carriers Charge Q stored under the input electrode 7a remains there.

An der Unterseite des in FIG. 1 dargestellten Chip ist einfallendes Infrarotlicht IR dargestellt, das eine elestrische Reaktion des als Fotowiderstand wirkenden Kalbleitersubstrats 1 hervorruft, das an seiner Unterseite mit einer p-leitenden Kontaktdiffusionszone 8 versehen ist.At the bottom of the in FIG. 1 is an incident chip Infrared light IR is shown, which is an electrical reaction of the photoresist acting Kalbleitersubstrats 1 causes, which on its underside with a p-conductive Contact diffusion zone 8 is provided.

Es besteht nun das Ziel, die infolge des Infrarotlichteinfalls bewirkten elektrischen Veränderungen am Fotoiiderstand umzusetzen in eine Ladungsänderung unterhalb der Lingangselektrode 7a des Ladungstransferelementes. Hierzu ist im linken Bereich der n-leitenden Epitaxieschicht 2 ein Vertikaltransistor angeordnet, der als Senke (Drain eine obere Dotierungszone (p-leitend) an der Oberfläche der Epitaxieschicht 2 mit einer Drain-Elektrode 4 aufweist. Unter dieser Dotierungszone 3 liegt ein Teil der Epitaxieschicht 2, unter welcher wiederum im Grenzbereich zwischem dem un- dotierten Substrat 1 und der Epitaxieschicht 2 eine untere Dotierungszone 5 (p-leitend) liegt, welche die Quelle (Source) des Vertikaltransistors bildet, der an einer Beitenwana einer jeweils bis an die Dotierungszonen 1, - -chenden Vertiefung 6 eine (insbesondere isolierte) (;.-.telektrode (gate) 9 aufweist.There is now the target caused as a result of the infra-red light incidence to convert electrical changes to the photo resistor into a change in charge below the input electrode 7a of the charge transfer element. This is in the left A vertical transistor is arranged in the region of the n-conducting epitaxial layer 2, which as a sink (drain an upper doping zone (p-conductive) on the surface of the epitaxial layer 2 with a drain electrode 4. A is located under this doping zone 3 Part of the epitaxial layer 2, under which again in the border area between the U.N- doped substrate 1 and the epitaxial layer 2 a lower doping zone 5 (p-conductive), which forms the source of the vertical transistor, the one on a side wall of a recess that extends up to the doping zones 1, - -chenden 6 has a (in particular insulated) (; .-. Telelectrode (gate) 9.

Damit nun die Ladungen von der Transistorquelle (Source) (5) auch unter die Eingangselektrode 7a des Ladungstransferelementes gelangen können, ist zwischen diesen und dem Vertikaltransistor eine von der ersten Seite (Obeseite) des hier n-dotierten Substrates 1 ausgehende Kontaktdiffusion 10 vorgesehen, die p-leitend ist und sich seits bis unter einen Teil der Eingangselektrode 7a e.-streckt, andererseits aber auch bis zu der vergrabenen Dotierungszone 5 (buried layer) reicht.So now the charges from the transistor source (5) too can get under the input electrode 7a of the charge transfer element is between these and the vertical transistor one from the first side (top side) of the n-doped substrate 1 outgoing contact diffusion 10 provided here, the is p-conductive and on the one hand extends to under part of the input electrode 7a e.-stretches, on the other hand, however, it also extends as far as the buried doping zone 5 (buried layer).

Auf diese Weise ergibt sich entsprechend dem Ersatzschaltbild nach FIG. 2 eine Schaltungsanordnung mit einem Ladungstransferelement und einem optischen Sensor in cer iicise, daß über dem Sensor (Substrat 1 als Fotowiderstand) sich der vertikale Transistor befindet (T1 in FIG. S-), Ler als Spannungsteiler mit dem Fotowiderstand 1 zusammenarbeitet. In den FIG. 1 und 2 sind die einander entsprechender Teile durch untereinander gleiche Bezifferung gekennzeichnet und die Elektroden mit Zuleitungen (beispielsweise D und G für Drain und Gate) versehen. Die Spannung über dem Fotowiderstand 1 gelangt über die vergrabene Dotierungszone 5 an eine Injektionsdiode des nachfolgenden Ladungstransferelementes, die gebildet ist aus der Kontaktdiffunionszone 10 und der Epitaxieschicht 2.This results in accordance with the equivalent circuit diagram FIG. 2 shows a circuit arrangement with a charge transfer element and an optical one Sensor in cer iicise that the sensor (substrate 1 as photo resistor) is vertical transistor is located (T1 in FIG. S-), Ler as a voltage divider with the photoresistor 1 cooperates. In FIGS. 1 and 2 are the corresponding parts through the same numbering as one another and the electrodes with leads (e.g. D and G for drain and gate). The voltage across the photo resistor 1 reaches an injection diode of the following via the buried doping zone 5 Charge transfer element, which is formed from the contact diffusion zone 10 and the epitaxial layer 2.

Die FIG. 1 erweckt zunächst den Eindruck, als würde die Vertiefung 6 nicht benötigt, so daß sich dann die Gate- Elektrode 9 auf der ebenen Oberfläche der Epitaxieschicht 2 zwischen der Dotierungszone 3 und der Kontaktdiffunionzone 10 befinden könnte. Eine solche Anordnung wäre aoer insofern nachteilig, als sich damit der optische Wirkungsgrad (Füllfaktor) wesentlich verschlechtern würde.The FIG. 1 initially gives the impression that the deepening 6 is not required, so that the gate Electrode 9 on the flat surface of the epitaxial layer 2 between the doping zone 3 and the contact diffusion zone 10 could be located. Such an arrangement would also be disadvantageous in that so that the optical efficiency (fill factor) would deteriorate significantly.

Dieser Nachteil ist bei der gezeigten Anordnung mit einen Vertikaltransistor vermieden, bei dem die Gate-Elektrode in einen von Null abweichenden Winkel gegenüber den Oberflächenteilen des Chips angeordnet ist, auf denen sich die Elektroden 7 des Ladungstransferelementes befinden Als Elektrodenspannungen für den Vertikaitransistor T1 haben sich bezogen auf eine auf Bezugspotential gelegte re .taktdiffusionszone 8 für die Drainelektrode D etwa -,5 V und für die Gateelektrode G etwa -1C V als günstige Werte erwiesen.This disadvantage is with the arrangement shown with a vertical transistor avoided in which the gate electrode in a non-zero angle opposite the surface parts of the chip on which the electrodes 7 As electrode voltages for the vertical transistor T1 refer to a right clock diffusion zone that is connected to reference potential 8 for the drain electrode D about - .5 V and for the gate electrode G about -1C V as proven favorable values.

LeerseiteBlank page

Claims (4)

Patentansprüche 1. Integrierter optischer Detektor mit optischem Sensor und ladungstränsferelement, denen ein gemeinsames Substrat zugeordnet ist, gekennzeichnet durch folgende Merkmale: a) das Substrat (1) ist halbleitend und als optischer Sensor ausgebildet; b) auf der ersten Seite des Substrates befindet sich eine Epitaxieschicht (2) mit Elektroden (7a, 7b, 7c), unter anderem mit der Eingangselektrode (7a) des Ladungstransferelementes; c) neben der Eingangselektrode (7a) befindet sich ein sogenannter Vertikaltransistor (T1) auf der ersten Seite des Substrates, wobei diejenigen Dotierungszonen (5, 3), welche Quellen (Source) und Senke (Drain) des Vertikaltransistors bilden, in unterschiedlicher Tiefe im Substrat liegen, so daß sich zwischen ihnen ein Teil der Epitaxieschicht (2) befindet, und wobei sich an diesem Teil die Gateelektrode (9) befindet und zwar in einem von Null abweichenden Winkel gegenüber der ersten Beite des Substrates; d) an die vergrabene (buried layer) (5), d. h. tiefer liegende der beiden Dotierungszonen (3, 5) schließt sich eine Anschlußdotierungszone (10) an, die bis an die Eingangselektrode (7a) reicht.Claims 1. Integrated optical detector with optical sensor and charge transfer element to which a common substrate is assigned by the following features: a) the substrate (1) is semiconducting and as an optical sensor educated; b) there is an epitaxial layer on the first side of the substrate (2) with electrodes (7a, 7b, 7c), including the input electrode (7a) of the Charge transfer element; c) next to the input electrode (7a) there is a so-called vertical transistor (T1) on the first side of the substrate, with those Doping zones (5, 3), which sources (source) and drain (drain) of the vertical transistor form, lie at different depths in the substrate, so that between them a part of Epitaxial layer (2) is located, and on this Part of the gate electrode (9) is located at an angle other than zero opposite the first side of the substrate; d) to the buried layer (5), d. H. lower lying of the two doping zones (3, 5) closes a connection doping zone (10), which extends to the input electrode (7a). 2. Detektor nach Anspruch 1, dadurch gekennzeichnet, aa sich auf der anderen Seite des Substrates eine Kontaktdiffusionszone (8) für den optischen Sensor befindet.2. Detector according to claim 1, characterized in that aa is on the the other side of the substrate is a contact diffusion zone (8) for the optical sensor is located. 3. Detektor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Ladungstransferelement eine ladungsgekoppelte Schieberegisterzelle, insbesondere ein sogenannter CCD ist.3. Detector according to claim 1 or 2, characterized in that the Charge transfer element is a charge-coupled shift register cell, in particular a so called CCD. 4. Detektor nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Dotierungszonen (3, 5, 8) Diffusionszonen sind.4. Detector according to one of the preceding claims, characterized in that that the doping zones (3, 5, 8) are diffusion zones.
DE19792941362 1979-10-12 1979-10-12 Optical detectors on integrated circuit chip - includes transistor and charge transfer element with common epitaxial layer Withdrawn DE2941362A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19792941362 DE2941362A1 (en) 1979-10-12 1979-10-12 Optical detectors on integrated circuit chip - includes transistor and charge transfer element with common epitaxial layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19792941362 DE2941362A1 (en) 1979-10-12 1979-10-12 Optical detectors on integrated circuit chip - includes transistor and charge transfer element with common epitaxial layer

Publications (1)

Publication Number Publication Date
DE2941362A1 true DE2941362A1 (en) 1981-04-23

Family

ID=6083329

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792941362 Withdrawn DE2941362A1 (en) 1979-10-12 1979-10-12 Optical detectors on integrated circuit chip - includes transistor and charge transfer element with common epitaxial layer

Country Status (1)

Country Link
DE (1) DE2941362A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2432018A3 (en) * 2004-02-04 2012-05-23 Sony Corporation Method for operating a solid-state image pickup device
US8445944B2 (en) 2004-02-04 2013-05-21 Sony Corporation Solid-state image pickup device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Proc. IEEE, Vol. 63, No. 1, Jan. 1975, pp. 67-74 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2432018A3 (en) * 2004-02-04 2012-05-23 Sony Corporation Method for operating a solid-state image pickup device
US8445944B2 (en) 2004-02-04 2013-05-21 Sony Corporation Solid-state image pickup device
EP2437299B1 (en) * 2004-02-04 2013-09-18 Sony Corporation Method for manufacturing a solid-state image pickup device
EP2437300B1 (en) * 2004-02-04 2014-04-02 Sony Corporation Solid-state image pickup device
US8785983B2 (en) 2004-02-04 2014-07-22 Sony Corporation Solid-state image pickup device
US9117720B2 (en) 2004-02-04 2015-08-25 Sony Corporation Solid-state image pickup device
US9508773B2 (en) 2004-02-04 2016-11-29 Sony Corporation Solid-state image pickup device
US9799690B2 (en) 2004-02-04 2017-10-24 Sony Corporation Solid-state image pickup device
US10026763B2 (en) 2004-02-04 2018-07-17 Sony Corporation Solid-state image pickup device
US10249659B2 (en) 2004-02-04 2019-04-02 Sony Corporation Solid-state image pickup device
US10825849B2 (en) 2004-02-04 2020-11-03 Sony Corporation Solid-state image pickup device
US11476286B2 (en) 2004-02-04 2022-10-18 Sony Group Corporation Solid-state image pickup device

Similar Documents

Publication Publication Date Title
DE2936703C2 (en)
DE2741226C3 (en) Solid-state color image pickup device
DE2759086C2 (en)
DE2735651C2 (en)
DE2745046B2 (en) Solid-state image pickup device
DE3003992A1 (en) SOLID BODY IMAGING DEVICE
DE2331093A1 (en) METHOD AND DEVICE FOR SENSING RADIATION AND DELIVERING AN ELECTRICAL OUTPUT
DE3345176C2 (en) Solid-state image sensor
DE3345239C2 (en)
DE2553203A1 (en) SOLID-STATE IMAGE SCANNER WITH NON-DESTRUCTIVE, OPTIONAL ACCESS
DE10356850A1 (en) Vertical color photo detector with increased sensitivity and compatible video interface
DE3302725A1 (en) CHARGE TRANSFER IMAGING DEVICE
EP0007384A1 (en) One-dimensional CCD-sensor with overflow device
DE3738025A1 (en) CARGO SHIFT COMPONENT
EP0008673B1 (en) Colour picture scanning device and method
DE4412671A1 (en) Output driver field-effect transistor of a charge-coupled image-sensor component
DE2939403C2 (en)
DE4320313A1 (en) Built=in test photodetector structure in CCD image sensor - is inserted into row of imaging detectors and provided with separate exposure control gate to corresp. exposure drain regions.
DE2634312A1 (en) CHARGE TRANSFER DEVICE ON A SEMICONDUCTOR BASE
DE2219024A1 (en) Arrangement of a number of pairs of photoelectric components
DE2941362A1 (en) Optical detectors on integrated circuit chip - includes transistor and charge transfer element with common epitaxial layer
DE2334116A1 (en) OVERFLOW CHANNEL FOR CHARGE-TRANSFERRING ILLUSTRATION UNITS
DE3345147C2 (en) Solid-state image pickup converter
DE2630388C3 (en) Charge coupled semiconductor device, method of its operation and use
DE2936704A1 (en) MONOLITHICALLY INTEGRATED CIRCUIT WITH A TWO-DIMENSIONAL IMAGE SENSOR

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee