DE2928618C2

DE2928618C2 - Circuit arrangement for the assignment of the input / output subchannels, each connected to a peripheral device, to the input / output channels of a data processing system

Info

Publication number: DE2928618C2
Application number: DE19792928618
Authority: DE
Inventors: David James Shoreview Minn. Baber; Duane George Anoka Minn. Kurth; Jerome John Minneapolis Minn. Witalka
Original assignee: Sperry Corp New York NY; Sperry Corp
Current assignee: Unisys Corp
Priority date: 1978-07-20
Filing date: 1979-07-16
Publication date: 1986-01-30
Also published as: JPS5926416Y2; JPS5519289U; DE2928618A1

Description

Die Erfindung betrifft eine Schaltungsanordnung für die Zuweisung der mit je einem peripheren Gerät verbundenen Ein-/Ausgabe-Teilkanäle zu den Ein-/Ausgabe-Kanälen einer datenverarbeitenden Anlage bei der unabhängigen, asynchronen Informationsübertragung zwischen zumindest einem Speicher und dem jeweiligen peripheren Gerät, enthaltend einen Registerstapel, in den eine Folge von Wörtern einspeisbar ist, deren Felder zu der Informationsübertragung zu bzw. von dem jeweiligen peripheren Gerät in Beziehung stehen.The invention relates to a circuit arrangement for the assignment of each connected to a peripheral device Input / output subchannels for the input / output channels of a data processing system in the independent, asynchronous information transfer between at least one memory and the respective peripheral device, containing a register stack into which a sequence of words can be fed, their fields are related to the information transfer to or from the respective peripheral device.

Zur Informationsübertragung von und nach den peripheren Geräten weisen die herkömmlichen Rechenanlagen mittleren und großen Umfanges eine oder mehrere Ein-/Ausgabe-Einheiten mit einer festen AnzahlFor information transfer to and from the peripheral The conventional computing systems of medium and large size have one or more devices Input / output units with a fixed number

3 43 4

Ein/Ausgabeöffnungen oder -kanälen auf. Darüber hin- Geräten geführt ist Da die Informationsübertragung ä aus können mehrere periphere Geräte durch einen ein- zwischen den einzelnen peripheren Geräten und der ύ zelnen Ein-/Ausgabekanal mit der Rechenanlage ver- zentralen Rechenanlage asynchron und unabhängig er- |f bunden werden. Somit kann man sagen, d »ß jedes peri- folgen soll, läßt sich jedem peripheren Gerät ein Ein-/ H phere Gerät über einen Ein-/Ausgabe-Teilkanal Nach- 5 Ausgabe-Teilkanal zuordnen, der die gesonderte Verrichten übermittelt Von der Bezeichnung eines gegebe- bindung zwischen der Ein-/Ausgabeeinheit und dem penen Ein-/Ausgabe-Teilkanals werden in logischer Weise ripheren Gerät darstellt Innerhalb der Ein-/Ausgabe·■ die Schaltungsmittel innerhalb des geteilten Ein-/Aus- einheit ist ein adressierbarer Speicher mit willkürlichem gabekanals vorgeschrieben, die sich der Nachrichten- Zugriff vorgesehen, der so viel Plätze, also Register entübertraguijg mit einem der peripheren Geräte widmen. io hält, wie periphere Geräte über ihren Ein-/Ausgabe-In der USA-Patentschrift Nr. 32 51 040 von R. L Teilkanal mit der Ein-/Ausgabeeinheit und weiter mit Burkholder u. a. ist ein Oberblick über dan Ablauf der der zentralen Rechenanlage zusammenarbeiten. In das asynchronen Datenübertragungen unter Anwendung einzelne Register wird vom Bedienenden ein Steuereines Puffers bei der Ein-/Ausgabe gegeben, wobei wort eingespeist das einen dem jeweiligen peripheren mehrere Bitzusammenstellungen und Wörter asynchron 15 Gerät zugehörigen Datenblock umfaßt, der die für diezu den gerade ausgeführten Programmen der Rechen- ses Gerät notwendigen Adressier-, Zähl- und Steuerinanlage ohne eine Störung des letzteren ein- bzw. ausge- formationen enthält Außerdem weist er Felder auf, die geben werden. den Zustand des zum peripheren Gerät laufenden Ein-/ Obgleich es zahlreiche Verfahren zur Nachrichten- Ausgabe-Teilkanals, sowie den Zustand des peripheren Übermittlung von mehreren peripheren Geräten auf ei- 20 Gerätes selbst angeben, ob z. B. sein .Betrieb unterbronem einzelnen Ein-/Ausgabekanal gibt wird hier das chen wird oder nicht.Input / output openings or channels. Since the information transfer is carried out, several peripheral devices can be connected asynchronously and independently through a computer centralized between the individual peripheral devices and the individual input / output channel with the computer system. Thus one can say that each should follow, each peripheral device can be assigned an input / output subchannel via an input / output subchannel to 5 output subchannel, which transmits the separate performance from the designation a given connection between the input / output unit and the pen input / output subchannel are logically represented peripheral device Arbitrary transmission channel prescribed, which is intended for the message access, which dedicates so many places, i.e. registers enttransmission with one of the peripheral devices. io holds how peripheral devices work on their input / output. In the USA patent specification No. 32 51 040 by R. L Teilkanal with the input / output unit and further with Burkholder et al. is an overview of the process of working together in the central computer system . In the asynchronous data transfer using individual registers, the operator puts a control of a buffer at the input / output, the word fed in the one data block belonging to the respective peripheral device comprising several bit combinations and words asynchronous 15, which contains the data block for the programs currently being executed The computing device contains the necessary addressing, counting and control systems without disturbing the latter. It also has fields that are given. the status of the input to the peripheral device, although there are numerous methods for message output sub-channel, as well as the status of the peripheral transmission of several peripheral devices on a device itself, whether z. B. be. Operation interrupted individual input / output channel will be here or not.

mit einer von außen vorgeschriebenen Indizierung an- Ferner ist es bekannt, auf dem Weg zwischen den gewendet, über das die USA-Patentschrift Nr. 32 43 781 peripheren Geräten und der Ehv/Ausgabeeinheit von C. W. Ehrmann u. a. eine Obersicht gibt Es ermög- Schaltelemente einzufügen, die eine zeitliche Ver- bzw. licht bei einer Anwendung mehrerer peripherer Geräte 25 Entschachtelung der auf zwei oder mehreren benachdurch einen einzelnen Ein-/Ausgabekanal asynchrone, barten Ein-/Ausgabe-Teilkanälen zu übertragenen Ingepufferte Übertragungen unter Beibehaltung mehre- formationen herbeiführen.with an externally prescribed indexing. Furthermore, it is known on the way between the applied to the U.S. Patent No. 32 43 781 peripheral devices and the Ehv / output unit by C. W. Ehrmann et al. There is an overview. light when using several peripheral devices 25 deinterleaving of the two or more adjacent ones a single input / output channel asynchronous, bart input / output subchannels to be transferred buffered Carry out transmissions while maintaining multiple information.

rer Puffersteuerwörter vorzunehmen. Jedes dieser peri- Bei der Anwendung der Puffersteuerwörter bei den pheren Geräte an dem einzelnen Ein-/Ausgabekanal eingangs erwähnten bekannten Systemen wird eine feverfügt über ein derartiges Puffersteuerwort um den 30 ste, vorgegebene Anzahl Ein-/Ausgabe-Teilkanäle auf Übertragungszustand und die Steuerung bei diesem ei- einfache Weise jedem Ein-/Ausgabekanal zugewiesen, nen Gerät aufrechtzuerhalten. Zu seiner Identifizierung Eine maximale Anpaßbarkeit wird jedoch nicht erreicht, überträgt das betreffende periphere Gerät einen Index, da sowohl die gesamte Bandbreite der Übertragung als damit die Rechenanlage das entsprechende Puffersteu- auch die Zahl der Ein-/Ausgabe-Teilkanäle begrenzt erwort zur richtigen Steuerung der Datenübertragung 35 sind. Das Ergebnis besteht bei vielen Anordnungen darwählen kann. Diese Puffersteuerwörter sind im Haupt- in, daß einige Ein-/Ausgabe-Kanäle eine beschränkte speicher der Rechenanlage abgespeichert Für jeden Bandbreite aufweisen, ohne alle verfügbaren Ein-/Aus-Ein-/Ausgabekanal ist somit ein Raum zur Speicherung gabe-Teilkanäle auszunutzen, während andere Ein-/ von so vielen Puffersteuerwörtern vorgesehen, wie ge- Ausgabekanäle hinsichtlich der Zahl der verfügbaren rade benötigt werden. 40 Ein-/Ausgabe-Teilkanäle begrenzt sind, während sie in-Die Unterbringung der Puffersteuerwörter im nerhalb der gesamten Bandbreite des EinVAusgabeka-Hauptspeicher hat den Nachteil, daß ein ziemlich lang- nals verbleiben. Wegen dieser Situation kann die Zahl samer Zyklus zum Zugriff auf ein solches Wort erfor- der brauchbaren Ein-/Ausgabe-Teilkanäle kleiner als derlich ist Daher wurde dieses Verfahren in der Weise die der tatsächlich in der Anordnung vorhandene Anbereits verbessert daß die Puffersteuerwörter in einem 45 zahl sein.rer buffer control words. Each of these peri- When using the buffer control words in the One of the known systems mentioned at the beginning is available for external devices on the individual input / output channel Such a buffer control word increases by the 30th predetermined number of input / output subchannels Transfer status and the control assigned to each input / output channel in a simple way, to maintain a device. To identify it A maximum adaptability is not achieved, however, the peripheral device in question transmits an index, since both the entire bandwidth of the transmission as so that the computer system limits the corresponding buffer control and the number of input / output sub-channels Answer to the correct control of the data transmission 35 are. The result is many arrangements can. These buffer control words are primarily in that some I / O channels are a restricted one memory of the computer system stored for each bandwidth, without all available input / output input / output channel a space is therefore to be used for storing input sub-channels, while other input / provided by as many buffer control words as there are output channels in terms of the number of available ones rade are needed. 40 input / output sub-channels are limited while they are in-Die The buffer control words are accommodated within the entire bandwidth of the input main memory has the disadvantage that quite a long time remains. Because of this situation, the number The same cycle for accessing such a word requires usable input / output subchannels smaller than That is, therefore, this procedure has been prepared in the manner of the preparation actually present in the arrangement improved that the buffer control words be in a 45 number.

ziemlich kleinen Halbleiterspeicher mit schnellem, will- Aus der USA-Patentschrift Nr. 32 OO 380 ist eine dakürlichem Zugriff, nämlich in den allgemeinen Registern tenverarbeitende Anlage mit zwei Prozessoren, 8 Speieiner Ein-/Ausgabeeinheit abgelegt werden. Jeder ein- chermoduln und 32 peripheren Geräten bekannt, in der zelne adressierte Platz innerhalb dieser allgemeinen Re- 8 Wörter mit 6 Bits, die je ein alphanumerisches Zeichen gister dient der Speicherung des Puffersteuerwortes für 50 wiedergeben, der Reihe nach zwischen dem jeweiligen das eine periphere Gerät, das den entsprechenden, es peripheren Gerät und einem Ein-/Ausgabekanal überidentifizierenden Index überträgt Unter den Begriff ei- tragen werden, der nicht nur der Übertragung der Wörnes Ein-/Ausgabe-Teilkanals soll deshalb der einzelne ter, sondern auch ihrer Zwischenspeicherung und adressierbare Platz in den allgemeinen Registern zu- Steuerung dient Da zwischen den 32 peripheren Geräsammen mit der übrigen Schaltung fallen, die für die 55 ten und den 8 Speichermoduln nur vier Ein-/Ausgabe-Nachrichtenübermittlung mit einem einzigen periphe- kanäle benutzt werden sollen, ist ein elektronischer ren Gerät vorgesehen ist Im Hinblick auf die Kosten Schalter nach Art eines Koordinatenwählers vorgeseder Schaltmittel sucht man die Gesamtzahl der Ein-/ hen, der eine Verbindung eines jeden Ein-/Ausgabeka-Ausgabe-Teilkanäle zu begrenzen. Somit wird die Zahl na!s mit jedem peripherer. Gerät unter der Mitwirkung der peripheren Geräte, die mit einem von außen vorge- 60 der Steuereinheit des betreffenden Ein-/Ausgabekanals schriebenen Index arbeiten, so weit beschränkt, daß eine herzustellen ermöglicht Um die Informationen zwiausreichende Anpassungsfähigkeit bei den wirtschaftli- sehen den Ein-/Ausgabekanälen und den Speichermochen Möglichkeiten gegeben ist. duln oder zwischen den Prozessoren und den Speicher-Aus der Zeitschrift: »IBM Technical Disclosure Bulle- moQuln zu übertragen, sind Schaltmoduln angeordnet, tin«, Band 19, Nr. 8, (Januar 1977), Seiten 3005 bis 3011, 65 die von einem Suchkreis und Prioritätsnetzwerken entist eine Ein-/Ausgabeeinheit einer zentralen Rechenan- sprechend ihrer Ermittlung eingestellt werden können, lage bekannt, von der ein einziger Ein-/Ausgabekanal in welcher Ein-/Ausgabekanal gerade nicht besetzt ist und Form eines Kabels ausgeht, das zu mehreren peripheren somit für eine Informationsübertragung bereitsteht, undfairly small semiconductor memory with fast, will- From US patent specification No. 3200380 is a public one Access, namely ten processing plant in the general registers with two processors, 8 storage units Input / output unit. Every single module and 32 peripheral devices are known in the individually addressed space within this general Re- 8 words with 6 bits, each an alphanumeric character gister is used to store the buffer control word for 50 reproductions, one after the other between the respective the one peripheral device that identifies the corresponding peripheral device and an input / output channel Index transmits Under the term, not only the transmission of the Wörnes Input / output sub-channel should therefore be the individual ter, but also their intermediate storage and addressable space in the general registers for control is used between the 32 peripheral devices with the rest of the circuit, the only four input / output messaging for the 55th and 8 memory modules to be used with a single peripheral channel is an electronic one ren device is provided with regard to the costs switch in the manner of a coordinate selector vorgeseder Switching means, one looks for the total number of inputs / outputs that connect each input / output channel / output sub-channel to limit. Thus the number na! S becomes more peripheral with each. Device with the participation of the peripheral devices connected to an externally connected control unit of the relevant input / output channel written index work, limited to the extent that one enables sufficient information to be established Adaptability of the economic input / output channels and the storage weeks Opportunities is given. duln or between the processors and the memory off of the magazine: »IBM Technical Disclosure Bul- moQuln to transmit, switching modules are arranged, tin ", Volume 19, No. 8, (January 1977), pages 3005 to 3011, 65 which entist from a search circle and priority networks an input / output unit of a central computer can be set according to its determination, location known from which a single input / output channel in which input / output channel is currently not occupied and In the form of a cable that is ready to transmit information to several peripheral devices, and

welchem freien Ein-/Ausgabekanal gerade der größte Vorrang zugeteilt ist.which free input / output channel is currently assigned the greatest priority.

Die datenverarbeitende Anlage wird von einem Hauptsteuerprogramm beeinflußt, das, wenn nötig, von einem der Speichermoduln zu einem der Prozessoren übertragen wird. Wenn das erste Wort des in den Prozessor eingespeisten Hauptsteuerprogramms vorschreibt, daß eine Information aus dem einen Speichermodul ausgelesen und zu diesem Prozessor übermittelt werden soll, fordert der letztere einen Zugriff auf den Speichermodul an. Da gleichzeitig auch ein oder mehrere Euv/Ausgabekanäle einen Zugriff auf denselben Speichermodul begehren können, wird von einem im Speichermodul enthaltenen Prioritätsnetzwerk ermittelt, welchem Prozessor bzw. welchem Ein-/Ausgabekanal gerade der größte Vorrang zuteil werden soll. Falls dieser Vorgang dem anfordernden Prozessor zugeteilt wird, sendet der Prozessor an den Speichermodul ein Adreßsignal, von dem der Speicherplatz vorgeschrieben wird, wo die zum Prozessor zu übertragende Information im Speichermodul untergebracht ist. Mit der Adressierung des betreffenden Speicherplatzes gibt der Speichermodul die Information aus, die über einen Schaltmodul in den Prozessor gelangt.The data processing system is influenced by a main control program, which, if necessary, from one of the memory modules is transferred to one of the processors. When the first word of the in the processor Main control program fed in prescribes that information from the one memory module is to be read out and transmitted to this processor, the latter requests access to the Memory module. Since at the same time one or more Euv / output channels also have access to the same Memory module is determined by a priority network contained in the memory module, which processor or which input / output channel should be given the highest priority. If this process is assigned to the requesting processor, the processor sends to the memory module Address signal from which the memory location is specified, where the information to be transmitted to the processor is housed in the memory module. With the addressing of the relevant memory location, the memory module gives the information that gets into the processor via a switching module.

Wenn das Wort des im Prozessor befindlichen Hauptsteuerprogramms vorschreibt, daß eine Informationsübertragung zwischen dem Speichermodul und einem der peripheren Geräte stattfinden soll, fordert der Prozessor, wie zuvor erläutert, wieder einen Zugriff auf den Speichermodul an; falls dieser akzeptiert wird, gibt der Prozessor ein Adreßsignal zum Speichermodul aus, von dem dieses Mal ein Beschreibungswort mit 48 Bits ausgelesen wird, wobei der Prozessor an einen Schaltmodul ein Signal abgibt, das anzeigt, daß das Beschreibungswort zu einem zur freien Verfügung stehenden Ein-/ Ausgabekanal übertragen werden soll, der von dem bereits erwähnten Suchkreis angegeben wird. Daraufhin läßt der Schaltmodul das Beschreibungswort in ein Zeichenregister des Ein-/Ausgabekanals ein, von dem es in ein Beschreibungswort-Register weitergeleitet wird.When the word of the main control program in the processor dictates that an information transfer should take place between the memory module and one of the peripheral devices, the processor requests as previously explained, access to the memory module again; if this is accepted, he gives Processor sends an address signal to the memory module, from which this time a description word with 48 bits is read out the processor sends a signal to a switching module, which indicates that the description word corresponds to a freely available input / output Output channel is to be transmitted, which is indicated by the search circle already mentioned. Thereupon lets the switching module the description word in a character register of the input / output channel, from which it is in a description word register is passed on.

Das Beschreibungswort weist 7 ungleich lange Felder auf, nämlich ein erstes Feld mit 10 Bits, das die Arbeitsweise des peripheren Gerätes angibt, ein zweites Feld mit 5 Bits zur Bezeichnung eines der 32 peripheren Geräte, ein drittes Feld mit 12 Bits, das die Anzahl der zu übertragenden Wörter aufnimmt, ein viertes Feld mit 3 Bits zur Bezeichnung eines der acht Speichermoduln, ein fünftes Feld mit nur einem Bit zur Angabe des Schreib- oder Lesevorganges, ein sechstes Feld mit 12 Bits, die die erste Adresse im Speichermodul angeben, und das siebte Feld mit 5 Bits für beliebig wählbare Zwecke. Sobald das Beschreibungswort in das ihm zugeteilte Beschreibungswort-Register eingelassen ist, wird das erste, die Arbeitsweise des peripheren Gerätes angebende Feld aus 10 Bits zu der Steuereinheit des Em-/Ausgabekanals weitergeleitet, die entsprechende Signale über den elektronischen Schalter an dasjenige periphere Gerät überträgt, das im zweiten Feld des Beschreibungswortes bezeichnet ist, dessen Bits den elektronischen Schalter passend einstellen. Das dritte Feld des Beschreibungswortes arbeitet als Wortzähler. Jedesmal wenn ein Wort durch den Ein-/Ausgabekanal zum bzw. vom peripheren Gerät übertragen wird, wird, ausgehend von der Gesamtzahl der zu übertragenden Wörter, diese Zahl um Eins vermindert, bis dieses Feld geleert ist, womit das Ende dieser Übertragung erreicht ist Das zweite Feld steht wie das fünfte mit den Prioritätsnetzwerken der Speichermoduln in Verbindung, während das sechste Feld die Übertragungsrichtung der Wörter zwischen dem peripheren Gerät und dem jeweiligen Speichermodul festlegt.The description word has 7 fields of unequal length, namely a first field with 10 bits, which shows the mode of operation of the peripheral device, a second field with 5 bits to designate one of the 32 peripheral devices, a third field with 12 bits, which contains the number of words to be transmitted, a fourth field with 3 Bits to designate one of the eight memory modules, a fifth field with only one bit to specify the Write or read process, a sixth field with 12 Bits that indicate the first address in the memory module, and the seventh field with 5 bits for freely selectable Purposes. As soon as the description word is entered in the description word register allocated to it, the first 10-bit field indicating the operation of the peripheral device is sent to the control unit of the The corresponding signals are forwarded to the em / output channel via the electronic switch peripheral device transmits that in the second field of the description word is designated, the bits of which set the electronic switch appropriately. The third field of the description word works as a word counter. Every time a word goes through the input / output channel is transmitted to or from the peripheral device, starting from the total number of words to be transmitted, this number is reduced by one until this field is emptied, which means that the end of this transmission is reached. The second field is like the fifth with the priority networks of the memory modules in connection, while the sixth field shows the direction of transmission of the Defines words between the peripheral device and the respective memory module.

Im Falle, daß das Beschreibungswort vorschreibt, daß aus einem der peripheren Geräte Wörter ausgelesen werden sollen, wird der elektronische Schalter angewiesen, eine Verbindung zwischen demjenigen peripheren Gerät, das im zweiten Feld des Beschreibungswortes bezeichnet ist, und dem Ein-/Ausgabekanal, der das Be-Schreibungswort speichert, herzustellen, worauf die je ein Wort darstellenden Zeichen der Reihe nach aus dem peripheren Gerät ausgelesen und zum Zeichenregister des Ein-/Ausgabekanals übertragen werden. Nachdem die Zeichen hier bis zum vollständigen Wort angesam-In the event that the description word prescribes that words are read out from one of the peripheral devices are to be, the electronic switch is instructed to establish a connection between those peripheral Device that is designated in the second field of the description word and the input / output channel that contains the description word stores, to produce, whereupon the characters each representing a word are sequentially taken from the peripheral device and transferred to the character register of the input / output channel. After this the characters here together up to the complete word-

!5 melt sind, fordert der Ein-/Ausgabekanal einen Zugriff auf denjenigen Speichermodul an, der durch das vierte Feld des Beschreibungswortes vorgeschrieben ist. Falls diesem die Priorität zugeteilt wird, 'läuft das Wort aus dem Zeichenregister des Ein-/Ausgabekanals zum Speichermodul, in dem es abgelegt wird. Danach wird ein weiteres Wort aus dem peripheren Gerät ausgelesen, worauf sich die geschilderten Vorgänge wiederholen, bis die Anzahl der Wörter, die im dritten Feld des Beschreibungswortes festgehalten wird, über das Zeichenregister zum Speichermodul übermittelt und dort eingespeist wird. Schließlich beendet der Ein-/Ausgabekanal den Arbeitsgang des peripheren Gerätes und steht für andere Informationsübertragungen wieder zur Verfügung. ! 5 are melted, the input / output channel requests access to the memory module that is through the fourth Field of the descriptive word is required. If this is given priority, the word expires the character register of the input / output channel to the memory module in which it is stored. After that, a read out another word from the peripheral device, whereupon the described processes repeat, until the number of words recorded in the third field of the description word via the character register is transmitted to the storage module and fed in there. Finally the input / output channel ends the operation of the peripheral device and is available again for other information transfers.

Mit dieser bekannten Rechenanlage soll eine möglichst günstige Anpassung der Arbeitsgeschwindigkeiten und somit der betrieblichen Nutzung zwischen den peripheren Geräten, den Speichermoduln und den Prozessoren erreicht werden. Dementsprechend sind auch 32 periphere Geräte, die normalerweise am langsamsten arbeiten, 8 Speichermoduln des Hauptspeichers, die schneller als die peripheren Geräte sind, und nur noch 2 sehr schnell arbeitende Prozessoren innerhalb der Gesamtanlage vorgesehen. Da jeder Ein-/Ausgabekanal mehrere Register und ein Steuergerät enthält, sucht man wegen diesen schaltungstechnischen Aufwandes die Zahl der Ein-/Ausgabekanäle möglichst gering zu halten und im vorliegenden System auf Vier zu beschränken. Diese Beschränkung hat aber zur Folge, daß die Datenübertragungen zwischen den Speichermoduln und den peripheren Geräten unter Mitwirkung von Prioritätsnetzwerken erfolgen müssen, die bei einer vollen Auslastung der Ein-/Ausgabekanäle die weiteren Datenübertragungen zwischen den nicht ausgewählten Speichermoduln und peripheren Geräten unterdrücken oder zumindest aufschieben, bis ein Ein-/Ausgabekanal wieder frei wird. Wie bereits erwähnt, hat die Unterbringung der Beschreibungswörter in einem Modul des Hauptspeichers bei einem Zugriff durch den Prozessor,With this known computing system, the most favorable possible adjustment of the working speeds is intended and thus the operational use between the peripheral devices, the memory modules and the processors can be achieved. Correspondingly, there are 32 peripheral devices, which are usually the slowest work, 8 memory modules of the main memory, which are faster than the peripheral devices, and only 2 very fast working processors are provided within the overall system. Since every input / output channel contains several registers and a control unit, one is looking for this circuitry complexity to keep the number of input / output channels as low as possible and to four in the present system restrict. However, this restriction has the consequence that the data transfers between the memory modules and the peripheral devices must take place with the participation of priority networks that are in a full utilization of the input / output channels the further data transfers between the unselected Suppress memory modules and peripheral devices, or at least postpone them until there is an input / output channel becomes free again. As mentioned earlier, the accommodation has the description words in a module of the main memory when accessed by the processor,

in dem das Hauptsteuerprogramm abläuft, einen relativ langen Ausgabezyklus zur Folge, während dessen Dauer vom Prozessor ein Signal zur Betätigung einer Schaltsperre ausgegeben wird, damit diese die Übertragung des jeweiligen Beschreibungswortes aus dem Mo-in which the main control program runs, results in a relatively long output cycle during its duration the processor issues a signal to actuate a shift lock to enable the transmission of the respective descriptive word from the mo-

dul des Hauptspeichers zu einem verfügbaren Ein-/Ausgabekanal ermöglicht und die Einspeisung des Beschreibungswortes in das zugehörige Register des Ein-/Ausgabekanals stattfinden kann.
Der Erfindung liegt die Aufgabe zugrunde, unter Benutzung eines gesonderten, schnellen Steuerspeichers in diesem Steuerspeicher aufgenommene Beschreibungswörter zur Zuweisung jeweils eines mit einem peripheren Gerät verbundenen Ein-/Ausgabeteilkanals zu ei-module of the main memory to an available input / output channel and the input of the description word can take place in the associated register of the input / output channel.
The invention is based on the object of using a separate, high-speed control memory in this control memory recorded descriptive words for assigning an input / output sub-channel connected to a peripheral device to an individual

nem Ein-/Ausgabekanal heranzuziehen.to use an input / output channel.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß zwischen den Speichern und mehreren jeweils mit einer gegebenen Anzahl Ein-/Ausgabe-Kanälen verbundenen Kanalmoduln ein Kanalsteuermodul angeordnet ist, der ein Steuergerät und den Registerstapel in Form eines Kanalbeschreibungsstapels enthält, der eine der Gesamtzahl peripherer Geräte entsprechende Anzahl über das Steuergerät oder von einem Hilfsprozessor adressierbarer Register aufweist, von denen in zumindest einem Feld eine Angabe über den für die Informationsübertragung einzuschaltenden Ein-/Ausgabekanal aufnehmbar ist.This object is achieved in that between the memory and several each with A channel control module is arranged for a given number of input / output channels connected to channel modules is, which contains a control unit and the register stack in the form of a channel description stack, the one the number corresponding to the total number of peripheral devices via the control unit or from an auxiliary processor Has addressable register, of which in at least one field an indication of the information transmission the input / output channel to be switched on can be recorded.

Weitere Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.Further refinements of the invention are specified in the subclaims.

Bei einer bevorzugten Ausführungsform kann der Kanalbeschreibungsstapel von einem Hilfsprozessor beladen werden, der ein Prozessor für allgemeine Zwekke mit einem gespeicherten Programm ist, von dem die Anordnung in Gang gesetzt, überwacht und neu geordnet wird und die Steuerungsfunktionen übernommen werden, für die normalerweise die Schalttafel des Bedienenden vorgesehen ist. Bei dieser Beladung erfolgt zugleich die Zuweisung jedes Ein-/Ausgabe-Teilkanals zum betreffenden Ein-/Ausgabekanal; somit ist diese Beladung als Teil der Ingangsetzung der Anordnung für jede erneute Zuweisung der Ein-/Ausgabekanäle anzusehen. In a preferred embodiment, the channel description stack can be processed by an auxiliary processor which is a general purpose processor with a stored program from which the Arrangement is set in motion, monitored and rearranged and the control functions are taken over for which the operator's control panel is normally intended. This loading takes place at the same time the assignment of each input / output sub-channel to the relevant input / output channel; thus this is Loading is to be regarded as part of the initiation of the arrangement for each new assignment of the input / output channels.

Zur Bestimmung, welcher Ein-/Ausgabekanal mit der Ingangsetzung einer gepufferten Übertragung durch einen gegebenen Ein-/Ausgabe-Teilkanal in Tätigkeit gesetzt werden soll, wird auf den Kanalbeschreibungsstapel zugegriffen. Die Bedienung der einzelnen Datenanforderungen aus einem peripheren Gerät erfolgt über die Schaltungsmittel des Ein-/Ausgabekanals, dem der entsprechende Ein-/Ausgabe-Teilkanal zugewiesen ist. Daher braucht zur Bedienung der einzelnen Datenanforderungen nicht auf den Kanalbeschreibungsstapel zugegriffen zu werden, sondern ein Zugriff muß nur zur Ingangsetzung einer gepufferten Ein-/Ausgabe erfolgen. To determine which input / output channel is to be used when a buffered transmission is started by a If the given input / output sub-channel is to be activated, it is placed on the channel description stack accessed. The individual data requests from a peripheral device are operated via the switching means of the input / output channel to which the corresponding input / output sub-channel is assigned. Therefore, there is no need to use the channel description stack to service the individual data requests to be accessed, but an access only has to take place to initiate a buffered input / output.

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher erläutert Es zeigtEmbodiments of the invention are shown in the drawing and will be described in more detail below explained it shows

F i g. 1 den allgemeinen Aufbau einer Rechenanlage mit einer Ein-/Ausgabeeinheit 12 und mehreren peripheren Geräten,F i g. 1 shows the general structure of a computer system with an input / output unit 12 and several peripheral devices Devices,

F i g. 2 die allgemeine Organisation der Ein-/Ausgabeeinheit 12,F i g. 2 the general organization of the input / output unit 12,

F i g. 3 ein ausführliches Schaltbild eines Kanalsteuermoduls 30 aus der Ein-/Ausgabeeinheit 12,F i g. 3 shows a detailed circuit diagram of a channel control module 30 from the input / output unit 12,

F i g. 4a ausführlich die Arbeit eines Zerlegers 46 aus dem Kanalsteuermodul 30,F i g. 4a shows in detail the work of a decomposer 46 from the channel control module 30,

F i g. 4b die Arbeit eines Integrators 41 aus dem Kanalsteuermodul 30,F i g. 4b shows the work of an integrator 41 from the channel control module 30,

F i g. 4c ausführlich die Arbeit eines Stapeladressenwählers 42 aus dem Kanalsteuermodul 30,F i g. Figure 4c details the operation of a batch address selector 42 from the channel control module 30;

F i g. 5 die ausführliche Wirkungsweise eines Kanalbeschreibungsstapels 43 aus dem Kanalsteuermodul 30 und dieF i g. 5 shows the detailed operation of a channel description stack 43 from the channel control module 30 and the

F i g. 6a bis 6c den zeitlichen Ablauf von Schaltvorgängen in dem Kanalsteuermodul 30 während der Ingangsetzung des Systems, der EhWAusgabepufferung bzw. während eines Wechsels im MODE-Feld des Kanalbeschreibungsstapels 43.F i g. 6a to 6c show the chronological sequence of switching processes in the channel control module 30 during the start-up of the system, the EhWA output buffering or during a change in the MODE field of the channel description stack 43.

In der Rechenanlage der Fig. 1 führt ein zentraler Prozessor 11 zahlreiche Rechenvorgänge aus und greift dabei auf Kabeln 20a und 20b Speichereinheiten 18 und 19 ab. Zwischen der Rechenanlage und äußeren Geräten ist die Ein-/Ausgabeeinheit 12 eingeschaltet, die mit dem zentralen Prozessor 11 über ein Kabel 22 Steuer- und Zustandsinformationen austauscht und über Kabel 21a und 21 b Verbindungen mit den Speichereinheiten 18 und 19 herstellt.In the computer system of FIG. 1, a central processor 11 carries out numerous arithmetic operations and accesses storage units 18 and 19 on cables 20a and 20b. Between the computer system and external devices, the input / output unit 12 is turned on, which communicates with the central processor 11 via a cable 22. Control and status information and cable 21a and 21b compounds to the memory units 18 and 19 is prepared.

Ein Hilfsprozessor 17 liegt als digitale Rechenanlage für allgemeine Zwecke mit einem gespeicherten Programm vor und ist derart programmiert, daß sie dieAn auxiliary processor 17 is provided as a digital computer system for general purposes with a stored program before and is programmed in such a way that it uses the

Steuer- und Überwachungsfunktionen ausführt, die der Systemsteuerung und dem Bedienenden zufallen. Diese ist durch ein Kabel 27 mit der Ein-/Ausgabeeinheit 12 verbunden. Weitere Kabel (nicht gezeigt) verlaufen zwischen dem Hilfsprozessor 17 und anderen Teilen der Rechenanlage. Mit der Ingangsetzung des Systems führt der Hilfsprozessor 17 ein innerhalb seines innneren Speichers aufbewahrtes Programm aus, um die Information über die Zuweisung des entsprechenden Ein-/ Ausgabe-Teilkanals durch das Kabel 27 zu übermitteln.Carries out control and monitoring functions that are the responsibility of the system controller and the operator. These is connected to the input / output unit 12 by a cable 27. Other cables (not shown) run between the auxiliary processor 17 and other parts of the computing system. With the launch of the system leads the auxiliary processor 17 from a stored within its internal memory program to the information to be transmitted through the cable 27 via the assignment of the corresponding input / output sub-channel.

Das Format und der zeitliche Ablauf dieser Information seien später erläutert.The format and timing of this information will be explained later.

Die Ein-/Ausgabeeinheit 12 steht über ein oder mehrere Kabel mit Geräten außerhalb der Rechenanlage in Verbindung. Ein solches Kabel gemeinsam mit seiner zugehörigen Schaltung innerhalb der Ein-/Ausgabeeinheit 12, von der die Übertragungen bei der Ein-/Ausgabe aufrechterhalten werden, wird als Ein-/Ausgabekanal bezeichnet. Aus Gründen der Übersichtlichkeit wird hier nur ein Ein-/Ausgabekanal betrachtet, obgleich die meisten Rechenanlagen eine größere Anzahl gewöhnlich in der Potenz von 2 aufweisen. Dem Ein-/Ausgabekanal entspricht in der F i g. 1 ein Kabel 23, das ein oder zwei Bitzusammenstellungen (Wörter) in der einen oder den beiden Richtungen zu übertragen vermag.The input / output unit 12 is connected to devices outside of the computer system via one or more cables Link. Such a cable together with its associated circuit within the input / output unit 12, of which the transmissions are maintained during input / output, is used as the input / output channel designated. For the sake of clarity, only one input / output channel is considered here, although the Most computers have a larger number, usually a power of 2. The input / output channel corresponds in FIG. 1 a cable 23 that carries one or two sets of bits (words) in one or able to transmit in both directions.

Äußere Geräte 14 bis 16 übermitteln an die Ein-/Ausgabeeinheit 12 durch den Ein-/Ausgabekanal und ein peripheres Teilsystem 13 die Nachrichten, die beim Übergang vom Kabel 23 zum Kabel 24, 25 bzw. 26 verschachtelt bzw. entschachtelt werden. Vom Ein-/ Ausgabekanal wird eine von außen vorgeschriebene Indizierung angewendet, die unabhängige, asynchrone und gepufferte Übertragungen zwischen der Ein-/Ausgabeeinheit 12 und den äußeren Geräten 14 bis 16 durch den einzelnen das Kabel 23 aufweisenden Ein-/Ausgabekanal ermöglicht. Diese Indizierung ist in der USA-Patentschrift Nr. 32 43 781 von C W. Ehrmann u.a. erläutert, wobei jedoch ein Speicher mit willkürlichem Zugriff zur Speicherung von einzelnen Puffersteuerwörtern entsprechend den unabhängigen, asynchronen, gepufferten Übertragungen zwischen der Ein-/Ausgabeeinheit 12 und den äußeren Geräten 14 bis 16 angewendet wird. Wie bereits erklärt, bezieht sich der Begriff des Ein-/Ausgabe-Teilkanals auf den bzw. die adressierbaren Plätze innerhalb dieses Speichers, derExternal devices 14 to 16 transmit to the input / output unit 12 through the input / output channel and a peripheral subsystem 13, the messages that are sent during the transition from cable 23 to cable 24, 25 or 26 be nested or de-nested. An externally prescribed indexing is provided for the input / output channel applied, the independent, asynchronous and buffered transfers between the input / output unit 12 and the external devices 14 to 16 through the individual input / output channel having the cable 23 enables. This indexing is explained in U.S. Patent No. 32 43 781 by C W. Ehrmann et al. however, a random access memory for storing individual buffer control words corresponding to the independent, asynchronous, buffered transfers between the input / output unit 12 and the external devices 14 to 16 is applied. As already explained, the term is related of the input / output sub-channel to the addressable location (s) within this memory, the

das bzw. die Puffersteuerwörter für die Übertragung zwischen der Ein-/Ausgabeeinheit 12 und einem gegebenen äußeren Gerät 14,15 oder 16 enthält, sowie auf die anderen Schaltungsmittel innerhalb der Ein-/Ausgabeeinheit 12, die sich dieser Funktion widmen. Somit läßt sich sagen, daß das äußere Gerät 14 über den einen Ein-/Ausgabe-Teilkanal, das äußere Gerät 15 über einen weiteren Ein-/Ausgabe-Teilkanal und das äußere Gerät 16 über einen dritten Ein-/Ausgabe-Teilkanal Nachrichten mit der Ein-/Ausgabeeinheit 12 austauscht, und daß sich diese drei Teilkanäle den einzigen das Kabel 23 aufweisenden Ein-/Ausgabekanal zeitlich teilen.the buffer control word (s) for transmission between the input / output unit 12 and a given one external device 14,15 or 16 contains, as well as to the other circuit means within the input / output unit 12 dedicated to this role. Thus it can be said that the external device 14 on the one Input / output sub-channel, the outer device 15 via a further input / output sub-channel and the outer Device 16 exchanges messages with input / output unit 12 via a third input / output sub-channel, and that these three subchannels share the single input / output channel having the cable 23 in time.

Die gesamte Steuerung und Zeitgabe für die Ein-/ Ausgabeeinheit 12 bewirkt der Kanalsteuermodul 30The entire control and timing for the input / output unit 12 is effected by the channel control module 30

der F i g. 2, die die Ein-/Ausgabeeinheit 12 ausführlich wiedergibt. Auch er ist ein Element der Ein-/Ausgabeeinheit 12 und über das Kabel 27 mit dem Hilfsprozessor 17, über das Kabel 21 mit den Speichereinheiten 18 und 19 und über das Kabel 22 mit dem zentralen Prozessor 11 verbunden. Die Ein-/Ausgabeeinheit 12 kann maximal acht Kanalmoduln aufweisen, obgleich der Klarheit wegen nur vier Kanalmoduln 31 bis 34 dargestellt sind. Jeder Kanalmodul enthält die Schaltmittel, mit denen normalerweise vier, maximal aber acht Ein-/Ausgabekanäle bedient werden, obgleich nur einer gezeigt ist, der als Kabel 23 vom Kanalmodul 31 ausgeht.the F i g. 2, which reproduces the input / output unit 12 in detail. It is also an element of the input / output unit 12 and via the cable 27 to the auxiliary processor 17, via the cable 21 to the storage units 18 and 19 and connected to the central processor 11 via the cable 22. The input / output unit 12 can have a maximum comprise eight channel modules, although only four channel modules 31-34 are shown for the sake of clarity are. Each channel module contains the switching means with which normally four, but a maximum of eight input / output channels can be operated, although only one is shown, which extends as a cable 23 from the channel module 31.

Jeder Kanalmodul ist durch zwei Kabel am Kanalsteuermodul 30 angeschlossen. Das eine Kabel 38 ist eine Schiene, die eine Datenübertragung zwischen den Kanalmoduln 31 bis 34 und dem Kanalsteuermodul 30 ermöglicht. Ihre Kapazität erlaubt eine Parallelübertragung von 38 Bits; (es empfangen also alle Kanalmoduln 31 bis 34 dieselbe Information). Obgleich der Umfang des Kabels 38 von 38 Bits abweichen kann, ist er für die Übertragung eines Wortes aus 36 Bits mit zwei Paritätsbits gewählt. Each channel module is connected to the channel control module 30 by two cables. One cable 38 is a rail that enables data transmission between the channel modules 31 to 34 and the channel control module 30 enables. Their capacity allows a parallel transmission of 38 bits; (So all channel modules receive it 31 to 34 same information). Although the cable 38 may vary in size from 38 bits, it is for those Transmission of a word of 36 bits with two parity bits selected.

Das andere Kabel 35, 36, 37 bzw. 39 zwischen dem jeweiligen Kanalmodul 31 bis 34 und dem Kanalsteuermodul 30 dient als Steuerungs-/Zustandskabel, das Steuerungs- und Zustandsinformationen übermittelt und beispielsweise die Übertragungen auf dem Kabel 38 lenkt.The other cable 35, 36, 37 or 39 between the respective channel module 31 to 34 and the channel control module 30 serves as a control / status cable that transmits control and status information and directs transmissions on cable 38, for example.

Gemäß dem ausführlichen Blockschaltbild der F i g. 3 enthält der Kanalsteuermodul 30 ein Steuergerät 40 mit der logischen Schaltung zur gesamten Steuerung und Zeitgabe für die Ein-/Ausgabeeinheit 12. Es kann eine Mikroprogrammstruktur aufweisen oder mit einer speziellen Logik für diesen Zweck versehen sein, die hier vorgezogen sei. Zum Austausch von Steuerungs- und Zustandsinformationen ist das Steuergerät 40 durch das Kabel 22 mit der zentralen Recheneinheit 11 verbunden, sowie durch das Kabel 21 an den Speichereinheiten 18 und 19 angeschlossen. Im bevorzugten Ausführungsbeispiel möge auch das Kabel 21 die Fähigkeit haben, 38 Bits parallel zu übertragen. Das Kabel 38, also die Datenschiene zwischen dem Kanalsteuermodul 30 und den Kanalmoduln ist über das Steuergerät 40 geführtAccording to the detailed block diagram of FIG. 3, the channel control module 30 contains a control device 40 the logic circuit for the entire control and timing for the input / output unit 12. It can be a Have microprogram structure or be provided with special logic for this purpose, which is here is preferred. To exchange control and status information, the control device 40 is through the Cable 22 is connected to the central processing unit 11, as well as through the cable 21 to the storage units 18 and 19 connected. In the preferred embodiment, the cable 21 may also have the ability to 38 Bits to be transmitted in parallel. The cable 38, so the data rail between the channel control module 30 and the Channel modules are routed via control device 40

Die Kabel 35,36,37 und 39 sind von den betreffenden Kanalmoduln 31 bis 34 (F i g. 2) zu Anschlüssen 47 bis 50 an Leitungen 63 bis 60 geführt von denen die Steuerungs- und Zustandsinformationen zwischen dem Steuergerät 40 und den Kanalmoduln 31 bis 34 übertragen werden. Von den Anschlüsssen 47 bis 50 gehen auch Steuerungsleitungen 64 bis 67 und Zustandsleitungen 68 bis 71 aus, die mit den Kanalmoduln in Verbindung gebracht werden.The cables 35,36,37 and 39 are from the relevant Channel modules 31 to 34 (Fig. 2) for connections 47 to 50 on lines 63 to 60 from which the control and status information between the control unit 40 and the channel modules 31 to 34 are transmitted. Connections 47 to 50 also work Control lines 64 to 67 and status lines 68 to 71, which are connected to the channel modules will.

Das Steuergerät 40 kann also unabhängige, asynchrone, gepufferte Übertragungen auf vier Ein-/Ausgabekanälen jedes der acht Kanalmoduln und folglich maximal auf 32 Ein-/Ausgabe-Kanälen beeinflussen, obgleich aus Gründen der Übersichtlichkeit nur ein EüWAusgabekanal veranschaulicht ist Ferner hat das Steuergerät 40 die Möglichkeit, die von außen vorgeschriebene Indizierung an einem oder mehreren von den 32 Ein-/Ausgabekanälen anzuwenden. Bei der bevorzugten Ausführungsform haben allgemeine Ein-/Ausgabe-Register die Fähigkeit, maximal 1023 Teilkanäle zu bedienen; sie sind also so ausgelegt, daß sie bei der Übertragung auf den 1023 Teilkanälen für 1023 äußere Geräte Puffersteuerwörter festhalten können.The control device 40 can therefore independent, asynchronous, buffered transmissions on four input / output channels affect each of the eight channel modules and consequently a maximum of 32 input / output channels, although off For reasons of clarity, only one output channel The control unit 40 also has the option of indexing prescribed from the outside to be used on one or more of the 32 input / output channels. In the preferred embodiment general input / output registers have the ability to serve a maximum of 1023 subchannels; they are thus designed in such a way that they contain buffer control words for 1023 external devices during transmission on the 1023 subchannels can hold on.

Die Zuteilung des betreffenden Teilkanals zum entsprechenden der 32 Ein-/Ausgabekanäle ist gemeinsamThe allocation of the relevant sub-channel to the corresponding of the 32 input / output channels is common

mit einer bestimmten Zustandsinformation innerhalb eines Kanalbeschreibungsstapels 43 gespeichert, der in diesem Fall einen adressierbaren Platz für jeden der 1023 Teilkanäle aufweist. In diesem Kanalbeschreibungsstapel 43 wird eine Nummer des Teilkanals als Adresse zum Zugriff auf einen der 1023 Plätze benutzt, um den Ein-/Ausgabekanal zu identifizieren, dem der Teilkanal zugewiesen ist. Für diese Adressierung eines der 1023 Teilkanäle, also des entsprechenden Platzes im Kanalbeschreibungsstapel 43 werden 10 Bits benötigt, die als Adressenbits betrachtet seien und vom Stapeladressenwähler 42 über eine Leitung 55 zum Kanalbeschreibungsstapel 43 überragen werden.is stored with certain status information within a channel description stack 43, which is shown in in this case has an addressable space for each of the 1023 subchannels. In this channel description stack 43 a number of the sub-channel is used as the address to access one of the 1023 locations, to identify the input / output channel to which the sub-channel is assigned. For this addressing a of the 1023 sub-channels, i.e. the corresponding place in the Channel description stack 43 requires 10 bits, which are considered to be address bits and from the stack address selector 42 are projected over a line 55 to the channel description stack 43.

Jeder adressierbare Platz im Kanalbeschreibungsstapel 43 weist 13 Bitpositionen auf, die gemeinsam mit den zehn Adressenbits zu einem Zuweisungswort aus 23 Bits zusammengestellt werden können, dessen Felder in der folgenden Tabelle aufgeführt sind:Each addressable location in the channel description stack 43 has 13 bit positions that are common to the ten address bits can be put together to form an allocation word of 23 bits, the fields of which are in the are listed in the following table:

Bitpositionen FunktionenBit positions functions

0-9 10—120-9 10-12

13-15 16-1713-15 16-17

18-1918-19

Adressenbits identifizieren einen der 1023 TeilkanäleAddress bits identify one of the 1023 subchannels

Betriebszustandsbits geben den laufenden Zustand des Teilkanals an; Kuücn bedeuten LeerlaufOperating status bits indicate the current status of the sub-channel; Kuücn mean idling

Kanalmodulnummer gibt einen der acht Kanalmoduln anChannel module number indicates one of the eight channel modules

Diese Bits geben die Betriebsweise des Moduls an, nämlich die Bits 00 die von innen vorgeschriebene Indizierung, die Bits 01 eine von außen vorgeschriebene Indizierung, die Bits 10 die Blockverschachtelung und die Bits 11 einen nichtzugewiesenen Teilkanal
Diese Bits geben einen der vier Ein-/ Ausgabe-Kanäle innerhalb eines Kanalmoduls anThese bits indicate the mode of operation of the module, namely bits 00 the internally prescribed indexing, bits 01 an externally prescribed indexing, bits 10 the interleaving of blocks and bits 11 an unassigned sub-channel
These bits indicate one of the four input / output channels within a channel module

Dieses Bit gibt im Falle der Null die Übertragung eines Wortes und im Falle der Eins die Übertragung von zwei Wörtern anThis bit indicates the transmission of a word in the case of zero and in the case of the one indicates the transmission of two words

Paritätsbit zeigt eine ungerade Parität der Bits 13 bis 22 anParity bit indicates odd parity of bits 13-22

Paritätsbit zeigt eine ungerade Parität der Bits 10—12 anParity bit indicates odd parity of bits 10-12

In dieser Tabelle geben die Adressenbits 0 bis 9 einen der 1023 Teilkanäle an, während die Bits 10, 11 und 12 einen Betriebszustand vorschreiben, z. B. den Leerlauf, wenn die Reihenanlage in Gang gesetzt wird. Die Biis 13 bis 15 bezeichnen die Nummer eines der acht Kanalmoduin und die Bits 18 und 19 einen der vier EuWAusgabekanäle innerhalb eines Kanalmoduls. Kombiniert geben sie also einen der 32 möglichen Ein-/Ausgabekanäle an. Die Bits 16 und 17 definieren die Betriebsweise des Moduls, der also für die von innen bzw. von außen vorgeschriebene Indizierung oder für die ÜbertragungIn this table, address bits 0 to 9 indicate one of the 1023 subchannels, while bits 10, 11 and 12 prescribe an operating condition, e.g. B. the idle when the series system is started. The Biis 13 to 15 designate the number of one of the eight channel modules and bits 18 and 19 one of the four EuW output channels within a channel module. Combined, they give one of the 32 possible input / output channels at. Bits 16 and 17 define the mode of operation of the module, i.e. for the inside and outside, respectively mandatory indexing or for transmission

von Blöcken mit Verschachtelung ausgelegt ist wobei die Indizierung in der USA-Patentschrift Nr. 32 43 781 von Ehrmann u. a. ausführlich erläutert ist Bei der von innen vorgeschriebenen Indizierung erfolgen die Übertragungen in jedem Ein-/Ausgabekanal für nur einenof blocks is designed with interleaving, the indexing in U.S. Patent No. 32 43 781 from Ehrmann et al. is explained in detail in the case of internally prescribed indexing, the transmissions are made in each input / output channel for only one

Teilkanal. Die Blockübertragung in Verschachtelung beruht auf einem industriellen Standard ohne den Gebrauch von Puffersteuerwörtern. Daher wird die Erfindung auf Ein-/Ausgabekanäle angewendet in denen dieSub-channel. The interleaved block transfer is based on an industry standard without the use of buffer control words. Therefore, the invention is applied to input / output channels in which the

Übertragungen bei der Ein-/Ausgabe mit einem von außen vorgeschriebenen Index vorgenommen werden. Vom Bit 20 wird festgelegt, ob ein oder zwei Wörter benutzt werden, wenn der identifizierte Teilkanal mit einem von außen vorgeschriebenen Index arbeitet. Die Bits 21 und 22 sind Paritätsbits für innere Fehlerkontrolle. Für die Bits 13 bis 22 kann der Sammelbegriff Modulbeschreiber genommen werden.Transfers during input / output are made with an externally prescribed index. Bit 20 defines whether one or two words are used when the identified subchannel is with works according to an externally prescribed index. Bits 21 and 22 are parity bits for internal error control. The collective term module descriptor can be used for bits 13 to 22.

Der Kanalbeschreibungsstapel 43, der in der F i g. 5 ausführlich wiedergegeben ist, empfängt in der Leitung 55 zwecks Adressierung die zehn Adressenbits. Die Betriebszustandsbits 10—12 treten über eine Leitung 58 ein, und der Modulbeschreiber (Bits 13 bis 22) wird als Wort aus zehn Bits durch eine Leitung 59 übertragen. Die aus dem Kanalbeschreibungsstapel 43 ausgelesene Kanalmodulnummer (Bits 13 bis 15) wird in einer Leitung 57 abgegeben. Die Bits 18 und 19 (der Tabelle) laufen über eine Leitung 53. Die Betriebszustandsbits 10 bis 12, die die Betriebsweise des Moduls angebenden Bits 16 und 17, das die Wortlänge bezeichnende Bit 20 und die Paritätsbits 21 und 22 gelangen über je eine Leitung 83, 82 bzw. 81 in eine Aufbauschaltung 80, die diese drei Felder aus dem Kanalbeschreibungsstapel als Wort aus 8 Bits über eine Leitung 73 zum Steuergerät 40 überträgtThe channel description stack 43 shown in FIG. 5 is detailed, receives on the line 55 the ten address bits for the purpose of addressing. The operating status bits 10-12 enter on line 58 and the module descriptor (bits 13-22) is called Word of ten bits transmitted through a line 59. The one read from the channel description stack 43 Channel module number (bits 13 to 15) is provided on line 57. Bits 18 and 19 (of the table) run over a line 53. The operating status bits 10 to 12, which indicate the mode of operation of the module Bits 16 and 17, bit 20 indicating the word length and the parity bits 21 and 22 arrive via a line 83, 82 or 81 in a structure circuit 80, the these three fields from the channel description stack as a word of 8 bits via a line 73 to the control unit 40 transmits

Wie bereits erwähnt, nimmt gemäß der Fig.3 der Kanalbeschreibungsstapel 43 über die Leitung 55 zehn Adressenbits aus dem Stapeladressenwähler 42 auf. Die Betriebszustandsbits 10—12 kommen in der Leitung 58 aus einem Kanalbeschreibungswähler 45, während der Zerleger 46 den Modulbeschreiber, also die Bits 13 bis 22 über die Leitung 59 an den Kanalbeschreibungsstapel 43 heranbringt Die die Ein-/Ausgabe-Kanäle anzeigenden Bits 18 und 19 werden vom Kanalbeschreibungsstapel 43 in der Leitung 53 dem Integrator 41 zugeleitet Die Kanalmodulnummer, also die Bits 13 bis 15 gelangen in der Leitung 57 zu einem Umsetzer 44, während die Betriebszustandsbits 10 bis 12, die die Betriebsweise des Moduls angebenden Bits 16 und 17, das die Wortlänge bezeichnende Bit 20 und die Paritätsbits 21 und 22, wie bereits erwähnt, nach dem Durchlauf durch die Aufbauschaltung 80 und die Leitung 73 in das Steuergerät 40 eintreten.As already mentioned, according to FIG Channel description stack 43 via line 55 has ten address bits from stack address selector 42. the Operating status bits 10-12 come on line 58 from a channel description selector 45, while the decomposer 46 the module descriptor, so the bits 13 to 22 brings the input / output channels indicating the input / output channels up to the channel description stack 43 via the line 59 Bits 18 and 19 are provided by the channel description stack 43 on line 53 to the integrator 41 The channel module number, i.e. bits 13 to 15, are sent on line 57 to a converter 44, while the operating status bits 10 to 12 indicate the operating mode of the module indicating bits 16 and 17, bit 20 indicating the word length and the parity bits 21 and 22, as already mentioned, after passing through the build-up circuit 80 and the line 73 into the Enter control unit 40.

'viii Hilfe der zehn Adressenbks aus dem Stapeiadressenwähler 42 wird auf einen der 1023 Plätze des Kanalbeschreibungsstapels 43 zugegriffen, wobei der Stapeladressenwähler 42 einfach aussucht welche Eingangssignale die Adressenbits liefern sollen. Ihm werden nämlich Eingangssignale vom Steuergerät 40 über eine Leitung 54 oder vom Hilfsprozessor 17 über die Leitungen 27 und 56 unter Mitwirkung des Zerlegers 46 zur Verfügung gestellt In der Leitung 54 sind 12 Drähte enthalten, von denen zehn die 10 Adressenbits übertragen, während die beiden restlichen Steuerdrähte sind, über die der Stapeladressenwähler 42, der ausführlich in der F i g. 4c gezeigt ist, veranlaßt wird, die Eingangssignale aus der einen oder anderen Leitung 54 oder 56 aufzunehmen. Von einem Zerleger 101 werden die 12 Drähte der Leitung 54 entsprechend den Adressenbits und Steuersignalen aufgeteilt und in Leitungen 104 und 103 einem Wählschalter 102 zugeführt, der außerdem zehn Adressenbits aus der Leitung 56 aufnehmen kann. Dieser Wählschalter 102 legt die zehn Adressenbits aus der Leitung 104 oder 56 auf die Leitung 55 oder unterdrückt die Adressenbits, wenn sie sämtlich Einsen sind. In Abhängigkeit von den Steuersignalen in der Leitung 103 wird eine dieser drei Wahlmöglichkeiten festgelegtWith the help of the ten address blocks from the stack address selector 42, one of the 1023 locations of the channel description stack 43 is accessed, the stack address selector 42 simply selecting which input signals the address bits are to deliver. It receives input signals from the control unit 40 via a line 54 or from the auxiliary processor 17 via the lines 27 and 56 with the assistance of the decomposer 46. The line 54 contains 12 wires, ten of which transmit the 10 address bits, while the other two Control wires are via which the stack address selector 42, which is detailed in FIG. 4c is caused to receive the input signals from one line or the other 54 or 56. The 12 wires of the line 54 are split up by a splitter 101 according to the address bits and control signals and fed in lines 104 and 103 to a selector switch 102 , which can also accept ten address bits from the line 56. This selector switch 102 applies the ten address bits from line 104 or 56 to line 55 or suppresses the address bits if they are all ones. Depending on the control signals in the line 103 , one of these three options is determined

Zur Durchführung von drei grundlegenden Funktionen wird auf den Kanalbeschreibungsstapel 43 zugegriffen. Die erste ist die Ingangsetzung des Systems, bei der alle adressierbaren Plätze des Kanalbeschreibungsstapels 43 mit der Information über die Zuweisung des Teilkanals zur Ein-/Ausgabe vom Hilfsprozessor 17 belegt werden. Die zweite Funktion schließt das Auslesen des Modulbeschreibers aus dem Kanalbeschreibungsstapel 43 ein, damit das Steuergerät 40 eine unabhängige, asynchrone Datenübertragung unter Benutzung eines Teilkanals einleiten kann. Zur dritten Funktion gehören das Einschreiben und Auslesen der Betriebszustandsart in den bzw. aus dem Kanalbeschreibungsstapel 43, die den Betriebszustand des Teilkanals angibt Bei dieser bevorzugten Ausführungsform erfolgt also eine Speicherung der Betriebszustandsart im Kanalbeschreibungsstapel. The channel description stack 43 is accessed to perform three basic functions. The first is the start-up of the system, in which all addressable locations of the channel description stack 43 are occupied by the auxiliary processor 17 with the information about the assignment of the sub-channel for input / output. The second function includes reading out the module descriptor from the channel description stack 43 so that the control unit 40 can initiate an independent, asynchronous data transmission using a sub-channel. The third function includes the writing and reading of the operating state type in and from the channel description stack 43, which indicates the operating state of the sub-channel. In this preferred embodiment, the operating state type is stored in the channel description stack.

Der Hilfsprozessor 17 überträgt bei der Ein-/Ausgabe eine Information aus 23 Bits über die Zuweisung eines Teilkanals an den Zerleger 46, der sie aus der Leitung 27 aufnimmt und in ein Wort aus drei Bits und zwei Wörter aus zehn Bits zerlegt. Gemäß der F i g. 4a werden vom Zerleger 46 die Adressenbits 0 bis 9 auf die Leitung 56, der Modulbeschreiber, also die Bits 13 bis 22, auf die Leitung 59 und die den Betriebszustand angebenden Bits 10 bis 12 auf die Leitung 72 gelegt Zur Angabe der Untätigkeit des entsprechenden Teilkanals werden vom Hilfsprozessor 17 nur Ntillen als Betriebszustandsbits 10 bis 12 herangebracht. Wie bereits in Verbindung mit der F i g. 3 erwähnt, gelangen die Adressenbits 0 bis 9 in den Stapeladressenwähler 42, die Bits 10 bis 12 in den Kanalbeschreibungswähler 45 und der Modulbeschreiber, nämlich die Bits 13 bis 22 in den Kanalbeschreibungsstapel 43.The auxiliary processor 17 transmits the input / output information from 23 bits about the allocation of a sub-channel to the decomposer 46, which extracts it from the Line 27 receives and broken down into a word of three bits and two words of ten bits. According to FIG. 4a the address bits 0 to 9 are transferred from the decomposer 46 to the line 56, the module descriptor, i.e. bits 13 to 22, on line 59 and bits 10 to 12 indicating the operating state are placed on line 72 An indication of the inactivity of the corresponding sub-channel is only given by the auxiliary processor 17 as operating status bits 10 to 12 brought up. As already mentioned in connection with FIG. 3 mentioned, get the Address bits 0 through 9 in the stack address selector 42, bits 10 through 12 in the channel description selector 45 and the module descriptor, namely bits 13 to 22 in the Channel Description Stack 43.

In der Fig.6a sind alle bei der Ingangsetzung des Systems durch den Hilfsprozessor 17 wirksamen Signale über der Zeit aufgetragen. Zuerst sind zwei Zuweisungswörter aus 23 Bits in der Leitung 27 dargestellt, die eine ausreichende Information über die Zuweisung von zwei der 1023 möglichen Teilkanäle darstellen. Die übrigen zeitlichen Auftragungen sind ähnlich. Die Betriebszustandsbits 10 bis 12 und der Modulbeschreiber (Bits 13 bis 22) treten auf der Leitung 27 in den durch ausgezogene Linien wiedergegebenen Zeitspannen auf, während die Adressenbits 0 bis 9 auf der Leitung 27 während einer kürzeren, durch gestrichelte Linienstücke gekennzeichneten Zeit erscheinen. Ferner ist die Übertragung der Adressenbits 0 bis 9 in der Leitung 56, der Betriebszustandsbits 10 bis 12 in der Leitung 72 und des Modulbeschreibers (Bits 13 bis 22) in der Leitung .59 über der Zeit angegeben.In Figure 6a, all are at the start of the System applied by the auxiliary processor 17 effective signals over time. First are two assignment words represented by 23 bits in line 27, which provides sufficient information about the allocation of represent two of the 1023 possible sub-channels. The other time plots are similar. The operating status bits 10 through 12 and the module descriptor (bits 13 through 22) appear on line 27 in the solid line Lines displayed periods of time, while address bits 0 to 9 are on line 27 during a shorter time indicated by broken lines. Furthermore, the transfer the address bits 0 to 9 in the line 56, the operating status bits 10 to 12 in the line 72 and des Module descriptor (bits 13 to 22) in line .59 over time.

Wie bereits erwähnt wählt der Stapeladressenwähler 42 in Abhängigkeit von dem Binärzustand der beiden Drähte der Leitung 103 entweder die auf der Leitung 54 aus dem Steuergerät 40 herankommenden Adressenbits oder die auf der Leitung 56 vom Zerleger 46 gelieferten Adressenbits aus, so daß sie bei der Ingangsetzung des Systems vom Wählschalter 102 durch die Leitung 55 zum Kanalbeschreibungsstapel 43 laufen. Diese Wahl ist in der F i g. 6a an der Leitung 54 über der Zeit aufgezeichnet Zur Auswahl des einen adressierbaren Platzes im Kanalbeschreibungsstapel 43, für den der Hilfsprozessor 17 die Information über die Zuweisung des Teilkanals geliefert hatte, wird daher jeder Wert der Adressenbits über die Leitung 55 zum Kanalbeschreibungs-As already mentioned, the stack address selector 42 selects, depending on the binary state of the two wires of the line 103, either the address bits coming on the line 54 from the control unit 40 or the address bits supplied on the line 56 by the decomposer 46, so that they can be used when the System from selector switch 102 through line 55 to channel description stack 43. This choice is shown in FIG. 6a recorded on the line 54 over the time To select the one addressable position in the channel description stack 43 for which the auxiliary processor 17 had supplied the information about the assignment of the subchannel, each value of the address bits is therefore used on the line 55 for the channel description.

stapel 43 übermittelt. Die Zeitdauer für die Übertragung der Adressenbits auf der Leitung 27 ist kürzer als die für die der übrigen Zuweisungsinformation gewählt, um sicherzustellen, daß während des Zugriffes auf denbatch 43 transmitted. The time period for the transmission of the address bits on the line 27 is shorter than the one chosen for the rest of the assignment information, to ensure that during access to the

29 28 51829 28 518

einen Platz des Kanalbeschreibungsstapels 43 im letzteren bereits die Betriebszustandsbits und der Modulbeschreiber vorhanden sind.a place in the channel description stack 43, the operating status bits and the module descriptor are already present in the latter.

Die Betriebszustandsbits werden vom Zerleger 46 in der Leitung 72 zum Kanalbeschreibungswähier45 geleitet, der dem Wählschalter 102 ähnlich ist, aber an fünf Stellen, nämlich über die Leitungen 68 bis 72 jeweils drei Bits empfängt und über die Leitung 58 drei Bits abgibt, während drei weitere Bits über eine Steuerieitung 74 aus dem Steuergerät 40 herankommen. In Abhängigkeit vom Binärzustand der drei Drähte der Steuerieitung 74 sucht der Kanalbeschreibungswähler 45 eine der fünf Zustandsleitungen 68 bis 72 zur Übertragung von drei Bits auf die Leitung 58 aus. In der F i g. 6a ist jedoch die über die Steuerieitung 74 getroffene Wahl des Betriebszustandes veranschaulicht, dessen Bits vom Zerleger 46 über die Leitung 72 auf die Leitung 58 gebracht werden. Wie beim Wahlvorgang durch den Stapeladressenwähler 42 über die Leitung 54 dienen die Signale in der Steuerleitung 74 während der Ingangsetzung des gesamten Systems der Festlegung des Betriebszustandes, dessen Bits über die Leitung 72 herankommen.The status bits are passed from decomposer 46 on line 72 to channel description selector 45, which is similar to selector switch 102 but at five Places, namely receives three bits each via lines 68 to 72 and outputs three bits via line 58, while three more bits come from the control unit 40 via a control line 74. Dependent on from the binary state of the three wires of control line 74, channel description selector 45 seeks one of the five Status lines 68 to 72 for transmitting three bits on line 58. In FIG. However, 6a is the The selection of the operating state made via the control line 74 is illustrated, the bits of which are taken from the decomposer 46 can be brought to the line 58 via the line 72. As with the selection process by the batch address selector 42 via the line 54, the signals are used in the Control line 74 during the start-up of the entire system for determining the operating state, whose bits come on line 72.

Eine Betrachtung der F i g. 5 in Verbindung mit der F i g. 6a veranschaulicht die Ingangsetzung des Systems, nämlich das Beladen der adressierbaren Plätze des Kanalbeschreibungsstapels 43 mit den Betriebszustandsbits und dem Modulbeschreiber. Eine weitere Funktion ist das Auslesen des Modulbeschreibers aus dem Kanalbeschreibungsstapel 43, damit das Steuergerät 40 unter Ausnutzung eines Teilkanals eine unabhängige, asynchrone, gepufferte Übertragung einleiten kann, sobald es den zugehörigen Befehl empfängt, der entweder direkt vom zentralen Prozessor 11 über die Leitung 22 oder von der Speichereinheit 18 oder 19 über die Leitung 21 ausgegeben wird, wie es allgemein üblich ist Ein bedeutsamer Faktor ist dabei, daß der Befehl keinen speziellen Ein-/Ausgabekanal vorzuschreiben braucht, sondern nur einen Teilkanal angibt. Um festzulegen, welchem Ein-/Ausgangskanal der vom Befehl vorgeschriebene Teilkanal zugewiesen ist, muß das Steuergerät 40 auf den Kanalbeschreibungsstapel 43 zugreifen, wobei es die Nummer des Teilkanals aus dem Befehl herausnimmt und sie in Form der 10 Adressenbits auf der Leitung 54 dem Stapeladressenwähler 42 zuführt. Gleichzeitig wird vom Steuergerät 40 der binäre Zustand der beiden Steuerungsdrähte in der Leitung 54 derart eingestellt, daß der Wählschalter 102 die Adressenbits von der Leitung 104 über die Leitung 55 zum Kanalsteuerstapel 43 hindurchgibt, um auf den entsprechenden adressierbaren Platz zuzugreifen, dessen Inhalt ausgelesen wird. Die den Ein-/Ausgabekanal innerhalb eines Kanalmoduls angebenden Bits 18 und 19 werden auf der Leitung 53 dem Integrator 41, die die Modulnummer angebenden Bits 13 bis 15 auf der Leitung 57 dem Umsetzer 44 und die Betriebszustandsbiis 10 bis 12, die die Betriebsweise des Moduls anzeigenden Bits 16 und 17, das die Wortlänge bezeichnende Bit 20 und die Paritätsbits 21 und 22 über je eine Leitung 83,82 bzw. 81 der Aufbauschaltung 80 zugeleitet. Diese Aufbauschaltung 80 setzt die zuvor bezeichneten Felder zu einem Wort aus 8 Bits zusammen, das in der Leitung 73 erscheint. Der zeitliche Ablauf eines solchen Auslesevorganges am Kanalbeschreibungsstapel 43 ist bezüglich aller wesentlichen Signale in der Fig.6b anschaulich gemacht.A consideration of FIG. 5 in connection with FIG. 6a illustrates the initiation of the system, namely the loading of the addressable locations of the channel description stack 43 with the operating status bits and the module descriptor. Another function is the reading of the module descriptor from the channel description stack 43, so that the control unit 40 under Utilizing a sub-channel can initiate an independent, asynchronous, buffered transmission as soon as it receives the associated command, which either directly from the central processor 11 via the line 22 or output from the storage unit 18 or 19 via the line 21, as is common practice A significant factor here is that the command does not need to prescribe a special input / output channel, but only specifies a sub-channel. In order to determine which input / output channel the sub-channel prescribed by the command is assigned to, the control device 40 must access the channel description stack 43, taking the number of the subchannel from the command and putting it on in the form of the 10 address bits the line 54 to the batch address selector 42 supplies. At the same time, the control device 40 receives the binary state of the two control wires in line 54 set so that the selector switch 102 receives the address bits from line 104 via line 55 to Channel control stack 43 passes through to access the appropriate addressable space, its contents is read out. Bits 18 and 19, which indicate the input / output channel within a channel module, become on the line 53 to the integrator 41, the bits 13 to 15 indicating the module number on the line 57 the converter 44 and the operating status bis 10 to 12, the bits 16 and 17 indicating the mode of operation of the module, the bit 20 indicating the word length and the Parity bits 21 and 22 each via a line 83, 82 and 81, respectively the build-up circuit 80 is supplied. This construction circuit 80 sets the previously designated fields into one 8-bit word that appears on line 73. The timing of such a readout process on the channel description stack 43 is related to all essential signals in Fig. 6b clearly made.

Um eine unabhängige, asynchrone, gepufferte Übertragung einzuleiten, muß das Steuergerät den richtigen Kanalmodul bezeichnen. Deshalb bereitet das Steuergerät 40 ein einleitendes Befehlswort aus 25 Bits vor, überträgt es parallel über die Leitung 38 an alle Kanalmoduln und stellt damit sicher, daß der richtige Kanalmodul unterrichtet wird, nunmehr aktiv zu werden. Aus seinem Kanalbeschreibungsstapel 43 empfängt das Steuergerät über die Leitung 73 ein Wort aus 8 Bits, zu denen die Betriebszustandsbits 10—12, die Betriebsweise des Moduls angebenden Bits 16,17 und die Wortlänge anzeigenden Bits 20 und Paritätsbits 21,22 gehören.In order to initiate an independent, asynchronous, buffered transmission, the control unit must have the correct Designate the channel module. Therefore, the control unit 40 prepares an introductory command word of 25 bits, transmits it in parallel over the line 38 to all channel modules and thus ensures that the correct channel module is informed to become active now. the end The control unit receives a word of 8 bits over the line 73 to its channel description stack 43 to which the operating status bits 10-12, the operating mode of the module indicating bits 16,17 and the word length indicating bits 20 and parity bits 21,22 belong.

Dieses Wort aus acht Bits wird vom Kanalbeschreibungssstapel 43 zur Erzeugung eines unteren und oberen Befehlswonteiles benutzt, dessen Zusammenstellung an sich bekannt ist und auch den jeweiligen der vier Ein-/Ausgabe-Kanäle des Kanalmoduls angibt Der InThis eight-bit word is used by the channel description stack 43 to generate a lower and an upper command phrase, the composition of which is known per se and also the respective one of the four Input / output channels of the channel module specifies The In tegrator 41 empfängt aus dem Kanalbeschreibungssta pel 43 diese Angabe und zusätzlich die übrigen 23 Bits des einleitenden Befehlswortes aus dem Steuergerät 40 über die Leitungen 53 und 52 und integriert diese beiden Wörter, damit das einleitende Befehlswort auf der Leiintegrator 41 receives from the channel description status pel 43 this information plus the remaining 23 bits of the introductory command word from control unit 40 over lines 53 and 52 and integrates these two words so that the introductory command word on the lei tung 51 in das Steuergerät 40 gelangt Gemäß der F i g. 4b nimmt der Integrator 41 an der Leitung 52 die 23 Bits des unteren und oberen Befehlswortteiles und an der Leitung 53 die zuvor genannte Angabe aus 2 Bits auf. Nach der integration gelangt das vollständige eindevice 51 in the control device 40. According to the F i g. 4b, the integrator 41 takes the line 52 23 bits of the lower and upper part of the command word and on the line 53 the aforementioned information from 2 bits on. After the integration, the complete one arrives leitende Befehlswort mit 25 Bits auf die Leitung 51 zum Steuergerät 40, das es über das Kabel 38 allen Kanalmoduln zuführt Die F i g. 6b gibt einen Überblick über die zeitlichen Abläufe bei der Erzeugung des einleitenden Befehlswortes.conductive command word with 25 bits on line 51 to Control unit 40, which it feeds to all channel modules via cable 38 FIG. 6b gives an overview of the the timing of the generation of the introductory command word.

Um die Ingangsetzung einer unabhängigen, asynchronen, gepufferten Übertragung abzuschließen, muß der richtige Kanalmodul unterrichtet werden, daß ein einleitendes Befehlswort gerade im Kabel 38 übertragen wird. Hierzu wird die Modulnummer (Bits 13 bis 15)To complete the initiation of an independent, asynchronous, buffered transfer, the correct channel module are informed that an introductory command word is being transmitted on cable 38 will. To do this, the module number (bits 13 to 15) vom Kanalbeschreibungsstapel 43 als Wort aus 3 Bits auf der Leitung 57 zum Umsetzer 44 übertragen, der daraufhin ein Signal auf einer der acht Steuerleitungen aussendet, von denen nur die Steuerleitungen 64 bis 67 (F i g. 3) gezeigt sind, um den einen Kanalmodul entfrom the channel description stack 43 as a 3-bit word on line 57 to converter 44, which then sends a signal on one of the eight control lines sends out, of which only the control lines 64 to 67 (F i g. 3) are shown to ent sprechend dem einleitenden Befehlswort auf dem Kanal 38 zu unterrichten.speaking the introductory command word on the channel 38 to teach.

Die Steuerleitungen 64 bis 67 endigen tatsächlich an den Anschlüssen 47 bis 50, an denen sie zur Übertragung der Steuerungs- und Zustandssignale zu den Ka-The control lines 64 to 67 actually end at the connections 47 to 50, where they are used to transmit the control and status signals to the channels. nalmoduln über die Kabel 35, 36, 37 und 39 mit den Leitungen 60 bis 63 vereinigt sind. In der F i g. 6b sind die Signale über der Zeit aufgetragen, die den richtigen Kanalmodul kennzeichnen, damit er auf das im Kabel 38 übermittelte einleitende Befehlswort anspricht.nalmoduln via the cables 35, 36, 37 and 39 with the Lines 60 to 63 are combined. In FIG. 6b, the signals are plotted against time that are correct Identify the channel module so that it responds to the introductory command word transmitted in the cable 38.

so Die dritte zu erörternde Funktion ist das Einschreiben bzw. Auslesen der Betriebszustandsbits in den bzw. aus dem Kanalbeschreibungsstapel 43. Sie wird nur im Hinblick auf die Vollständigkeit als Anzeige des Zustandes eines Teilkanals beschrieben. Das Einschreiben ge-so The third function to be discussed is the writing or reading of the operating status bits in or from the channel description stack 43. It is only described for the sake of completeness as an indication of the status of a sub-channel. The registered letter

schieht durch Übertragen der Adressenbits vom Steuergerät 40 über die Leitung 54 zum Kanaladressenwähler 42, wobei die Steuerdrähte der Leitung 54 erregt werden, damit der Wählschalter 102 die Adressenbits von der Leitung 104 über die Leitung 55 zum Kanalbeschreitakes place by transmitting the address bits from control unit 40 via line 54 to the channel address selector 42, energizing the control wires of line 54 to cause selector 102 to select the address bits from of line 104 via line 55 to the channel descriptor bungsstapel 43 hindurchleitet, auf dessen adressierbaren Platz entsprechend den Adressenbits zugegriffen wird. Die F i g. 6c zeigt den zeitlichen Ablauf der Signale zur Erzielung dieses Zugriffes. Ferner übermittelt das Steuergerät 40 drei Bits über die Leitung 74 zum Kanalbe-exercise stack 43 passes, to its addressable Space is accessed according to the address bits. The F i g. 6c shows the timing of the signals for Obtaining this access. In addition, the control unit 40 transmits three bits via the line 74 to the channel control Schreibungswähler 45, um diesen einzustellen. Zur Abänderung des Betriebszustandes wird die eine der Zustandsleitungen 68—71 ausgewählt. Die Angabe des Betriebszustandes wird vom betreffenden KanalmodulSpelling selector 45 to set it. To change the operating status, one of the status lines 68-71 is selected. The indication of the operating status is provided by the relevant channel module

15 1615 16

fiber das entsprechende Steuerungs- und Zustandskabel 35, 36, 37 oder 39 und die Anschlüsse 47 bis 50 zum Kanalbeschreibungswähler 45 in Form von drei Bits in der Leitung 68,69,70 oder 71 übermittelt, der auf Grund der drei Bits in den drei Drähten der Leitung 74 die gewählte Angabe des Betriebszustandes in der Leitung 58 in den Kanalbeschreibungsstapel 43 einläBt, damit sie an dem Platz abgelegt wird, der über die Leitung 55 vom Stapeladressenwähler 42 adressiert ist Das Auslesen des Betriebszustandes wurde bereits als Teil der Erzeugung des einleitenden Befehlswortes erläutert In der Fig.6c sind die Signale über der Zeit aufgetragen, die zur Speicherung einer neuen Angabe des Betriebszustandes gehören.via the corresponding control and status cable 35, 36, 37 or 39 and the connections 47 to 50 to the channel description selector 45 in the form of three bits in the line 68,69,70 or 71 transmitted, the reason of the three bits in the three wires of line 74 die selected indication of the operating state in the line 58 in the channel description stack 43 so that it is stored in the place which is addressed via the line 55 from the stack address selector 42 The readout the operating state has already been explained as part of the generation of the introductory command word 6c, the signals are plotted against time belong to the storage of a new specification of the operating status.

Zusammenfassend betrachtet, werden Teilkanäle den Ein-/Ausgabekanälen mit Hilfe eines Speichers mit zufallsverteiltem Zugriff, nämlich eines Kanalbeschreibungsstapels zugewiesen, der eine gegenseitige Abhängigkeit zwischen den Teilkanälen und dem Ein-/Ausgabekanal bewirkt, dem sie zugewiesen sind. Obgleich der Kanalbeschreibungsstapel auf verschiedene Weise beladen werden kann, wird hierzu vorzugsweise ein Hilfsprozessor verwendet, der auch diejenigen Aufgaben übernimmt, die normalerweise der Systemsteuerung zufallen, z. B. eine Neuordnung des Systems, eine Schnitt-. Stellenfunktion für den Bedienenden des Systems, eine gelegentliche Regenerierung usw.In summary, subchannels are assigned to the input / output channels with the help of a memory with randomly distributed access, namely a channel description stack, which causes a mutual dependency between the subchannels and the input / output channel to which they are assigned. Although the channel description stack can be loaded in various ways, an auxiliary processor is preferably used for this purpose, which also takes over those tasks which normally fall to the system controller, e.g. B. a reorganization of the system, a cut. Position function for the operator of the system, an occasional regeneration, etc.

Hierzu 5 Blatt ZeichnungenIn addition 5 sheets of drawings

3030th

4040

5050

Claims

Patent claims:

1.Circuit arrangement for the assignment of the input / output subchannels each connected to a peripheral device to the input / output channels of a data processing system in the case of independent, asynchronous information transmission between at least one memory and the respective peripheral device, containing a stack of registers, into which a sequence of words can be fed, the fields of which are related to the information transmission to or from the respective peripheral device, characterized in that between the memories (18, 19) and several each with a given number of Ehv / output channels (23) connected channel modules (31-34) a channel control module (30) is arranged, which contains a control device (40) and the register stack in the form of a channel description stack (43) which has a number corresponding to the total number of peripheral devices (14-16) the control unit (40) or registers (90) addressable by an auxiliary processor (17), of which at least one F eld (bits 18, 19) an indication of the input / output channel (23) to be switched on for the information transmission can be received

2. Circuit arrangement according to claim 1, characterized in that a stack address selector (42) with a first word breaker (101) is connected between the control unit (40) and the auxiliary processor (17), which stores the registers (90) of the channel description stack (43 ) separates addressing bits (0-9) from control bits, and that the separated control bits are sent to a selector switch (102) of the stack address selector (42) for passing the addressing bits (0-9) out of the control unit (40) instead of the auxiliary process (17) actuate.

3. Circuit arrangement according to claim 1 or 2, characterized in that between the Auxiliary processor (17) and the stack address selector (42) a second word breaker (46) is connected, of the bits (0-9) addressing the registers (90) of the channel description stack (43) of the at least a field of the registers (90) separates recordable bits (10-22) which are in the addressing of these Bits (0-9) addressed registers (90) of the channel description stack (43) are written.

4. Circuit arrangement according to claim 3, characterized in that bits (10-12) indicating the operating state of the peripheral device (14-16 ) are written into a predetermined field of the channel description stack (43) between the one connected to the auxiliary processor (17) second word breaker (46) and the channel description stack (43) a channel description selector (45) is connected.

5. Circuit arrangement according to claims 2 and 4, characterized in that the channel description selector (45) is connected to at least one channel module (31-34) and by means of control bits from the control device (40) for the passage of the operating status of the peripheral device (14- 16) indicating bits (10-12) from the channel module (31-34) instead of from the auxiliary processor (17).

6. Circuit arrangement according to claims 1

and 2, characterized in that from a field of the registers (90) of the channel description stack (43) Bits (13-15) to indicate what is involved in the transmission of information participating channel module (31-34) are read out to a converter (44), from which a control signal is transmitted to this channel module (31-34).

7. Circuit arrangement according to claims 5 and 6, characterized in that the respective

ίο channel module (31-34) a cable (35-39) for control and status information is led to a connection (47-50) through which the bits (10-12) indicating the operating status of the peripheral device (14-16) to the channel description selector (45) or the control signal from the converter (44) to the channel module (31-34) participating in the information transmission.

8. Circuit arrangement according to claims 1 and 7, characterized in that for the transmission of the control and status information between the control device (40) and the respective channel module (31-34) a line (60-63) to the connection (47-50 ) is performed

9. Circuit arrangement according to claim 2, characterized in that a bit group (10-12, 16, 17, 20-22) from the addressed register (90) of the channel description stack is used to select the channel module (31-34) which participates in the information transmission (43) is read out to the control unit (40), which generates a command word indicating the selected channel module (31-34) and at least outputs it to it

10. Circuit arrangement according to claim 9, characterized in that for the selection of the input / output channel (23) participating in the information transmission, further bits (18, 19) from the addressed register (90) of the channel description stack (43) to an integrator ( 41) are read out, which links them with parts of a command word from the control unit (40) to complete it, and that the complete command word is sent to all channel modules (41-43) .

11. Circuit arrangement according to claims 6 and 9 or 10, characterized in that to switch on the channel module (31-34) participating in the information transmission, the control signal from the converter (44) is linked to the command word sent by the control unit (40)

is introduced in this way.