DE2928452C2 - - Google Patents
Info
- Publication number
- DE2928452C2 DE2928452C2 DE19792928452 DE2928452A DE2928452C2 DE 2928452 C2 DE2928452 C2 DE 2928452C2 DE 19792928452 DE19792928452 DE 19792928452 DE 2928452 A DE2928452 A DE 2928452A DE 2928452 C2 DE2928452 C2 DE 2928452C2
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- diode
- circuit
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
- H03K17/0422—Anti-saturation measures
Description
Die Erfindung betrifft eine monolithisch integrierbare Halblei terschaltung nach dem Oberbegriff des Patentanspruches.The invention relates to a monolithically integrable half lead terschaltung according to the preamble of claim.
Als Stand der Technik kann hier Tietze-Schenk "Halbleiter-Schal tungstechnik" (1978), Seite 152 und "Elektronik" (1979), H. 13, S. 65, sowie die US-PS 34 63 975 genannt werden, in denen der Verhinderung der Sättigung eines in Emitterschaltung betriebe nen Transistors dienende Schaltungsmittel dieser Art beschrie ben sind. Fig. 1 und Fig. 2 zeigen solche dem Stande der Technik entsprechende Schaltungsanordnungen und werden im folgenden noch näher beschrieben. Insbesondere aus der US-PS 34 63 975 sind die Merkmale des Oberbegriffes des Patentanspruches, die in der Fig. 2 gezeigt werden, bekannt.As the prior art here Tietze-Schenk "Semiconductor scarf device technology" (1978), page 152 and "Electronics" (1979), H. 13, p. 65, and the US-PS 34 63 975, in which the prevention of saturation of a transistor operating in emitter circuit NEN serving circuit means of this type are described ben. Fig. 1 and Fig. 2 show such a prior art corresponding circuit arrangements and are described in more detail below. From US-PS 34 63 975, the features of the preamble of the claim, which are shown in Fig. 2, are known.
Der Erfindung liegt die Aufgabe zugrunde, bei einer Schaltung der gattungsgemäßen Art sowohl durch Widerstände bedingte Streuungen als auch durch die Elemente der Schaltung bedingte Temperaturgänge zu vermeiden.The invention has for its object in a circuit of the generic type, both due to resistances Scattering as well as caused by the elements of the circuit Avoid temperature changes.
Diese Aufgabe wird durch eine Schaltungsanordnung nach dem Pa tentanspruch gelöst. This task is accomplished by a circuit arrangement according to Pa claim resolved.
Bei schnellen digitalen Bipolarschaltungen sollte die Sättigung wenigstens eines Transistors verhindert werden, weil das Zurückschalten des Transistors aus dem Sättigungsbereich in den gesperrten Bereich relativ viel Zeit beansprucht. Zur Verhinderung des Übergangs in den Sättigungsbereich eines Transistors waren die aus Fig. 1 und Fig. 2 ersichtlichen Möglichkeiten be kannt.In the case of fast digital bipolar circuits, the saturation of at least one transistor should be prevented because the switching back of the transistor from the saturation region into the blocked region takes a relatively long time. To prevent the transition to the saturation region of a transistor to be seen from FIG. 1 and FIG. 2 options were be known.
Bei der in Fig. 1 dargestellten Möglichkeit liegt der Signaleingang E an der Basis des als npn-Transistor dargestellten Transistors T, dessen Emitter am Bezugspotential -V liegt, dessen Basis außerdem mit der Anode einer Schottkydiode SD und dessen Kollektor mit der Kathode dieser Schottkydiode verbunden ist. Der Kollektor des Transistors T bildet den Signalaus gang A und ist dementsprechend für die Beaufschlagung weiterer Teile der Halbleiterschaltung vorgesehen.In the possibility shown in Fig. 1, the signal input E is at the base of the transistor T shown as an npn transistor, whose emitter is at the reference potential - V , the base of which is also connected to the anode of a Schottky diode SD and the collector of which is connected to the cathode of this Schottky diode is. The collector of transistor T forms the signal output A and is accordingly provided for the application of other parts of the semiconductor circuit.
Bei der in Fig. 2 dargestellten bekannten Anordnung führt der Signaleingang E an die Anoden zweier Dioden D₁ und D₂ mit je einem pn-Übergang. Die Kathode der Diode D₁ liegt am Signalausgang A und am Kollektor des npn-Transistors T, dessen Emitter wiederum unmittelbar durch das Bezugspotential -V beaufschlagt ist. Die Ka thode der anderen Diode D₂ ist mit der Basis des Tran sistors T verbunden.In the known arrangement shown in Fig. 2, the signal input E leads to the anodes of two diodes D ₁ and D ₂, each with a pn junction. The cathode of the diode D ₁ is at the signal output A and at the collector of the npn transistor T , the emitter in turn is acted upon directly by the reference potential - V. The Ka method of the other diode D ₂ is connected to the base of the Tran sistor T.
Bei der in Fig. 1 dargestellten Möglichkeit verhindert die Schottkydiode SD bei leitendem Transistor T durch Spannungs-Gegenkopplung ein Absinken der Kollektor- Emitterspannung unter einen bei ca. 0,3 V liegenden Wert. Von dieser Tatsache wird bei den sog. Schottky- TTL-Schaltungen Gebrauch gemacht, wodurch die Gatter laufzeiten ungefähr um den Faktor 3 reduziert werden. Bei der in Fig. 2 dargestellten Möglichkeit wird auf grund der Diode D₂ die Schwelle für den Transistor T angehoben. Jedoch hat diese Schaltung den Nachteil, daß die am Ausgang A des npn-Transistors T liegende nachfolgende Stufe der Schaltung kein Transistor in einfacher Emitterschaltung sein kann, weil die am Aus gang A auftretende Spannung für den Zustand "L" (= Low) zu hoch ist. Andererseits verlangt die Herstellung ei ner die Möglichkeit gemäß Fig. 1 verwendenden Schaltung einen der Erzeugung der Schottkydiode SD dienenden zu sätzlichen Prozeß, den man gern dann vermeiden möchte, wenn in der übrigen Schaltung keine Schottkydioden oder Schottkytransistoren vorgesehen sind. In the possibility shown in FIG. 1, the Schottky diode SD prevents the collector-emitter voltage from dropping below a value of approximately 0.3 V when the transistor T is conducting by voltage negative feedback. This fact is used in the so-called Schottky TTL circuits, whereby the gate runtimes are reduced by approximately a factor of 3. In the possibility shown in Fig. 2, the threshold for the transistor T is raised due to the diode D ₂. However, this circuit has the disadvantage that at the output A of the NPN transistor T lying subsequent stage of the circuit may be a transistor in a simple common emitter configuration, because the on off A voltage occurring for the state "L" (= low) gear, too high is. On the other hand, the production of a circuit using the possibility according to FIG. 1 requires an additional process which serves to generate the Schottky diode SD and which one would like to avoid if no Schottky diodes or Schottky transistors are provided in the rest of the circuit.
Bei der gemäß der Erfindung vorgeschlagenen Möglichkeit wird die benötigte "halbe Schwelle" mittels des Wider standes R zwischen dem zweiten Transistor und dem ersten Transistor T eingestellt, wobei der Widerstand R in Ver bindung mit der Diode D die Sättigung des npn-Transi stors T verhindert. Der zweite Transistor, also der Transistor T₁ bei der aus Fig. 3 bzw. Fig. 4 ersichtli chen Schaltung, dient der Außräumung des ersten Transi stors T und bildet somit eine wesentliche Voraussetzung für die Wirksamkeit der erfindungsgemäßen Halbleiter schaltung.In the proposed option according to the invention, the required "half threshold" is set by means of the resistance R between the second transistor and the first transistor T , the resistor R in conjunction with the diode D preventing the saturation of the npn transistor T T. . The second transistor, so the transistor T ₁ with that of Fig. 3 or Fig. 4 ersichtli chen circuit is used for the first Außräumung transi stors T and thus forms an essential requirement for the effectiveness of the semiconductor circuit according to the invention.
Um eine in jedem Fall ausreichende Zuverlässigkeit der Schaltung zu gewährleisten ist eine weitere Ausgestal tung der Erfindung vorgesehen, bei welcher der längs des Widerstands R sich im Betrieb einstellende Span nungsabfall U R auf einen festen Wert gehalten ist, der einerseits durch die Wahl der Größe des Widerstands R und andererseits durch einen festgehaltenen Wert des über den Widerstand R fließenden Stroms festgelegt ist. Abgesehen von der Möglichkeit der Anwendung einer Regel schaltung zur Festlegung des genannten Stromwertes ist hier vor allem die aus Fig. 3 und Fig. 4 ersichtliche Möglichkeit der Anwendung einer Konstantstromquelle in Erwägung zu ziehen, zumal eine solche auch sonst bei digitalen Halbleiterschaltungen häufig Anwendung findet. Dadurch wird die Schaltung selbstjustierend.In order to ensure adequate reliability of the circuit in any case, a further embodiment of the invention is provided, in which the voltage drop U R occurring along the resistance R during operation is kept at a fixed value, which is determined on the one hand by the choice of the size of the Resistor R and on the other hand is determined by a fixed value of the current flowing through the resistor R. Apart from the possibility of applying a rule circuit for setting said current value is above all, from Fig. 3 and 4 apparent possibility of applying to draw a constant current source into consideration, especially as such often found elsewhere in digital semiconductor circuits application.. This makes the circuit self-adjusting.
Der Strom der Konstantstromquelle muß durch einen Wider stand eingestellt werden. Bei Realisierung der Halblei terschaltung in monolithischer Integrationstechnik läßt es sich unschwer erreichen, daß vorgesehene Wider stände absolut und im Temperaturgang in der gleichen Richtung vom Nennwert abweichen. Dadurch bleibt der ge wünschte Spannungsabfall am Widerstand R konstant. Die Temperaturgänge der Basis-Emitter-Schwellen der Transi storen T und T₁ und der Temperaturgang der Diode D kom pensieren sich ebenfalls. Die "L"-Spannung am Transi stor T läßt sich somit genau auf den gewünschten Wert einstellen und bleibt konstant.The current of the constant current source must be set by a counter. When realizing the semiconductor circuit in monolithic integration technology, it can easily be achieved that intended resistances deviate absolutely and in the temperature response in the same direction from the nominal value. As a result, the desired voltage drop across resistor R remains constant. The temperature responses of the base-emitter thresholds of the transistors T and T ₁ and the temperature response of the diode D also compensate. The "L" voltage at the Transi stor T can thus be set exactly to the desired value and remains constant.
Die Erfindung wird nun anhand der Fig. 3 und 4 näher beschrieben. Diese Schaltungen stellen jeweils einen Komparator dar.The invention will now be described with reference to FIGS. 3 and 4. These circuits each represent a comparator.
Bei der Schaltung gemäß Fig. 3 bildet der Transistor T, dessen Sättigung verhindert werden soll, zusammen mit einem weiteren npn-Transistor T₄ eine Auskopplungsstufe, indem der Emitter des Transistors T₄ in gleicher Weise wie der Emitter des npn-Transistors T am Bezugspotential -V liegt und seine Basis an den Ausgang des in Emitter schaltung betriebenen Transistors T, also an dessen Kollektor ohne Zwischenschaltung weiterer Schaltungs glieder angeschlossen ist. Ein zwischen den beiden Transistoren T und T₄ dabei vorgesehener Abzweigungs punkt leitet zum Kollektor eines pnp-Transistors T₃, dessen Basis durch ein Steuerpotential "+", z. B. das mit der Umschaltschwelle verknüpfte Potential, zu be aufschlagen ist und dessen Emitter mit dem Emitter ei nes weiteren pnp-Transistors T₂ sowie mit der durch einen dritten pnp-Transistor T₅ gegebenen Kontaktstrom quelle verbunden ist.In the circuit of Fig. 3 forms the transistor T, whose saturation is to be prevented, together with a further npn transistor T ₄ an extraction stage by the emitter of transistor T ₄ in the same manner as the emitter of the npn transistor T to the reference potential - V lies and its base is connected to the output of the transistor T operated in the emitter circuit, that is to the collector without the interposition of further circuit elements. A provided between the two transistors T and T ₄ branch point leads to the collector of a pnp transistor T ₃, the base of which is controlled by a control potential "+", e.g. B. the associated with the switching threshold potential to be open and the emitter of which is connected to the emitter of egg nes another pnp transistor T ₂ and to the contact current source given by a third pnp transistor T ₅.
Der Transistor T liegt mit seinem Emitter am Bezugspo tential -V und mit seiner Basis am Kollektor und an der Basis des zweiten npn-Transistors T₁ und ist mit seinem Emitter in derselben Weise wie der Transistor T durch das Bezugspotential -V versorgt. Kollektor und Basis des npn-Transistors T₁ führen über den Widerstand R einerseits zur Anode der Diode D, andererseits zum Kollektor des pnp-Transistors T₂. Dieser ist an seiner Basis durch ein Steuerpotential "-", z. B. durch das Steuerpotential der Digitalschaltung, gesteuert und - wie bereits bemerkt - mit seinem Emitter mit der Kon stantstromquelle und mit dem Emitter des pnp-Transi stors T₃ verbunden.The transistor T lies with its emitter at the reference potential - V and with its base at the collector and at the base of the second npn transistor T ₁ and is supplied with its emitter in the same way as the transistor T by the reference potential - V. Collector and base of the npn transistor T ₁ lead through the resistor R on the one hand to the anode of the diode D , on the other hand to the collector of the pnp transistor T ₂. This is at its base by a tax potential "-", e.g. B. by the control potential of the digital circuit, controlled and - as already noted - with its emitter with the constant current source Kon and with the emitter of the pnp-Transi stors T ₃ connected.
Die Konstantstromquelle, die am ersten Betriebspotential +V liegt, besteht im Beispielsfall nur aus dem pnp- Transistor T₅, dessen Kollektor mit den Emittern der beiden pnp-Transistoren T₂ und T₃ und dessen Emitter mit dem Versorgungsanschluß für das Bezugspotential -V verbunden ist, während seine Basis an einem die Stärke des von der Kosntantstromquelle gelieferten Stroms bestimmenden und auf das Bezugspotential -V abgestellten Hilfspotential V B liegt.The constant current source, which is at the first operating potential + V , consists in the example only of the pnp transistor T ₅, the collector of which is connected to the emitters of the two pnp transistors T ₂ and T ₃ and the emitter of which is connected to the supply connection for the reference potential - V while its base lies on an auxiliary potential V B which determines the strength of the current supplied by the constant current source and is based on the reference potential - V.
Die Kathode der Diode D ist mit dem Kollektor des Tran sistors T verbunden. Wird, wie wohl in den meisten Fällen, die Diode D durch einen Transistor D vom Typ des ersten Transistors T dargestellt, so empfiehlt es sich, den Emitter dieses Transistors D mit dem Kollektor des Transistors T zu verbinden, während Basis und Kollektor des Transistors D am Widerstand R und bei der Schaltung gemäß Fig. 4 am Kollektor des pnp-Transistors T₂ des Komparators liegen.The cathode of the diode D is connected to the collector of the transistor T T. If, as in most cases, the diode D is represented by a transistor D of the first transistor T type, it is advisable to connect the emitter of this transistor D to the collector of the transistor T , while the base and collector of the transistor D 4 on the resistor R and in the circuit shown in FIG. 4 on the collector of the pnp transistor T ₂ of the comparator.
Sind nun die beiden über die Basisanschlüsse der beiden pnp-Transistoren T₂ und T₃ jeweils zuzuführenden Schalt zustände "L" bzw. "H" aktiviert, so wird der Transistor T auf das erforderliche Maß durchgesteuert. Er gelangt aber dank der gemäß der Erfindung vorgesehenen Maßnahmen auf keinen Fall in den Sättigungszustand. Ferner kompensieren sich die Streuungen am Widerstand R mit der Streuung am inneren Widerstand der Stromquelle T₅. Schließlich kompensiert sich der Temperaturgang des von der Konstantstromquelle T₅ gelieferten Stromes mit dem Temperaturgang des Spannungsabfalls U R am Wider stand R und der Temperaturgang der Transistoren T und T₁ mit dem der Diode D, insbesondere dann, wenn letzte re durch einen Transistor vom Typ der beiden Transisto ren T und T₁ gegeben ist.If the two switching states "L" and "H" to be supplied via the base connections of the two pnp transistors T ₂ and T ₃ are activated, the transistor T is turned on to the required extent. However, thanks to the measures provided according to the invention, it never reaches the saturated state. Furthermore, the scatter at the resistor R is compensated for with the scatter at the internal resistance of the current source T ₅. Finally, compensates for the temperature response of the current supplied by the constant current source T mit with the temperature response of the voltage drop U R at the opposing R and the temperature response of the transistors T and T ₁ with that of the diode D , especially when the last re through a transistor of the type the two Transisto ren T and T ₁ is given.
Abschließend ist zu bemerken, daß die Transistoren T, T₁ und T₄ auch vom pnp-Typ sein können. Dann müssen für die Transistoren T₂, T₃ und T₅ npn-Transistoren verwendet und die zwischen den Versorgungsanschlüssen der Schaltung liegenden Spannung umgepolt werden.In conclusion, it should be noted that the transistors T , T ₁ and T ₄ can also be of the pnp type. Then must be used for the transistors T ₂, T ₃ and T n npn transistors and the polarity between the supply terminals of the circuit are reversed.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19792928452 DE2928452A1 (en) | 1979-07-13 | 1979-07-13 | Fast acting digital bipolar integrated circuit - has diode connected to collector of transistor and by ohmic resistance to second transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19792928452 DE2928452A1 (en) | 1979-07-13 | 1979-07-13 | Fast acting digital bipolar integrated circuit - has diode connected to collector of transistor and by ohmic resistance to second transistor |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2928452A1 DE2928452A1 (en) | 1981-01-29 |
DE2928452C2 true DE2928452C2 (en) | 1990-04-26 |
Family
ID=6075694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19792928452 Granted DE2928452A1 (en) | 1979-07-13 | 1979-07-13 | Fast acting digital bipolar integrated circuit - has diode connected to collector of transistor and by ohmic resistance to second transistor |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2928452A1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3943279A1 (en) * | 1989-12-29 | 1991-07-04 | Bosch Gmbh Robert | CIRCUIT FOR COMPENSATING VERY FAST FLOW FLOWS |
DE4201947A1 (en) * | 1992-01-24 | 1993-07-29 | Texas Instruments Deutschland | INTEGRATED TRANSISTOR CIRCUIT WITH RESIDUAL CURRENT COMPENSATION |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3463975A (en) * | 1964-12-31 | 1969-08-26 | Texas Instruments Inc | Unitary semiconductor high speed switching device utilizing a barrier diode |
SE423168B (en) * | 1977-03-07 | 1982-04-13 | Philippe Lataire | DEVICE FOR CONTROL OF THE BASE CURRENT TO POWER TRANSISTORS |
-
1979
- 1979-07-13 DE DE19792928452 patent/DE2928452A1/en active Granted
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3943279A1 (en) * | 1989-12-29 | 1991-07-04 | Bosch Gmbh Robert | CIRCUIT FOR COMPENSATING VERY FAST FLOW FLOWS |
DE3943279C2 (en) * | 1989-12-29 | 2001-07-12 | Bosch Gmbh Robert | Circuit to compensate for very fast current fluctuations |
DE4201947A1 (en) * | 1992-01-24 | 1993-07-29 | Texas Instruments Deutschland | INTEGRATED TRANSISTOR CIRCUIT WITH RESIDUAL CURRENT COMPENSATION |
Also Published As
Publication number | Publication date |
---|---|
DE2928452A1 (en) | 1981-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2423478C3 (en) | Power source circuit | |
DE2249645C3 (en) | Current amplifier | |
DE19525237A1 (en) | A level shifter circuit | |
DE3838962C2 (en) | ||
DE1295647B (en) | Logical circuit with a diode input gate having several inputs | |
DE1537972C3 (en) | Switching arrangement for improving the on and off properties of a switching transistor in a binary circuit | |
DE2416534A1 (en) | COMPLEMENTARY-SYMMETRIC AMPLIFIER CIRCUIT | |
DE1537185B2 (en) | AMPLITUDE FILTER | |
DE3525522C2 (en) | ||
DE2640621B2 (en) | Semiconductor switching device | |
DE2444060A1 (en) | DRIVER CIRCUIT | |
DE2030135C3 (en) | Logic circuit | |
DE3604173C2 (en) | ||
DE2928452C2 (en) | ||
DE3539379C2 (en) | Monolithically integrated control circuit for switching transistors | |
EP0552716B1 (en) | Integrated transistor circuit | |
DE2200580B2 (en) | Difference amplifier comparison circuit | |
DE3136910A1 (en) | SIGNAL INTERRUPTION | |
DE3546208C2 (en) | Monolithically integrated control circuit with high efficiency for switching transistors | |
DE3032675C2 (en) | Audio frequency power amplifier circuit. | |
DE1512374B2 (en) | Circuit arrangement for limiting the output voltage of a logic circuit | |
DE2431523C3 (en) | Semiconductor voice path switching arrangement | |
DE2237764A1 (en) | CIRCUIT FOR AUTHORIZED COMMISSIONING OF A LEVEL OF AN ELECTRONIC SEQUENCE CIRCUIT WITH HOLD CIRCUIT | |
DE2539233C3 (en) | Circuit arrangement for generating pulsed switching voltages | |
DE1487798A1 (en) | Logical circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |