DE2918299A1

DE2918299A1 - Rapidly changing reactive current producing system - uses three-phase transformer and compensation capacitors to perform given correction

Info

Publication number: DE2918299A1
Application number: DE19792918299
Authority: DE
Inventors: Manfred Prof Dr Depenbrock
Original assignee: Brown Boveri und Cie AG Germany; BBC Brown Boveri France SA
Current assignee: ABB AG Germany
Priority date: 1979-05-07
Filing date: 1979-05-07
Publication date: 1980-11-20

Abstract

The system controls the three currents in the transformer's primary windings independently of one another. A set of capacitors is used to produce compensation reactive power. A correction is made to all currents whenever the sign of the present derivative differs from the sign of the associated mains voltage. The correction current's time derivative is integrated over a given time. A value is selected that is taken as negative between the derivatives of both original wanted currents, the magnitude of whose derivative is not the greatest, thus the correction currents together form a zero system.

Description

Verfahren zur Erzeugung schnell veränderbarer BlindströmeProcess for generating reactive currents that can be changed quickly

Die Erfindung bezieht sich auf ein Verfahren zur Erzeugung von nach Größe und Kurvenform schnell veränderbarer Blindströme mit Hilfe eines am zu beeinflussenden dreiphasigen Wechselstromnetz liegenden dreiphasigen Stromrichtertransformators, dem sekundärseitig mehrere netzgeführte Stromrichterbrückenschaltungen angeschlossen sind, die gleichstromseitig miteinander und mit einer Glättunysdrosselspullj in Reihe geschaltet sind und mit einer parallel an das Wechselstromnetz angeschlossenen dreiphasiqen Kondensatorbatterie zur Bereitstellung einer vorbestimmten Kompensationsblindleistung, wobei die drei Ströme der Transformator-Primärwicklungen unabhängig voneinander durch Mehrstufen-Steuerung vorgegebenen Stromsollwerten angenähert werden.The invention relates to a method for producing after Size and curve shape of reactive currents that can be changed quickly with the aid of an am to be influenced three-phase alternating current network, three-phase converter transformer, Several line-commutated converter bridge circuits are connected to the secondary side are connected on the DC side with each other and with a Glättunysdrosselspullj in Are connected in series and with one connected in parallel to the AC network three-phase capacitor battery to provide a predetermined compensation reactive power, the three currents of the transformer primary windings being independent of each other preset current setpoints can be approximated by multi-stage control.

Ein derartiges Verfahren ist bekannt aus der DE-OS 27 30 010.Such a method is known from DE-OS 27 30 010.

Dort wird insbesondere auch eine Schaltungsanordnung mit netzkommutierten Stromrichtern beschrieben, die es ermöglicht, Blindströme mit einstellbarer Kurvenform zu erzeugen. Diese bekannte Schaltungsanordnung bildet die Grundlage für das erfindungsgemäße Verfahren.In particular, there is also a circuit arrangement with line commutated Described converters, which make it possible to generate reactive currents with an adjustable curve shape to create. This known circuit arrangement forms the basis for the inventive Procedure.

Der steuerungstechnische Bestandteil der bekannten Schaltungsanordnung besteht aus einem Sollwertgeber (im wesentlichen bereits aus der DE-OS 26 44 682 bekannt) und einer Einrichtung zur Ventilüberwachung und Steuerung, wobei die drei Ströme der Transformator-Primärwicklungen unabhängig voneinander durch Mehrstufen-Steuerung vorgegebenen Sollwerten angenähert werden. Die Zahl der Schaltstufen einer Polarität stimmt mit der Zahl der Sekundärsysteme des Stromrichtertransformators überein.The control component of the known circuit arrangement consists of a setpoint generator (essentially already from DE-OS 26 44 682 known) and a device for valve monitoring and control, the three Currents of the transformer primary windings independently of one another through multi-stage control specified target values are approximated. The number of switching steps of one polarity corresponds to the number of secondary systems of the converter transformer.

Bei Überschreitung einer positiven Schaltgrenze bzw. bei Unterschreitung einer negativen Stromgrenze durch den Stromsollwert wird eine Ventilstrecke über die Einrichtung zur Ventilüberwachung und -steuerung gezündet, die mit- der Transformatorsekundärwicklung der zugehörigen Phase verbunden ist und an der die Sperrspannung gerade in Durchlaßrichtung wirkt, wenn die Vorzeichen von Netzspannung und der zeitlichen Ableitung des Stromsollwertes übereinstimmen.When exceeding a positive switching limit or when falling below it a negative current limit through the current setpoint is a valve path over the device for valve monitoring and control ignited, the one with the transformer secondary winding the associated phase is connected and at which the reverse voltage is straight in the forward direction takes effect when the sign of the mains voltage and the time derivative of the current setpoint to match.

Diese letztgenannte Bedingung, im folgenden auch "Vorzeichenvoraussetzung" bzw. "Vorzeichenbedingung" genannt, stellt in nachteiliger Weise eine Begrenzung des Arbeitsbereiches dar.This last-mentioned condition, in the following also "sign requirement" or called "sign condition", disadvantageously constitutes a limitation of the work area.

Der Erfindung liegt die Aufgabe zugrunde, das bekannte Verfahren zur Erzeugung von nach Größe und Kurvenform schnell veränderbarer Blindströme derart zu verbessern, daß ein Einsatz netzkommutierter Stromrichter zur schnellen Blindstromkompensation ermöglicht wird.The invention is based on the object of the known method for Generation of reactive currents that can be quickly changed in terms of size and curve shape to improve the use of line-commutated converters for fast reactive current compensation is made possible.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß immer dann, wenn bei einem der ursprünglichen Stromsollwerte das Vorzeichen der zeitlichen Ableitung mit dem Vorzeichen der zugeordneten Netzspannung nicht übereinstimmt, jedem erzeugten Stromsollwert ein für alle gleicher Korrektursollwert hinzugefügt wird, der durch die Integration einer Größe erzeugt wird, für die ein Wert gewählt wird, der negativ genommen zwischen den Ableitungen der beiden ursprünglichen Stromsollwerte liegt, deren Betrag der Ableitung nicht der größte ist, wobei die Korrektursollwerte zusammen ein Nullsystem bilden.According to the invention, this object is achieved in that if the sign of the time derivative for one of the original current setpoints does not match the sign of the assigned mains voltage, each generated Current setpoint a correction setpoint that is the same for all is added, which is carried out by the integration of a quantity is generated for which a value is chosen that is negative taken lies between the derivatives of the two original current setpoints, whose amount of derivative is not the largest, with the correction setpoints combined form a zero system.

Die mit der Erfindung erzielbaren Vorteile liegen insbesondere darin, daß es erst durch die zusätzlichen Korrektursollwerte ermöglicht wird, netzgeführte Stromrichter zur schnellen Blindstromkompensation einzusetzen. Die für das Netz wirksamen Ströme werden durch die Zusatzsollwerte nicht beeinflußt, da diese zusammen ein Nullsystem bilden.The advantages that can be achieved with the invention are, in particular, that it is only made possible by the additional correction setpoints Use power converters for fast reactive current compensation. The one for the network Effective currents are not influenced by the additional setpoints, as these together form a zero system.

In weiterer Ausgestaltung der Er.findung wird immer dann, wenn das Vorzeichen der zeitlichen Ableitung eines ursprünglichen Stromsollwertes mit dem Vorzeichen der zugeordneten Netzspannung übereinstimmt, für die zu integrierende Größe ein Wert gewählt, dessen Vorzeichen entgegen dem Vorzeichen der Integralgröße ist und dessen negativ genommener Wert zwischen den Ableitungen der beiden ursprünglichen Stromsollwert mit dem größten und dem kleinsten Betrag liegt. ~ ' In denjenigen Zeitabständen, in denen die ursprünglichen Stromsollwerte nicht korrigiert werden müssen, wird der Betrag des Korrektursollwert dadurch vorteilhaft verkleinert.In a further embodiment of the invention, if that Sign of the time derivative of an original current setpoint with the The sign of the assigned mains voltage is the same for the one to be integrated Quantity a value is selected whose sign is opposite to the sign of the integral quantity and its negative value is between the derivatives of the two original ones Current setpoint with the largest and the smallest amount. ~ 'In those Time intervals at which the original current setpoints are not corrected must, the amount of the correction setpoint is thereby advantageously reduced.

Eine weitere Ausbildung der Erfindung ist dadurch gekenn- zeichnet, daß der Korrektursollwert erst dann gebildet wird, wenn der Betrag der Differenz aus dem korrigierten Stromsollwert und dem gemessenen Stromistwert eine vorgegebene Größe überschreitet, wobei diese Größe so gewählt wird, daß sie geringfügig kleiner ist als die halbe Differenz zwischen zwei benachbarten Stromistwertstufen.Another embodiment of the invention is characterized draws, that the correction setpoint is only formed when the amount of the difference from the corrected current setpoint and the measured current actual value a specified one Size exceeds, this size is chosen so that it is slightly smaller is than half the difference between two adjacent current actual value stages.

Der Korrektursollwert wird also erst dann gebildet, wenn der zu korrigierende Stromsollwert eine vorgegebene Schaltgrenze überschreitet, wobei diese Schaltgrenze so gewählt wird, daß unmittelbar danach die Durchzündung einer Ventilstrecke einer der netzgeführten Stromrichterbrückenschaltungen bevorsteht.The correction setpoint is therefore only formed when the one to be corrected Current setpoint exceeds a specified switching limit, this switching limit is chosen so that immediately thereafter the ignition of a valve path a the line-commutated converter bridge circuits is imminent.

Bei diesem erweiterten Verfahren werden die Korrekturhäufigkeit und die Größe des Korrektursollwertes auf das unbedingt notwendige Maß verringert, d.h. es kommt erst gar nicht zur Einleitung einer sowieso nicht ausführbaren Schaltung.In this advanced procedure, the correction frequency and the size of the correction setpoint is reduced to what is absolutely necessary, i.e. a circuit that cannot be executed anyway is not initiated in the first place.

Die Erfindung wird nachfolgend anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert.The invention is illustrated below with reference to the in the drawing Embodiments explained in more detail.

Es zeigen: Fig. la, b, c, d die Zeitverläufe von vorgegebenen Stromsollwerten und deren Ableitungen, von Korrektursollwerten sowie die resultierenden Zeitverläufe; Fig. 2 eine Schaltungsanordnung zur Durchführung des Verfahrens; Fig. 3 Schaltungszusätze zur Schaltungsanordnung gemäß Fig. 2; Fig. 4a, die Zeitverläufe der Stromwerte zur Anordnung b gemäß Fig. 3; Fig. 5 eine weiterentwickelte Schaltungsanordnung; Fig. 6a, die Zeitverläufe der Stromwerte zur Anordnung b gemäß Fig. 5.The figures show: FIGS. 1 a, b, c, d the time courses of predetermined current setpoints and their derivatives, correction setpoints and the resulting time courses; 2 shows a circuit arrangement for carrying out the method; Fig. 3 circuit additions to the circuit arrangement according to FIG. 2; Fig. 4a, the time courses the current values for arrangement b according to FIG. 3; 5 shows a further developed circuit arrangement; 6a, the time curves of the current values for arrangement b according to FIG. 5.

Der Aufbau und die Funktionsweise der Schaltungsanordnung gemäß DE-OS 27 30 010 wird als bekannt vorausgesetzt. Die Wirkungsweise des erfindungsgemäßen Verfahrens soll anhand eines ersten Beispiels erläutert werden.The structure and mode of operation of the circuit arrangement according to DE-OS 27 30 010 is assumed to be known. The mode of action of the invention The method is to be explained using a first example.

In Fig. la sind die Zeitverläufe von drei vorgegebenen Stromsollwerten iRsoll, iSsoll' iTsoll dargestellt. Diese Sollwerte bilden ein unsymmetrisches System sinusförmiger Größen, das der Summe aus einem symmetrischen, den Spannungen um 90" nacheilendem Blindstromsystem und aus einem symmetrischen, inversen Stromsystem entspricht.In Fig. La are the time courses of three specified current setpoints iRsoll, iSsoll 'iTsoll shown. These setpoints form an asymmetrical system sinusoidal quantities, which is the sum of a symmetrical, the voltages around 90 " lagging reactive current system and from a symmetrical, inverse current system is equivalent to.

Um die Übersichtlichkeit zu wahren, sind in Fig. la die Kurven der drei sinusförmigen Netzspannungen uRT, usR, uTs nicht eingezeichnet, sondern nur die Lage ihrer Nulldurchgänge markiert. Die positiven Halbschwingungen von URT' usR, uTs beginnen bei tl, t3, t5, die negativen Halbschwingungen von uRT, uSR, UTS bei t4, t6, t2.In order to maintain clarity, the curves are in Fig. La three sinusoidal mains voltages uRT, usR, uTs not shown, only marked the position of their zero crossings. The positive half oscillations of URT ' usR, uTs start at tl, t3, t5, the negative half-oscillations of uRT, uSR, UTS at t4, t6, t2.

Überall in den mit t bezeichneten Zeitabschnitten ist die "Vor zeichenvoraussetzung " nicht erfüllt, d.h. das Vorzeichen der Netzspannung stimmt nicht mit dem Vorzeichen der zeitlichen Ableitung des Stromsollwertes überein.Everywhere in the time segments marked with t the "sign requirement is used "not fulfilled, i.e. the sign of the mains voltage does not match the sign the time derivative of the current setpoint.

So ist z.B. zwischen dem Beginn der positiven Spannungshalbschwingung von uRT bei tl und dem negativen Scheitel von soll zum Zeitpunkt ta die zeitliche Ableitung a diTS /dt noch negativ, die Netzspannung uRT jedoch positiv; von den Zeitpunkten tb bis t2 ist die Ableitung diTSoll/dt bereits negativ, die Spannung uTs aber noch positiv, usw..For example, there is between the start of the positive voltage half-oscillation of uRT at tl and the negative vertex of soll at time ta is the temporal Lead a diTS / dt still negative, but the mains voltage uRT positive; from the times tb to t2 the derivative diTSoll / dt is already negative, the Voltage uTs but still positive, etc.

In Fig. lb sind die Zeitverläufe der zeitlichen Ableitungen der unkorrigierten Stromsollwerte i 1Rsoll' tSsoll STsoll dargestellt. Wenn die drei Ströme 1R, is, iT in den Primärwicklungen der Schaltungsanordnung nach DE-OS 27 30 010 außer den den unkorrigierten Sollwerten entsprechenden Anteilen zusätzliche Anteile erhalten, die zusammen ein Nullsystem bilden, so hat das auf den Verlauf der zu erzeugenden Netzströme keinerlei Einfluß.In Fig. Lb the time courses of the time derivatives of the uncorrected Current setpoints i 1Rsoll 'tSsoll STsoll shown. If the three streams 1R, is, iT in the primary windings of the circuit arrangement according to DE-OS 27 30 010 except the receive additional shares corresponding to the uncorrected target values, which together form a zero system, this has on the course of the to be generated Mains currents have no influence.

Um die Verletzung der Vorzeichenbedingung zwischen tl und t zu korrigieren, kann deshalb unkorrigierten Solla werten ein gleicher Korrektursollwert iosoll hinzugefügt werden, dessen Ableitung diosoll/dt ungleiches Vorzeichen wie die Ableitung des Sollwertes iRsOll hat, bei dem der Betrag der Ableitung mindestens so groß ist wieldiR50ll/dt und höchstens so groß wie der Betrag der anderen Ableitung mit gleichem Vorzeichen, in diesem FallldissOll/dtl(siehe hierzu Fig. lc, d).To correct the violation of the sign condition between tl and t, Therefore, if uncorrected target values can be added, an equal correction target value iosoll can be added whose derivation diosoll / dt has an unequal sign as the derivation of the Has setpoint iRsOll, at which the amount of the derivative is at least as large as wieldiR50ll / dt and at most as large as the absolute value of the other derivative with the same sign, in this case ldissOll / dtl (see Fig. lc, d).

Letzteres verhindert, daß durch die Korrektur das vorher richtige Vorzeichen der Ableitung von igsoll falsch wird.The latter prevents the correct one from being corrected The sign of the derivation of igsoll becomes wrong.

Sollte der Sollwert mit dem größten oder der mit dem mittleren Betrag der Ableitung die Vorzeichenbedingung verletzten, ist keine Korrektur möglich. Von t bis a tb verletzt keiner der unkorrigierten Sollwerte die Vorzeichenbedingung. Wenn jetzt ein Zusatzsollwert iosoll so gewählt wird, daß dessen negative zeitliche Ableitung zwischen den Ableitungen der unkorrigierten Sollwerte mit dem größten und mit dem kleinsten Betrag der Ableitung liegt, dann wird durch den Zusatzsollwert i keine Vorzeichenbedingung verletzt.Should be the setpoint with the largest or the one with the medium amount of the derivation violate the sign condition, no correction is possible. from t to a tb none of the uncorrected setpoints violate the sign condition. If now an additional setpoint iosoll is chosen so that its negative temporal Derivation between the derivatives of the uncorrected setpoints with the largest and with the smallest amount of the derivative, then the additional setpoint i no sign condition violated.

Da die Ableitung mit dem größten Betrag und die mit dem kleinsten Betrag immer verschiedenes Vorzeichen aufweisen, steht die Wahl des Vorzeichens für die Ableitung diosoll/dt frei. Dies wird erfindungsgemäß immer entgegengesetzt zum Vorzeichen der Integralgröße iosoll gewählt, wodurch erreicht wird, daß in Zeitabschnitten, in denen die ursprünglichen Sollwerte nicht korrigiert werden miissen, der Zusatzsollwert iosoll verkleinert wird oder wenigstens nicht anwächst, wenn der Betrag von diosoll/dt im Grenzfall zu Null gewählt wird.Since the derivative with the largest amount and the one with the smallest Amount always have a different sign, the choice of sign is available for the derivation diosoll / dt free. According to the invention, this is always the opposite chosen as the sign of the integral variable iosoll, which achieves that in time segments, in which the original setpoints do not have to be corrected, the additional setpoint iosoll is reduced or at least does not increase when the amount of diosoll / dt is chosen to be zero in the borderline case.

In Fig. lc ist der zeitliche Verlauf des Korrektursollwertes i dargestellt, während in Fig. ld die sich iosoll nach Summierung der Stromsollwerte mit dem Korrektursollwert ergebenden resultierenden Zeitverläufe (iR + io)soll, (iS + io) soll, (iT + i0)soll gezeigt sind. Ein direkter Vergleich zwischen den Figuren la und ld zeigt, daß im Gegensatz zu Fig. la in Fig. ld keine Vorzeichenbedingung in den mit # t bezeichneten Zeitabschnitten mehr verletzt wird.In Fig. Lc the time course of the correction setpoint i is shown, while in Fig. ld the iosoll after summation of the current setpoints with the correction setpoint resulting time courses (iR + io) should, (iS + io) should, (iT + i0) should are shown. A direct comparison between the figures la and ld shows that im In contrast to FIG. La in FIG Periods of time being injured more.

Nachfolgend wird eine zur Durchführung des beschriebenen Verfahrens geeignete, in Fig. 2 dargestellte Schaltungsanordnung beschrieben.The following is a method for performing the method described suitable circuit arrangement shown in FIG. 2 is described.

Rsoll' werden Die Sollwerte der Ströme i i55011 und 1Tsoll drei Differenziergliedern la, lb, lc zugeführt. In den Differenziergliedern la, lb, lc werden die zeitlichen Ableitungen iRsoll iSsollt iTsoll dieser Sollwertgrößen iRsoll, iSsoll , iTsoll gebildet. Die dabei eventuell auftretenden negativen Werte der zeitlichen Ableitungen werden in den sich anschließenden drei Betragsbildnern 2a, 2b, 2c in positive Werte umgewandelt.Rsoll 'are The setpoints of currents i i55011 and 1Tsoll are three differentiators la, lb, lc supplied. In the differentiators la, lb, lc the temporal Derivatives iRsoll iSsollt iTsoll of these setpoint values iRsoll, iSsoll, iTsoll educated. The negative values of the temporal derivatives that may arise in the process become positive values in the following three amount formers 2a, 2b, 2c converted.

Danach erfolgt eine Feststellung der Größer-Kleiner-Verhältnisse der Absolutbeträge der Ableitungen(iRsoll), |ISsoll, |iTsoll|. Hierzu werden drei Komparatoren 3a, 3b, 3c jeweils zwei der Werte\i,soll,, ssolll' iTsoll eingangsseitig eingegeben. Ausgangsseitig wird das in den Komparatoren 3a, 3b, 3c festgestellte Größer-Kleiner-Verhältnis durch ein binäres Signal ausgedrückt. Diese binären Signale werden anschließend einerseits in "Nicht"-Gliedern 4a, 4b, 4c invertiert und danach drei "UND"-Gliedern 5a, 5b, 5c zugeleitet, andererseits den weiteren Eingängen dieser "UND"-Glieder 5a, 5b, 5c direkt zugeführt.This is followed by a determination of the larger / smaller ratios of the Absolute amounts of the derivatives (iRsoll), | ISsoll, | iTsoll |. For this if three comparators 3a, 3b, 3c are each two of the values \ i, soll ,, ssolll 'iTsoll entered on the input side. This is done on the output side in the comparators 3a, 3b, 3c determined larger-smaller-ratio expressed by a binary signal. These binary signals are then inverted on the one hand in "not" elements 4a, 4b, 4c and then three "AND" gates 5a, 5b, 5c fed to the other Inputs of these "AND" elements 5a, 5b, 5c are fed directly.

In den "UND"-Gliedern 5a bis c werden die Signale gebildet, die dem kleinsten -Be£rag der drei Ableitungsgrößen Ii' 1, $soll' liTso11l zugeordnet sind, d.h. nur dasjenige UND-Glied 5a bis c gibt ein Ausgangssignal ab, das der kleinsten Ableitungsgröße zugeordnet ist. Ausgangsseitig steuern die UND-Glieder 5a, 5b, 5c drei Schaltglieder 6a, 6b, 6c an, denen eingangsseitig jeweils einer der drei Ableitungsbeträge lRsOllltl |iSsoll| |iTsoll| an liegt. Durch die Schaltglieder 6a bis c wird der jeweils kleinste der drei Ableitungsbeträge auf einen Summierer 7 gegeben. Dieser kleinste Ableitungsbetrag ist gleich der absoluten zeitlichen Ableitung des Korrektursollwertes |iOsolll. Dem Summierer 7 wird deshalb ausgangsseitig direkt der Ableitungsbetrag des Korrektursollwertes +IdiOsOll/dtlentnommen; das gleiche Signal mit umgekehrten Vorzeichen -|diosoll/dd kann über einen nachgeschalteten Umkehrverstärker 8entnommen werden.In the "AND" gates 5a to c, the signals are formed that the smallest amount of the three derivative quantities Ii '1, $ should' liTso11l are assigned, i.e. only that AND gate 5a to c gives an output signal, that of the smallest Derivative quantity is assigned. The AND gates 5a, 5b, 5c control the output three switching elements 6a, 6b, 6c, each of which has one of the three derivative amounts on the input side lRsOllltl | iSsoll | | iTsoll | is on. By the switching elements 6a to c is the The smallest of the three derivative amounts is given to a totalizer 7. This The smallest derivative amount is equal to the absolute time derivative of the correction setpoint | OK The totalizer 7 therefore receives the derivative amount directly on the output side of the correction setpoint + IdiOsOll / dtlenttaken; the same signal with reversed The sign - | diosoll / dd can be taken from a downstream reversing amplifier 8 will.

Die Netzspannungen GURT, uSR, uTs werden sechs Komparatoren 9a, 9b, 9c, 9d, 9e, 9f zugeleitet, von denen jeweils drei, nämlich 9a, b, c ein binäres Ausgangssignal bei anliegendem positiven Spannungswert und jeweils drei, nämlich 9d, e, f ein binäres Ausgangssignal bei anliegendem negativen Spannungswert abgeben. In den Komparatoren 9a bis f werden also binäre Signale gebildet, die jeweils dem Vorzeichen der drei Netzspannungen uRT, uSR, uTs zugeordnet sind.The mains voltages GURT, uSR, uTs are six comparators 9a, 9b, 9c, 9d, 9e, 9f, of which three each, namely 9a, b, c are binary Output signal when a positive voltage value is applied and three in each case, namely 9d, e, f emit a binary output signal when a negative voltage value is applied. In the comparators 9a to f binary signals are formed, each of the Signs of the three mains voltages uRT, uSR, uTs are assigned.

Entsprechendes geschieht in Komparatoren l0a, b, c, d, e, f bezüglich der nach den Differenziergliedern la bis c abgegriffenen Stromsollwertableitungen i i Rsoll' 1Ssoll' tTsoll. Jeweils drei der Komparatoren, nämlich 10d, e, f geben bei anliegender positiver Stromsollwertableitung ein binäres Ausgangssignal ab, jeweils drei der Komparatoren, nämlich 10a, b, c, geben bei anliegender negativer Stromsollwertableitung ein binäres Signal ab.The same happens in comparators 10a, b, c, d, e, f with respect to the current setpoint derivatives tapped after the differentiators la to c i i Rsoll '1Soll' tTsoll. Give three of the comparators, namely 10d, e, f if a positive current setpoint derivation is present, a binary output signal is output, in each case three of the comparators, namely 10a, b, c, give negative values when applied Current setpoint derivation from a binary signal.

Die Ausgangssignale der Komparatoren 9a bis f und 10a bis f werden "UND-Gliedern lla, b, c, d, e, f zugeleitet.The output signals of the comparators 9a to f and 10a to f become "AND gates lla, b, c, d, e, f supplied.

Diese UND-Glieder 10a bis f geben immer dann ein positives Ausgangssignal ab, wenn das Vorzeichen einer Spannung uRT, uSR, uTs nicht mit dem Vorzeichen der Ableitung des zugehörigen Stromsollwertes iRsoll' iSsolll, fTsoll überein Tsoll stimmt.These AND gates 10a to f always give a positive output signal if the sign of a voltage uRT, uSR, uTs does not match the sign of the Derivation of the associated current setpoint iRsoll 'iSsolll, fTsoll corresponds to Tsoll it's correct.

Die Ausgänge der UND-Glieder lla, b, c sind dabei mit einem ODER-Glied 12 und die Ausgänge der UND-Glieder lld, e, f mit einem ODER-Glied 13 verbunden. Das ODER-Glied 12.The outputs of the AND elements 11a, b, c are connected to an OR element 12 and the outputs of the AND gates lld, e, f are connected to an OR gate 13. The OR gate 12.

gibt immer dann ein positives Ausgangssignal ab, wenn ein negativer Ableitungswert 1Rsoll' 1 SsollS iTsoll Tsoll letzung der Vorzeichenbedingung führt. Das ODER-Glied 13 gibt immer dann ein positives Ausgangssignal ab, wenn ein positiver Ableitungswert |RSoll, |SsOll| zur Ver-Rsoll' letzung der Vorzeichenbedingung führt.always gives a positive output signal when a negative one Derivation value 1Rsoll '1 SsollS iTsoll Toll leads to violation of the sign condition. The OR gate 13 always emits a positive output signal when a positive one Derivation value | RSoll, | SsOll | leads to violation of the sign condition.

Durch die Ausgangssignale der ODER -Glieder 12 bzw 13 werden Schalter 14 bzw. 15 angesteuert. Dem Schalter 14 liegt dabei der positive Ableitungswert des Korrektursollwertes kiOsOll/dtleingangsseitig an, während dem Schalter 15 der negative Ableitungswert des Korrektursollwertes iOsOllZdteingangsseitig anliegt. Die Schalter 14 bzw.The output signals of the OR gates 12 and 13 become switches 14 or 15 controlled. The switch 14 has the positive derivative value of the correction setpoint kiOsOll / dtle on the input side, while switch 15 of negative derivative value of the correction setpoint is OK on the input side. The switches 14 resp.

15 geben den Betrag der kleinsten Ableitung der unkorrigierten Sollwerte mit positiven bzw. negativen Vorzeichen +ldiOsOll/dtlüber einen Summierer 16 auf einen Integrierer 17. Durch den Integrierer 17 wird der Korrektursollwert iosoll gewonnen.15 give the amount of the smallest derivative of the uncorrected setpoints with positive or negative sign + ldiOsOll / dtl about a Summer 16 to an integrator 17. The corrective setpoint is determined by the integrator 17 iosoll won.

Wenn während eines bestimmten Zeitabschnittes keine Vorzeichenbedingung verletzt wird, erhält der Integrierer 17 kein Eingangssignal, der Korrektursollwert iosoll bleibt dann zeitlich konstant.If there is no sign condition during a certain period of time is violated, the integrator 17 receives no input signal, the correction setpoint iosoll then remains constant over time.

In Fig. lb ist die Eingangsspannung des Integrierers 17 stark ausgezogen eingezeichnet (siehe Zeitabschnitte d t).In Fig. Lb the input voltage of the integrator 17 is strongly drawn out shown (see time periods d t).

Fig. lc zeigt den Zeitverlauf des auf diese Weise erzeugten Korrektursollwertes iosoll und Fig. ld die durch Addition gebildeten korrigierten Sollwerte (iR + io)soll, (i + i ) (i + i ) , bei denen die Vorzeichen~ 5 o soll' T o soll bedingungen immer erfüllt sind und die jetzt anstelle der unkorrigierten Werte in bekannter Weise zur Erzeugung der Blindströme mit dem gewünschten Kurvenverlauf dienen.Fig. Lc shows the time course of the correction setpoint generated in this way iosoll and Fig. ld the corrected nominal values (iR + io) formed by addition, (i + i) (i + i), for which the sign ~ 5 o should 'T o should conditions always are fulfilled and now instead of the uncorrected values in a known manner serve to generate the reactive currents with the desired curve shape.

In Fig. 3 sind Schaltungszusätze zur Anordnung gemäß Fig. 2 dargestellt, die bewirken, daß in denjenigen Zeitabschnitten, in denen die ursprünglichen Sollwerte iRsoll 1Rsoll' iTsoll nicht korrigiert werden müssen, der Betrag des Korrektursollwertes iosoll verkleinert wird.In Fig. 3 circuit additions to the arrangement according to Fig. 2 are shown, which have the effect that in those time segments in which the original setpoints iRsoll 1Rsoll 'iTsoll do not have to be corrected, the amount of the correction setpoint iosoll is reduced.

Zusätzlich zu der aus Fig. 2 bekannten Schaltungsanordnung sind zwei Komparatoren 18a, 18b vorgesehen, denen eingangsseitig der Korrektursoliwert iosoll anliegt. In den Komparatoren 18a, b wird das Vorzeichen von iosoll in digitale Signale umgesetzt, mit denen nachfolgende Schalter l9a, l9b gesteuert werden.In addition to the circuit arrangement known from FIG. 2, there are two Comparators 18a, 18b are provided, to which the corrective setpoint iosoll on the input side is present. In the comparators 18a, b the sign of iosoll is converted into digital signals implemented, with which the following switches l9a, l9b are controlled.

Dem Schalter l9a liegt dabei der negative Ableitungswert des Korrektursollwertes diOsOll/dtleingangsseitig an, während der Schalter l9b vom positiven Wert 4ioSoll/dt beaufschlagt wird. Die Schalter 19a, b schalten den kleinsten Betrag der unkorrigierten Ableitungen der Sollwerte mit einem solchen Vorzeichen an einen nachgeschalteten Addierer 20 durch, daß bei Integration der Betrag von iosoll verkleinert wird.The switch 19a has the negative derivative value of the correction setpoint diOsOll / dtle on the input side, while switch l9b has the positive value 4ioSoll / dt applied will. The switches 19a, b switch the smallest amount of the uncorrected derivatives the setpoint values with such a sign to a downstream adder 20 by reducing the amount of iosoll when integrating.

Desweiteren ist ein NOR"-Glied 21 eingangsseitig mit den Ausgangssignalen der ODER-Glieder 12 und 13 beaufschlagt.Furthermore, a NOR "element 21 is on the input side with the output signals the OR gates 12 and 13 acted upon.

Ein vom NOR-Glied 21 gesteuerter Schalter 22, der eingangsseitig mit dem Addierer 20 verbunden ist, ist ausgangsseitig an den Summierer 16 angeschlossen. Die weitere Beschaltung ist analog der unter Fig. 2 beschriebenen.A switch 22 controlled by the NOR element 21, the input side with the adder 20 is connected, is connected on the output side to the adder 16. The further wiring is analogous to that described under FIG.

Mittels der Anordnung NOR-Glied 21 - Schalter 22 wird verhindert, daß das vom Addierer 20 kommende Signal während der Korrekturphase über den Summierer 16 zum Integrierer 17 gelangt. In Fig. 4a sind der Zeitverlauf des auf diese Weise aus den in Fig. 1 dargestellten ursprünglichen Sollwerten gebildeten Korrektur-Sollwertes iosoll und in Fig. 4b die Zeitverläufe der korrigierten Stromsollwerte (iR + io)soll, (is + io)soll (iT + oio)soll g In einer Weiterentwicklung des Verfahrens wird der Korrektursollwert iosoll nicht immer schon dann gebildet, wenn bei einem der ursprünglichen Stromsollwerte iRsoll' iSsollf iTsoll das Vorzeichen der zeitlichen Ableitung nicht mit dem Vorzeichen der zugeordneten Netzspannung übereinstimmt, sondern erst dann, wenn sih dieser Stromsollwert noch zusätzlich einer Schaltgrenze so sehr nähert, daß unmittelbar danach normalerweise eine Ventilstrecke gezündet werden müßte, was aber wegen der verletzten Vorzeichenbedingung nicht möglich wäre. Wird bei der besagten Annäherung mit der Erzeugung des Korrektursollwertes i05011 wie oben beschrieben begonnen, kommt es vorteilhafterweise erst gar nicht zur Einleitung der sowieso nicht ausführbaren Schaltung.The arrangement NOR element 21 - switch 22 prevents that the signal coming from the adder 20 during the correction phase via the adder 16 reaches the integrator 17. In Fig. 4a the time course of the are in this way Correction setpoint values formed from the original setpoint values shown in FIG. 1 iosoll and in Fig. 4b the time curves of the corrected current setpoints (iR + io), (is + io) shall (iT + oio) shall g In a further development of the procedure, the Correction setpoint iosoll is not always formed when one of the original Current setpoints iRsoll 'iSsollf iTsoll does not have the sign of the time derivative matches the sign of the assigned mains voltage, but only then, if this current setpoint is also so close to a switching limit, that immediately afterwards a valve train would normally have to be ignited, which but would not be possible because of the violated sign condition. Will when said Approach with the generation of the correction setpoint i05011 as described above started, there is advantageously no initiation of the anyway not executable circuit.

Fig. 5 zeigt einen Schaltungszusatz zur Anordnung gemäß Fig. 2 oder 3, der es gestattet, dieses Verfahren zu verwirklichen. Zu diesem Zweck werden drei Summierer 23a, 23b, 23c mit dem Korrektursollwert iOsoll sowie mit jeweils einem Stromsollwert 1Rsoll' iSSollS Tsoll beaufschlagt. Ausgangsseitig sind die Summierer 23a, b, c über weitere Summierer 24a, 24b, 24c jeweils mit Betragsbildnern 25a, 25b, 25c verbunden.Fig. 5 shows a circuit addition to the arrangement according to FIG. 2 or 3, which allows this process to be implemented. To this end, there will be three Summers 23a, 23b, 23c with the correction setpoint OKsoll and each with one Current setpoint 1Rsoll 'iSSollS Tsoll applied. The totalizers are on the output side 23a, b, c via further summers 24a, 24b, 24c each with amount formers 25a, 25b, 25c connected.

Diesen Betragsbildnern 25a, 25b, 25c sind jeweils Komparatoren 26a, 26b, 26c nachgeschaltet. Komparator 26a ist mit Eingängen der UND-Glieder lla und lld, Komparator 26b ist mit Eingängen der UND-Glieder llb und lle sowie Komparator 26c mit Eingängen der UND-Glieder llc und llf verbunden. Zwischen den Summierern 23a und 24a, 23b und 24b, sowie 23c und 24c sind jeweils Blindstrom-Kompensationseinrichtungen 27a, 27b sowie 27c geschaltet.These amount formers 25a, 25b, 25c are each comparators 26a, 26b, 26c connected downstream. Comparator 26a is connected to the inputs of the AND gates lla and lld, comparator 26b is with inputs of the AND gates llb and lle as well as a comparator 26c connected to the inputs of the AND gates llc and llf. Between the summers 23a and 24a, 23b and 24b, and 23c and 24c are each reactive current compensation devices 27a, 27b and 27c switched.

Kompensationseinrichtung 27a beaufschlagt dabei den Summierer 24a mit dem negativen Istwert des Stromes iRistt Kompensationseinrichtung 27b den Summierer 24b mit dem negativen Istwert des Stromes i rist sowie Kompensatonseinrichtung 27c den Summierer 24c mit dem negativen Istwert des Stromes iTist. Der übrige Aufbau der Schaltungsanordnung entspricht dem unter Fig. 2 beschriebenen.Compensation device 27a acts on summer 24a with the negative actual value of the current iRist compensation device 27b the adder 24b with the negative actual value of the current i rist and compensation device 27c the summer 24c with the negative actual value of the current iTist. The rest of the structure the circuit arrangement corresponds to that described under FIG.

In den Summierern 23a, b, c werden die resultierender Stromsollwerte für die Transformator-Primärströme der Blindstrom-Kompensationseiflrichtungen 27a, b, c gebildet.The resulting current setpoints are stored in the summers 23a, b, c for the transformer primary currents of the reactive current compensation directions 27a, b, c formed.

Infolge der Mehrstufen-Steuerung ist die Differenz zwischen dem Istwert eines Primärstromes und seinem Sollwert beim Durchschreiten einer Schaltgrenze gerade halb so groß wie die Differenz zwischen zwei benachbarten Stromstufen.As a result of the multi-level control, the difference between the actual value is of a primary current and its setpoint when crossing a switching limit half as large as the difference between two adjacent current levels.

Die Differenzen zwischen den Soll- und Istwerten der Kompensationsströme ergeben sich an den Ausgängen der Summie- rer 24a, b, c. Anschließend werden in den Betragsbildnern 25a, b, c alle negativen Werte positiv gemacht und dann in den Komparatoren 26a, b, c mit einer Größe verglichen, die etwas kleiner ist als die halbe Differenz zwischen zwei benachbarten Stromistwert-Stufen. Kurz bevor ein Stromsollwert eine Schaltgrenze erreicht, gibt der zugehörige Komparator ein Signal an die beiden zugeordneten UND-Glieder 11, die gegenüber der in Fig. 2 dargestellten Ausführung einen dritten Eingang aufweisen, und demzufolge nur dann die Bildung eines Korrektursollwertes iosoll veranlassen, wenn eine Schaltung einer Ventilstrecke unmittelbar bevorsteht.The differences between the setpoint and actual values of the compensation currents result at the outputs of the summation rer 24a, b, c. Afterward all negative values are made positive in the amount formers 25a, b, c and then compared in the comparators 26a, b, c with a size that is slightly smaller is than half the difference between two adjacent current actual value stages. Short before a current setpoint reaches a switching limit, the associated comparator gives a signal to the two associated AND gates 11, which compared to the one shown in FIG. 2 have a third input, and therefore only then initiate the formation of a correction setpoint value iosoll if a circuit has a Valve section is imminent.

In den. Fig. 6a, b sind die Zeitverläufe des auf diese Weise aus den in Fig. 1 dargestellten ursprünglichen Sollwerten iRsoli' iSsoll' iTsoll gebildeten Korrektursollwertes iosoll und der korrigierten Sollwerte T o)sollS (iR + io)soll, (is + io)soll dargestellt.In the. 6a, b are the time courses of the in this way from the Original setpoint values iRsoli 'iSsoll' iTsoll shown in FIG. 1 are formed Correction setpoint iosoll and the corrected setpoints T o) sollS (iR + io) soll, (is + io) should be represented.

Wie man sieht, beginnt die erste Korrektur nicht schon zum Zeitpunkt tl sondern erst dann wenn der korrigier te Stromsollwert (i + io)soll die unterste eingezeich-R soll nete Schaltgrenze fast erreicht hat. Der jetzt wie oben beschrieben gebildete Zusatzsollwert iosoll bewirkt, daß der resultierende Strom bis zum Ende des mit X t bezeichneten Intervalls die Vorzeichenbedingung dadurch nicht mehr verletzt, daß er konstant bleibt. Anschließend wird der Korrektursollwert iosoll wie oben beschrieben auf Null- zurückgeführt.As you can see, the first correction does not start at that point tl but only when the corrected current setpoint (i + io) should be the lowest marked-R should have almost reached the switching limit. The now as described above The additional setpoint iosoll created causes the resulting current to run through to the end of the interval designated by X t no longer violates the sign condition, that it remains constant. The correction setpoint is then iosoll as above described reduced to zero.

In dem zweiten mit S t bezeichneten Intervall, in dem die Vorzeichenbedingung im Strang T verletzt ist, wird jetzt überhaupt kein Korrektursollwert iosoll mehr gebildet. Im dritten Intervall beginnt die Korrektur nicht im Minimum von iSsoll sondern erst später, wenn die nächste Schaltgrenze fast erreicht ist. Die Korrektur endet zum Zeitpunkt t3, der Zusatzsollwert iosoll wird dann wie oben bechrieben auf Null zurückgeführt.In the second interval, denoted by S t, in which the sign condition is violated in line T, there is no longer any correction setpoint iosoll educated. In the third interval, the correction does not start at the minimum of iSsoll but only later, when the next switching limit is almost reached. The correction ends at time t3, the additional setpoint iosoll is then described as above returned to zero.

In Fig. 6b ist der Zeitverlauf des Korrektursollwertes iosoll mit 30-facher Amplitudenstreckung dargestellt.In Fig. 6b the time course of the correction setpoint iosoll is with 30-fold amplitude stretching shown.

Wie man erkennt, sind bei dem erweiterten Verfahren gemäß Fig. 5, 6 die Korrekturhäufigkeit und die Größe des Korrektursollwertes iosoll auf das unbedingt notwendige Maß verringert worden.As can be seen, in the extended method according to FIG. 5, 6 the correction frequency and the size of the correction setpoint iosoll to the unconditional necessary degree has been reduced.

LeerseiteBlank page

Claims

Claims 1. Learn to generate according to size and curve shape changeable reactive currents with the help of a three-phase alternating current network to be influenced lying three-phase converter transformer, the secondary side several line-commutated Converter bridge circuits are connected, the DC side with each other and connected in series with one smoothing reactor and in parallel with one Three-phase capacitor bank connected to the AC network for provision a predetermined compensation reactive power, the three currents of the transformer primary windings independently of each other by multi-stage control approximated current setpoints are characterized in that whenever at one of the original Current setpoint values (iRsoll, issoll, i) with the sign of the derivative shown does not match the sign of the assigned mains voltage (URT, uSR, uTs), For each generated current setpoint (iRsoll issoll, iTsoll) a correction setpoint that is the same for all (ioSoll) is added, which is generated by integrating a variable (dioSoll / dg) for which a value is chosen that is taken negative between the derivatives of the two original current setpoints, the amount of which the derivative does not is the largest, whereby the correction setpoints (iosoll) together form a zero system.

2. The method according to claim 1, characterized in that always if the sign of the time derivative of an original current setpoint (iRsoll, iSsoll ' iTsoll) with the sign of the assigned mains voltage (uRT, USR, uTs), a value for the variable to be integrated (diosoll / dt) is chosen whose sign is opposite to the sign of the integral quantity (iosoll) and its negative value taken between the derivatives of the two original ones Current setpoints with the largest and the smallest amount lies.

3. The method according to one or more of the preceding claims, characterized in that the correction setpoint (iosoll) is only formed if the amount of the difference from the corrected current setpoint (iR + i0) should ' (iS + iO) soll '(iT + iO) soll) and the measured current actual value (Ristl isist iTiSt exceeds a specified size (t), this size (E) being selected in such a way that that it is slightly smaller than half the difference between two neighboring ones Current actual value levels.