DE2909323C1

DE2909323C1 - Radio monitoring station with a spectral analysis receiver

Info

Publication number: DE2909323C1
Application number: DE2909323A
Authority: DE
Inventors: Pierre Moulin; Guy Delevacque
Original assignee: Thomson CSF SA
Current assignee: Thales SA
Priority date: 1978-03-14
Filing date: 1979-03-09
Publication date: 1990-03-01
Anticipated expiration: 1999-03-10
Also published as: GB7908811D0; FR2630220B1; GB2460289B; FR2630220A1; GB2460289A

Description

Die Erfindung bezieht sich auf eine Funküberwachungsstation mit einem Spektralanalyseempfänger zum Erkennen von Funksendungen und ihrer charakteristischen Eigenschaften in einem breiten Frequenzband.The invention relates to a radio monitoring station with a spectral analysis receiver to recognize radio broadcasts and their characteristic Properties in a wide frequency band.

Es ist bekannt, Funksendungen mit Hilfe von zwei Empfängertypen festzustellen. Der eine in früherer Zeit benutzte Empfänger ist ein Empfänger mit kontinuierlicher Durchstimmung, bei dem die empfangenen Signale auf einer Kathodenstrahlröhre angezeigt und von einer Bedienungsperson manuell ausgewertet werden. Der andere Empfängertyp ist ein Empfänger, der in konstanten Schritten mit Hilfe einer Frequenzsyntheseschaltung durchgestimmt wird, die einen elektronisch gesteuerten Teiler mit veränderlichem Teilungsverhältnis enthält; dieser Empfänger ist gegebenenfalls mit einer Rechenanordnung verbunden, die einen automatischen, schrittweise durchgeführten Suchvorgang in einem gegebenen Frequenzband ermöglicht, wobei die Breite des Analysefrequenzbandes im wesentlichen gleich der Breite des Frequenzschritts der Frequenzsyntheseschaltung ist.It is known to use two types of receivers to transmit radio signals ascertain. The one used in earlier times Receiver is a receiver with continuous tuning, where the received signals on a cathode ray tube displayed and evaluated manually by an operator will. The other type of recipient is a recipient in constant steps with the help of a frequency synthesis circuit is tuned, which is an electronically controlled Contains divisors with variable division ratio; this receiver may have a computing arrangement connected, which is an automatic, gradual Searching in a given frequency band enables the width of the analysis frequency band essentially equal to the width of the frequency step of the frequency synthesis circuit is.

Der zuerst genannte Empfängertyp hat die bekannten Nachteile der manuellen Auswertung, insbesondere den Nachteil, daß er sehr langsam arbeitet.The first-mentioned type of receiver has the known disadvantages the manual evaluation, especially the disadvantage that he works very slowly.

Der an zweiter Stelle genannte Empfängertyp weist diesen Mangel nicht auf, doch hat er den Nachteil, daß eine diskontinuierliche und somit ungenaue Analyse durchgeführt wird, es sei denn, daß eine sehr kleine Schrittweise und folglich ein sehr schmales Analysefenster benutzt wird. Die Analysiergeschwindigkeit ist dabei jedoch gering, weil einerseits die Anzahl der pro Sekunde durchgeführten Frequenzschrittumschaltungen in der Frequenzsyntheseschaltung zunimmt, was einen großen Teil der Auswertungszeit darstellt, und da andererseits Einschwingvorgänge an den das Analysefenster bildenden Filtern auftreten, die umso schwieriger zu beseitigen sind, je schmäler dieses Fenster ist. Es muß daher ein Kompromiß zwischen der Geschwindigkeit und dem Auflösungsvermögen getroffen werden. Der Erfindung liegt die Aufgabe zugrunde, eine Funküberwachungsstation zu schaffen, die bei hoher Arbeitsgeschwindigkeit ein gutes Auflösungsvermögen hat.The recipient type mentioned in second place has this Not lack, but it has the disadvantage that a discontinuous and thus inaccurate analysis is performed unless a very small step by step and consequently a very narrow analysis window is used. The speed of analysis is small, however, because on the one hand the Number of frequency step switches performed per second in the frequency synthesis circuit increases what one represents a large part of the evaluation time, and there on the other hand Settling processes on the filters forming the analysis window occur, the more difficult to eliminate, the narrower this window is. There must therefore be a compromise between the Speed and resolution are taken. The invention has for its object to provide a radio monitoring station that at high Working speed has a good resolving power.

Nach der Erfindung ist eine Funküberwachungsstation mit einem Spektralanalyseempfänger, der mit einer Antenne gekoppelt ist und hintereinandergeschaltet einen ersten Frequenzumsetzer für Empfangssignale, einen ersten Zwischenfrequenzverstärker, einen zweiten Frequenzumsetzer, einen zweiten Zwischenfrequenzverstärker und ein Bandfilter mit schmaler Bandbreite b enthält, wobei dieses Bandfilter am Ausgang einen Sendesignaldetektor aufweist, dadurch gekennzeichnet, daß der erste Frequenzumsetzer einen Überlagerungsoszillator enthält, der von einer schrittweise in konstanten Frequenzschritten P mit P » b arbeitenden Frequenzsyntheseschaltung gebildet ist, und daß der zweite Frequenzumsetzer einen nach einer Sägezahnfunktion über ein Frequenzband der Breite P durchstimmbaren Überlagerungsoszillator enthält, wobei die Bandbreite des ersten Verstärkers wenigstens den Wert P hat.According to the invention, a radio monitoring station with a spectral analysis receiver, which is coupled to an antenna and connected in series, contains a first frequency converter for received signals, a first intermediate frequency amplifier, a second frequency converter, a second intermediate frequency amplifier and a band filter with a narrow bandwidth b , this band filter having an output at the output Transmitted signal detector, characterized in that the first frequency converter contains a local oscillator which is formed by a frequency synthesis circuit operating step by step in constant frequency steps P with P » b , and in that the second frequency converter contains a local oscillator which can be tuned according to a sawtooth function over a frequency band of width P , the bandwidth of the first amplifier having at least the value P.

Die Erfindung wird nun anhand der Zeichnung beispielshalber erläutert. Es zeigtThe invention will now be described by way of example with reference to the drawing explained. It shows

Fig. 1 ein Schaltbild eines Spektralanalyseempfängers für eine Funküberwachungsstation nach der Erfindung, Fig. 1 is a diagram of a Spektralanalyseempfängers for a radio monitoring station according to the invention,

Fig. 2 ein erläuterndes Diagramm und Fig. 2 is an explanatory diagram and

Fig. 3 ein Schaltbild eines Beispiels einer Funküberwachungsstation mit einem solchen Spektralanalyseempfänger. Fig. 3 is a diagram showing an example of a radio monitoring station with such Spektralanalyseempfänger.

In der Schaltung von Fig. 1 speist eine Antenne 1 eine Mischstufe 2, die die Frequenz der empfangenen Signale mit Hilfe eines Überlagerungsoszillators in Form einer Frequenzsyntheseschaltung 3 umsetzt. Das Ausgangssignal der Mischstufe 2 wird über einen ersten Zwischenfrequenzverstärker 5 einer zweiten Mischstufe 4 zugeführt. Diese Mischstufe 4 empfängt an einem zweiten Eingang 40 ein von einem Überlagerungsgenerator 41 geliefertes Überlagerungsschwingungssignal; das Ausgangssignal der Mischstufe 4 gelangt über einen zweiten Zwischenfrequenzverstärker 10 und ein damit in Serie geschaltetes, von einer Detektorvorrichtung abgeschlossenes Bandfilter 11 zur Ausgangsklemme 9 des Empfängers. Diese Detektorvorrichtung ist hier ein herkömmlicher Phasendiskriminator.In the circuit of Fig. 1 feeding an antenna 1, a mixer stage 2 that converts the frequency of the received signals with the aid of a local oscillator in the form of a frequency synthesis circuit 3. The output signal of the mixer stage 2 is fed to a second mixer stage 4 via a first intermediate frequency amplifier 5 . This mixer stage 4 receives at a second input 40 a beat oscillation signal supplied by a beat generator 41 ; the output signal of the mixer stage 4 is sent to the output terminal 9 of the receiver via a second intermediate frequency amplifier 10 and a band filter 11 which is connected in series and is closed by a detector device. This detector device is a conventional phase discriminator here.

Der Generator 41 enthält einen elektronisch frequenzgesteuerten Oszillator 8, dessen Ausgangssignal einem Koppler 7 zugeführt wird, dessen Ausgang 6 mit dem Eingang 40 der Mischstufe 4 verbunden ist. Die Frequenz des Oszillators 8 wird über seine Steuereingänge 12 und 13 gesteuert. Zwischen dem Ausgang 28 eines Komparators 15 und dem Steuereingang 12 liegt ein Speicher 14. Der Eingang 16 des Komparators 15 ist am Ausgang 17 der Frequenzsyntheseschaltung 3 angeschlossen und der Eingang 18 ist mit dem Ausgang der Mischstufe 19 verbunden, die die Frequenz des vom Oszillator 8 gelieferten, vom Ausgang 20 des Kopplers 7 abgegebenen Überlagerungssignals mit Hilfe eines vom Ausgang 21 der Frequenzsyntheseschaltung 3 gelieferten Signals umsetzt.The generator 41 contains an electronically frequency-controlled oscillator 8 , the output signal of which is fed to a coupler 7 , the output 6 of which is connected to the input 40 of the mixer stage 4 . The frequency of the oscillator 8 is controlled via its control inputs 12 and 13 . A memory 14 is located between the output 28 of a comparator 15 and the control input 12 . The input 16 of the comparator 15 is connected to the output 17 of the frequency synthesis circuit 3 and the input 18 is connected to the output of the mixer stage 19 , which the frequency of the beat signal supplied by the oscillator 8 and output by the output 20 of the coupler 7 with the aid of an output 21 the frequency synthesis circuit 3 implemented signal.

Der Steuereingang 13 steht über eine Verarbeitungsschaltung 22 mit dem Ausgang eines Digital-Analog-Umsetzers 23 in Verbindung, der mit den Signalausgängen eines digitalen Rückwärtszählers 24 verbunden ist. Der Takteingang 25 empfängt ein vom Ausgang 26 der Frequenzsyntheseschaltung 3 abgegebenes Taktsignal, das einem der zwei Eingänge 39 eines UND-Glieds 27 zugeführt wird, dessen Durchschaltzustand mittels des anderen Eingangs 29 gesteuert wird. Der Komparator 15 speist auch eine Detektorschaltung 31, deren Ausgang einerseits mit einem ersten Steuereingang 30 des Speichers 14 und andererseits über eine bistabile Kippschaltung 38 mit diesem Eingang 29 verbunden ist.The control input 13 is connected via a processing circuit 22 to the output of a digital-to-analog converter 23 , which is connected to the signal outputs of a digital down counter 24 . The clock input 25 receives a clock signal emitted by the output 26 of the frequency synthesis circuit 3 , which is fed to one of the two inputs 39 of an AND gate 27 , the switching state of which is controlled by the other input 29 . The comparator 15 also feeds a detector circuit 31 , the output of which is connected on the one hand to a first control input 30 of the memory 14 and on the other hand via a bistable multivibrator 38 to this input 29 .

Der Rückwärtszähler 24 weist einen Ausgang 32 zur Abgabe eines die Beendigung des Zählvorgangs anzeigenden Signals auf, der mit seinem Ladesteuereingang verbunden ist; außerdem ist dieser Ausgang 32 mit dem Steuereingang 34 der Frequenzsyntheseschaltung 3, mit dem Steuereingang 35 des Speichers 14 und mit dem Steuereingang 36 der bistabilen Kippschaltung 38 verbunden.The down counter 24 has an output 32 for emitting a signal indicating the end of the counting process, which is connected to its charge control input; in addition, this output 32 is connected to the control input 34 of the frequency synthesis circuit 3 , to the control input 35 of the memory 14 and to the control input 36 of the bistable multivibrator 38 .

Der beschriebene Empfänger ist in einem Empfangsfrequenzbereich von 20 bis 120 MHz betrieben worden, wobei die Frequenzsyntheseschaltung 3 ein frequenzveränderliches Signal im Bereich von 340 bis 440 MHz mit gleichen Frequenzschritten von 0,5 MHz lieferte. Die Überlagerungsdifferenz dieser Frequenzen wird am Ausgang der Mischstufe 2 angewendet; sie wird von dem auf eine erste Zwischenfrequenz von 320 MHz abgestimmten Zwischenfrequenzverstärker 5 ausgewählt und verstärkt.The receiver described has been operated in a reception frequency range from 20 to 120 MHz, the frequency synthesis circuit 3 delivering a frequency-variable signal in the range from 340 to 440 MHz with the same frequency steps of 0.5 MHz. The difference in superposition of these frequencies is applied at the output of mixer stage 2 ; it is selected and amplified by the intermediate frequency amplifier 5 tuned to a first intermediate frequency of 320 MHz.

Der Oszillator 8 hat eine Ruhefrequenz von 302 MHz. Am Ausgang der Mischstufe 4 wird ebenfalls die Überlagerungsdifferenz ausgenützt, und über den Verstärker 10 und das Bandfilter 11 mit der Bandbreite 12,5 kHz wird eine zweite Zwischenfrequenz von 18 MHz übertragen.The oscillator 8 has a quiescent frequency of 302 MHz. At the output of the mixer 4 , the superimposition difference is also used, and a second intermediate frequency of 18 MHz is transmitted via the amplifier 10 and the band filter 11 with the bandwidth 12.5 kHz.

Für jede Abstimmfrequenz der Frequenzsyntheseschaltung wird der Oszillator 8 über ein Spektrum von 0,5 MHz durchgestimmt, das gleich dem Frequenzschritt der Syntheseschaltung ist, was bedingt, daß die Bandbreite des Verstärkers 5 wenigstens 0,5 MHz beträgt.For each tuning frequency of the frequency synthesis circuit, the oscillator 8 is tuned over a spectrum of 0.5 MHz, which is the same as the frequency step of the synthesis circuit, which means that the bandwidth of the amplifier 5 is at least 0.5 MHz.

Daraus ergibt sich ein kontinuierliches Absuchen des Spektrums. Bei jedem Frequenzschritt der Syntheseschaltung vergrößert der Oszillator 8, ausgehend von seiner Ruhefrequenz, seine Ausgangsfrequenz in Abhängigkeit von der Zeit in linearer Weise um 0,5 MHz, und er bewirkt am Ende des Durchstimmvorgangs gleichzeitig die Einstellung der Syntheseschaltung auf den nächsten Frequenzschritt sowie seine Rückkehr zur Ruhefrequenz, auf die er exakt eingeregelt wird, bevor er sie erneut verändert. This results in a continuous search of the spectrum. With each frequency step of the synthesis circuit, the oscillator 8 increases , starting from its quiescent frequency, its output frequency in a linear manner as a function of time by 0.5 MHz, and at the end of the tuning process it simultaneously causes the synthesis circuit to be set to the next frequency step and to return to the resting frequency to which it is adjusted precisely before changing it again.

Die Durchführung dieses Vorgangs läßt sich mit Hilfe des in der nächsten Figur dargestellten Diagramms besser verstehen.This process can be carried out with the help of the Understand the diagram shown in the next figure.

In Fig. 2 sind in Abhängigkeit von der Zeit die Änderungen der Frequenz F des Oszillators 8 dargestellt.The changes in frequency F of oscillator 8 are shown in FIG. 2 as a function of time.

Der Zeitpunkt t₀ ist derjenige Zeitpunkt, an dem der Rückwärtszähler 24 seinen Rückwärtszählvorgang beendet und den Zählerstand Null erreicht, was zur Abgabe eines Impulses am Ausgang 32 führt, der gleichzeitig bewirkt, daß die Kippschaltung 38 in den Stand "Null" übergeht, so daß das UND-Glied 27 gesperrt wird; gleichzeitig bewirkt dieser Impuls das Fortschalten der Syntheseschaltung zum nächsten Frequenzschritt mittels eines Steuersignals am Eingang 34 und das Laden des Rückwärtszählers 24 über seinen Eingang 33, was zur Folge hat, daß am Ausgang der Verarbeitungsschaltung 22 eine an den Steuereingang 13 angelegte Spannung erscheint, die der Ruhefrequenz des Oszillators 8 entspricht. Dieser Oszillator geht daher sprunghaft von der Frequenz F₁ auf einen Punkt A über, der sehr nahe bei der Frequenz F₀ = F₁ + 0,5 MHz liegt. Der das Ende der Rückwärtszählung anzeigende Impuls erscheint auch am Eingang 35 des Speichers 14 und bewirkt das Schließen der von der Mischstufe 19, vom Komparator 15 und vom Speicher 14 gebildeten Regelschleife.The point in time t Zeitpunkt is the point in time at which the down counter 24 ends its down counting process and reaches the counter reading zero, which leads to the emission of a pulse at the output 32 , which at the same time causes the flip-flop 38 to go into the "zero" state, so that the AND gate 27 is locked; at the same time, this pulse causes the synthesis circuit to advance to the next frequency step by means of a control signal at the input 34 and the loading of the down counter 24 via its input 33 , with the result that a voltage applied to the control input 13 appears at the output of the processing circuit 22 , which the Quiescent frequency of the oscillator 8 corresponds. This oscillator therefore jumps from the frequency F ₁ to a point A that is very close to the frequency F ₀ = F ₁ + 0.5 MHz. The pulse indicating the end of the down count also appears at the input 35 of the memory 14 and causes the control loop formed by the mixer stage 19 , the comparator 15 and the memory 14 to close.

Vom Zeitpunkt t₀ bis zum Zeitpunkt t₁ liefert der Komparator 15 an seinem Ausgang 28 zum Eingang 12 des Oszillators 8 eine Korrekturspannung, die sich aus dem Vergleich des vom Ausgang 17 der Syntheseschaltung 3 gelieferten Bezugssignals mit der Frequenz 8 MHz mit dem Ausgangssignal des Oszillators 8 nach seiner Umsetzung auf 8 MHz mittels des vom Ausgang 21 der Frequenzsyntheseschaltung gelieferten Signals mit 310 MHz ergibt. From the time t ₀ to the time t ₁, the comparator 15 provides at its output 28 to the input 12 of the oscillator 8 a correction voltage, which results from the comparison of the reference signal supplied by the output 17 of the synthesis circuit 3 with the frequency 8 MHz with the output signal of the oscillator 8 after its conversion to 8 MHz by means of the signal supplied by the output 21 of the frequency synthesis circuit at 310 MHz.

Am Zeitpunkt t₁ ist der Oszillator 8 genau auf die Frequenz F₀ geführt, und das Einrasten wird vom Detektor 31 in den Digitalwert "1" umgesetzt, der dem Steuereingang 30 des Speichers 14 zugeführt wird, damit in diesem die an die Klemme 12 angelegte Korrekturspannung gespeichert wird und damit unmittelbar danach die Regelschleife unterbrochen wird. Dieser Digitalwert "1" wird über die Kippschaltung 38 auch an das UND-Glied 27 angelegt, wobei die Kippschaltung diesen Digitalwert für das UND-Glied 27 festhält, damit der Rückwärtszählvorgang durch die vom Ausgang 26 der Frequenzsyntheseschaltung 3 gelieferten Taktsignale bis zum Zeitpunkt t₂ fortgesetzt werden kann, der dem Ende des Zählvorgangs entspricht, an dem der Übergang der Kippschaltung 38 mittels ihres Eingangs 36 in den Zustand "0" und das Sperren des UND-Glieds 27 bewirkt werden.At the time t ₁, the oscillator 8 is guided precisely to the frequency F ,, and the latching is implemented by the detector 31 in the digital value "1", which is fed to the control input 30 of the memory 14 , so that the applied to the terminal 12 in this Correction voltage is stored and the control loop is interrupted immediately thereafter. This digital value "1" is also applied to the flip-flop 38 to the AND gate 27 , the flip-flop holding this digital value for the AND gate 27 so that the down-counting process by the clock signals supplied by the output 26 of the frequency synthesis circuit 3 until time t 2 can be continued, which corresponds to the end of the counting process at which the transition of the flip-flop 38 is effected by means of its input 36 to the state "0" and the blocking of the AND gate 27 .

Im beschriebenen Ausführungsbeispiel wird der Rückwärtszähler 24 am Zeitpunkt t₀ mi dem Wert 160 geladen, und er geht zwischen den Zeitpunkten t₁ und t₂ schrittweise vom Wert 160 auf den Wert 0 über. Die jeweilige Zahl wird vom Umsetzer 23 in Analogspannungswerte umgesetzt, die von der Verarbeitungsschaltung 22 geglättet werden, deren Übertragungsfunktion so bestimmt ist, daß die an die Klemme 23 des Oszillators 8 angelegte Spannung mit jedem Analogspannungswert eine konstante Frequenzverschiebung gewährleistet, deren Wert 500 kHz/160 = 3,125 kHz beträgt.In the exemplary embodiment described, the down counter 24 is loaded with the value 160 at the time t ₀ mi, and it gradually changes from the value 160 to the value 0 between the times t ₁ and t ₂. The respective number is converted by the converter 23 into analog voltage values, which are smoothed by the processing circuit 22 , the transfer function of which is determined in such a way that the voltage applied to the terminal 23 of the oscillator 8 ensures a constant frequency shift with each analog voltage value, the value of which 500 kHz / 160 = 3.125 kHz.

Am Zeitpunkt t₂ beginnt der Zyklus erneut, und der nächste Ladevorgang des Rückwärtszählers bewirkt, die sprunghafte Änderung der Frequenz des Oszillators 8 vom Wert F₁ auf einen von A verschiedenen Frequenzwert B, der jedoch ebenfalls sehr nahe bei der Frequenz F₀ liegt.At the time t ₂ the cycle begins again, and the next loading of the down counter causes the abrupt change in the frequency of the oscillator 8 from the value F ₁ to a frequency value B different from A , but which is also very close to the frequency F ₀.

Im gewählten Beispiel wird eine Taktfrequenz von 40 kHz mit einem Zeitintervall von 25 µs zwischen den Impulsen und somit eine Dauer von 25 × 160 = 4 ms für die lineare Frequenzänderung zwischen den Zeitpunkten t₁ und t₂, also eine Durchstimmgeschwindigkeit von 125 MHz/s angenommen. Das Zeitintervall t₁ bis t₀ ist so festgelegt, daß das Einrasten der Regelschleife und die Schrittänderung der Frequenzsyntheseschaltung ermöglicht werden; eine Millisekunde hat sich für diesen Zweck als ausreichend erwiesen, was eine Gesamtzeit von 5 ms zwischen zwei Regelvorgängen des Oszillators 8 ergibt. Daraus folgt, daß die Frequenzabweichungen zwischen den Punkten A oder B und der Frequenz F₀, die übrigens in der gleichen Größenordnung liegen wie die Genauigkeit, mit der die Frequenz F₁ erreicht wird, vernachlässigbar sind und daß alle Vorgänge so ablaufen, als wäre der Oszillator 8 ständig frequenzgeregelt. Die obige Funktionsbeschreibung umfaßt nur die wesentlichen Vorgänge. Verschiedene praktische und übliche Anordnungen sind mit Hilfe digitaler Verknüpfungsglieder zur Erzielung eines richtigen Zeitablaufs der Vorgänge vorzusehen. Wenn beispielsweise das Zeitintervall t₀-t₁, das hier von der zum Einrasten der Regelschleife erforderlichen Zeitdauer bestimmt ist, nicht ausreicht, der Frequenzsyntheseschaltung die Frequenzänderung zu ermöglichen, würde der Rückwärtszähler gesperrt, bis diese Frequenzänderung durchgeführt ist, indem beispielsweise die am Ausgang 26 gelieferten Taktsignale gesperrt werden.In the selected example, a clock frequency of 40 kHz with a time interval of 25 microseconds between the pulses and thus a duration of 25 × 160 = 4 ms for the linear frequency change between the times t ₁ and t ₂, that is a tuning speed of 125 MHz / s accepted. The time interval t ₁ to t ₀ is set so that the locking of the control loop and the step change of the frequency synthesis circuit are made possible; one millisecond has proven to be sufficient for this purpose, which results in a total time of 5 ms between two control processes of the oscillator 8 . It follows that the frequency deviations between the points A or B and the frequency F ₀, which are incidentally in the same order of magnitude as the accuracy with which the frequency F ₁ is reached, are negligible and that all processes take place as if the Oscillator 8 constantly frequency controlled. The functional description above only covers the essential processes. Various practical and customary arrangements are to be provided with the aid of digital links in order to achieve a correct timing of the processes. If, for example, the time interval t ₀- t ₁, which is determined here by the time required to lock the control loop, is not sufficient to enable the frequency synthesis circuit to change the frequency, the down counter would be blocked until this frequency change has been carried out, for example by changing the output 26 supplied clock signals are blocked.

Da ein vollständiger Durchstimmzyklus ein Zeitintervall von 5 ms für 500 kHz erfordert, benötigt ein vollständiger Suchvorgang im Bereich von 20 bis 120 MHz nur 1 Sekunde.Since a complete tuning cycle has a time interval of 5 ms for 500 kHz requires a full search in the range from 20 to 120 MHz only 1 second.

Dieses Ergebnis ist besser als das mit einem schrittweise durchgestimmten Empfänger erhaltene Ergebnis, mit dem das gleiche Auflösungsvermögen von 12,5 kHz erhalten werden kann. Wenn angenommen wird, daß jede Frequenzschrittänderung etwa 1 ms in Anspruch nimmt, wäre eine Dauer von etwa 8 Sekunden erforderlich bei einem tatsächlichen Auflösungsvermögen, das unter dem der beschriebenen Schaltungsanordnung liegt, was auf einen ausschließlich schrittweise durchgeführten Suchvorgang zurückzuführen ist. Zur Auswertung der am Ausgang 9 des beschriebenen Empfängers erhaltenen Antwortsignale unter den verbesserten Bedingungen unter Berücksichtigung der Schnelligkeit dieser Auswertung ist die Verwendung einer Rechenanordnung äußerst wünschenswert, die es auch ermöglicht, einen Empfänger der beschriebenen Art mit einem zweiten Empfänger zu kombinieren, der einer Feinanalyse der vom Hauptempfänger erhaltenen Antwortsignale zugeordnet ist.This result is better than the result obtained with a step-tuned receiver, with which the same resolution of 12.5 kHz can be obtained. If it is assumed that each frequency step change takes approximately 1 ms, a duration of approximately 8 seconds would be required with an actual resolving power which is lower than that of the circuit arrangement described, which is due to an exclusively step-by-step search. To evaluate the response signals obtained at the output 9 of the described receiver under the improved conditions, taking into account the speed of this evaluation, the use of a computing arrangement is extremely desirable, which also makes it possible to combine a receiver of the type described with a second receiver, which enables a detailed analysis of the response signals received from the main receiver is assigned.

Die nächste Figur zeigt das Schaltbild einer Funküberwachungsstation, die so aufgebaut ist.The next figure shows the circuit diagram of a radio monitoring station, that is structured like this.

In Fig. 3 sind zwei den Empfängern 70 und 71 entsprechende Empfänger dargestellt, wobei ihre den Bauelementen von Fig. 1 entsprechenden Baueinheiten beim Empfänger 70 mit den gleichen Bezugszeichen und beim Empfänger 71 mit um 100 vergrößerten Bezugszeichen gekennzeichnet sind. Die Verbindungen zwischen diesen Baueinheiten sind abgesehen von den anschließend zu beschreibenden Ausnahmen gleich, die ihre Verbindung mit der Rechenanordnung 200 betreffen.In Fig. 3, two receivers 70 and 71 corresponding receivers are shown, with their the components of FIG. 1 corresponding units at the receiver 70 with the same reference numerals and the receiver 71 are indicated by reference numerals increased by 100. The connections between these components are the same, apart from the exceptions to be described below, which relate to their connection to the computing arrangement 200 .

Die Antenne 1 kann mit Hilfe eines Kopplers 60 ständig mit den Eingangsmischstufen 2 und 102 der beiden Empfänger verbunden sein. Im Empfänger 70 überträgt das Verbindungskabel 50 die von den Ausgängen 17, 21 und 26 der Frequenzsyntheseschaltung 3 von Fig. 1 gelieferten Signale an den Generator 41 sowie an den Eingang 201 der Rechenanordnung 200, die auch die vom Ausgang 9 gelieferten Signale empfängt. Die Rechenanordnung 200 gibt an ihrem Ausgang 202 die Steuersignale für die Randfrequenzen des Suchbereichs der Frequenzsyntheseschaltung 3 ab, die dieser an einem zusätzlichen Eingang 51 zugeführt werden. Am Eingang 203 empfängt die Rechenanordnung eine vom Eingang 29 des UND-Glieds 27 (Fig. 1) des Überlagerungsgenerators 41 abgenommene digitale Information.The antenna 1 can be permanently connected to the input mixer stages 2 and 102 of the two receivers by means of a coupler 60 . In the receiver 70 , the connecting cable 50 transmits the signals supplied by the outputs 17, 21 and 26 of the frequency synthesis circuit 3 of FIG. 1 to the generator 41 and to the input 201 of the computing arrangement 200 , which also receives the signals supplied by the output 9 . The arithmetic arrangement 200 outputs the control signals for the edge frequencies of the search range of the frequency synthesis circuit 3 at its output 202, which signals are fed to this at an additional input 51 . At the input 203 , the computing arrangement receives digital information taken from the input 29 of the AND gate 27 ( FIG. 1) of the overlay generator 41 .

Im Empfänger 71 verbindet ein dem Verbindungskabel 50 gleichendes Verbindungskabel 150 die Frequenzsyntheseschaltung 103 mit dem Überlagerungsgenerator 141 sowie mit dem Eingang 301 der Rechenanordnung 200, die auch die vom Ausgang 109 gelieferten Signale und die von der Klemme 303 abgegebenen Signale der gleichen Art wie die vom Empfänger 70 an die Klemme 203 angelegten Signale empfängt.In the receiver 71 , a connecting cable 150 similar to the connecting cable 50 connects the frequency synthesis circuit 103 to the superimposition generator 141 and to the input 301 of the computing arrangement 200 , which also the signals supplied by the output 109 and the signals emitted by the terminal 303 of the same type as those by the receiver 70 receives signals applied to terminal 203 .

Die Frequenzsyntheseschaltung 103 wird mit Hilfe von Signalen am Ausgang 210 der Rechenanordnung 200 anstelle der vom Generator 141 gelieferten Signale an ihrem Eingang 151 hinsichtlich ihrer Frequenz gesteuert.The frequency synthesis circuit 103 is controlled with respect to its frequency with the aid of signals at the output 210 of the computing arrangement 200 instead of the signals supplied by the generator 141 at its input 151 .

Der Empfänger 70 wird als Such- und Detektionsempfänger unter den gleichen Bedingungen wie der Empfänger von Fig. 1 und auch mit den gleichen charakteristischen Eigenschaften angewendet mit der Ausnahme, daß die unteren und oberen Grenzen des Suchbereichs der Frequenzsyntheseschaltung 3 nicht mehr an dieser Syntheseschaltung selbst, sondern am Rechner angegeben werden, der die am Ausgang 9 erhaltenen Antworten und die diesen entsprechenden Frequenzen abspeichert. Diese Frequenzen werden einfach durch Abzählen der Taktimpulse allein in Abhängigkeit vom Zeitparameter bestimmt, da ihre Periodendauer auf 3,125 kHz geeicht worden ist; die Taktimpulse werden dabei nur jeweils beim Starten des Rückwärtszählers über die an die Klemme 203 übertragene Information berücksichtigt. The receiver 70 is used as a search and detection receiver under the same conditions as the receiver of FIG. 1 and also with the same characteristic properties, with the exception that the lower and upper limits of the search range of the frequency synthesis circuit 3 no longer apply to this synthesis circuit itself, Rather, they are specified on the computer which stores the answers received at output 9 and the frequencies corresponding to them. These frequencies are determined simply by counting the clock pulses solely as a function of the time parameter, since their period has been calibrated to 3.125 kHz; the clock pulses are only taken into account each time the down counter is started via the information transmitted to terminal 203 .

Der Empfänger 71 wird als Analyseempfänger benutzt; er arbeitet nach dem gleichen Prinzip wie der Detektionsempfänger bis auf die Tatsache, daß seine Frequenzsyntheseschaltung 103 bei jedem Durchstimmvorgang des Generators 141 hinsichtlich seiner Frequenz von den Signalen am Ausgang 210 der Rechenanordnung ausgehend von den zuvor beschriebenen, abgespeicherten Informationen gesteuert wird, was bedeutet, daß die Frequenzsyntheseschaltung 103 nacheinander auf die vom Empfänger 70 festgestellten Frequenzen eingestellt wird. Die am Ausgang 109 dieser Analyseanordnung erhaltenen Antworten werden ebenso wie die an der Klemme 9 erhaltenen Antworten ausgewertet; die entsprechenden Frequenzen werden durch Zählen der dem Eingang 301 der Rechenanordnung und von der an den Eingang 303 übertragenen Startinformation des Rückwärtszählers bestimmt.Receiver 71 is used as an analysis receiver; it works on the same principle as the detection receiver, except that its frequency synthesis circuit 103 is controlled with respect to its frequency by the signals at the output 210 of the computing arrangement based on the previously described stored information each time the generator 141 is tuned, which means that the frequency synthesis circuit 103 is successively set to the frequencies detected by the receiver 70 . The answers received at the output 109 of this analysis arrangement are evaluated as well as the answers received at the terminal 9 ; the corresponding frequencies are determined by counting the start information of the down counter transmitted to input 301 of the computing arrangement and the start information transmitted to input 303 .

Im gewählten Beispiel hat der Empfänger 71 folgende Eigenschaften:In the example selected, the receiver 71 has the following properties:

Frequenzschritt der Frequenzsyntheseschaltung 103: 0,0125 MHz;
Durchstimmbereich des Generators 141: 200 kHz;
Taktfrequenz: 20 kHz;
Durchstimmabläufe bei 500 Taktimpulsen in 500/20.000 = 25 ms für 200 kHz, d. h. Durchstimmgeschwindigkeit: 8 MHz/s;
Breite des Analysefensters: 3 kHz.Frequency step of the frequency synthesis circuit 103 : 0.0125 MHz;
Tuning range of the generator 141 : 200 kHz;
Clock frequency: 20 kHz;
Tuning sequences at 500 clock pulses in 500 / 20,000 = 25 ms for 200 kHz, ie tuning speed: 8 MHz / s;
Width of the analysis window: 3 kHz.

Es ist zu erkennen, daß beim Empfänger 70 das Analysefenster viermal schmäler ist und daß die Durchstimmgeschwindigkeit 15mal kleiner ist, was eine gute Feinanalyse der vom Empfänger 70 erhaltenen Gesamtantwortsignale und insbesondere eine zumindest grobe Bestimmung der Ausdehnung eines modulierten Trägers ermöglicht. It can be seen that the analysis window at the receiver 70 is four times narrower and that the tuning speed is 15 times lower, which enables a good fine analysis of the overall response signals received by the receiver 70 and in particular an at least rough determination of the extent of a modulated carrier.

Mit Hilfe der beschriebenen Anordnung kann eine große Verbesserung des Kompromisses zwischen der Geschwindigkeit und dem Auflösungsvermögen im Vergleich zu bekannten Anordnungen erhalten werden. Dies ist auf folgende wesentliche Gründe zurückzuführen:With the help of the arrangement described, a great improvement can be made the compromise between speed and the resolving power compared to known arrangements be preserved. This is essential on the following Reasons attributed:

Einerseits ermöglicht die Interpolation der aufeinanderfolgenden Schritte der Frequenzsyntheseschaltung durch eine kontinuierliche lineare Frequenzdurchstimmung eine starke Verkleinerung der Anzahl der Schrittänderungen, die für eine abgesuchte Bandbreite und ein gegebenes Auflösungsvermögen erforderlich ist; die Schrittänderungen der Frequenzsyntheseschaltung stellen einen bedeutenden Teil der Suchzeit dar.On the one hand, the interpolation enables the successive ones Steps of the frequency synthesis circuit through a continuous linear frequency tuning a strong Decrease the number of step changes required for one searched bandwidth and a given resolution is required; the step changes of the frequency synthesis circuit represent a significant part of the search time.

Andererseits wird durch die Verwendung der zwei komplementären Empfänger ermöglicht, die lange dauernde Feinanalyse auf gewisse besondere Punkte des Frequenzbandes zu beschränken.On the other hand, by using the two complementary Receiver enables the long-lasting fine analysis on restrict certain special points of the frequency band.

In der Beschreibung ist eine lineare Durchstimmung der in den Generatoren 41 und 141 enthaltenen Oszillatoren erwähnt; die hat den Vorteil, daß die Auswertung der Frequenz der Antworten der Empfänger mittels einer Rechenanordnung sehr erleichtert wird.A linear tuning of the oscillators contained in generators 41 and 141 is mentioned in the description; This has the advantage that the evaluation of the frequency of the responses of the recipients is made much easier by means of a computing arrangement.

Wenn die Einschränkungen der Verarbeitung der Steuerspannung für den durchstimmbaren Oszillator vermieden werden sollen, kann diese Verarbeitung auch weggelassen werden, und die Modulationsgesetzmäßigkeit kann in der Rechenanordnung angegeben werden.If the processing restrictions of the control voltage should be avoided for the tunable oscillator, this processing can also be omitted, and the The law of modulation can be specified in the computing arrangement will.

Claims

1. radio monitoring station with a spectral analysis receiver which is coupled to an antenna and connected in series a first frequency converter for received signals, a first intermediate frequency amplifier, a second frequency converter, a second intermediate frequency amplifier and a band filter with narrow bandwidth b , this band filter having a transmission signal detector at the output, characterized in that the first frequency converter includes a local oscillator, the said second frequency converter comprises a tunable according to a sawtooth over a frequency band of width P local oscillator (8 by a stepwise at constant frequency steps P with P "b operating frequency synthesis circuit (3) is formed, and ), the bandwidth of the first amplifier ( 5 ) having at least the value P.

2. Radio monitoring station according to claim 1, characterized in that the frequency change of the tunable oscillator ( 8 ) starting from a quiescent frequency is linear in time, that the tunable oscillator ( 8 ) belongs to a control loop ( 14, 15, 19 ) for this quiescent frequency with respect to a reference frequency , and that a control device ( 24 ) is provided which outputs control signals which, at the end of the tuning period of the oscillator and before the next tuning period, make the control loop ( 14, 15, 19 ) effective until a stable correction DC voltage is obtained which is obtained during the this tuning process following tuning period is constantly applied to the oscillator ( 8 ).

3. Radio monitoring station according to claim 2, characterized in that the control signals also ensure the advancement of the frequency synthesis circuit ( 34 ) by one frequency step at the end of the tuning period of the tunable oscillator.

4. Radio monitoring station according to claim 3, characterized in that it contains a first receiver ( 70 ) with the frequency step P ₁ and the bandwidth b ₁ and at the output of the detector device ( 11 ) connected computing device ( 200 ) which receives the control signals and Specifies tuning frequencies corresponding to each point in time at which a signal is present at the output of the detector device ( 11 ) and that the computing arrangement ( 200 ) contains a memory storing these tuning frequencies and a receiver control device which provides the frequency synthesis circuit ( 34 ) with the edge tuning frequencies of a predetermined search frequency band assigns.

5. Radio monitoring station according to claim 4, characterized in that it contains a second receiver ( 71 ) connected to the same antenna with a frequency step P ₂ < P ₁ and a bandwidth b ₂ < b ₁ that the computing arrangement ( 200 ) has an additional control arrangement contains, which in turn assigns frequencies to the frequency synthesis circuit ( 103 ) of the second receiver ( 71 ) at the end of the tuning period of the tunable oscillator ( 8 ), each of the tuning frequencies stored during a previous search process of the first receiver ( 70 ) or a selection thereof correspond to the fact that the computing arrangement ( 200 ) also determines the tuning frequencies of the receiver at every point in time at which a signal is present at the output of the detector device ( 111 ) of the second receiver ( 71 ), and that the computing arrangement ( 200 ) has an additional memory for storage this contains tuning frequencies.