DE2858820C2 - Current controlling semiconductor device - Google Patents

Current controlling semiconductor device

Info

Publication number
DE2858820C2
DE2858820C2 DE2858820A DE2858820A DE2858820C2 DE 2858820 C2 DE2858820 C2 DE 2858820C2 DE 2858820 A DE2858820 A DE 2858820A DE 2858820 A DE2858820 A DE 2858820A DE 2858820 C2 DE2858820 C2 DE 2858820C2
Authority
DE
Germany
Prior art keywords
zone
transistor
channel
collector
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE2858820A
Other languages
German (de)
Inventor
Jun-Ichi Nishizawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zaidan Hojin Handotai Kenkyu Shinkokai
Original Assignee
Zaidan Hojin Handotai Kenkyu Shinkokai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1046077A external-priority patent/JPS5396681A/en
Priority claimed from JP52015880A external-priority patent/JPS5853517B2/en
Priority claimed from JP1732777A external-priority patent/JPS53102661A/en
Priority claimed from JP52019466A external-priority patent/JPS5924549B2/en
Application filed by Zaidan Hojin Handotai Kenkyu Shinkokai filed Critical Zaidan Hojin Handotai Kenkyu Shinkokai
Priority claimed from DE2804500A external-priority patent/DE2804500C2/en
Application granted granted Critical
Publication of DE2858820C2 publication Critical patent/DE2858820C2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H01L27/0225—Charge injection in static induction transistor logic structures [SITL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0722—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with lateral bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

The semiconductor device has a zone of a first conduction type including a channel zone with low concentration of dissociation centres. Current input and output electrodes are connected to the channel ends; and a control electrode near the channel applies to it a control voltage generating a depletion layer and defining the current channel in the channel zone.The channel zone has such a width and concentration of dissociation centres, that when a forward control voltage is applied, the channel is pinched off producing a potential barrier in the channel zone for charge carriers moving from the electrodes during the transistor main operating state. The height of the barrier is capacitively controlled by the voltage applied to the drain

Description

Die Erfindung bezieht sich auf eine I²L-Schaltungsstruktur.The invention relates to an I²L circuit structure.

Übliche integrierte Logikschaltungen werden hauptsächlich mit Bipolartransistoren gebildet. Zu diesen Strukturen gehört die integrierte Injektionslogik (I²L) die emittergekoppelte Logik (ECL), die Transistor-Transistorlogik (TTL), die Dioden­ transistorlogik (DTL) die Widerstandstransistorlogik (RTL) die Emitterfolgerlogik (EFL) und die Non-Threshold-Logik (NTL).Usual integrated logic circuits are mainly with Bipolar transistors formed. One of these structures the integrated injection logic (I²L) the emitter-coupled Logic (ECL), the transistor-transistor logic (TTL), the diodes transistor logic (DTL) the resistor transistor logic (RTL) the emitter follower logic (EFL) and the non-threshold logic (NTL).

Es sind ferner bereits bipolare Halbleiterspeicher, wie bei­ spielsweise die folgenden bekannt: Dynamischer Speicher mit wahlfreiem Zugriff (D-RAM), statischer Speicher mit wahlfreiem Zugriff (S-RAM), Nur-Lesespeicher (ROM). There are also already bipolar semiconductor memories, as in known for example the following: Dynamic memory with random access (D-RAM), static memory with random Access (S-RAM), read-only memory (ROM).  

Bipolartransistoren haben die Eigenschaften, daß die zwischen dem Kollector und der Basis gebildete Kapazität und die zwischen der Basis und dem Emitter gebildete Kapazität beide sehr groß sind, so daß die Reduktion des Basiswiderstan­ des begrenzt ist und daß ferner ein Minoritätsträger-Speicher­ effekt nicht zu vermeiden ist. Diese den Bipolartransistoren innewohnenden Eigenschaften beschränken in unerwünschter Weise die Arbeitsgeschwindigkeit einer bipolaren integrierten Schaltung, die einen derartigen Bipolartransistor verwendet. Da ferner der Leistungsverbrauch in einem Bipolartransistor verhältnismäßig hoch ist, ist das Leistungsverzögerungsprodukt pτ demgemäß theore­ tisch in entsprechender Weise groß. Derzeit können bipolare, mit hoher Geschwindigkeit arbeitende integrierte Logikschaltun­ gen, TTL-, ECL- und NTL-Schaltungen eine minimale Verzögerungszeit im Bereich von ungefähr 0,1 bis ungefähr 1 Nanosekunden beim der­ zeitigen Stand der Entwicklung zeigen, wobei sich dabei ein Leistungsverzögerungsprodukt pτ von ungefähr mehreren bis unge­ fähr 100 Pico-Joule pro Gate ergibt, wohingegen I²L ein minima­ les Leistungsverzögerungsprodukt pτ im Bereich von ungefähr 0,1 bis ungefähr 1 Pico-Joule pro Gate ergibt und dabei eine Ver­ zögerungszeit τ in der Größenordnung von 10 Nanosekunden aufweist Bei Bipolartransistoren verwendenden Halbleiterspeichern ist eine relativ große Leistung zum Schreiben und Lesen von Adressen aus ähnlichen Gründen erforderlich.Bipolar transistors have the properties that the capacity formed between the collector and the base and the capacitance formed between the base and the emitter both are very large, so that the reduction in base resistance which is limited and that a minority carrier memory effect is unavoidable. These are the bipolar transistors restrict inherent properties in an undesirable manner the operating speed of a bipolar integrated circuit, who uses such a bipolar transistor. Furthermore, since Power consumption in a bipolar transistor is relatively is high, the power delay product pτ is accordingly theoretical table in a corresponding manner large. Bipolar, integrated logic circuit operating at high speed gen, TTL, ECL and NTL circuits have a minimal delay time in the range of about 0.1 to about 1 nanosecond in the show the current state of development, whereby a Power delay product pτ from approximately several to unspecified gives about 100 pico-joules per gate, whereas I²L is a minimum les power delay product pτ in the range of approximately 0.1 to about 1 pico-joule per gate, giving a ver has a delay time τ of the order of 10 nanoseconds Semiconductor memories using bipolar transistors is a relatively great achievement for writing and reading Addresses required for similar reasons.

Der vom Erfinder des vorliegenden Patents vorgeschlagene statische Induktionstransistor (SIT) ist eine Art Unipolartransistor und besitzt unterschiedliche Eigenschaften, insofern als die parasitären Kapazitäten klein sind, daß der Gatewiderstand, der dem Basiswiderstand entsprechen kann, sehr klein sein kann, daß die Ladungsträger durch ein elektrisches Feld einer Driftbewegung unterworfen werden, daß der Raumladungsspeichereffekt vernachlässigbar klein ist, daß ein Betrieb mit geringem Rauschen und hoher Verstärkung möglich ist und daß nicht gesättigte Drainstrom/Drainspannungs-Kennlinien mindestens in einem Teil des Betriebsbereichs des Transistors erreicht werden können und zwar unabhängig von der Größenordnung der angelegten Gatevorspannung. Weitere Informationen hinsichtlich des statischen Induktionstransistors können den folgenden Literaturstellen entnommen werden: "IEEE Trans. Electron Devices" ED-22, 185 (1975) und DE-OS 22 20 789 sowie DE-OS 22 37 662. Ferner wurde die Verwendung von statischen Induktionstransistoren bei integrierten Schaltungen insbeson­ dere der I²L-Bauart in DE-OS 26 55 917 und DE-OS 27 30 373 vorgeschlagen.The one proposed by the inventor of the present patent static induction transistor (SIT) is a kind of unipolar transistor and has different ones Properties in that the parasitic capacitances are small are that the gate resistance that correspond to the base resistance can be very small that the charge carrier through a electrical field are subjected to a drift movement that the space charge storage effect is negligible that operation with low noise and high gain possible and that is unsaturated drain current / drain voltage characteristics at least in part of the operating range of the transistor can be achieved regardless of the size the applied gate bias. More information regarding  of the static induction transistor can do the following References are taken from: "IEEE Trans. Electron Devices "ED-22, 185 (1975) and DE-OS 22 20 789 as well DE-OS 22 37 662. Furthermore, the use of static Induction transistors in particular for integrated circuits the I²L type in DE-OS 26 55 917 and DE-OS 27 30 373 suggested.

Ferner wurde bereits in Electronics, August 19, 1976, Seiten 4E und 6E, eine I²L-Schaltungsstruktur vorgeschlagen, bei der die Merkmale a) bis d) und f) des Anspruchs 1 realisiert sind.Furthermore, already in Electronics, August 19, 1976, pages 4E and 6E, an I²L circuit structure proposed in which the features a) to d) and f) of claim 1 are realized.

Die Erfindung hat sich die Aufgabe gestellt, eine I²L-Schal­ tungsstruktur der vorstehend genannten Art derart auszubilden, daß sie eine geringe parasitäre Kapazität aufweist. The invention has set itself the task of an I²L scarf training structure of the type mentioned above in such a way that it has a low parasitic capacitance.  

Zur Lösung dieser Aufgabe wird die I²L-Schaltungsstruktur gemäß Anspruch 1 vorgesehen. Anspruch 2 bezieht sich auf eine bevorzugte Ausgestaltung.To solve this problem, the I²L circuit structure provided according to claim 1. Claim 2 relates to a preferred embodiment.

Weitere Vorteile, Ziele und Einzelheiten der Erfindung ergeben sich insbesondere aus den Ansprüchen sowie aus der Beschreibung von Ausführungsbeispielen anhand der Zeichnung; in der Zeichnung zeigt:Further advantages, aims and details of the invention result itself in particular from the claims and from the description of exemplary embodiments with reference to the drawing; in the drawing shows:

Fig. 1A einen schematischen Querschnitt durch einen üblichen Bipolartransistor; Fig. 1A is a schematic cross-section through a conventional bipolar transistor;

Fig. 1B und 1C die Potentialverteilung längs der Linien 1B-1B′ und 1C-1C′ im Bipolartransistor der Fig. 1A; FIG. 1B and 1C, the potential distribution along the lines 1B-1B 'and 1C-1C' in the bipolar transistor of Fig. 1A;

Fig. 2A und 2B einen schematischen Querschnitt und ein Äquivalentschaltbild einer integrierten In­ jektionslogik (I²L)-Schaltung; Figs. 2A and 2B is a schematic cross-section and an equivalent circuit diagram of an integrated In jektionslogik (I²L) circuit;

Fig. 3 und 4 schematische Querschnitte von erfindungsge­ mäßen Ausführungsbeispielen von Strukturen integrierter Injektionslogik (I²L) -Schaltun­ gen; Figures 3 and 4 are schematic cross sections of fiction, contemporary embodiments of structures integrated injection logic (I²L) -circuits.

Fig. 5 eine Darstellung von I/U-Kennlinien einer in der Schaltung der Fig. 3 und 4 ver­ wendeten Halbleitervorrichtung. Fig. 5 is a representation of I / U characteristics of a ver used in the circuit of FIGS. 3 and 4 semiconductor device.

Ein statischer Induktionstransistor (SIT) kann allgmeein als ein Feldeffekttransistor definiert werden, der eine Strombahn (-pfad) zwischen einer Source und einer Drain und eine Potentialbarriere für Ladungs­ träger aufweist, die in der Strombahn nahe einer Steuerelektrode aufgebaut ist und durch eine Steuerspannung und eine Drainspannung steuerbar ist.A static induction transistor (SIT) can generally be defined as a field effect transistor, the one current path (path) between one Source and one Drain and a potential barrier for charge Carrier has in the current path near a control electrode is constructed and by a control voltage and a drain voltage is controllable.

Der statische Induktionstransistor ähnelt dem Bipolartran­ sistor insofern, als eine Potentialbarriere in der Strombahn existiert. Bekanntlich besteht ein Bipolartransistor aus einer Emitter-, einer Basis- und einer Kollector-Zone. Der Leitfähigkeitstyp der Basiszone ist entgegengesetzt zu demjenigen der Emitter- und Kollectorzonen. Auf diese Weise gibt es npn- und pnp-Bipolartransistoren. Die Fig. 1A, 1B und 1C zeigen schematisch einen koventionellen npn-Bipolartransistor. Gemäß Fig. 1A weist ein Bipolartransistor eine n-Typ-Emitterzone 1, eine p-Typ-Basiszone 2 und eine n-Typ-Kollectorzone 3 auf. Potentialprofile des Bodens des Leitungsbandes längs der Linien 1B-1B′ und 1C-1C′ sind in den Fig. 1B und 1C gezeigt. Es ist offensichtlich, daß das obere Ende des nicht gezeigten Valenz­ bandes parallel zum Boden des Leitungsbandes verläuft, aber niedriger als dieses, und zwar annähernd um die Energie des ver­ botenen Bandes des Halbleitermaterials. Die Energie eines Loches ist in der Abwärtsrichtung positiv. Wenn keine Spannung an Basis und Kollector angelegt ist, so befinden sich die Böden oder unteren Enden des Leitungsbandes in den n-Typ-Emitter- und Kollector- Zonen auf ähnlichen (gleichen) Energien (beispielsweise Φ₁). Da die Basiszone 2 zum p-Typ gehört, ist die Fermi-Energie in der Basiszone 2 nahe dem oberen Ende des Valenzbandes, und somit wird der Boden des Leitungsbandes auf ein Niveau Φ₂ durch das eingebaute Potential angehoben. Somit bildet die Basiszone 2 eine Barriere für die vom Emitter 1 zum Kollector 3 transferierten Elektronen. Wenn eine positive Kollectorspannung angelegt wird, so wird der Boden des Leitungsbandes in der Kollectorzone auf eine entsprechende Energie abgesenkt, wie dies durch Φ₃ in den Figuren dargestellt ist. In einem solchen Zustand kann jedoch Strom vom Emitter 1 zum Kollector 3 fließen, da eine Barriere mit einer Höhe (Φ₂-Φ₁) an der Emitterbasisgrenzschicht für die Elektronen in der Emitterzone 1 verbleibt. Wenn eine posi­ tive Basisvorspannung angelegt wird, so wird der Boden des Leitungsbandes in der Basiszone 2 vom Niveau Φ₂ durch die ange­ legte Spannung abgesenkt. Wenn der Boden des Leitungsbandes in der Basiszone 2 sich dem Boden des Leitungsbandes in der Emitter­ zone 1 nähert, so fangen Träger (in diesem Fall Elektronen) an, über die reduzierte (oder verschwundene) Barriere zu laufen und sie dringen durch die Basiszone 2. Auf diese Weise wird ein Kollec­ torstrom gebildet. Es sei jedoch hier darauf hingewiesen, daß deshalb, weil die Basiszone ihre eigenen Ladungsträger (in diesem Falle Löcher) des entgegengesetzten Leitfähigkeitstyps besitzt, diese auch beginnen, über die Barriere zur Emitterzone hin fortzuschreiten. Auf diese Weise wird das Fließen eines Basis­ stromes gestattet. The static induction transistor is similar to the bipolar transistor in that there is a potential barrier in the current path. As is known, a bipolar transistor consists of an emitter, a base and a collector zone. The conductivity type of the base zone is opposite to that of the emitter and collector zones. In this way there are npn and pnp bipolar transistors. Figs. 1A, 1B and 1C schematically show a conventional paper npn bipolar transistor. Referring to FIG. 1A, a bipolar transistor on an n-type emitter region 1, a p-type base region 2 and an n-type Kollectorzone. 3 Potential profiles of the bottom of the conduction band along lines 1B-1B 'and 1C-1C' are shown in Figs. 1B and 1C. It is evident that the upper end of the valence band, not shown, runs parallel to the bottom of the conduction band, but lower than this, approximately by the energy of the band of the semiconductor material. The energy of a hole is positive in the downward direction. If no voltage is applied to the base and collector, the bottoms or lower ends of the conduction band in the n-type emitter and collector zones are at similar (same) energies (for example Φ₁). Since the base zone 2 belongs to the p-type, the Fermi energy in the base zone 2 is near the upper end of the valence band, and thus the bottom of the conduction band is raised to a level Φ₂ by the built-in potential. The base zone 2 thus forms a barrier for the electrons transferred from the emitter 1 to the collector 3 . If a positive collector voltage is applied, the bottom of the conduction band in the collector zone is lowered to a corresponding energy, as shown by Φ₃ in the figures. In such a state, however, current can flow from the emitter 1 to the collector 3 , since a barrier with a height (Φ₂-Φ₁) remains at the emitter base boundary layer for the electrons in the emitter zone 1 . If a positive base bias is applied, the bottom of the conduction band in base zone 2 is lowered from level Φ₂ by the applied voltage. As the bottom of the conduction band in base zone 2 approaches the bottom of the conduction band in emitter zone 1 , carriers (in this case electrons) begin to pass over the reduced (or disappeared) barrier and penetrate through base zone 2 . In this way, a collector current is formed. It should be noted, however, that because the base zone has its own charge carriers (holes in this case) of the opposite conductivity type, these also begin to advance across the barrier to the emitter zone. In this way, the flow of a base stream is allowed.

Die Fig. 2A und 2B zeigen eine I²L-Struktur bzw. ein Äquiva­ lentschaltbild davon. In Fig. 2B dient ein Bipolar-Injektor­ transistor T₂ als eine Konstantstromquelle und liefert einen Strom an eine Eingangsklemme 24 (wenn auf einer niedrigen Span­ nung befindlich) oder an das Gate eines statischen Induktions­ transistors T₁. Wenn der Treibertransistor der vorhergehenden Stufe nämlich abgeschaltet wird, so werden die Träger in das Gate des statischen Induktionstransistors T₁ injiziert und heben das Gatepotential an. Sodann wird der Treibertransistor T₁ dieser Stufe abgeschaltet und die Ausgangsklemme wird mit einer niedrigen Spannung verbunden. Somit liefert eine Ausgangs­ klemme 23 eine invertierte Ausgangsgröße. In Fig. 10A ist der Injektor (oder Last) -Transistor T₂ durch einen lateralen Bipolar­ transistor gebildet, der eine P⁺-Emitterzone 18, eine n-- Basiszone 12′ und eine p⁺-Kollectorzone 14 aufweist, und der Treiber (oder Inverter)-Transistor T₁ wird gebildet durch einen umgedrehten statischen Induktionstransistor mit einer n⁺-Sourcezone 11, einer n--Zone 12 und einer n⁺- Drainzone 13 und einer p⁺-Gatezone 14. Die Gatezone 14, die eine Zone gemeinsam mit der Drainzone des Bipolartransistors T₂ ist, umgibt die Kanalzone 12, um die Stromkanalzone zu definie­ ren. Die Gatezone 14 ist tief in die n--Zone 12 hinein ausge­ bildet, um so den Source-Gate-Abstand zu reduzieren, da dieser statische Induktionstransistor zur umgedrehten oder umgekehrten Bauart gehört. Elektroden 28, 24, 21, 23 und 24 werden auf den Gatezonen 18 bzw. 14 bzw. 11 bzw. 13 bzw. 14 ausgebildet. Wenn eine positive Signalspannung an die Eingangsklemme 24 ange­ legt wird, so wild der Strom (Löcher) zur Kollectorzone 14 gelei­ tet und darinnen gespeichert. Sodann steigt das Gatepotential an, um den n-Kanal SIT T₁ einzuschalten. Es sei hier bemerkt, daß dann, wenn das Gatepotential ansteigt, Löcher von der p⁺- Gatezone in die n--Kanalzone injiziert werden können. Die positive Ladung in der Kanalzone 12 hilft mit bei der Einleitung der Injektion von Elektronen von der Sourcezone 11. Auf diese Weise wird der Kanalwiderstand reduziert, um einen großen Drain­ strom mit einer kleinen Versorgungsspannung zu erzeugen. Da fer­ ner ein vorwärtsvorgespannter statischer Induktionstransistor das Vorhandensein eines Gatestroms gestattet, kann der SIT T₁ als eine Stromsenke (Abfluß) arbeiten, um die Änderung der Größe des durch den Injektortransistor T₂ injizierten Stroms zu redu­ zieren. Auf diese Weise liefert diese I²L-Struktur einen Hochge­ schwindigkeitsbetrieb zusammen mit einer kleinen Gatekapazität. Figs. 2A and 2B show a I²L structure or a Äquiva lentschaltbild thereof. In Fig. 2B, a bipolar injector transistor T₂ serves as a constant current source and supplies a current to an input terminal 24 (when voltage is low) or to the gate of a static induction transistor T₁. When the driver transistor of the previous stage is turned off, the carriers are injected into the gate of the static induction transistor T 1 and raise the gate potential. Then the driver transistor T₁ this stage is turned off and the output terminal is connected to a low voltage. Thus, an output terminal 23 provides an inverted output variable. In Fig. 10A, the injector (or load) transistor T₂ is formed by a lateral bipolar transistor, which has a P⁺ emitter zone 18 , an n - - base zone 12 'and a p⁺ collector zone 14 , and the driver (or Inverter) transistor T 1 is formed by an inverted static induction transistor with an n⁺ source zone 11 , an n - zone 12 and an n⁺ drain zone 13 and a p⁺ gate zone 14 . The gate zone 14 , which is a zone together with the drain zone of the bipolar transistor T₂, surrounds the channel zone 12 in order to define the current channel zone. The gate zone 14 is formed deep into the n - zone 12 so as to form the source gate -Reduce distance since this static induction transistor belongs to the inverted or inverted design. Electrodes 28 , 24 , 21 , 23 and 24 are formed on the gate zones 18 and 14 and 11 and 13 and 14 , respectively. If a positive signal voltage is applied to the input terminal 24 , the current (holes) is sent to the collector zone 14 and stored therein. Then the gate potential increases to turn on the n-channel SIT T₁. It should be noted here that when the gate potential increases, holes can be injected from the p⁺ gate zone into the n - channel zone. The positive charge in the channel zone 12 helps initiate the injection of electrons from the source zone 11 . In this way, the channel resistance is reduced to generate a large drain current with a small supply voltage. Since fer ner a forward biased static induction transistor allows the presence of a gate current, the SIT T₁ can work as a current sink (drain) to reduce the change in the size of the current injected through the injector transistor T₂. In this way, this I²L structure provides high speed operation along with a small gate capacity.

Man erkennt ohne weiteres, daß eine große Ausfächerung dadurch vorgesehen werden kann, daß man die Anzahl der Drainzonen ver­ größert, wobei jede von einer gemeinsamen Gatezone umgeben ist. Da der Injektortransistor zumeist als eine konstante Stromquelle dient, kann er mit irgendeiner Type eines Transistors ausgebildet sein, und zwar beispielsweise mit den folgenden: Bipolartransistor, Sperrschicht-Feldeffekttransistor, Feldeffekttransistor mit iso­ liertem Gate oder statischer Induktionstransistor. It can easily be seen that this leads to a large diversification can be provided that ver the number of drain zones enlarged, each surrounded by a common gate zone. Because the injector transistor mostly acts as a constant current source serves, it can be formed with any type of transistor be, for example with the following: bipolar transistor, Junction field effect transistor, field effect transistor with iso gated gate or static induction transistor.  

Es sei nunmehr wiederum auf die Fig. 1A-1C eingegangen, wo die Basiszone 2 beispielsweise mit einer dünnen p-Zone von niedriger Störstellenkonzentration gebildet ist, während die Ver­ armungsschichten von den Grenzschichten aus wachsen, welche mit der n⁺-Emitter- und Kollector-Zone 1 und 3 gebildet werden, um die effektive Basiszone des Flachpotentialteils zu reduzie­ ren. Wo das Potentialprofil der Bandextrema einen Gradienten zeigt, werden freie Ladungsträger aus dem unteren Energieteil herausfließen und keine freien Ladungsträger zurücklassen, so daß nur die ionisierten Störstellenatome zurückbleiben. Wenn fast kein Flachbandteil (d. h. eine neutrale Zone) in der Basis­ zone zurückbleibt, so ist die Basiszone abgeschnürt (pinched off) und dient als eine Potentialsperre für die sich von der Emitter­ zone wegbewegenden Elektronen. Eine derartige verarmte Basis­ zone hat die Tendenz, den Charakter der Widerstandssteuerung zu verlieren. In einem solchen verarmten Zustand kann die Höhe der Potentialbarriere grundsätzlich kapazitiv durch die Basis- und Kollectorspannungen gesteuert werden. Somit wird der Collec­ torstrom bei einem Anstieg der Kollectorspannung ansteigen. Der Punch-Through-Bipolartransistor ähnelt dem in dieser Beschrei­ bung beschriebenen statischen Induktionstransistor hinsichtlich dieses Aspektes des Vorhandenseins einer kapazitiv steuerbaren Barrierenhöhe bei Basis- und Drainspannungen Null. Im Punch- Through-Bipolartransistor kann die Barrierenhöhe in den meisten Fällen oberhalb ungefähr 1/2 des verbotenen Spalts (Band) bei Basis und Kollectorspannungen Null liegen, um einen breiteren Dynamik­ bereich als beim statischen Induktionstransistor zu liefern, wo­ bei aber die ionisierten Störstellenatome in der Basiszone die gleiche Polarität besitzen wie die von der Emitterzone zu inji­ zierenden Träger. Auf diese Weise kann der Punch-Through-Bipolar­ transistor ein Leistungsvermögen aufweisen, welches etwas schlechter ist als das des statischen Induktionstransistors kann aber als ein guter Ersatz für den statischen Induktions­ transistor verwendet werden. Da die Basiszone im wesentlichen abgeschnürt (pinched off; verarmt) ist, werden die Ladungsträger zu einer Driftbewegung durch das darin aufgebaute elektrische Feld veranlaßt und die Speicherung von Minoritätsträgern ist sehr klein, um eine gute Hochfrequenzleistung und hohen Ge­ schwindigkeitsbetrieb vorzusehen. Da ferner die Gatekapazität infolge der im wesentlichen abgeschnürten und dünnen Basiszone sehr klein ist, wird der Leistungsverbrauch weiter vermindert und die Operationsgeschwindigkeit wird erhöht. Diese Vorteile treten am deutlichsten zutage, wenn die Punch-Through-Transisto­ ren in integrierten Schaltungen verwendet werden.It is now in turn received to FIGS. 1A-1C, where the base region 2 is formed, for example with a thin p-type region of low impurity concentration, while the United armungsschichten grow from the boundary layers from which the N + emitter and Kollector -Zones 1 and 3 are formed to reduce the effective base zone of the flat potential part. Where the potential profile of the band extremes shows a gradient, free charge carriers will flow out of the lower energy part and leave no free charge carriers, so that only the ionized impurity atoms remain. If almost no flat ribbon part (ie a neutral zone) remains in the base zone, the base zone is pinched off and serves as a potential barrier for the electrons moving away from the emitter zone. Such an impoverished base zone tends to lose the character of resistance control. In such an impoverished state, the level of the potential barrier can basically be controlled capacitively by the base and collector voltages. Thus, the collector current will increase as the collector voltage increases. The punch-through bipolar transistor is similar to the static induction transistor described in this description with regard to this aspect of the presence of a capacitively controllable barrier height at zero base and drain voltages. In the punch-through bipolar transistor, the barrier height can in most cases be above about 1/2 of the forbidden gap (band) at the base and collector voltages zero, in order to provide a wider dynamic range than with the static induction transistor, but where the ionized impurity atoms in the base zone have the same polarity as the carrier to be injected from the emitter zone. In this way, the punch-through bipolar transistor can have a performance which is slightly worse than that of the static induction transistor but can be used as a good replacement for the static induction transistor. Since the base zone is essentially pinched off, the charge carriers are caused to drift by the electrical field built up therein and the storage of minority carriers is very small in order to provide good high-frequency performance and high speed operation. Furthermore, since the gate capacity is very small due to the substantially pinched and thin base region, the power consumption is further reduced and the operation speed is increased. These advantages are most evident when the punch-through transistors are used in integrated circuits.

Ausführungsbeispiele von integrierten Schaltungsstrukturen mit dem oben beschriebenen Punch-Through-Bipolartransistor werden im folgenden beschrieben.Embodiments of integrated circuit structures with the punch-through bipolar transistor described above described below.

Die Fig. 3 und 4 zeigen I²L-Schaltungsstrukturen einschließlich des Punch-Through-Bipolartransistors gemäß der Erfindung. Bei der Struktur der umgedrehten statischen Induktionstransistoren der Vertikal-Bauart unterbricht eine dünne p-Zone einen n-Kanal benachbart zur Drainzone (Fig. 3) und in der Mitte dieses Kanals (Fig. 4). FIGS. 3 and 4 of the invention show I²L circuit structures including the punch-through bipolar transistor according to. In the structure of the inverted vertical-type static induction transistors, a thin p-zone interrupts an n-channel adjacent to the drain zone ( Fig. 3) and in the middle of this channel ( Fig. 4).

Eine n--Zone 32 - vgl. die eben genannten Figuren - wird auf einer n⁺-Zone 31 ausgebildet. Ein lateraler Bipolartransistor wird durch die n--Zone 32 und die p-Zonen 34 und 36 gebildet. Die p-Zone 36 dient als ein Emitter des Injektortransistors, und die p-Zone 34 dient sowohl als ein Kollector des Injektortransistors als auch als die Gate­ zone des ursprünglich beabsichtigten Treiber-SIT. Eine dünne p-Type-Schicht oder Lage 34′ verbindet die p-Type-Zonen 34 und trennt die n-Type-Strombahn in den Source (Emitter)-Teil und den Drain(Collector)-Teil.An n - zone 32 - cf. the figures just mentioned - is formed on an n⁺ zone 31 . A lateral bipolar transistor is formed by the n - zone 32 and the p zones 34 and 36 . The p-zone 36 serves as an emitter of the injector transistor, and the p-zone 34 serves both as a collector of the injector transistor and as the gate zone of the driver SIT originally intended. A thin p-type layer or layer 34 'connects the p-type zones 34 and separates the n-type current path into the source (emitter) part and the drain (collector) part.

Wenn eine Zone eines entgegengesetzten Leitfähigkeitstyps in der Strombahn eines Unipolartransistors vorhanden ist, so soll­ te der Transistor nicht mehr ein Unipolartransistor genannt werden, sondern Bipolartransistor. Dieser Bipolartransistor der umgedrehten Bauart wird mit einer n⁺-Emitterzone 31, einer n--Zone 32, einer dünnen p-Basiszone 34′ und einer n⁺-Kollectorzone 33 gebildet, und zwar mit oder ohne einer dazwischenliegenden n--Zone 35 zwischen der p-Zone 34′ und der n⁺-Kollectorzone 33. Die dicke p⁺-Zone 34, die an die dünne p-Zone 34′ anstößt, wird als eine Gatezone bezeichnet. Elektroden 46, 44 und 43 sind auf den Zonen 36, 34 und 33 ausgebildet, um als Emitter- und Kollec­ tor-Elektroden des Injektortransistors zu dienen bzw. als die Kollectorelektrode des Treibertransistors. Ein Isolierfilm 47 bedeckt die die Metallkontaktfläche bildenden anderen Oberflächen. Die Basiszone 34′ ist dünn und besitzt eine niedrige Störstel­ lenkonzentration, so daß sie im wesentlichen abgeschnürt (pinched off) mit den Verarmungsschichten ist, welche durch das eingebaute Potential alleine wachsen, welches zwischen den Emitter- und Basis-Zonen existiert, und zwischen den Basis- und Kollector-Zonen. In diesen Ausführungsbeispielen können die p-Zonen 34′ durch Rückverteilung der p-Störstellen aus der p-Zone 34 gebildet werden. Sodann nimmt die Stör­ stellenkonzentration und die Dicke der p-Zone 34 ab, wenn sie näher zur Mitte hin verläuft. Die Höhe der an den p- Zonen 34′ gebildeten Potentialbarriere ist die kleinste am Mittelteil infolge des grundsätzlichen Charakters der kapazitiven Steuerung, und möglicherweise infolge einer zugemessen Stör­ stellenkonzentration, wie oben beschrieben. In dieser Hinsicht wird die gleiche Leistungsfähigkeit wie beim statischen Induktions­ transistor in den Punch-Through-Bipolartransistoren dieser Aus­ führungsbeispiele erwartet und es wurde gefunden, daß diese Verhältnisse auch existieren. Es ist somit erwiesen, daß der Punch-Through-Bipolartransistor als ein Ersatz für den SIT her­ stellbar ist.If a zone of an opposite conductivity type is present in the current path of a unipolar transistor, the transistor should no longer be called a unipolar transistor, but rather a bipolar transistor. This bipolar transistor of the inverted type is formed with an n⁺ emitter zone 31 , an n - zone 32 , a thin p base zone 34 'and an n⁺ collector zone 33 , with or without an intermediate n - zone 35 between the p zone 34 'and the n⁺ collector zone 33 . The thick p⁺-zone 34 , which abuts the thin p-zone 34 ', is referred to as a gate zone. Electrodes 46 , 44 and 43 are formed on zones 36 , 34 and 33 to serve as the emitter and collector electrodes of the injector transistor and as the collector electrode of the driver transistor. An insulating film 47 covers the other surfaces forming the metal contact surface. The base zone 34 'is thin and has a low impurity concentration, so that it is essentially pinched off with the depletion layers, which grow solely by the built-in potential that exists between the emitter and base zones, and between the Base and collector zones. In these exemplary embodiments, the p-zones 34 'can be formed by redistributing the p-impurities from the p-zone 34 . Then the impurity concentration and the thickness of the p-zone 34 decrease as it goes closer to the center. The height of the potential barrier formed at the p-zones 34 'is the smallest at the central part due to the basic character of the capacitive control, and possibly as a result of an appropriate interference concentration, as described above. In this regard, the same performance as the static induction transistor in the punch-through bipolar transistors from these exemplary embodiments is expected and it has been found that these relationships also exist. It has thus been proven that the punch-through bipolar transistor can be produced as a replacement for the SIT.

Wenn die Basiszone eine extrem kleine Dicke besitzt und eine exzessiv niedrige Störstellenkonzentration, so werden die Ener­ giepositionen der Bandextrema in der Basiszone fast die gleichen wie diejenigen der Emitter- und Kollectorzonen. In einem solchen Fall ist praktisch keine Potentialbarriere vorhanden und der Transistor verliert die Steuerfähigkeit des Hauptstromes, der durch eine Steuerspannung oder einen Steuerstrom gesteuert wer­ den soll.If the base zone has an extremely small thickness and one excessively low impurity concentration, so the Ener The positions of the band extremes in the base zone are almost the same like those of the emitter and collector zones. In one Case there is practically no potential barrier and the Transistor loses control of the main current, the controlled by a control voltage or a control current that should.

Daher wird der Ausdruck "im wesentlichen abgeschnürte Basiszone" als eine Basiszone definiert, die größtenteils verarmt ist, aber ein Fermi-Niveau unterschiedlich von dem der Emitterzone besitzt, so daß die Basiszone eine Potentialbarriere für die vom Emitter zum Kollector fließenden Ladungsträger bildet, und daß die Höhe der Potentialbarriere grundsätzlich kapazitiv durch die Gate- und Kollector-Spannungen steuerbar ist. Die effektive Basiszone (neutrale Basiszone) ist außerordentlich dünn und besitzt eine sehr kleine parasitäre Kapazität. Daher ist der Trägerspeichereffekt vernachlässigbar klein und eine sehr hohe Betriebsgeschwindigkeit wird erzeugt. Die vom Emitter zum Kollector fließenden Träger laufen über die durch die im wesentlichen abgeschnürte Basiszone gebildete Potentialbarriere und werden zur Kollectorseite injiziert und werden durch ein durch die Kollectorspannung aufgebautes elektrisches Feld zu einer Driftbewegung veranlaßt. Es scheint nahezu kein Effekt der Speicherung von Minoritätsträgern aufzutreten. Wenn offen­ sichtlich die Basisvorspannung eingestellt ist, um hinreichend in Vorwärtsrichtung zu wirken, so können die Minoritätsträger von der Gatezone 34 in die Emitterzone 33 durch die Basiszone 34′ injiziert werden. In einem solchen Fall besitzt die Basis­ zone 34′ die Eigenschaft einer üblichen Basiszone des Bipolar­ transistors. Die Gatezone 34 kann dick ausgebildet sein und kann stark dotiert sein, so daß der Widerstand der Zone 34 vernach­ lässigbar ist.Therefore, the term "substantially constricted base zone" is defined as a base zone that is largely impoverished but has a Fermi level different from that of the emitter zone so that the base zone forms a potential barrier to the charge carriers flowing from the emitter to the collector, and that the level of the potential barrier can basically be controlled capacitively by the gate and collector voltages. The effective base zone (neutral base zone) is extremely thin and has a very small parasitic capacitance. The carrier storage effect is therefore negligibly small and a very high operating speed is generated. The carriers flowing from the emitter to the collector run over the potential barrier formed by the essentially constricted base zone and are injected to the collector side and are caused to drift by an electric field built up by the collector voltage. There seems to be almost no effect of storing minority carriers. If the base bias is obviously set to act sufficiently in the forward direction, the minority carriers can be injected from the gate zone 34 into the emitter zone 33 through the base zone 34 '. In such a case, the base zone 34 'has the property of a conventional base zone of the bipolar transistor. The gate zone 34 can be thick and can be heavily doped, so that the resistance of the zone 34 is negligible.

Man erkennt, daß bei diesen wie auch den folgenden Ausführungs­ beispielen verschiedene Abwandlungen und Änderungen im Rahmen der Erfindung möglich sind.It can be seen that in this as well as the following embodiment examples of various modifications and changes in the frame the invention are possible.

Fig. 5 zeigt ein gemessenes Beispiel der Strom/Spannungs-Kenn­ linien eines Punch-Through-Bipolartransistors, der in den Aus­ führungsbeispielen der Erfindung verwendbar ist. Es sei ins Auge gefaßt, daß die Basiszone noch nicht vollständig nur durch das eingebaute Potential abgeschnürt ist, da die Zone C bi­ polarartige Kennlinien oder Eigenschaften zeigt. Wenn jedoch die Basisvorspannung und/oder die Drainspannung mehr in Vorwärts­ richtung wirkt, so wird der Drainstrom ansteigen, um, wie in Zone D gezeigt, nicht gesättigte Eigenschaften zu zeigen, was anzeigt, daß die Basiszone abgeschnürt wird und die Barrieren­ höhe als allmählich durch einen Anstieg in der Drainspannung heruntergezogen wird. Eine Verminderung der Barrierenhöhe führt zu einer Erhöhung des Kollectorstroms. Die Zone C kann gesteuert werden, um entweder breit oder schmal (oder Null) zu sein, und zwar durch Steuerung des Ausmaßes der Abschnürung (pinch off) der Basiszone. Wenn die Ladungsträger von der Emitterzone in die Basiszone diffundieren, so folgt der Kollectorstrom einem Exponentialgesetz in einer kleinen Drainspannungszone. Wenn der Widerstand den Trägertransport beeinflußt, so kann eine Wider­ standscharakteristik auch auftreten. Wenn die Basiszone vollkom­ men nur durch das eingebaute Potential abgeschnürt ist, so wird das Anlegen einer Kollectorspannung unmittelbar die Potential­ barriere absenken, und die Knicke bei der niedrigen Kollector­ spannung verschwinden größtenteils. Fig. 5 shows a measured example of the current / voltage characteristics of a punch-through bipolar transistor, which can be used in the exemplary embodiments of the invention. It should be considered that the base zone has not yet been completely cut off only by the built-in potential, since zone C shows bi-polar characteristics or properties. However, if the base bias and / or drain voltage acts more in the forward direction, the drain current will increase to show unsaturated properties, as shown in zone D, indicating that the base zone is being pinched off and the barriers are rising higher than gradually pulling down an increase in drain voltage. A reduction in the barrier height leads to an increase in the collector current. Zone C can be controlled to be either wide or narrow (or zero) by controlling the amount of pinch-off of the base zone. When the charge carriers diffuse from the emitter zone into the base zone, the collector current follows an exponential law in a small drain voltage zone. If the resistance affects the carrier transport, a counter characteristic may also occur. If the base zone is completely cut off only by the built-in potential, the application of a collector voltage will immediately lower the potential barrier, and the kinks at the low collector voltage largely disappear.

Wie man aus der obigen Feststellung ersieht, kann der Punch- Through-Bipolartransistor in der gleichen Betriebsart verwen­ det werden wie der übliche Bipolartransistor. Der Kollectorstrom kann durch die Vorwärtsbasisvorspannung und auch durch die Kollectorspannung gesteuert werden.As can be seen from the above finding, the punch Use the through bipolar transistor in the same operating mode Det are like the usual bipolar transistor. The collector stream can by the forward base bias and also by the  Collector voltage can be controlled.

Die Dicke der Barrierenlage oder -schicht sollte bestimmt wer­ den durch die Betrachtung des gewünschten Ausgangsstroms. Wenn ein großer Laststrom gefordert ist, beispielsweise zum Betrei­ ben eines TTL-Gatters, so sollte die Barrierenlage hinreichend dünn und an einer Stelle hinreichend nahe der Emitterzone aus­ gebildet sein.The thickness of the barrier layer or layer should be determined by looking at the desired output current. If a large load current is required, for example for operation If a TTL gate is used, the barrier position should be sufficient thin and at a location sufficiently close to the emitter zone be educated.

Claims (2)

1. I²L-Schaltungsstruktur
  • a) mit einem lateralen Bipolartransistor, der in der Oberfläche eines Halbleitersubstrats vom ersten Leitfähig­ keitstyp angeordnete Emitter- und Kollektorzonen vom zweiten, dem ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyp hat,
  • b) mit einem vertikalen Bipolartransistor, der analog einem vertikalen statischen Induktionstransistor gestaltet ist und aufweist:
  • c) eine Kanalzone des ersten Leitfähigkeitstyps, die zwischen einer Drainzone des ersten Leitfähigkeitstyps und einer Sourcezone des ersten Leitfähigkeitstyps vorgesehen ist,
  • d) Gatezonen vom zweiten Leitfähigkeitstyp, die den Kollektor des lateralen Bipolartransistors bilden und an­ grenzend an die Kanalzone vorgesehen sind,
  • e) eine dünne Schicht vom zweiten Leitfähigkeitstyp, die in der Kanalzone vorgesehen ist und die die Gatezonen ver­ bindet,
  • f) wobei die Kanalzone einer derartige Breite und Stör­ stellenkonzentration besitzt, daß sie bei einer in Durch­ flußrichtung angelegten Steuerspannung abgeschnürt ist.
1. I²L circuit structure
  • a) with a lateral bipolar transistor which has emitter and collector zones of the second conductivity type opposite to the first conductivity type and arranged in the surface of a semiconductor substrate of the first conductivity type,
  • b) with a vertical bipolar transistor which is designed analogously to a vertical static induction transistor and has:
  • c) a channel zone of the first conductivity type, which is provided between a drain zone of the first conductivity type and a source zone of the first conductivity type,
  • d) gate zones of the second conductivity type, which form the collector of the lateral bipolar transistor and are provided adjacent to the channel zone,
  • e) a thin layer of the second conductivity type which is provided in the channel zone and which connects the gate zones ver,
  • f) wherein the channel zone has such a width and interference concentration that it is pinched off at a control voltage applied in the flow direction.
2. Struktur nach Anspruch 1 dadurch gekennzeichnet, daß zwischen der Drainzone und der dünnen Schicht eine weitere Zone (35) vom ersten Leitfähigkeitstyp vorgesehen ist.2. Structure according to claim 1, characterized in that a further zone ( 35 ) of the first conductivity type is provided between the drain zone and the thin layer.
DE2858820A 1977-02-02 1978-02-02 Current controlling semiconductor device Expired - Lifetime DE2858820C2 (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP1046077A JPS5396681A (en) 1977-02-02 1977-02-02 Semiconductor ic
JP52015880A JPS5853517B2 (en) 1977-02-15 1977-02-15 semiconductor integrated circuit
JP1732777A JPS53102661A (en) 1977-02-18 1977-02-18 Semiconductor ic
JP52019466A JPS5924549B2 (en) 1977-02-24 1977-02-24 semiconductor logic integrated circuit
DE2804500A DE2804500C2 (en) 1977-02-02 1978-02-02 Junction field effect transistor

Publications (1)

Publication Number Publication Date
DE2858820C2 true DE2858820C2 (en) 1996-09-19

Family

ID=27510513

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2858820A Expired - Lifetime DE2858820C2 (en) 1977-02-02 1978-02-02 Current controlling semiconductor device

Country Status (1)

Country Link
DE (1) DE2858820C2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2220789A1 (en) * 1971-04-28 1972-11-16 Handotai Kenkyu Shinkokai Field effect transistor
DE2237662A1 (en) * 1971-07-31 1973-02-15 Zaidan Hojin Handotai Kenkyu FIELD EFFECT TRANSISTOR
DE2655917A1 (en) * 1975-12-09 1977-06-16 Zaidan Hojin Handotai Kenkyu INTEGRATED CIRCUIT
DE2730373A1 (en) * 1976-07-05 1978-01-19 Nippon Musical Instruments Mfg INTEGRATED SEMI-CONDUCTOR LOGIC CIRCUIT

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2220789A1 (en) * 1971-04-28 1972-11-16 Handotai Kenkyu Shinkokai Field effect transistor
DE2237662A1 (en) * 1971-07-31 1973-02-15 Zaidan Hojin Handotai Kenkyu FIELD EFFECT TRANSISTOR
DE2655917A1 (en) * 1975-12-09 1977-06-16 Zaidan Hojin Handotai Kenkyu INTEGRATED CIRCUIT
DE2730373A1 (en) * 1976-07-05 1978-01-19 Nippon Musical Instruments Mfg INTEGRATED SEMI-CONDUCTOR LOGIC CIRCUIT

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Electronics, 19.8.76, S. 4E und 6E *
IEEE Transactions on Electron Devices, Vol. ED-22, No. 4, 1975, S. 185-197 *
ISSCC 77, 18.2.1977, Digest of Technical Papers, S. 222/223 *

Similar Documents

Publication Publication Date Title
DE2801085C2 (en)
DE2910566C2 (en) Static induction semiconductor device
DE4100444C2 (en)
DE2858191C2 (en)
DE102006002065B4 (en) Compensation component with reduced and adjustable on-resistance
EP0045447B1 (en) Transistor with high collector-emitter breakdown voltage
DE3136682A1 (en) TRANSISTOR TYPE WITH INSULATED GATE
DE4124732A1 (en) VOLTAGE GENERATOR FOR A LOW CURRENT SUBSTRATE
DE2939193A1 (en) STATIC INDUCTION TRANSISTOR AND A CIRCUIT USING THIS TRANSISTOR
DE19528998C2 (en) Bi-directional semiconductor switch and method for its control
DE2730373C2 (en)
DE2804500A1 (en) SEMI-CONDUCTOR DEVICE
DE3526826A1 (en) STATIC INDUCTION TRANSISTOR AND SAME INTEGRATED CIRCUIT
DE2833068A1 (en) INTEGRATED SEMI-CONDUCTOR DEVICE
EP0487869B1 (en) Turn-off power semiconductor device
DE3528562C2 (en)
DE1937853C3 (en) Integrated circuit
DE2344244A1 (en) LOGICAL CIRCUIT
DE2555002C2 (en) DC-stable memory cell with a bipolar transistor and method for their operation
DE2858820C2 (en) Current controlling semiconductor device
DE2847822A1 (en) INTEGRATED SEMI-CONDUCTOR DEVICE
DE1274182B (en) Integrated semiconductor circuit with short switch-off time
EP0889531A1 (en) MOS-controlled semiconductor device
DE2820913C2 (en)
DE3632642C2 (en) Semiconductor power device

Legal Events

Date Code Title Description
Q172 Divided out of (supplement):

Ref country code: DE

Ref document number: 2804500

8110 Request for examination paragraph 44
8181 Inventor (new situation)

Free format text: NISHIZAWA, JUN-ICHI, SENDAI, MIYAGI, JP

AC Divided out of

Ref country code: DE

Ref document number: 2804500

Format of ref document f/p: P

8125 Change of the main classification

Ipc: H01L 27/07

AC Divided out of

Ref country code: DE

Ref document number: 2804500

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition