DE2855546A1 - Field controlled thyristors with gate switching - for use at high voltage and with very short switching times - Google Patents

Field controlled thyristors with gate switching - for use at high voltage and with very short switching times

Info

Publication number
DE2855546A1
DE2855546A1 DE19782855546 DE2855546A DE2855546A1 DE 2855546 A1 DE2855546 A1 DE 2855546A1 DE 19782855546 DE19782855546 DE 19782855546 DE 2855546 A DE2855546 A DE 2855546A DE 2855546 A1 DE2855546 A1 DE 2855546A1
Authority
DE
Germany
Prior art keywords
grid
cathode
anode
channels
areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782855546
Other languages
German (de)
Other versions
DE2855546C2 (en
Inventor
Bantval Jayant Baliga
Bruce Warren Wessels
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE2855546A1 publication Critical patent/DE2855546A1/en
Application granted granted Critical
Publication of DE2855546C2 publication Critical patent/DE2855546C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H01L29/7392—Gated diode structures with PN junction gate, e.g. field controlled thyristors (FCTh), static induction thyristors (SITh)

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thyristors (AREA)

Abstract

One surface of a semiconductor substrate of one conductivity type (a) is etched to form several long channels, which are then filled epitaxially with material of opposite conductivity (b) to form grid zones. Diffusion is then used to form long cathode zones of conductivity (a) between the grid zones. The opposite surface of the substrate is subjected to a diffusion treatment to obtain an anode zone of conductivity (b); and metallised contacts are applied to the three zones. Pref. a Si substrate is partly covered by a mask for treatment with an orientation-dependent etchant of KOH mixed with isopropanol, the channels then being filled from vapour contg. SiCl4, SiHCl3, or SiH2Cl2; or 8 moles HCl to 1 mole SiH2Cl2. The contacts are pref. Al applied by photolithography. Used for mfr. of thyristors with gate switching, which can bar >1000 V with barrier amplifications of 10-100, and switching times 0.5 mu secs.

Description

Beschreibungdescription

Die Erfindung bezieht sich auf Halbleiterlemente und mehr im besonderen mittels eines elektrischen Feldes gesteuerte, abgekürzt feldgesteuerte Thyristoren, die durch eine Gattabschaltfähigkeit charakterisiert sind, sowie auf Verfahren zu deren Herstellung.The invention relates to semiconductor elements and more particularly field-controlled thyristors controlled by means of an electric field, which are characterized by a gate disconnection capability, as well as to procedures their manufacture.

Auf dem Gebiete der Festkörper-Leistungskonditionierung besteht Bedarf an Halbleiterelementen, die Spannungen in der Größenordnung von 500 bis 1000 V und Ströme von 10 bis 100 A bei Frequenzen von mehr als 15 kHz schalten können. Die üblichen bipolaren Elemente können diese Anforderungen nicht erfüllen. Feldgesteuerte Thyristoren haben jedoch die Fähigkeit, sowohl hohe Frequenzen als auch hohe Leistung zu schalten. Der grundlegende feldgesteuerte Thyristor weist eine P-I-N-Struktur auf, wobei der #-Bereich ein Gitter geringen spezifischen Widerstandes mit p+-Leitfähigkeit enthält. Die Vorwärtssperr-Fähigkeit des Elementes resultiert von der Fähigkeit, den Anoden/Kathoden-Strom durch Anlegen einer Umkehrvorspannung an das Gitter abzuschneiden. Für den Fall eines metallisierten Gitters, das sich bis zur Oberfläche des Halbleiters erstreckt, kann außerdem eine Gattabschaltfähigkeit erzielt werden, da während des Gitterstromflußes die Vorspannung vom Gitter nicht weggenommen werden kann, Das Element kann daher zum Schalten relativ hoher Ströme in kurzer Zeit benutzt werden, indem der Strom durch das Gitter umgeleitet wird.There is a need in the field of solid state power conditioning on semiconductor elements, the voltages in the order of 500 to 1000 V and Can switch currents from 10 to 100 A at frequencies of more than 15 kHz. the conventional bipolar elements cannot meet these requirements. Field Controlled However, thyristors have the ability to handle both high frequencies and high power to switch. The basic field controlled thyristor has a P-I-N structure where the # area is a low resistivity grid with p + conductivity contains. The element's forward locking ability results from the ability to cut off the anode / cathode current by applying a reverse bias to the grid. In the case of a metallized grid that extends to the surface of the semiconductor extends, a gate disconnection can also be achieved because during the Grid current flow the bias voltage cannot be removed from the grid, that Element can therefore be used to switch relatively high currents in a short time, by diverting the current through the grid.

Verschiedene strukturelle Konfigurationen solcher feldgesteuerten Thyristoren sind z. B. in der US-PS 4 037 245 beschrieben. Diese Elemente benutzen zum größten Teil eine planare Diffusionstechnik, um Gitter- und Kathodenbereiche zu bilden. Obwohl diese Elemente eine Gattabschaltfähigkeit haben, zeigen sie doch keine besonders erwünschte Sperrverstärkung in Vorwärtsrichtung, d. h. das Verhältnis der Anodenspannung zur Gitterspannung, das erforderlich ist, um den Stromfluß von der Anode zur Kathode zu verhindern.Various structural configurations of such field-controlled Thyristors are z. As described in U.S. Patent 4,037,245. Use these elements mostly a planar diffusion technique around grid and cathode areas to build. Although these elements have gate disconnection capability, they do show no particularly desirable blocking gain in the forward direction, i.e. H. The relationship the anode voltage to the grid voltage, which is required to allow the current to flow from the anode to prevent cathode.

Während Elemente mit von unterhalb der Oberfläche diffundierten Gittern, wie sie in Band 12, Nr. 19 der Electronics Letters vom 16. September 1976 auf den Seiten 486 und 487 beschrieben sind, verbesserte Sperrverstärkungscharakteristiken zu haben scheinen, verglichen mit Elementen mit Oberflächengitter, ist deren Gattabschaltungsfähigkeit wegen unerwünschter Wirkungen der Vorspannungsbeseitigung des Gitters beeinträchtigt.While elements with diffused from below the surface Bars, as described in Volume 12, No. 19 of the Electronics Letters of September 16, 1976 to the Pages 486 and 487, improved lock gain characteristics seem to have, compared to elements with surface grids, is their gate disconnection capability impaired due to the undesirable effects of biasing the grid.

Es ist daher Aufgabe der vorliegenden Erfindung, einen feldgesteuerten Thyristor mit Gattabschaltung zu schaffen, der mehr als 1000 V mit Sperrverstärkungen von 10 bis 100 sperren kann, wobei er gleichzeitig einen geringen Spannungsabfall in Durchlaßrichtung im An-Zustand und Abschaltzeiten von weniger als 0,5/usek haben soll. Weiter ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung solcher feldgesteuerten Thyristoren zu schaffen, wobei ein bevorzugtes Ätzen und ein epitaxiales Wiederauffüllen aus der Dampfphase benutzt werden, um hohe Kanalseitenverhältnisse zu schaffen, d. h. Verhältnisse von Gitterbereichstiefe zu -abstand.It is therefore the object of the present invention to provide a field-controlled Create thyristor with gate disconnection that is more than 1000 V with blocking amplifications can block from 10 to 100, while at the same time having a low voltage drop in the forward direction in the on-state and have switch-off times of less than 0.5 / µsec target. It is also an object of the present invention to provide a method of production to create such field-controlled thyristors, with a preferred etching and epitaxial vapor replenishment can be used to achieve high channel aspect ratios to create, d. H. Ratios of grid area depth to spacing.

Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung wird ein feldgesteuerter Thyristor, der charakterisiert ist durch einen Gattbereich mit vertikalen Wänden und ein Verhältnis von Abstand Tiefe zu / von mehr als 1, unter Verwendung eines orientierungsabhängigen bevorzugten Ätzens, gefolgt von einem selektiven epitaxialen Aufwachsen der Gitterbereiche aus der Dampfphase hergestellt. Das bevorzugte Ätzen und epitaxiale Wiederauffüllen wird benutzt zur Herstellung einer Vielzahl benachbarter, im Abstand voneinander angeordneter, elektrisch miteinander verbundener Gitterbereiche eines Leitfähigkeitstyps, die ineinander greifen mit einer Vielzahl elektrisch miteinander verbundener Kathodenbereiche entgegengesetzten Leitfähigkeitstyps auf der gleichen Oberfläche des Substrates. Auf der gegenüberliegenden Oberfläche des Substrates wird ein gleichförmiger Anodenbereich eines Leitfähigkeitstyps geschaffen.According to a preferred embodiment of the present invention becomes a field-controlled thyristor, which is characterized by a gate range with vertical walls and a ratio of distance depth to / of more than 1, using an orientation-dependent preferential etch followed by one selective epitaxial growth of the lattice regions produced from the vapor phase. The preferred etch and epitaxial refill is used for fabrication a plurality of adjacent, spaced apart, electrically with one another connected grid areas of one conductivity type that mesh with one another opposed to a plurality of electrically interconnected cathode regions Conductivity type on the same surface of the substrate. On the opposite The surface of the substrate becomes a uniform anode area of one conductivity type created.

Der elektrische Stromfluß zwischen der Anode und der Kathode wird durch das Anlegen einer Spannung an den Gitterbereich gesteuert, die einen Verarmungs- bzw. Sperrbereich bildet, um den Stromfluß von der Anode zur Kathode unter Durchlaßbedingungen zwischen Anode und Kathode zu verhindern. Ohne Anlegen einer solchen, einen Sperrbereich bildenden Spannung fließt der Strom zwischen Anode und Kathode im wesentlichen unbeeinträchtigt.The electrical current flow between the anode and the cathode is controlled by applying a voltage to the grid area, the a depletion or blocking area forms to the flow of current from the anode to the cathode to prevent under conduction conditions between anode and cathode. Without investing With such a voltage, which forms a blocking region, the current flows between the anode and cathode essentially unaffected.

Die Erfindung wird im folgenden unter Bezugnahme auf die Zeichnung näher erläutert. Im einzelnen zeigen: Figur 1 eine Teilschnittansicht, die die Herstellung der Gitterbereiche eines feldgesteuerten Thyristors gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht, Figur 2 eine Teilschnittansicht eines fertigen Elementes, das gemäß einem bevorzugten Verfahren nach der vorliegenden Erfindung erhalten wurde, Figur 3 eine Teilschnittansicht eines feldgesteuerten Thyristors gemäß der vorliegenden Erfindung, welche die Wirkungen der elektrischen Vorspannung auf den Thyristor veranschaulicht und Figuren 4 bis 8 veranschaulichen graphisch typische Stromspannungscharakteristiken eines feldgesteuerten Thyristors gemäß der vorliegenden Erfindung.The invention is described below with reference to the drawing explained in more detail. In detail: FIG. 1 shows a partial sectional view showing the production the grid areas of a field controlled thyristor according to one embodiment of the present invention, Figure 2 is a partial sectional view of a finished element, which according to a preferred method according to the present Invention was obtained, Figure 3 is a partial sectional view of a field controlled Thyristor according to the present invention, which the effects of the electrical Illustrates biasing on the thyristor and Figures 4-8 illustrate graphical typical voltage characteristics of a field controlled thyristor according to the present invention.

Die Figuren 1 und 2 veranschaulichen beispielhaft das Verfahren zum Herstellen feldgesteuerter Thyristoren gemäß der vorliegenden Erfindung. In Fig. 1 weist ein Halbleitersubstrat 11 mit n-Leitfähigkeit eine Vielzahl im Abstand voneinander befindlicher Gitterbereiche 12 mit p -Leitfähigkeit auf, die sich von der Oberfläche aus in das Substrat 11 hinein erstrecken. Die Gitterbereiche 12 umfassen parallele langgestreckte Streifen, die hergestellt sind durch vorzugsweise Ätzen tiefer Rillen oder Kanäle in das Halbleitersubstrat 11 und das Wiederauffüllen der Rillen mittels eines im folgenden näher beschriebenen Dampfphasenepitaxy-Verfahrens. Wie in Fig. 1 dargestellt, sind die Gitterbereiche 12 durch im wesentlichen vertikale Wände der Tiefe L charakterisiert, und der Abstand zwischen den benachbarten Rillen beträgt W. Das Verhältnis der Tiefe zum Abstand ist als das Seitenverhältnis der Gitterregion definiert, welches, wie sich aus der folgenden Beschreibung deutlicher ergeben wird, die Sperrverstärkungskennlinie des Elementes in Durchlaßrichtung bestimmt.Figures 1 and 2 exemplify the method for Manufacture field controlled thyristors in accordance with the present invention. In Fig. 1, a semiconductor substrate 11 with n-conductivity has a plurality spaced from one another located grid areas 12 with p -conductivity, which extend from the surface extend into the substrate 11. The grid areas 12 comprise parallel ones elongated strips which are produced by preferably etching deep grooves or channels in the semiconductor substrate 11 and the refilling of the grooves by means of a vapor phase epitaxy process described in more detail below. As in Fig. 1, the grid areas 12 are represented by substantially vertical walls the depth L, and the distance between the adjacent grooves is W. The ratio of depth to spacing is called the aspect ratio of the grid region defines which, as will become clearer from the following description, the blocking gain characteristic of the element is determined in the forward direction.

Gemäß der vorliegenden Erfindung sind die benachbart im Abstand voneinander angeordneten parallelen Gitterbereiche 12 entlang einer 42115 -Richtung auf einem g110> -orientierten Substrat ausgerichtet, um das seitliche Ätzen während des vorzugsweise ausgeführten Ätzens möglichst gering zu halten. Die Regionen für das vorzugsweise Ätzen sind durch eine geeignete Maske 13, wie eine gemusterte Siliziumdioxidschicht, begrenzt, die vorzugsweise durch thermische Oxidation des Hàlbleitersubstrates und selektives Ätzen dieser Siliziumdioxidschicht hergestellt wird, um das in Fig. 1 gezeigte Muster zu bilden. Die nichtmaskierten Teile der Oberfläche des Substrates 11 werden dann dem bevorzugt verwendeten Ätzbad ausgesetzt, um die mit vertikalen Wänden versehenen Kanäle zu bilden. Eine geeignete orientierungsabhängige Ätzmischung zum Ätzen der Rillen oder Kanaäle indas <110>-orientierte Siliziumsubstrat der Fig. 1 ist eine Mischung aus Kaliumhydroxid und Isopropanol in einem Verhältnis von etwa 3:1. Mit dieser Ätzmischung ätzt man das Silizium mit einer Geschwindigkeit von etwa 5/ um bei einer Temperatur von etwa 600C. Orientierungsabhängige Ätzmischungen können auch bei der Ausführung der Erfindung benutzt werden. So werden in einem Artikel von Don L. Kendall "On Etching Very Narrow Groves in Silicon" in Applied Physics Letter Band 26, Seiten 195 bis 198 (1975) geeignete Ätzmittel beschrieben. In diesem Artikel werden auch in Einzelheiten die spezifischen Maskierungs- und Ätzstufen ebenso wie die Temperatur und Geschwindigkeit des Ätzens diskutiert.According to the present invention, they are adjacent and spaced from each other arranged parallel grating regions 12 along a 42115 direction on a g110> -oriented substrate to avoid the side etching during the preferably carried out etching to keep as low as possible. The regions for the preferably etching are through a suitable mask 13, such as a patterned silicon dioxide layer, limited, preferably by thermal oxidation of the semiconductor substrate and selective etching of this silicon dioxide layer is produced in order to produce the one shown in FIG. 1 to form shown patterns. The unmasked parts of the surface of the substrate 11 are then exposed to the etching bath preferably used in order to avoid those with vertical Walled channels to form. A suitable orientation-dependent etching mixture for etching the grooves or channels in the <110> -oriented silicon substrate of Figure 1 is a mixture of potassium hydroxide and isopropanol in a ratio of about 3: 1. With this etching mixture, the silicon is etched at one speed of about 5 / µm at a temperature of about 600C. Orientation-dependent etching mixtures can also be used in practicing the invention. So be in one Article by Don L. Kendall "On Etching Very Narrow Groves in Silicon" in Applied Physics Letter Volume 26, pages 195 to 198 (1975) describes suitable etchants. This article also details the specific masking and Etching stages as well as the temperature and speed of the etching are discussed.

Bei der Ausführung der vorliegenden Erfindung können z. B. die Gitterbereiche 12 in einem Kanal von etwa 12/um Weite und 15 bis 40/um Tiefe gebildet werden, indem man ein etwa 10/um weites Fenster in der Siliziumdioxid-Maskierungsschicht 13 herstellt und danach mit der vorgenannten Ätzmischung ätzt. Nach dem Ätzen der Kanäle oder Rillen für die Gitterbereiche werden die Rillen unter Anwendung eines epitaxialen Dampfphasensiliziumaufwachs-Verfahrens epitaxial wieder gefüllt, wobei Ablagerungen in die tiefen mit vertikalen Wänden versehenen Kanäle eingebracht werden, wodurch diese wieder gefüllt und die p+-leitenden Gitterbereiche 12 erzeugt werden. Bei geeigneten epitaxialen Abscheidungsverfahren benutzt man z. B. Verbindungen aus Silizium und Chlor, wie SiCl4, SiHCl3 und SiH2Cl2, gemischt mit HCl-Gas, um die Qualität der Abscheidung zu steuern, d. h. die Zahl der Hohlräume in dem abgeschiedenen Silizium möglichst gering zu halten. Eine vollständigere Beschreibung eines geeigneten epitaxialen Abscheidungsverfahrens findet sich im Journal of Electrochemical Society, Band 122, Seiten 1666 bis 1671 (1975) mit dem Titel "Epitaxial Deposition of Silicon in Deep Grooves" von R.K. Smeltzer. Bei diesem Verfahren wird jedoch keine Maskierungsschicht benutzt, so daß auch ein epitaxiales Aufwachsen von Silizium in den Bereichen zwischen den Rillen stattfindet. Um dieses Problem zu lösen, wurde ein verbessertes Wiederausfüllverfahren der Rillen entwickelt.In practicing the present invention, e.g. B. the grid areas 12 can be formed in a channel approximately 12 µm wide and 15 to 40 µm deep by an approximately 10 / μm wide window is produced in the silicon dioxide masking layer 13 and then etching with the aforementioned etching mixture. After etching the channels or Grooves for the grid areas are made using an epitaxial Vapor phase silicon growth process epitaxially refilled with debris are introduced into the deep vertical walled channels, whereby these are filled again and the p + -conducting grid regions 12 are generated. at suitable epitaxial deposition process one uses z. B. Compounds of silicon and chlorine, such as SiCl4, SiHCl3 and SiH2Cl2, mixed with HCl gas to control the quality of the deposition, d. H. the number of cavities to be kept as low as possible in the deposited silicon. A more complete description a suitable epitaxial deposition process can be found in the Journal of Electrochemical Society, Vol. 122, pp. 1666-1671 (1975) entitled "Epitaxial Deposition of Silicon in Deep Grooves "by R.K. Smeltzer no masking layer is used, so that silicon is also grown epitaxially takes place in the areas between the grooves. To solve this problem was developed an improved refill method for the grooves.

Gemäß einer Ausführungsform der vorliegenden Erfindung wird eine Schicht aus Siliziumdioxid zwischen den Rillen belassen. Außerdem, so wurde festgestellt, daß bei Verwendung einer Mischung aus Dichlorsilan und Chlorwasserstoffgas für das epitaxiale Aufwachsen, das epitaxiale Wiederfüllen in den Rillen mit minimalen Abscheidungen aus polykristallinem Silizium auf dem Oxid erfolgt. Diese polykristallinen Siliziumabscheidungen können minimal gehalten werden, während man gleichzeitig ein epitaxiales Wiederausfüllen in den Rillen erreicht, wenn man geringe Dichlorsilankonzentrationen und hohe Chlorwasserstoffkonzentrationen benutzt. Im besonderen wurde fest gestellt, daß für ein epitaxiales Wiederausfüllen bei 11000C ein Molverhältnis vom Chlorwasserstoff zum Dichlorsilan von etwa 8:1 ein minimales polykristallines Aufwachsen auf den Oxid-überzogenen Bereichen der Substrate erzeugt bei gleichzeitig erzieltem planaren epitaxialen Wiederauffüllen der Rillen. Bei einer Dichlorsilankonzentration von 0,5 % beträgt die Chlorwasserstoffträgergas-Strömung etwa 20 1/min. Es wird zwar auch bei geringeren Verhältnissen ein epitaxiales Wiederauffüllen erzielt, dabei werden jedoch mehr polykristalline Siliziumabscheidungen auf den Oxid-überzogenen Bereichen beobachtet. Bei höheren Verhältnissen nehmen die polykristallinen Siliziumabscheidungen auf den Oxid-überzogenen Bereichen zwar ab, doch enthält die epitaxiale Wiederauffüllung in den Rillen Hohlräume und in einigen Fällen wurden keine epitaxialen Abscheidungen beobachtet, aber ein Dampfphasenätzen des Substrates in den Rillen. Da irgendwelche polykristallinen Siliziumabscheidungen zwischen den Rillen elektrische Kurzschlußstromkreise zwischen dem Gitter und der Kathode erzeugen, müssen solche Abscheidungen von dem Oxid entfernt werden. Die Entfernung des polykristallinen Siliziums vom Oxid wird der aufgefüllten Rillen z. B. durch selektives Abdecken/und nachfolgendes Ätzen z. B.According to one embodiment of the present invention, a layer of silicon dioxide left between the grooves. In addition, it was found that when using a mixture of dichlorosilane and hydrogen chloride gas for the epitaxial growth, the epitaxial refilling in the grooves with minimal deposits made of polycrystalline silicon on the oxide. These polycrystalline silicon deposits can be kept to a minimum while doing epitaxial refill achieved in the grooves when one has low dichlorosilane concentrations and high hydrogen chloride concentrations used. In particular, it was found that for epitaxial refill at 11000C a molar ratio of hydrogen chloride to dichlorosilane of about 8: 1 minimal polycrystalline growth on the oxide-coated areas of the Substrates generated with planar epitaxial refilling achieved at the same time the grooves. At a dichlorosilane concentration of 0.5%, the hydrogen chloride carrier gas flow is about 20 1 / min. It is true that epitaxial replenishment occurs even at lower ratios achieved, but more polycrystalline silicon deposits on the Oxide-coated areas observed. At higher ratios use the polycrystalline Silicon deposits on the oxide-coated areas, but contains the epitaxial replenishment in the grooves and voids in some cases no epitaxial deposits were observed, but one Vapor phase etching of the substrate in the grooves. There any polycrystalline silicon deposits between the grooves electrical short-circuit circuits between the grid and the To create a cathode, such deposits must be removed from the oxide. the Removal of the polycrystalline silicon from the oxide will fill the grooves z. B. by selective covering / and subsequent etching z. B.

in einer Mischung aus 3 Teilen Kaliumhydroxid und 1 Teil Isopropanol erreicht.in a mixture of 3 parts of potassium hydroxide and 1 part of isopropanol achieved.

Die nächste Stufe bei der Herstellung eines feldgesteuerten Thyristors gemäß der vorliegenden Erfindung schließt das Wiederoxidieren der Oberfläche des die Gitterbereiche enthaltenden Substrates und das erneute Ausbilden eines Musters in der Oxidschicht nach bekannten Verfahren ein, so daß die in Fig. 2 gezeigten Kathodenbereiche 14 zwischen den Gitterbereichen 12 gebildet werden können. So werden die erwünschten +-Kathodenbereiche 14 durch flaches Eindiffundieren von Phosphor z. B. 1 bis 2/um, geschaffen.The next stage in the manufacture of a field controlled thyristor according to the present invention includes reoxidizing the surface of the the substrate containing the lattice areas and re-patterning in the oxide layer according to known methods, so that those shown in FIG Cathode regions 14 can be formed between the grid regions 12. Be like that the desired + cathode regions 14 by flat diffusion of phosphorus z. B. 1 to 2 / um created.

Auf der gegenüberliegenden Oberfläche des Substrates wird durch ein im wesentlichen gleichförmiges Oberflächendiffundieren von Akzeptorverunreinigungen, wie Bor, ein Anodenbereich 15 gebildet.On the opposite surface of the substrate is through a substantially uniform surface diffusion of acceptor impurities, such as boron, an anode region 15 is formed.

Der Anodenbereich 15 kann gleichzeitig mit den p -leitenden Gitterbereichen 12 gebildet werden, wenn man eine zusätzliche Diffusion stufe vermeiden möchte.The anode region 15 can be simultaneously with the p -type grid regions 12 are formed if you want to avoid an additional diffusion stage.

Der elektrische Kontakt zu den Gitter- und Kathodenbereichen wird nach bekannten Metallisierungs- und Ätztechniken hergestellt. Ein Kontakt zur Anodenregion 15 kann nachfolgend durch Bedampfen der Anodenregion mit Aluminium hergestellt werden.The electrical contact to the grid and cathode areas is manufactured using known metallization and etching techniques. A contact to the anode region 15 can subsequently be produced by vapor deposition of the anode region with aluminum.

Der Betrieb des erfindungsgemäß hergestellten Elementes ist am besten in Fig. 3 veranschaulicht, in der nur zwei benachbarte Gitterbereiche 12 mit einem dazwischenliegenden Kathodenbereich 14 gezeigt sind. Die Gitterbereiche 12 sind, wie in Fig. 3 veranschau licht, elektrisch miteinander und mit dem negativen Anschluß einer Spannungsquelle 22 verbunden, deren positiver Anschluß mit der Kathodenregion 14 verbunden ist. Die Spannungsquelle, die weiter unten noch näher beschrieben wird, steuert den Stromfluß zwischen Anoden- und Kathodenbereichen des Elementes und der in Reihe geschalteten Spannungsquelle 20 und der Lastimpedanz 21.The operation of the element made in accordance with the present invention is best illustrated in Fig. 3, in which only two adjacent grid areas 12 with a intermediate cathode region 14 are shown. The grid areas 12 are as illustrated in Fig. 3, electrically with each other and with the negative terminal a voltage source 22 connected, the positive terminal of which with the Cathode region 14 is connected. The voltage source, which is described in more detail below, controls the flow of current between the anode and cathode areas of the element and the series-connected voltage source 20 and load impedance 21.

Ist die Polarität der Spannungsquelle 20 an der Anode 15 positiv mit Bezug auf die Kathode 14 und wird wenig oder keine Spannung an den Gitterbereich 12 gelegt, dann fließt Strom von der Quelle 20 durch die Lastimpedanz 21 zum Anodenbereich 15 durch den Körper des Halbleitersubstrats 11 und zu dem Kathodenbereich 14 und zurück zur Spannungsquelle 20.If the polarity of the voltage source 20 at the anode 15 is positive Regarding the cathode 14 and there will be little or no tension on the grid area 12, then current flows from the source 20 through the load impedance 21 to the anode area 15 through the body of the semiconductor substrate 11 and to the cathode region 14 and back to voltage source 20.

Bei dieser Betriebsweise ist der Stromfluß durch irgendwelche elektrischen Feldwirkungen im Element im wesentlichen unbeeinflußt, und das Element wirkt im wesentlichen als P-I-N-Diode. Beim Anlegen einer Gitter- oder Gattspannung aus der Quelle 22 bildet sich um jeden Gitterbereich 12 eine Verarmungs- oder Sperrzone 23, da der Gitter/Substrat-Übergang 12a in Sperrichtung vorgespannt wird. Mit zunehmender Größe des Verarmungsbereiches 23 schneiden sich die benachbarten Verarmungsbereiche, wie in Fig. 3 gezeigt, und schneiden den Stromfluß von der Anode zur Kathode ab. Diese Betriebsweise wird als Sperren in Durchlaßrichtung bezeichnet, weil der Stromfluß durch den in Sperrichtung vorgespannten Gatt/Substrat-Übergang 12a blockiert wird.In this mode of operation, the flow of current is through any electrical Field effects in the element are essentially unaffected, and the element acts in the essentially as a P-I-N diode. When applying a grid or gate voltage from the Source 22 forms a depletion or exclusion zone around each grid area 12 23, since the grid / substrate junction 12a is reverse biased. With increasing Size of the depletion area 23 intersect the adjacent depletion areas, as shown in Fig. 3, and cut off the flow of current from the anode to the cathode. This mode of operation is referred to as forward blocking because of the flow of current blocked by the reverse biased gate / substrate junction 12a.

Die Größe der zwischen Gatt und Kathode erforderlichen Spannung, um den Stromfluß zwischen Anode und Kathode beim Sperren in Vorwärtsrichtung zu verhindern, ist ein Faktor, der das 1:G-fache der angewendeten Durchlaßvorspannung zwischen Anode und Kathode beträgt. Der Wert von G variiert mit der Geommetrie des Elementes sowie dessen Dotierungsprofil. Eine besonders erwünschte Eigenschaft des feldgesteuerten Thyristors gemäß der vorliegenden Erfindung ist die geringe Spannung, die an dem Gitter/Kathoden-Bereich erforderlich ist, um eine Fähigkeit zur Blockierung einer großen Spannung zwischen Anode und Kathode zu erreichen. Wegen der Geommetrie des Elementes, bei der die Gitterbereiche 12 vertikale, parallele plattenförmige Wandungen mit einem Seitenverhältnis (Tiefe:Abstand) von etwa 1 aufweisen, sind hohe Verstärkungsfaktoren von zwischen 10 und 100 erzielbar.The size of the voltage required between gate and cathode in order to to prevent the flow of current between anode and cathode when blocking in the forward direction, is a factor that is 1: G times the applied forward bias between Anode and cathode amounts. The value of G varies with the geometry of the element as well as its doping profile. A particularly desirable property of the field controlled Thyristor according to the present invention is the low voltage that is applied to the Grid / cathode area is required to have an ability to block a to achieve high voltage between anode and cathode. Because of the geometry of the Element in which the grid areas 12 vertical, parallel plate-shaped walls with an aspect ratio (Depth: distance) of about 1, high gain factors of between 10 and 100 can be achieved.

Einige der wesentlicheren Stromspannungskennlinien typischer feldgesteuerter Elemente gemäß derwrliegenden Erfindung sind in den Figuren 4 bis 8 gezeigt. Fig. 4 zeigt die Stromspannungskennlinienvon Anode zur Kathode (IAK-VAK) eines feldgesteuerten Thyristors im in Durchlaßrichtung sperrenden Zustand. Es ist ersichtlich, daß in Vorwärtsrichtung eine Spannungsblockierung von etwa 1030 V bei einem Leckstrom von etwa 100 uA möglich ist.Some of the more substantial voltage characteristics more typical of the field controlled Elements according to the present invention are shown in Figures 4-8. Fig. Figure 4 shows the anode-to-cathode current-voltage characteristics (IAK-VAK) of a field controlled Thyristor in the forward blocking state. It can be seen that in Forward direction a voltage blocking of about 1030 V with a leakage current of about 100 uA is possible.

Dieses besondere Element mit einem Seitenverhältnis von etwa 1 erfordert eine Sperrichtung'svorspannung zwischen Gitter und Kathode von etwa 32 V, um die in Fig. 4 ersichtliche Spannung von 1030 V zu blockieren. Das Element hat für Gleichstrom eine Blockierungsverstärkung von etwa 33 und für Wechselstrom eine Blockierungs- bzw. Sperrverstärkung von mehr als 50. Die Sperrverstärkung des Elementes ist abhängig von der Spannung zwischen Anode Anode und Kathode und variiert als VAK Die Leitungskennlinie in Durchlaßrichtung, d. h. wenn das Gitter nicht vorgespannt ist, ist in Fig. 5 gezeigt. Die Kennlinien sind ähnlich denen einer P-I-N-Diode, in der der Spannungsabfall in Durchlaßrichtung VAK bei einem Strom von 1 A IAK, der etwa einer Stromdichte von 180 A/cm2 an der Kathode entspricht, etwa 1, 24 V.This particular element requires an aspect ratio of around 1 a reverse bias between grid and cathode of about 32 V to reduce the in Fig. 4 apparent voltage of 1030 V to block. The element has for direct current a blocking gain of about 33 and for alternating current a blocking gain or locking gain of more than 50. The locking gain of the element is dependent on the voltage between anode anode and cathode and varies as VAK The line characteristic in the forward direction, d. H. when the grid is not pre-tensioned, it is shown in FIG. 5 shown. The characteristics are similar to those of a P-I-N diode in which the voltage drop in the forward direction VAK at a current of 1 A IAK, which is about a current density of 180 A / cm2 at the cathode corresponds to about 1.24 V.

Fig. 6 zeigt eine halblogarithmische Darstellung des zwischen Anode und Kathode fließenden Stromes IAK gegen die Spannung zwischen Anode und Kathode VAK für konstante Gittervorspannungen VGK Vom besonderen Interesse ist die Tatsache, daß es eine nahezu exponentielle Abhängigkeit des Anodenstromes von der Spannung zwischen Anode und Kathode gibt. Bei negativer werdender Gittervorspannung nimmt die Neigung der Kurven als Ergebnis der zunehmenden Verstärkung ab.Fig. 6 shows a semi-logarithmic representation of the between anode and cathode flowing current IAK versus the voltage between anode and cathode VAK for constant grid prestresses VGK Of particular interest is the fact that there is an almost exponential dependence of the anode current on the voltage between anode and cathode. When the grid prestress becomes negative, it increases the slope of the curves decreases as a result of the increasing gain.

Eine halblogarithmische Darstellung des Anodenstromes gegen die Gitterspannung VGK ergibt Kennlinien, die für geringe Werte von VAK nahezu linear sind, wie sich aus Fig. 7 ergibt.A semi-logarithmic representation of the anode current versus the grid voltage VGK results in characteristics that are almost linear for low values of VAK, such as from Fig. 7 results.

Die statischen Stromspannungskennlinien in den Figuren stehen in Übereinstimmung mit dem Stromfluß durch eine Potentialsperre, die sich aus der Bildung der Verarmungsregion unter der Kathode als Ergebnis der an den Gitterbereich gelegten Sperrvorspannung ergibt. Im besonderen ist die Potentialsperre Vb eine Funktion sowohl der Spannung zwischen Anode und Kathode VAK und der Gittervorspannung VGK gemäß der folgenden Gleichung worin 7 der interne Gitterfaktor und 4 die externe Sperrverstärkung des Elementes ist.The static current-voltage characteristics in the figures are in accordance with the current flow through a potential barrier resulting from the formation of the depletion region under the cathode as a result of the reverse bias applied to the grid area. In particular, the potential barrier Vb is a function of both the anode-to-cathode voltage VAK and the grid bias VGK according to the following equation where 7 is the internal lattice factor and 4 is the external barrier gain of the element.

Auf der Grundlage der Injektion über die Potentialsperre kann der Strom durch das Element durch die folgenden Gleichung angenähert werden die in Kombination mit der obigen Gleichung für Vb die folgende Beziehung ergibt Die Gleichungen zeigen, daß der Strom von der Anode zur Kathode exponentiell mit zunehmender Anodenspannung bei irgendeiner festen Gittervorspannung zunehmen sollte. Der Strom sollte auch exponentiell zunehmen mit abnehmender Gittervorspannung bei irgendeiner festen Anodenspannung. Und dies ist in der Tat das in den Figuren 6 und 7 beobachtbare Verhalten.Based on the injection across the potential barrier, the current through the element can be approximated by the following equation which in combination with the above equation for Vb gives the following relationship The equations show that the anode to cathode current should increase exponentially with increasing anode voltage for any fixed grid bias. The current should also increase exponentially with decreasing grid bias for any fixed anode voltage. And this is indeed the behavior that can be observed in FIGS.

Während sich die bisherigen Ausführungen auf die statischen Kennlinien bezogen, werden die dynamischen Charakteristika der Gattabschaltfähigkeit des Elementes durch Anlegen eines Stromimpulses in Durchlaßrichtung zwischen Anode und Kathode und Abschalten dieses Stromflußes durch Anlegen einer negativen Gittervorspannung nachdem der Durchlaß strom seinen stationären Zustand erreicht hat, demonstriert. Definiert man die Abschaltzeit als die Zeit, die erforderlich ist, damit der Anodenstrom unterhalb von 5 % seines Dauerwertes fallen kann, nachdem die Gittervorspannung angelegt ist, dann sieht man, daß die Abschaltzeit mit der Größe des Anodenstromes sowie der nach dem Abschalten zu sperrenden Anodenspannung variiert.While the previous statements refer to the static characteristics related, the dynamic characteristics of the gate shutdown capability of the element by applying a current pulse in the forward direction between anode and cathode and turning off this flow of current by applying a negative grid bias after the forward current reaches its steady state Has, demonstrated. If one defines the switch-off time as the time that is required so that the anode current can fall below 5% of its continuous value after the grid bias is applied, then you can see that the switch-off time with the Size of the anode current and the anode voltage to be blocked after switching off varies.

Fig. 8 veranschaulicht die Variation der Abschaltzeit mit Anodenstrom und -spannung. Die Abschaltzeit nimmt mit zunehmendem Anodenstrom und -spannung zu und nimmt ab mit zunehmender Gittervorspannung.8 illustrates the variation in turn-off time with anode current and tension. The switch-off time increases with increasing anode current and voltage increases and decreases with increasing lattice bias.

Erfindungsgemäße Elemente weisen eine sehr viel größere Sperrverstärkung G und eine sehr viel raschere Schaltgeschwindigkeit auf als die planar diffundierten Elemente nach dem Stande der Technik. Während bei dem erfindungsgemäßen Element nur eine Gittervorspannung von 32 V erforderlich ist, um mehi: als 1000 V zu sperren, sind für ein planar diffundiertes Element nach dem Stand der Technik mehr als 150 V in der Vorspannung erforderlich, um 650 V zu sperren. Die Gattabschaltfähigkeit der erfindungsgemäßen Elemente liegen darüberhinaus in einem Bereich von Bruchteilen von Mikrosekunden, verglichen mit mehreren Mikrosekunden für die planar diffundierten Elemente nach dem Stande der Technik.Elements according to the invention have a much greater locking gain G and a much faster switching speed than the planar diffused State of the art elements. While in the element according to the invention only a grid bias of 32 V is required to block more than 1000 V, are more than 150 for a prior art planar diffused element V in bias required to lock 650V. The gate disconnection capability the elements according to the invention are moreover in a range of fractions of microseconds compared to several microseconds for the planar diffused State of the art elements.

LeerseiteBlank page

Claims (10)

Verfahren zum Herstellen feldgesteuerter Thyristoren Patentansprüche Verfahren zum Herstellen eines feldgesteuerten Thyristors mit Kathoden- und Gitterbereichen in einer Hauptoberfläche und einem Anodenbereich in der gegenüberliegenden Hauptoberfläche, g e k e n n z e i c h n e t dur c h folgende Stufen: selektives Ätzen einer Vielzahl langgestreckter Kanäle in ein Halbleitersubstrat eines Leitfähigkeitstyps, epitaxiales Wiederausfüllen dieser Kanäle mit einem Halbleitermaterial entgegengesetzten Leitfähigkeitstyps, wobei die wieder ausgefüllten Kanäle die Gitterbereiche bilden, Diffundieren einer Vielzahl langgestreckter Bereiche des einen Leitfähigkeitstyps in die Oberfläche des Halbleitersubstrates, in der sich schon die epitaxial wiederaufgefüllten Kanäle befinden, wobei die Vielzahl diffundierter Bereiche unddie Vielzahl der die Gitterbreiche bildenden Kanäle ineinander greifen, Diffundieren einer im wesentlichen gleichmäßigen Region entgegengesetzten Leitfähigkeitstyps in die entgegengesetzte Hauptoberfläche zur Bildung einer Anodenregion und Herstellen metallisierter Kontakte zu den Anoden-. Kathoden-und Gitterbereichen.Method for producing field-controlled thyristors Patent claims Method for manufacturing a field controlled thyristor with cathode and grid areas in one major surface and an anode area in the opposite major surface, not marked by the following stages: selective etching of a large number elongated channels in a semiconductor substrate of a conductivity type, epitaxial Refilling these channels with a semiconductor material of opposite conductivity type, the refilled channels forming the grid areas, diffusing a Multiple elongated areas of one conductivity type into the surface of the semiconductor substrate, in which the epitaxially refilled channels are already located are located, wherein the plurality of diffused regions and the plurality of the channels forming the lattice areas intermesh, diffusing an im substantially uniform region of opposite conductivity type into the opposite Main surface for forming an anode region and making metallized contacts to the anode. Cathode and grid areas. 2. Verfahren nach Anspruch 1, d a d u r c h g e k e n n -z e i c h n e t , daß das Ätzen folgende Stufen einschließt: Maskieren ausgewählter Bereiche auf der Oberfläche des Halbleitersubstrates und das Ätzen der nichtmaskierten Oberfläche des Substrates mit einem orientierungsabhängigen Ätzmittel.2. The method according to claim 1, d a d u r c h g e k e n n -z e i c h Not that the etching includes the following stages: Masking selected areas on the surface of the semiconductor substrate and the etching of the unmasked surface of the substrate with an orientation-dependent etchant. 3. Verfahren nach Anspruch 2, d a d u r c h g e k e n n -z e i c h n e t , daß bei einem aus Silizium bestehenden Substrat das orientierungsabhängige Ätzmittel eine Mischung aus Kaliumhydroxyd und Isopropanol ist.3. The method according to claim 2, d a d u r c h g e k e n n -z e i c h n e t that with a substrate made of silicon the orientation-dependent The caustic is a mixture of potassium hydroxide and isopropanol. 4. Verfahren nach Anspruch 3, d a d u r c h g e k e n n -z e i c h n e t , daß das epitaxiale Wiederauffüllen der Kanäle das Abscheiden von Halbleitermaterial aus einer Dampfphasenzusammensetzung einschließt, die Silizium und Chlor enthält.4. The method according to claim 3, d a d u r c h g e k e n n -z e i c h n e t that the epitaxial refilling of the channels entails the deposition of semiconductor material of a vapor phase composition containing silicon and chlorine. 5. Verfahren nach Anspruch 4, d a d u r c h g e k e n n -z e i c h n e t , daß die Zusammensetzung ausgewählt ist aus Sich4, SiHC13 und SiH2C12.5. The method according to claim 4, d a d u r c h g e k e n n -z e i c h n e t that the composition is selected from Sich4, SiHC13 and SiH2C12. 6. Verfahren nach Anspruch 4, d a d u r c h g e k e n n -z e i c h n e t , daß die Zusammensetzung HC1 und SiH2C12 in einem Molverhältnis von etwa 8:1 umfaßt.6. The method according to claim 4, d a d u r c h g e k e n n -z e i c h n e t that the composition HC1 and SiH2C12 in a molar ratio of about 8: 1 included. 7. Verfahren nach Anspruch 6, d a d u r c h g e k e n n -z e i c h n e t , daß bei einem Substrat mit n-Leitfähigkeit die Gitter- und Anodenbereiche p-Leitfähigkeit und die Kathodenbereiche n-Leitfähigkeit aufweisen, wobei die n-Leitfähigkeit der Kathode höher ist als die des Substrates.7. The method according to claim 6, d a d u r c h g e k e n n -z e i c h n e t that in the case of a substrate with n-conductivity the grid and anode areas p-conductivity and the cathode regions have n-conductivity, the n-conductivity the cathode is higher than that of the substrate. 8. Verfahren nach Anspruch 7, d a d u r c h g e k e n n -z e i c h n e t , daß das Herstellen metallisierter Kontakte das Abscheiden von Aluminium auf der einen Oberfläche und das photolithographische Begrenzen von Kontakten auf den Gitter-und Kathodenbereichen einschließt.8. The method according to claim 7, d a d u r c h g e k e n n -z e i c h n e t that the production of metallized contacts is the deposition of aluminum on one surface and the photolithographic delimitation of contacts includes the grid and cathode regions. 9. Verfahren nach Anspruch 2, d a d u r c h g e k e n n -z e i c h n e t , daß das Tiefe- zu Abstandsverhältnis der Kanäle etwa 1 beträgt.9. The method according to claim 2, d a d u r c h g e k e n n -z e i c h n e t that the depth to spacing ratio of the channels is about 1. 10. Feldgesteuerter Thyristor, d a d u r c h g e k e n n -z e i c h n e t , daß er nach dem Verfahren gemäß Anspruch 8 hergestellt ist.10. Field controlled thyristor, d u r c h g e k e n n -z e i c n e t that it is produced by the method according to claim 8.
DE19782855546 1977-12-23 1978-12-22 Field controlled thyristors with gate switching - for use at high voltage and with very short switching times Granted DE2855546A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US86387777A 1977-12-23 1977-12-23

Publications (2)

Publication Number Publication Date
DE2855546A1 true DE2855546A1 (en) 1979-07-05
DE2855546C2 DE2855546C2 (en) 1990-12-13

Family

ID=25341991

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782855546 Granted DE2855546A1 (en) 1977-12-23 1978-12-22 Field controlled thyristors with gate switching - for use at high voltage and with very short switching times

Country Status (1)

Country Link
DE (1) DE2855546A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997034322A1 (en) * 1996-03-14 1997-09-18 Siemens Aktiengesellschaft Electronic means, in particular for switching electronic currents, for high off-state voltages and with on-state power losses

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2149039A1 (en) * 1970-10-06 1972-04-13 Westinghouse Brake & Signal Semiconductor device
US4037245A (en) * 1975-11-28 1977-07-19 General Electric Company Electric field controlled diode with a current controlling surface grid

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2149039A1 (en) * 1970-10-06 1972-04-13 Westinghouse Brake & Signal Semiconductor device
US4037245A (en) * 1975-11-28 1977-07-19 General Electric Company Electric field controlled diode with a current controlling surface grid

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z.: "J.Electrochem.Soc.: Solid-State Science and Technology", Vol.122, Nr.12, Dezember 1975, S.1666-1671 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997034322A1 (en) * 1996-03-14 1997-09-18 Siemens Aktiengesellschaft Electronic means, in particular for switching electronic currents, for high off-state voltages and with on-state power losses
US6157049A (en) * 1996-03-14 2000-12-05 Siemens Aktiengesellschaft Electronic device, in particular for switching electric currents, for high reverse voltages and with low on-state losses

Also Published As

Publication number Publication date
DE2855546C2 (en) 1990-12-13

Similar Documents

Publication Publication Date Title
DE102005052731B4 (en) Silicon carbide semiconductor device and method of manufacturing the same
DE10066412B4 (en) Semiconductor component and method for its production
EP0021147B1 (en) Process for producing broad and deeply penetrating isolation trenches in a semiconductor substrate
DE60118217T2 (en) SCHOTTKY RECTIFIER WITH DIG
DE2455730C3 (en) Field effect transistor with a substrate made of monocrystalline sapphire or spinel
DE102007027519B4 (en) Semiconductor device and method of making the same
EP0005728B1 (en) Method for making a lateral pnp or npn transistor with a high gain and transistor so produced
DE3242736A1 (en) METHOD FOR MANUFACTURING FIELD CONTROLLED ELEMENTS WITH GRILLS SUBMERGED IN VERTICAL CHANNELS, INCLUDING FIELD EFFECT TRANSISTORS AND FIELD CONTROLLED THYRISTORS
DE10207522A1 (en) Semiconductor component and method for its production
DE19806838A1 (en) Vertical silicon carbide MOSFET
EP0000897A1 (en) Method for producing laterally isolated silicium areas
DE2214935A1 (en) Integrated semiconductor circuit
DE102009033313A1 (en) Reduced process sensitivity of electrode-semiconductor rectifiers
DE102004010676A1 (en) Method of manufacturing a semiconductor wafer
DE102012021534B4 (en) SCHOTTKY SEALING LAYER SEMICONDUCTOR ELEMENT FROM THE GRAY TYPE AND MANUFACTURING METHOD THEREFOR
DE2727405A1 (en) FIELD CONTROLLED THYRISTOR WITH EMBEDDED GRILLE
DE4001390A1 (en) SEMICONDUCTOR DEVICE
DE2932043A1 (en) FIELD CONTROLLED THYRISTOR AND METHOD FOR THE PRODUCTION THEREOF
DE102018216855A1 (en) A silicon carbide semiconductor device and a method of manufacturing a silicon carbide semiconductor device
DE2608562A1 (en) Semiconductor arrangement for generating incoherent radiation
DE102019114312A1 (en) SILICON CARBIDE DEVICE WITH COMPENSATION AREA AND MANUFACTURING PROCESS
DE2328090A1 (en) LARGE CAPACITY SEMICONDUCTOR CAPACITY AND METHOD OF ITS MANUFACTURING
DE3240162A1 (en) Self-adjusted power MOSFET with integral source-base short circuit and method for the manufacture thereof
DE2500775B2 (en) High-voltage-resistant planar semiconductor component
DE112014001539T5 (en) Silicon carbide semiconductor device and method for its production

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8181 Inventor (new situation)

Free format text: BALIGA, BANTVAL JAYANT, SCHENECTADY, N.Y., US WESSELS, BRUCE WARREN, EVANSTON, ILL., US

D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: SIEB, R., DIPL.-CHEM. DR.RER.NAT., PAT.-ANW., 6947 LAUDENBACH

8339 Ceased/non-payment of the annual fee