DE2853872A1 - Semiconductor device and process for its production - Google Patents
Semiconductor device and process for its productionInfo
- Publication number
- DE2853872A1 DE2853872A1 DE19782853872 DE2853872A DE2853872A1 DE 2853872 A1 DE2853872 A1 DE 2853872A1 DE 19782853872 DE19782853872 DE 19782853872 DE 2853872 A DE2853872 A DE 2853872A DE 2853872 A1 DE2853872 A1 DE 2853872A1
- Authority
- DE
- Germany
- Prior art keywords
- emitter
- base
- zone
- opening
- foreign atom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
Description
Registered RepresentativesRegistered Representatives
before thebefore the
European Patent OfficeEuropean Patent Office
Tokyo Shibaura Denki Kabushiki Kaisha, ·Tokyo Shibaura Denki Kabushiki Kaisha, ·
Möhlstraße 37 Kawasaki-shi, Japan D-8000 München 80Möhlstrasse 37 Kawasaki-shi, Japan D-8000 Munich 80
Tel.: 089/982085-87 Telex: 0529802 hnkld Telegramme: ellipsoidTel .: 089 / 982085-87 Telex: 0529802 hnkld Telegrams: ellipsoid
53P555-353P555-3
13. Dez. 1978Dec 13, 1978
Halbleitervorrichtung und Verfahren zu ihrerSemiconductor device and method for its
HerstellungManufacturing
Die Erfindung betrifft eine Halbleitervorrichtung mit einer Zwischenschicht aus polykristallinen! Silizium (Polysilizium) und ein Verfahren zur Herstellung einer solchen Halbleitervorrichtung unter Anwendung einer Selbstausrichttechnik (self-alignment technique) zur Ausbildung einer Emitterzone, einer Emitterelektrode und einer Basiselektrode.The invention relates to a semiconductor device having a Interlayer made of polycrystalline! Silicon (polysilicon) and a method for manufacturing such a semiconductor device using a self-alignment technique to form an emitter zone, an emitter electrode and a base electrode.
Für die Herstellung von Halbleitervorrichtungen, insbesondere von bei hohen Frequenzen zufriedenstellend betriebsfähigen Transistoren, sind bereits verschiedene Selbstausrichtverfahren vorgeschlagen worden. Beispielsweise ist in diesem Zusammenhang ein solches Verfahren bekannt, bei dem ein Siliziumnitridfilm als Maske benutzt wird. Dieses Verfahren ist jedoch insofern nachteilig, als für die Herstellung einer entsprechenden Halbleitervorrichtung komplizierte Arbeitsgänge erforderlich sind und die Fertigungskosten für diese Vorrichtung hoch sind.For the manufacture of semiconductor devices, particularly those satisfactorily operable at high frequencies Transistors, various methods of self-alignment have been proposed. For example, in this one In connection with this, such a method is known in which a silicon nitride film is used as a mask. This method however, it is disadvantageous in that operations are complicated to manufacture a corresponding semiconductor device are required and the manufacturing cost of this device is high.
9 0-9 826/07319 0-9 826/0731
Aufgabe der Erfindung ist damit die Schaffung einer Halbleitervorrichtung und eines Verfahrens zu ihrer Herstellung, wobei die Halbleitervorrichtung sehr einfach unter Anwendung eines Selbstausrichtverfahrens herstellbar sein soll.The object of the invention is thus to create a semiconductor device and a method of manufacturing the same, the semiconductor device being very easy to use a self-alignment process should be able to be produced.
Diese Aufgabe wird bei einer Halbleitervorrichtung der angegebenen Art erfindungsgemäß gelöst durch eine Basisöffnung und eine Emitteröffnung, die gleichzeitig in einer eine Kollektorzone und eine in einem Teil derselben vorgesehene Basiszone bedeckenden Isolierschicht hergestellt worden sind, durch eine Basis- und eine Emitterelektrode, die in der Basisöffnung bzw. EmitterÖffnung montiert und elektrisch mit der Basiszone bzw. einer Emitterzone verbunden sind, und durch aus polykristallinem Silizium bestehende Zwischenschichten zwischen Basiszone und Basiselektrode bzw. zwischen Emitterzone und Emitterelektrode.This object is given in a semiconductor device as specified Kind according to the invention solved by a base opening and an emitter opening, which are simultaneously in a one Collector zone and an insulating layer covering a part of the same provided base zone have been produced, by a base and an emitter electrode, which are mounted in the base opening and emitter opening and electrically connected to it the base zone or an emitter zone are connected, and by intermediate layers made of polycrystalline silicon between base zone and base electrode or between emitter zone and emitter electrode.
Dabei sollte die zwdsdien der Emitterzone und der Emitterelektrode liegende polykristalline Siliziumschicht dasselbe Fremdatom enthalten wie die Emitterzone. Andererseits braucht die zwischen der Basiszone und der Basiselektrode befindliche polykristalline Siliziumschicht bzw. Polysiliziumschicht nicht notwendigerweise ein Fremdatom zu enthalten, doch enthält sie vorzugsweise ein Fremdatom desselben Leit(fähigkeits)-typs wie das Fremdatom der Basiszone, insbesondere dann, wenn der Transistor für Einsatz bei hohen Frequenzen vorgesehen ist.The two should serve the emitter zone and the emitter electrode lying polycrystalline silicon layer contain the same foreign atom as the emitter zone. On the other hand needs the polycrystalline silicon layer or polysilicon layer located between the base zone and the base electrode does not necessarily to contain a foreign atom, but it preferably contains a foreign atom of the same conductivity type like the foreign atom of the base zone, especially if the transistor is intended for use at high frequencies is.
Mit der Erfindung wird auch ein Verfahren zur Herstellung einer Halbleitervorrichtung geschaffen, das dadurch gekennzeichnet ist, daß eine Isolierschicht, die eine Kollektorzone und eine in einem Teil derselben ausgebildete Basiszone bedeckt, selektiv abgetragen und dabei gleichzeitig mit einer Basis- und einer Emitteröffnung versehen wird, daß eine undotierte polykristalline Siliziumschicht hergestellt wird, die sowohl die (nach außen hin) freiliegendenThe invention also provides a method for manufacturing a semiconductor device which is characterized is that an insulating layer having a collector region and a base region formed in a part thereof covered, selectively removed and at the same time provided with a base and an emitter opening, that an undoped polycrystalline silicon layer is produced, both of which are exposed (to the outside)
98982 6/073 198982 6/073 1
Bereiche des Substrats als auch die restliche Isolierschicht bedeckt, daß durch die Emitteröffnung hindurch ein Fremdatom in die polykristalline Siliziumschicht und in einen Teil der Basiszone eindiffundiert wird, um eine Emitterzone auszubilden, daß in Basis- und Emitteröffnung Basis- bzw. Emitterelektroden angeordnet werden und daß die polykristalline Siliziumschicht unter Heranziehung der Elektroden als Maske selektiv abgetragen wird, so daß unter den Elektroden polykristalline Siliziumzwischenschichten zurückbleiben.Areas of the substrate as well as the remaining insulating layer covered that an impurity atom through the emitter opening is diffused into the polycrystalline silicon layer and into part of the base zone in order to form an emitter zone, that base and emitter electrodes are arranged in the base and emitter opening and that the polycrystalline Silicon layer is selectively removed using the electrodes as a mask, so that under the electrodes polycrystalline silicon interlayers remain.
Für die Ausbildung der Emitterzone können verschiedene Verfahren angewandt werden. Bei einem ersten Verfahren wird eine in hoher Konzentration mit einem Emitter-Fremdatom dotierte Oxidschicht selektiv auf der undotierten Polysiliziumschicht um die Emitteröffnung herum ausgebildet, worauf die dotierte Oxidschicht während einer geeigneten Zeitspanne auf eine zweckmäßige Temperatur erwärmt wird, um das in der Oxidschicht enthaltene Fremdatom in einen Teil der Basiszone eindiffundieren zu lassen. Da Polysilizium eine sehr hohe Diffusionsgeschwindigkeit besitzt , diffundiert das in der Oxidschicht enthaltene Fremdatom unter Bildung der Emitterzone durch die undotierte Polysiliziumschicht hindurch leicht in einen Teil der Basiszone hinein.Various methods can be used to form the emitter zone. In a first method, a Oxide layer doped in high concentration with an emitter impurity selectively on the undoped polysilicon layer is formed around the emitter opening, whereupon the doped oxide layer is deposited for a suitable period of time appropriate temperature is heated in order to diffuse the foreign atom contained in the oxide layer into a part of the base zone allow. Since polysilicon has a very high diffusion speed, it diffuses in the oxide layer contained impurity easily into a part to form the emitter region through the undoped polysilicon layer into the base zone.
Bei der Ausbildung der Emitterzone kann die Basisöffnung unbedeckt bleiben oder mit einer undotierten Oxidschicht oder einer Oxidschicht bedeckt werden, die mit einem Fremdatom desselben Leittyps wie beim Fremdatom der Basiszone dotiert ist. Wenn die Basisöffnung unbedeckt bleibt, kann ein zusätzliches Fremdatom in die Basiszone durch die in der Basisöffnung befindliche Polysiliziumschicht hindurch nach einem üblichen Verfahren, etwa durch Ionenimplantation oder eine Gasphasen/-Festphasen-Reaktion, eindiffundiert werden. Vorzugsweise wird auf der undotierten Polysiliziumschicht zumindest um die Basisöffnung herum eine mit einem Fremdatom desselben Leittyps wie dem der Basiszone dotierte Oxidschicht ausgebildet, so daß dasWhen the emitter zone is formed, the base opening can be uncovered remain or be covered with an undoped oxide layer or an oxide layer covered with an impurity of the same Leittyps is doped as in the case of the foreign atom of the base zone. If the base opening is left uncovered, an additional Foreign atom into the base zone through the polysilicon layer located in the base opening according to a conventional one Processes, for example by ion implantation or a gas phase / solid phase reaction, are diffused. Preferably, the undoped polysilicon layer is at least around the base opening formed around an oxide layer doped with an impurity of the same conductivity type as that of the base region, so that the
9*9826/07319 * 9826/0731
Fremdatom bei der Ausbildung der Emitterzone in die Basiszone eindiffundieren kann. Dabei ist die Polysiliziumschicht in jeder öffnung mit dem Fremdatom dotiert, so daß sie einen verringerten Widerstand besitzen kann und die hergestellte Halbleitervorrichtung demzufolge mit hoher Geschwindigkeit zu arbeiten vermag. Dabei ist zu beachten, daß die um die Basisöffnung herum ausgebildete Oxidschicht dazu dient, eine Diffusion des Emitter-Fremdatoms in die Basiszone durch die Basisöffnung hindurch zu verhindern.Foreign atom can diffuse into the base zone during the formation of the emitter zone. Here is the polysilicon layer doped with the foreign atom in each opening, so that it can have a reduced resistance and the The manufactured semiconductor device is therefore able to operate at high speed. It should be noted that the oxide layer formed around the base opening serves to diffuse the emitter impurity into the base zone to prevent through the base opening.
Die dotierten und undotierten Oxidschichten lassen sich durch Ätzen mit Fluorwasserstoffsäure oder Ammoniumfluorid abtragen. Die Polysiliziumschicht bleibt dabei jedoch auch dann erhalten, wenn sie mit einem solchen Ätzmittel in Berührung gelangt. Nach dem Ätzen der Oxidschicht kann sodann auf der Polysiliziumschicht eine Elektrodenmetallschicht ausgebildet werden, worauf diese Metallschicht zur Herstellung von Metallelektroden selektiv abgetragen wird.The doped and undoped oxide layers can be removed by etching with hydrofluoric acid or ammonium fluoride. However, the polysilicon layer is retained even if it comes into contact with such an etchant got. After the oxide layer has been etched, an electrode metal layer can then be formed on the polysilicon layer whereupon this metal layer is selectively removed for the production of metal electrodes.
Die übliche Ionenimplantation stellt ein zweites Verfahren zur Herstellung der Emitterzone dar.· Eine dritte Möglichkeit hierfür besteht in der Anwendung einer Gasphasen/Festphasen-Reaktion, bei welcher das Halbleitersubstrat in einer ein Emitter-Fremdatom enthaltenden Atmosphäre auf hohe Temperatur erwärmt wird, um das Emitter-Fremdatom in einen gewünschten Bereich des Substrats eindiffundieren zu lassen. Bei Anwendung des zweiten oder des dritten Verfahrens ist es nötig, die Basisöffnung mit einer undotierten Oxidschicht oder mit einer Oxidschicht abzudecken, die mit einem Fremdatom desselben Leittyps wie der des Fremdatoms in der Basiszone dotiert ist. Wenn die Basisöffnung mit einer dotierten Oxidschicht bedeckt ist, diffundiert das in d?r Oxidschicht enthaltene Fremdatom unter hoher Temperatur auch in die Basiszone hinein.The usual ion implantation is a second procedure for the production of the emitter zone. A third possibility for this is to use a gas phase / solid phase reaction, in which the semiconductor substrate is heated to a high temperature in an atmosphere containing an emitter impurity is heated to diffuse the emitter impurity into a desired area of the substrate. When applied the second or the third method, it is necessary to the base opening with an undoped oxide layer or with to cover an oxide layer doped with an impurity of the same conductivity type as that of the impurity in the base zone is. When the base opening is covered with a doped oxide layer, that contained in the oxide layer diffuses Foreign atom under high temperature also into the base zone.
99-9 826/073199-9 826/0731
Wenn in die im voraus ausgebildete Basiszone kein zusätzliches Fremdatom eindiffundiert wird, enthält die hergestellte Halbleitervorrichtung eine undotierte Polysiliziumschicht zwischen Basiszone und Basiselektrode. Die undotierte PoIysiliziumzwischenschicht ist jedoch keineswegs nachteilig, weil sie leitfähig ist, während die hergestellte Halbleitervorrichtung dann, wenn ein zusätzliches Fremdatom über die undotierte Polysiliziumschicht in die Basiszone eindiffundiert wird, eine dotierte Polysiliziumzwischenschicht enthält und sich daher für die Verwendung bei hohen Frequenzen besser eignet.If no additional foreign atom is diffused into the base zone formed in advance, the prepared one contains Semiconductor device an undoped polysilicon layer between the base zone and the base electrode. The undoped polysilicon interlayer however, it is by no means disadvantageous because it is conductive while the semiconductor device being manufactured when an additional foreign atom is diffused into the base zone via the undoped polysilicon layer, a contains doped polysilicon interlayer and is therefore more suitable for use at high frequencies.
Im folgenden sind bevorzugte Ausführungsbeispiele der Erfindung anhand der beigefügten Zeichnung näher erläutert. Es zeigen:In the following, preferred exemplary embodiments of the invention are explained in more detail with reference to the accompanying drawings. Show it:
Fig. 1 bis 7 schematische Schnittansichten zur Veranschaulichung der Arbeitsgänge bei einem Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der Erfindung und1 to 7 are schematic sectional views to illustrate the operations in a method for Manufacture of a semiconductor device according to the invention and FIG
Fig. 8 und 9 schematische Schnittansichten zur Verdeutlichung eines Verfahrens zur Herstellung von Halbleitervorrichtungen gemäß jeweils einer anderen Ausführungsform der Erfindung, wobei sich die Arbeitsgänge gemäß den Fig. 8 und 9 eindeutig von den Verfahrensschritten nach Fig. 1 bis 7 unterscheiden.FIGS. 8 and 9 are schematic sectional views to illustrate a method for manufacturing semiconductor devices according to a different embodiment of the invention, wherein the Operations according to FIGS. 8 and 9 clearly differ from the method steps according to FIGS. 1 to 7 differentiate.
Die Fig. 1 bis 7 veranschaulichen ein Verfahren zur Herstellung eines npn-Transistors gemäß der Erfindung. Gemäß Fig. 1 werden eine p-Typ-Basiszone 12 und hochdotierte Basiszonen 14a, 14b in einem eine n-Typ-Kollektorzone 10 bildenden Halbleitersubstrat durch teilweise Abtragung einer Feldisolierschicht 20 ausgebildet, worauf eine Isolierschicht 22 hergestellt wird, welche die Oberfläche der die Zonen 12, 14a und 14b einschließenden p-Basiszone bedeckt. Gemäß Fig. 2 wirdFigures 1 to 7 illustrate a method of manufacturing an npn transistor in accordance with the invention. According to FIG. 1 a p-type base zone 12 and highly doped base zones 14a, 14b in an n-type collector zone 10 are formed Semiconductor substrate formed by partially removing a field insulating layer 20, whereupon an insulating layer 22 which covers the surface of the p-base region including the regions 12, 14a and 14b. According to Fig. 2 is
98 9 826/073198 9 826/0731
die Isolierschicht 22 selektiv perforiert, um gleichzeitig eine Emitteröffnung 24, über welche später eine Emitterzone hergestellt wird, sowie Basisöffnungen 26a, 26b auszubilden, in denen später Basiselektroden hergestellt werden. Ersichtlicherweise wird zusätzlich zu den Öffnungen 24, 26a und 26b auch eine Kollektoröffnung 28 vorgesehen, an welcher später eine Kollektorelektrode ausgebildet wird. Die Kollektoröffnung 28 kann jedoch getrennt nach der genauen Herstellung der Emitteröffnung 24 und der Basisöffnungen 26a, 26b geformt werden. Die Emitteröffnung 24 dient zum Eindiffundieren eines Emitter-Fremdatoms in einen Teil der Basiszone 22 zur Herstellung einer Emitterzone sowie für den späteren Arbeitsgang der Anbringung einer Emitterelektrode. Obgleich die Basisöffnungen und die Kollektoröffnung zur Anbringung je einer Basiselektrode bzw. einer Kollektorelektrode dienen, können über diese Öffnungen erforderlichenfalls auch zusätzliche Fremdatome in Basis- und Kollektorzonen eindiffundiert werden. Zu beachten ist, daß zumindest die Emitteröffnung 24 und die Basisöffnungen 26a, 26b, die erfindungsgemäß gleichzeitig hergestellt werden, selbstausrichtend bzw. -zentrierend (self-aligned) sind.the insulating layer 22 is selectively perforated to simultaneously create an emitter opening 24, via which later an emitter zone is produced, as well as to form base openings 26a, 26b in which base electrodes are later produced. Obviously a collector opening 28 is provided in addition to the openings 24, 26a and 26b, at which later a collector electrode is formed. However, the collector opening 28 can be separated after the precise production of the emitter opening 24 and the base openings 26a, 26b. The emitter opening 24 serves to diffuse in an emitter foreign atom into a part of the base zone 22 for the production of an emitter zone and for the later operation of the attachment an emitter electrode. Although the base openings and the collector opening for attaching a base electrode each or a collector electrode, additional foreign atoms can, if necessary, also be used via these openings diffused into the base and collector zones. It should be noted that at least the emitter opening 24 and the base openings 26a, 26b, which are produced simultaneously according to the invention, self-aligning or self-centering (self-aligned) are.
Eine Polysiliziumschicht 30, die kein Fremdatom enthält, wird gemäß Fig. 3 so ausgebildet, daß sie die (nach außen hin) freiliegenden Abschnitte des Halbleitersubstrats und die restliche Isolierschicht bedeckt. Es empfiehlt sich, die undotierte Polysiliziumschicht 30 durch chemisches Aufdampfen herzustellen, wobei Silan bei 700 - 12000C und vorzugsweise bei 800 - 9000C zersetzt wird. Da ein Fremdatom durch Polysilizium schneller diffundiert als durch ein Siliziumeinkristall, ist die Dicke der Polysiliziumschicht 30 nicht kritisch. Vorzugsweise sollte die Polysiliziumschicht 30 jedoch eine Dikke von 500 - 2000 8 besitzen und im Hinblick auf die einfache Durchführung aller Arbeitsgänge für die Herstellung einer Halbleitervorrichtung gleichmäßig dick sein.A polysilicon layer 30 which does not contain an impurity is formed as shown in FIG. 3 so that it covers the (outwardly) exposed portions of the semiconductor substrate and the remaining insulating layer. It is recommended to produce the non-doped polysilicon layer 30 by chemical vapor deposition, said silane at 700 - 1200, and at 800 0 C, preferably - 900 0 C is decomposed. Since an impurity diffuses through polysilicon more rapidly than through a silicon single crystal, the thickness of the polysilicon layer 30 is not critical. Preferably, however, the polysilicon layer 30 should have a thickness of 500-2000 8 and be uniformly thick in view of the ease of performing all operations for manufacturing a semiconductor device.
989826/0731989826/0731
Beim Ausführungsbeispiel nach Fig. 1 bis 7 wird eine dotierte Oxidschicht für die Ausbildung einer Emitterzone benutzt. Insbesondere wird dabei eine dotierte Oxidschicht, z.B. eine PSG-Schicht mit hoher Konzentration eines n-Typ-Fremdatomsr wie Phosphor, auf der gesamten Oberfläche der Polysiliziumschicht 30 ausgebildet, worauf die dotierte Oxidschicht selektiv abgetragen wird, so daß gemäß Fig. 4 eine dotierte Oxidschicht 40 um die Emitteröffnung 24 herum vorhanden ist. Ersichtlicherweise wird auch eine dotierte Oxidschicht 42 um die Kollektoröffnung 28 herum vorgesehen. Im Arbeitsgang der Herstellung einer Emitterzone wird dabei unter der Kollektoröffnung 28 auch eine Kollektorzone mit hoher Fremdatomkonzentration ausgebildet.In the embodiment of Fig. 1 to 7 is a doped Oxide layer used for the formation of an emitter zone. In particular, a doped oxide layer is used, e.g., a PSG layer with a high concentration of an n-type impurity such as phosphorus, formed on the entire surface of the polysilicon layer 30, whereupon the doped Oxide layer is selectively removed so that, according to FIG. 4, a doped oxide layer 40 around the emitter opening 24 is available. As can be seen, a doped oxide layer 42 is also provided around the collector opening 28. In the process of producing an emitter zone, a collector zone is also included under the collector opening 28 high impurity concentration formed.
Gemäß Fig. 5 wird eine dotierte Oxidschicht 44, etwa eine ein p-Typ-Fremdatom, wie Bor, enthaltende BSG-Schicht, so aufgebracht, daß sie die beiden dotierten Oxidschichten 40, 42 und die freiliegenden Abschnitte der Polysiliziumschicht bedeckt. Selbstverständlich werden dabei die Basisöffnungen 26a, 26b mit der dotierten Oxidschicht 44 ausgefüllt. Nach der Bildung der dotierten Oxidschicht 44 wird das Substrat in einer geeigneten Inertgasatmosphäre auf eine zweckmässige Temperatur erwärmt, um die in den dotierten Oxidschichten enthaltenen Fremdatome über die Polysiliziumschicht 30 und die einzelnen öffnungen 24, 26a, 26b und 28 in das Substrat eindiffundieren zu lassen. Infolgedessen wird die undotierte Polysiliziumschicht 30 gemäß Fig. 5 in eine dotierte Polysiliziumschicht 32 umgewandelt, während dabei gleichzeitig eine Emitterzone 16 und eine Kollektorzone 18 mit hohem Fremdatomgehalt entstehen. Die dotierte Polysiliziumschicht 32 besitzt selbstverständlich einen niedrigeren Widerstand als die undotierte Polysiliziumschicht 30. Weiterhin wird ein zusätzliches p-Typ-Fremdatom in die hochdotierten Basisbereiche 14af 14b eindiffundiert, wodurch der Basiswiderstand herabgesetzt wird. Bei diesem Diffusionsvorgang werden die Fremdatome allerdings, wie ersichtlich sein dürfte, nicht in5, a doped oxide layer 44, such as a BSG layer containing a p-type impurity such as boron, is deposited so as to cover the two doped oxide layers 40, 42 and the exposed portions of the polysilicon layer. Of course, the base openings 26a, 26b are filled with the doped oxide layer 44. After the formation of the doped oxide layer 44, the substrate is heated to a suitable temperature in a suitable inert gas atmosphere in order to allow the foreign atoms contained in the doped oxide layers to diffuse into the substrate via the polysilicon layer 30 and the individual openings 24, 26a, 26b and 28. As a result, the undoped polysilicon layer 30 according to FIG. 5 is converted into a doped polysilicon layer 32, while at the same time an emitter zone 16 and a collector zone 18 with a high content of impurities are formed. The doped polysilicon layer 32 naturally has a lower resistance than the undoped polysilicon layer 30. Furthermore, an additional p-type impurity is diffused into the heavily doped base regions 14a f 14b, whereby the base resistance is reduced. In this diffusion process, however, the foreign atoms, as should be evident, are not in
8*9826/07318 * 9826/0731
die Bereiche des HalbleiterSubstrats eindiffundiert, die mit den Isolierschichten 20 und 22 bedeckt sind.' Die bei diesem Diffusionsvorgang angewandten Bedingungen, wie Temperatur und Erwärmungszeit, hängen von der Art der angestrebten Halbleitervorrichtung ab. Dem Fachmann bereitet es jedoch keine Schwierigkeiten, den Diffusionsvorgang so zu steuern, daß ein angestrebter Stromverstärkungsfaktor erreicht wird.diffused into the areas of the semiconductor substrate which with the insulating layers 20 and 22 are covered. ' The conditions used in this diffusion process, such as temperature and heating time depend on the kind of the aimed semiconductor device. However, it does not prepare the expert Difficulties in controlling the diffusion process so that a desired current gain factor is achieved.
Nach dem Diffusionsvorgang werden die dotierten Oxidschichten 44, 42 und 40 durch Ätzen mit einem Ätzmittel, wie Fluorwasserstoffsäure oder Ammoniumfluorid, abgetragen. Dabei ist wichtig zu beachten, daß die dotierte Polysiliziumschicht 32 durch das Ätzmittel nicht angeätzt wird und daher erhalten bleibt. Nach der Abtragung der dotierten Oxidschichten wird nach einem üblichen Verfahren eine Metallschicht, etwa eine Aluminiumschicht, auf der gesamten Polysiliziumschicht 32 vorgesehen, worauf diese Metallschicht selektiv abgetragen wird und dabei gemäß Fig. 6 eine Emitterelektrode 50, Basiselektroden 52a, 52b sowie eine Kollektorelektrode 54 hergestellt werden.After the diffusion process, the doped oxide layers 44, 42 and 40 are etched with an etchant such as hydrofluoric acid or ammonium fluoride. It is important to note that the doped polysilicon layer 32 is not etched by the etchant and is therefore retained. After the doped oxide layers have been removed a metal layer, such as an aluminum layer, over the entire polysilicon layer 32 in a conventional manner provided, whereupon this metal layer is selectively removed and, according to FIG. 6, an emitter electrode 50, base electrodes 52a, 52b and a collector electrode 54 can be produced.
Schließlich wird der freiliegende Bereich der Polysiliziumschicht 32 durch Plasmaätzen unter Verwendung eines Gasgemisches aus Fluor und Sauerstoff oder durch Ionenätzen mit Argon usw. abgetragen, wobei die vorher gebildeten Metallelektroden gemäß Fig. 7 als Masken dienen. Ersichtlicherweise umfaßt die so hergestellte Halbleitervorrichtung dotierte Polysiliziumzwischenschichten 34, 36a, 36b und 38 zwischen Emitterzone 16 und Emitterelektrode 50, zwischen der hochdotierten Basiszone 14a und der Basiselektrode 52a, zwischen der hochdotierten Basiszone 14b und der Basiselektrode 52b bzw. zwischen der hochdotierten Kollektorzone 18 und der Kollektorelektrode 54.Finally, the exposed area of the polysilicon layer 32 is etched by plasma using a gas mixture removed from fluorine and oxygen or by ion etching with argon, etc., with the previously formed metal electrodes 7 serve as masks. Obviously, the semiconductor device thus fabricated comprises doped ones Polysilicon intermediate layers 34, 36a, 36b and 38 between emitter zone 16 and emitter electrode 50, between the highly doped Base zone 14a and the base electrode 52a, between the highly doped base zone 14b and the base electrode 52b or between the highly doped collector zone 18 and the collector electrode 54.
Beim Ausführungsbeispiel nach den Fig. 1 bis 7 werden somit zunächst die dotierten Oxidschichten 40 und 42, die jeweilsIn the exemplary embodiment according to FIGS. 1 to 7, the doped oxide layers 40 and 42, respectively
9Θ9826/07319Θ9826 / 0731
ein n-Typ-Fremdatom enthalten, hergestellt, während daran anschließend die ein p-Typ-Fremdatom enthaltende dotierte Oxidschicht 44 so ausgebildet wird, daß sie sowohl die dotierten Oxidschichten 40, 42 als auch den freiliegenden Bereich der undotierten Polysiliziumschicht 30 bedeckt. Beim Ausführungsbeispiel nach Fig. 8 werden dagegen zunächst ein p-Typ-Fremdatom enthaltende dotierte Oxidschichten 41a, 41b um die Basisöffnungen herum ausgebildet und sodann eine ein Emitter-Fremdatom enthaltende dotierte Oxidschicht 43 in der Weise hergestellt, daß sie sowohl die dotierten Oxidschichten 41a, 41b als auch den freiliegenden Bereich der undotierten Polysiliziumschicht bedeckt. Wie beim Verfahren nach den Fig. 1 bis 7 wird das Substrat hierauf erwärmt, um das in der dotierten Oxidschicht 43 enthaltene η-Typ-Fremdatom über eine Polysiliziumschicht 33 in das Substrat einzudiffundieren und dabei eine Emitterzone 17 und eine hochdotierte Kollektorzone 19 zu formen. Selbstverständlich diffundiert das in den dotierten Oxidschichten 41a, 41b enthaltene p-Typ-Fremdatom bei diesem Arbeitsgang auch in die hochdotierten Basiszonen ein, wodurch der Basiswiderstand herabgesetzt wird.containing an n-type impurity, produced while following it the doped oxide layer 44 containing a p-type impurity is formed to be both the doped oxide layers 40, 42 as well as the exposed area of the undoped polysilicon layer 30. At the In contrast, the exemplary embodiment according to FIG. 8 firstly contains doped oxide layers 41a, 41b containing a p-type impurity is formed around the base openings and then a doped oxide layer 43 containing an emitter impurity is formed in the Manufactured in such a way that they both the doped oxide layers 41a, 41b and the exposed area of the undoped Polysilicon layer covered. As in the method according to FIGS. 1 to 7, the substrate is then heated to produce the in the η-type impurity contained in the doped oxide layer 43 to diffuse into the substrate via a polysilicon layer 33 and thereby an emitter zone 17 and a highly doped collector zone 19 to shape. Of course, the p-type impurity contained in the doped oxide layers 41a, 41b diffuses in this operation also into the highly doped base zones, whereby the base resistance is reduced.
Es ist möglich, anstelle der dotierten Oxidschichten 44, 41a und 41b gemäß den Fig. 5 und 8 eine undotierte Oxidschicht vorzusehen. In diesem Fall wird kein zusätzliches Fremdatom in die hochdotierte Basiszone eindiffundiert.It is possible to use an undoped oxide layer instead of the doped oxide layers 44, 41a and 41b according to FIGS to be provided. In this case, no additional foreign atom is diffused into the highly doped base zone.
Beim Ausführungsbeispiel nach den Fig. 1 bis 7 werden die dotierten Oxidschichten 40 und 42 zur Herstellung der Emitterzone 16 und der hochdotierten Kollektorzone 18 zuerst hergestellt, gefolgt von der Anordnung der dotierten Oxidschicht 44 zum Eindiffundieren eines zusätzlichen Fremdatoms in die hochdotierten Basiszonen. Die Emitterzone und die hochdotierte Kollektorzone können jedoch auch durch Eindiffundieren eines Fremdatoms unmittelbar nach der Ausbildung der dotierten Oxidschichten 40 und 42 gemäß Fig. 4 hergestellt werden. Wenn in diesem Fall der Widerstand der hochdotierten Basiszone weiterIn the exemplary embodiment according to FIGS. 1 to 7, the doped oxide layers 40 and 42 are used to produce the emitter zone 16 and the highly doped collector zone 18 are produced first, followed by the arrangement of the doped oxide layer 44 for diffusing an additional foreign atom into the highly doped base zones. The emitter zone and the highly doped one However, the collector zone can also be created by diffusing in a foreign atom immediately after the formation of the doped oxide layers 40 and 42 according to FIG. 4 can be produced. If in this case the resistance of the highly doped base zone continues
98-9826/073198-9826 / 0731
verringert werden soll, kann über die Basisöffnungen 26a, 26b ein zusätzliches Fremdatom in die hochdotierten Basiszonen 14af 14b nach einem üblichen Ionenimplantationsverfahren oder durch Gasphasen/Festphasen-Reaktion eindiffundiert werden.is to be reduced, an additional foreign atom can be diffused into the highly doped base zones 14a f 14b via the base openings 26a, 26b by a conventional ion implantation process or by gas phase / solid phase reaction.
Fig. 9 zeigt ein weiteres Ausführungsbeispiel der Erfindung, bei dem das zweite oder das dritte der vorher genannten Verfahren, d.h. Ionenimplantation oder Gasphasen/Festphasen-Reaktion, für die Herstellung einer Emitterzone angewandt wird. Dabei werden gemäß Fig. 9 dotierte oder undotierte Oxidschichten 45a, 45b selektiv um die Basisöffnungen herum vorgesehen. Ersichtlicherweise bleibt eine Polysiliziumschicht 35 um eine Emitteröffnung 25 und eine Kollektoröffnung 29 herum nach außen freiliegend. Infolgedessen kann ein n-Typ-Fremdatom durch die öffnungen 25, 29 hindurch nach einem üblichen Ionenimplantationsverfahren oder durch Gasphasen/Festphasen-Reaktion in das Substrat eindiffundiert werden, um eine Emitterzone 21 und eine hochdotierte Kollektorzone 23 gleichzeitig zu bilden. Dabei ist zu beachten, daß das n-Typ-Fremdatom nicht in die hochdotierten Basiszonen eindiffundiert wird, weil die Basisöffnungen bei diesem Verfahrensschritt mit den Oxidschichten 45a, 45b bedeckt werden. Wenn die Oxidschichten 45a, 45b mit einem p-Typ-Fremdatom dotiert sind, kann durch Wärmebehandlung entweder vor oder nach der Ausbildung der Emitterzone 21 ein weiteres Fremdatom in die hochdotierten Basiszonen eindiffundiert werden.Fig. 9 shows a further embodiment of the invention, in which the second or the third of the aforementioned method, i.e. ion implantation or gas phase / solid phase reaction, is used to create an emitter region. In this case, according to FIG. 9, doped or undoped oxide layers 45a, 45b are selectively provided around the base openings. As can be seen, a polysilicon layer 35 remains around an emitter opening 25 and a collector opening 29 exposed outside. As a result, an n-type impurity can be passed through the openings 25, 29 by a conventional ion implantation method or diffused into the substrate by gas phase / solid phase reaction, around an emitter zone 21 and to form a highly doped collector zone 23 at the same time. It should be noted that the n-type foreign atom is not diffused into the highly doped base zones because the base openings in this process step with the Oxide layers 45a, 45b are covered. When the oxide layers 45a, 45b are doped with a p-type impurity atom, through Heat treatment either before or after the formation of the emitter zone 21 a further foreign atom in the highly doped Base zones are diffused.
Die Ausführungsbeispiele nach den Fig. 8 und 9 entsprechen folglich, mit Ausnahme der Verfahrensschritte bei der Fremdatomdiffusion, dem Ausführungsbeispiel nach den Fig. 1 bis 7.The exemplary embodiments according to FIGS. 8 and 9 consequently correspond, with the exception of the method steps in the case of foreign atom diffusion, the embodiment according to FIGS. 1 to 7.
Die vorstehend beschriebenen Ausführungsbeispiele beziehen sich sämtlich auf einen npn-Transistor. Selbstverständlich ist der technische Grundgedanke der Erfindung jedoch auch auf die Herstellung eines pnp-Transistors übertragbar.The exemplary embodiments described above all relate to an npn transistor. It goes without saying however, the basic technical concept of the invention can also be transferred to the production of a pnp transistor.
9Θ9826/07319Θ9826 / 0731
Wie vorstehend im einzelnen beschrieben ist, wird erfindungsgemäß polykristallines Silizium bzw. "Polysilizium" für die Herstellung der Zwischenschicht benutzt, wodurch ohne weiteres die Herstellung eines Transistors nach der sog. Selbstausrichttechnik möglich wird. Es ist jedoch auch zu beachten, daß die Polysiliziumzwischenschicht die Metallelektrode an einem Eindringen in das Halbleitersubstrat unter Bildung einer Legierung beim anschließenden Sinter- oder Brennvorgang hindert und dadurch das Auftreten eines Kurzschlusses zwischen Emitter- und Basiszonen verhindert. Die Elektrode der erfindungsgemäßen Halbleitervorrichtung besitzt außerdem einen doppellagigen Aufbau aus einer Polysiliziumzwischenschicht und einer Metallschicht. Diese Konstruktion ist deshalb vorteilhaft, weil im Falle einer dünnen Metallschicht ein Bruch der Elektrode an der in der Isolierschicht geformten öffnung und ein ungenügender Kontakt der Elektrode mit dem Halbleiterbereich vermieden werden, woraus sich verbesserte Zuverlässigkeit der hergestellten Halbleitervorrichtung ergibt.As described in detail above, according to the invention, polycrystalline silicon or "polysilicon" is used for the Manufacture of the intermediate layer used, whereby the manufacture of a transistor according to the so-called. Self-alignment technology becomes possible. However, it should also be noted that the polysilicon interlayer connects to the metal electrode penetration into the semiconductor substrate with the formation of an alloy during the subsequent sintering or firing process prevents the occurrence of a short circuit between the emitter and base zones. The electrode of the invention Semiconductor device also has a two-layer structure of a polysilicon interlayer and a metal layer. This construction is advantageous because, in the case of a thin metal layer, breakage of the electrode at the opening formed in the insulating layer and insufficient contact of the electrode with the semiconductor area can be avoided, resulting in improved reliability of the manufactured semiconductor device.
99-9826/073199-9826 / 0731
LeerseiteBlank page
Claims (17)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15284777A JPS5485680A (en) | 1977-12-21 | 1977-12-21 | Semiconductor device and its manufacture |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2853872A1 true DE2853872A1 (en) | 1979-06-28 |
| DE2853872C2 DE2853872C2 (en) | 1988-11-10 |
Family
ID=15549422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19782853872 Granted DE2853872A1 (en) | 1977-12-21 | 1978-12-13 | Semiconductor device and process for its production |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS5485680A (en) |
| DE (1) | DE2853872A1 (en) |
| GB (1) | GB2011173A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5775453A (en) * | 1980-10-29 | 1982-05-12 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2221570A1 (en) * | 1971-05-03 | 1973-02-01 | Motorola Inc | Ohmic contacts for semiconductors - with highly doped silicon layer to prevent contamination |
| US3847687A (en) * | 1972-11-15 | 1974-11-12 | Motorola Inc | Methods of forming self aligned transistor structure having polycrystalline contacts |
-
1977
- 1977-12-21 JP JP15284777A patent/JPS5485680A/en active Pending
-
1978
- 1978-12-08 GB GB7847665A patent/GB2011173A/en not_active Withdrawn
- 1978-12-13 DE DE19782853872 patent/DE2853872A1/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2221570A1 (en) * | 1971-05-03 | 1973-02-01 | Motorola Inc | Ohmic contacts for semiconductors - with highly doped silicon layer to prevent contamination |
| US3847687A (en) * | 1972-11-15 | 1974-11-12 | Motorola Inc | Methods of forming self aligned transistor structure having polycrystalline contacts |
Also Published As
| Publication number | Publication date |
|---|---|
| DE2853872C2 (en) | 1988-11-10 |
| GB2011173A (en) | 1979-07-04 |
| JPS5485680A (en) | 1979-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3106202C2 (en) | ||
| DE2212049C2 (en) | Method for manufacturing a semiconductor device and method for manufacturing a transistor | |
| DE2732184A1 (en) | Semiconductor device and process for its production | |
| DE3205022A1 (en) | METHOD FOR PRODUCING AN INTEGRATED SEMICONDUCTOR CIRCUIT | |
| DE2618445C2 (en) | Method of manufacturing a bipolar transistor | |
| DE3419080A1 (en) | METHOD FOR PRODUCING A FIELD EFFECT TRANSISTOR | |
| DE2445879C2 (en) | Method for manufacturing a semiconductor component | |
| DE2928923C2 (en) | ||
| EP0038994B1 (en) | Contact for mis semiconductor device and method of making the same | |
| DE2729171A1 (en) | METHOD OF MANUFACTURING INTEGRATED CIRCUITS | |
| DE3024084A1 (en) | METHOD FOR PRODUCING SEMICONDUCTOR COMPONENTS | |
| DE2449012C2 (en) | Process for the production of dielectrically isolated semiconductor areas | |
| DE2633714C2 (en) | Integrated semiconductor circuit arrangement with a bipolar transistor and method for its production | |
| DE3131746A1 (en) | Method for fabricating a semiconductor unit | |
| DE3334153A1 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE | |
| DE1764847B2 (en) | Method for manufacturing a semiconductor device | |
| DE3223230A1 (en) | SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION | |
| DE2617293C3 (en) | Method for manufacturing a semiconductor component | |
| DE4013929C2 (en) | Method for introducing interfering substances into a semiconductor material layer when producing a semiconductor component and application of the method | |
| DE4240205C2 (en) | Method for producing a semiconductor device, in particular a bipolar transistor | |
| DE2849373A1 (en) | METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE | |
| DE3019826C2 (en) | ||
| DE4244115C2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| DE2654979C3 (en) | A method of manufacturing a semiconductor device | |
| DE2855823C2 (en) | Process for manufacturing semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAP | Request for examination filed | ||
| OD | Request for examination | ||
| 8128 | New person/name/address of the agent |
Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ |
|
| 8127 | New person/name/address of the applicant |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |