DE2844291B1

DE2844291B1 - Circuit arrangement for regulating the amplitudes of data signals

Info

Publication number: DE2844291B1
Application number: DE19782844291
Authority: DE
Inventors: Erich 8034 Unterpfaffenhofen Burger
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1978-10-11
Filing date: 1978-10-11
Publication date: 1979-10-11
Also published as: DE2844291C2

Description

gänge weitgehend vermieden werden. Weiterhin hat sie den Vorteil, daß sie einen geringen Aufwand erfordert.courses are largely avoided. Furthermore, she has the advantage that it requires little effort.

Eine Beeinflussung der Schaltungsanordnung durch Störsignale, wird weitgehend vermieden durch eine mit dem weiteren Gleichrichter verbundene Rücksetzstufe, die die Entladezeit des Integrierglieds verkürzt, wenn ein gestörtes Datensignal auftritt, das größer ist als ein den Sollwerten der Datensignale zugeordnetes Vergleichssignal. An influencing of the circuit arrangement by interference signals is largely avoided by using reset stage connected to the further rectifier, which shortens the discharge time of the integrator, if a disturbed data signal occurs which is greater than a comparison signal assigned to the setpoint values of the data signals.

Ein vorteilhafter Aufbau der Schaltungsanordnung ist dadurch gekennzeichnet, daß der weitere Gleichrichter einen die Datensignale verstärkenden ersten Verstärker, dessen Ausgang über eine Diode mit dem Integrierglied verbunden ist und einen zweiten Verstärker enthält, an dessen invertierendem Eingang die Datensignale anliegen, dessen nichtinvertierender Eingang mit dem Ausgang des Integrierglieds verbunden ist und der die Steuersignale abgibt.An advantageous structure of the circuit arrangement is characterized in that the further rectifier a first amplifier which amplifies the data signals and whose output is connected to the Integrator is connected and contains a second amplifier, at whose inverting input the Data signals are present whose non-inverting input is connected to the output of the integrator and which emits the control signals.

Die Integration der mit dem weiteren Gleichrichter gleichgerichteten Datensignale mit einer von der Ladezeitkonstante verschiedenen Entladezeitkonstante wird auf einfache Weise erreicht, wenn das Integrierglied ein aus einem ersten Widerstand und einem Kondensator gebildetes RC-Glied und einen zum Kondensator parallelgeschalteten zweiten Widerstand enthält. Die Ladezeitkonstante wird in diesem Fall durch den ersten Widerstand und den Kondensator festgelegt, während die Entladezeitkonstante durch den Kondensator und den zweiten Widerstand festgelegt wird.The integration of the data signals rectified with the further rectifier with a discharge time constant different from the charge time constant is achieved in a simple manner if the integrating element contains an RC element formed from a first resistor and a capacitor and a second resistor connected in parallel with the capacitor. In this case, the charging time constant is determined by the first resistor and the capacitor, while the discharging time constant is determined by the capacitor and the second resistor.

Das vorzeitige Beenden der Entladezeit des Integrierglieds wird im Fall eines Störsignals auf einfache Weise dadurch erreicht, daß die Rücksetzstufe einen Verstärker enthält, dessen invertierender Eingang über eine Diode und ein weiteres Integrierglied mit dem Ausgang des ersten Verstärkers verbunden ist, an dessen nicht invertierendem Eingang das Vergleichssignal anliegt und dessen Ausgang mit einem das Integrierglied im Gleichrichter entladenden Schalter verbunden ist.The premature termination of the integrator's discharge time is easy in the event of an interference signal achieved in that the reset stage contains an amplifier whose inverting input has a Diode and another integrator connected to the output of the first amplifier, at which not The comparison signal is applied to the inverting input and its output is connected to the integrator in the Rectifier discharging switch is connected.

Um bei der Summation der vom ersten Gleichrichter abgegebenen Signale und der Steuersignale zur Erzeugung der Regelsignale eine niederohmige Durchschaltung der Signale als Regelsignale zu erreichen, ist es vorteilhaft, wenn die Summierstufe eine Diode enthält, über die die vom Gleichrichter abgegebenen Signale einem Summierpunkt zugeführt werden, und zusätzlich einen Widerstand, über den die Steuersignale dem Summierpunkt zugeführt werden und daß am Summierpunkt die Regelsignale abgegeben werden.In order to add the signals emitted by the first rectifier and the control signals to Generation of the control signals to achieve a low-impedance connection of the signals as control signals it is advantageous if the summing stage contains a diode through which the output from the rectifier Signals are fed to a summing point, and in addition a resistor through which the control signals are fed to the summing point and that the control signals are output at the summing point.

Im folgenden wird ein Ausführungsbeispiel der Schaltungsanordnung gemäß der Erfindung anhand von Zeichnungen beschrieben. Es zeigtIn the following an embodiment of the circuit arrangement according to the invention is based on Drawings described. It shows

F i g. 1 ein Blockschaltbild der Schaltungsanordnung, F i g. 2 ein Schaltbild der Schaltungsanordnung.F i g. 1 shows a block diagram of the circuit arrangement, FIG. 2 is a circuit diagram of the circuit arrangement.

Die in F i g. 1 dargestellte Schaltungsanordnung ist Bestandteil eines Datenempfängers, dem von einem Datensender Datensignale D zugeführt werden. Die Schaltungsanordnung erzeugt den Datensignalen D zugeordnete Ausgangssignale A, deren Amplituden auf einen konstanten Wert geregelt werden. Die Schaltungsanordnung enthält einen aus einem Regler RE, einem Gleichrichter Gi und einer Summierstufe SU gebildeten Regelkreis und einen aus einem weiteren Gleichrichter G 2, einer Rücksetzstufe RS und dem Summierglied SU gebildeten Steuerkreis. Dem Regler RE werden die Datensignale D zugeführt, die modulierte Trägersignale darstellen. Der Regler verstärkt die Datensignale D um veränderbare Verstärkungsfaktoren, die Regelsignalen R zugeordnet sind. Die Regelsignale R werden in der Summierstufe SU durch eine Summation von vom Gleichrichter Gl abgegebenen Signalen 51 und vom Gleichrichter G 2 abgegebenen Steuersignalen 52 erzeugt. Die Signale 51 werden vom Gleichrichter G1 durch Gleichrichtung und Integration der Ausgangssignale A erzeugt. Die Integration erfolgt mit einer gegenüber der Periodendauer der Datensignale großen Zeitkonstante, damit die Form der Datensignale D nicht unmittelbar auf die Regelung einwirkt. Der Gleichrichter G 2 erzeugt die Steuersignale 52 durch Gleichrichtung und Integration der Datensignale D. Für die Integration wird dabei ein Integrierglied verwendet, das eine kleine Ladezeitkonstante und eine verhältnismäßig große Entladezeitkonstante aufweist. Die Einschwingzeit des Gleichrichters G 2 beträgt beispielsweise bei einer Datenübertragungsrate von 4800 bit/s ca. 50 μ5, während der Gleichrichter G1 eine Zeitkonstante von etwa 30 ms aufweist.The in F i g. 1 is part of a data receiver to which data signals D are fed from a data transmitter. The circuit arrangement generates output signals A assigned to the data signals D , the amplitudes of which are regulated to a constant value. The circuit arrangement contains a control circuit formed from a regulator RE, a rectifier Gi and a summing stage SU and a control circuit formed from a further rectifier G 2, a reset stage RS and the summing element SU . The data signals D , which represent modulated carrier signals, are fed to the controller RE. The controller amplifies the data signals D by variable amplification factors that are assigned to the control signals R. The control signals R are generated in the summing stage SU by summing the signals 51 emitted by the rectifier G1 and the control signals 52 emitted by the rectifier G 2. The signals 51 are generated by the rectifier G 1 by rectifying and integrating the output signals A. The integration takes place with a time constant that is large compared to the period of the data signals, so that the shape of the data signals D does not have a direct effect on the regulation. The rectifier G 2 generates the control signals 52 by rectifying and integrating the data signals D. For the integration, an integrating element is used which has a small charging time constant and a relatively large discharging time constant. The settling time of the rectifier G 2 is, for example, about 50 μ5 at a data transmission rate of 4800 bit / s, while the rectifier G 1 has a time constant of about 30 ms.

Im eingeschwungenen Zustand entsprechen die Regelsignale R im wesentlichen den Signalen 51 und die Regelung erfolgt mit der verhältnismäßig großen Zeitkonstante. Während des Einschwingens entsprechen jedoch die Regelsignale R im wesentlichen den Steuersignalen 52, da das Integrierglied im Gleichrichter G 2 eine kleinere Zeitkonstante aufweist und vom Gleichrichter G1 noch keine Signale G t abgegeben werden.In the steady state, the control signals R essentially correspond to the signals 51 and the control takes place with the relatively large time constant. During the transient phase, however, the control signals R essentially correspond to the control signals 52, since the integrating element in the rectifier G 2 has a smaller time constant and no signals G t are yet emitted by the rectifier G 1.

Um zu verhindern, daß der Gleichrichter G 2 nicht auf Störsignale anspricht, die größer sind als die Datensignale D und damit fehlerhafte Steuersignale 52 und Regelsignale R erzeugt, ist er mit einer Rücksetzstufe RS verbunden, die die Entladezeit des dort vorgesehenen Integrierglieds verkürzt, wenn die integrierten Datensignale kurzzeitig größer sind als ein Vergleichssignal. Der Gleichrichter G 2 gibt an die Rücksetzstufe /?5ein Signal 53 ab, das proportional den Datensignalen D ist und diese entlädt durch Signale 54 das Integrierglied im Gleichrichter G 2, wenn ein Störsignal erkannt wurde.In order to prevent the rectifier G 2 from not responding to interference signals that are greater than the data signals D and thus erroneous control signals 52 and control signals R generated, it is connected to a reset stage RS , which shortens the discharge time of the integrator provided there when the integrated data signals are briefly larger than a comparison signal. The rectifier G 2 outputs a signal 53 to the reset stage /? 5, which is proportional to the data signals D and this discharges the integrator in the rectifier G 2 through signals 54 when an interference signal is detected.

Der in Fig.2 dargestellte Regler RE enthält einen rückgekoppelten Verstärker Vl, dessen nichtinvertierendem Eingang die Datensignale D über einen Widerstand R1 zugeführt werden. Der nichtinvertierende Eingang ist außerdem über einen Feldeffekttransistor Π mit einem Bezugspotential verbunden. Dem Gate des Transistors Ti werden die Regelsignale R zugeführt, die mit Hilfe eines Kondensators Cl geglättet werden. In Abhängigkeit von den Regelsignalen R wird der Durchlaßwiderstand des Transistors Ti und damit die Amplitude der Ausgangssignale A verändert. Der Regelbereich wird durch das Verhältnis des Widerstands R1 zu dem Durchlaßwiderstand des Transistors Ti bestimmt. The regulator RE shown in FIG. 2 contains a feedback amplifier Vl, to whose non- inverting input the data signals D are fed through a resistor R 1. The non-inverting input is also connected to a reference potential via a field effect transistor Π. The control signals R , which are smoothed with the aid of a capacitor C1, are fed to the gate of the transistor Ti. The on resistance of the transistor Ti and thus the amplitude of the output signals A are changed as a function of the control signals R. The control range is determined by the ratio of the resistance R 1 to the on resistance of the transistor Ti .

Die Ausgangssignale A werden dem Gleichrichter Gi zugeführt, der einen rückgekoppelten Verstärker V2, ein aus den Widerständen R2 und R3 und dem Kondensator C 2 gebildetes Integrierglied sowie zwei Dioden D1 und D 2 enthält. Die Gleichrichtung erfolgt entsprechend einer Verdopplerschaltung und der Widerstand R2 und der Kondensator C2 bestimmen die Ladezeitkonstante. Der Rückkopplungswiderstand R 4 des Verstärkers V2 ist als Potentiometer ausgebildet, das zum Einstellen des Ausgangspegels der Ausgangssignale A dient. Am Ausgang des Integrierglieds werden die Signale 51 an die Summierstufe SU abgegeben.The output signals A are fed to the rectifier Gi , which contains a feedback amplifier V2, an integrating element formed from the resistors R2 and R3 and the capacitor C 2 , and two diodes D 1 and D 2 . The rectification takes place according to a doubler circuit and the resistor R2 and the capacitor C2 determine the charging time constant. The feedback resistor R 4 of the amplifier V2 is designed as a potentiometer which is used to set the output level of the output signals A. At the output of the integrator, the signals 51 are sent to the summing stage SU .

Die Summierstufe SUenthält eine Diode D 3, über die die Signale 51 einem Summierpunkt zugeführt werden und einen Widerstand R 5, über den die Steuersignale 52 dem Summierpunkt zugeführt werden. Am Summierpunkt werden die Regelsignale R abgegeben und dem Gate des Transistors Ti zugeführt. Ein Potentiometer R 6, dessen Mittelabgriff mit dem Summierpunkt verbunden ist, dient zum Einstellen des Arbeitspunkts des Transistors Ti. The summing stage SU contains a diode D 3, via which the signals 51 are fed to a summing point, and a resistor R 5, via which the control signals 52 are fed to the summing point. The control signals R are emitted at the summing point and fed to the gate of the transistor Ti. A potentiometer R 6, the center tap of which is connected to the summing point, is used to set the operating point of the transistor Ti.

Nach dem Einschwingen der Schaltungsanordnung entsprechen die Regelsignale R im wesentlichen den Signalen 51, da diese niederohmig über die Diode D 3 dem Summierpunkt zugeführt werden. Die Regelsignale R verändern dann in Abhängigkeit von den Signalen 51, die den gleichgerichteten und mit großer Zeitkonstante integrierten Ausgangssignalen zugeordnet sind, über den Transistor Ti den Verstärkungsfaktor des Verstärkers Vi derart, daß den Amplitudenschwankungen der Datensignale entgegengewirkt wird und Ausgangssignale A mit konstanter Amplitude abgegeben werden.After the circuit arrangement has settled, the control signals R essentially correspond to the signals 51, since these are fed to the summing point via the diode D 3 with low resistance. The control signals R then change the amplification factor of the amplifier Vi via the transistor Ti as a function of the signals 51, which are assigned to the rectified output signals integrated with a large time constant, in such a way that the amplitude fluctuations of the data signals are counteracted and output signals A are output with a constant amplitude .

Der Gleichrichter G 2 enthält zwei Verstärker V3 und V 4, deren invertierenden Eingängen die Datensignale D zugeführt werden. Zwischen dem Ausgang des Verstärkers V3 und dem nichtinvertierenden Eingang des Verstärkers V4 sind eine Diode D 4 und ein Integrierglied angeordnet. Dieses Integrierglied besteht aus einem ein .RC-Glied bildenden Widerstand R 7 und einem Kondensator C 3, dem ein Widerstand R 8 parallel geschaltet ist. Die Ladezeitkonstante wird durch den Widerstand R 7 und den Kondensator C3 bestimmt, während die Entladezeitkonstante durch den Widerstand RS und den Kondensator C3 bestimmt wird. Die Spitzenwertgleichrichtung erfolgt durch die Diode D 4. The rectifier G 2 contains two amplifiers V3 and V 4, the inverting inputs of which the data signals D are fed. A diode D 4 and an integrating element are arranged between the output of the amplifier V3 and the non-inverting input of the amplifier V4. This integrating element consists of an .RC element forming resistor R 7 and a capacitor C 3 to which a resistor R 8 is connected in parallel. The charging time constant is determined by the resistor R 7 and the capacitor C3, while the discharging time constant is determined by the resistor RS and the capacitor C3. The peak value rectification is carried out by the diode D 4.

Da das im Gleichrichter G 2 vorgesehene Integrierglied eine kleinere Ladezeitkonstante aufweist als das Integrierglied im Gleichrichter G1, wird der Kondensator C3 zu Beginn der Datenübertragung schneller aufgeladen als der Kondensator C2. Das Signal 51 ist zu Beginn des Einschwingvorgangs negativ gegenüber dem Signal 52 und die Diode D 3 ist gesperrt. Die Regelsignale R entsprechen in diesem Fall den Steuersignalen 52 und der Regler RE wird durch die Regelsignale R so eingestellt, daß die Ausgangssignale A eine möglichst konstante Amplitude aufweisen. Während des Einschwingvorgangs werden die Signale 51 positiv und die Diode £>3 wird leitend. Damit werden die Regelsignale R im wesentlichen durch die Signale 51 beeinflußt, so daß die Ausgangssignale A durch den Regelkreis auf einen konstanten Pegel geregelt werden. Zweckmäßigerweise wird der Gleichrichter G 2 so eingestellt, daß die Steuersignale 52 zunächst auf einen größeren Wert eingestellt werden. Der Regelkreis kann damit mit einer positiven Spannung gegenüber der Steuerspannung am Gate des Transistors Ti über die Diode D3 den Ausgangspegel zurückregeln.Since the integrating element provided in the rectifier G 2 has a smaller charging time constant than the integrating element in the rectifier G 1, the capacitor C3 is charged faster than the capacitor C2 at the beginning of the data transmission. At the beginning of the transient process, the signal 51 is negative compared to the signal 52 and the diode D 3 is blocked. The control signals R in this case correspond to the control signals 52 and the controller RE is set by the control signals R in such a way that the output signals A have an amplitude that is as constant as possible. During the transient process, signals 51 become positive and diode £> 3 becomes conductive. The control signals R are thus essentially influenced by the signals 51, so that the output signals A are controlled to a constant level by the control circuit. The rectifier G 2 is expediently set in such a way that the control signals 52 are initially set to a larger value. The control loop can thus regulate the output level back with a positive voltage compared to the control voltage at the gate of the transistor Ti via the diode D 3.

ίο Die Rücksetzschaltung RS enthält einen Verstärker V5, an dessen nichtinvertierendem Eingang über einen Spannungsteiler eine Vergleichsspannung anliegt und an dessen invertierendem Eingang die gleichgerichteten und mit kleiner Zeitkonstante integrierten Signale 53The reset circuit RS contains an amplifier V5, at whose non-inverting input a comparison voltage is applied via a voltage divider and at whose inverting input the rectified signals 53 integrated with a small time constant

anliegen, die den Datensignalen D zugeordnet sind. Der Ausgang des Verstärkers V5 ist mit der Basis eines Transistors T2 verbunden, der einen Schalter zum Entladen des Integrierglieds im Gleichrichter G 2 darstellt.which are assigned to the data signals D are present. The output of the amplifier V5 is connected to the base of a transistor T2 , which is a switch for discharging the integrator in the rectifier G 2.

Wenn die Amplituden der Datensignale größer als ein vorgegebener Wert sind, sind die Ausgangssignale des Verstärkers V5 negativ und der Transistor T2 ist gesperrt. Falls ein gestörtes Datensignal auftritt, das größer ist als die Datensignale, so wird der Kondensator C3 im Gleichrichter G 2 schnell auf diesen Wert aufgeladen. Sobald das gestörte Datensignale wieder verschwindet, wird das Ausgangssignal des Verstärkers V3 negativ. Damit sperren die Dioden D 4 und D 5. Die Spannung am Kondensator C3 entlädt sich mit der großen Entladezeitkonstante. Die durch den Widerstand R 9 und den Kondensator C4 festgelegte Zeitkonstante des Integrierglieds in der Rücksetzstufe RS ist kleiner als die Entladezeitkonstante des Integrierglieds im Gleichrichter G 2. Der Kondensator C4 entlädt sich damit schneller als der Kondensator C3. Sobald sich der Kondensator C4 so weit entladen hat, daß seine Spannung kleiner ist als die Vergleichsspannung, wird das Ausgangssignal des Verstärkers V5 positiv und der Transistor Γ2 wird leitend gesteuert, wodurch durch die Signale 54 das Integrierglied im Gleichrichter G 2 entladen wird, damit das gestörte Datensignal nicht länger Einfluß auf die Regelung hat. Im Anschluß an diesen Löschvorgang baut sich am Kondensator C3 wieder eine Gleichspannung auf,If the amplitudes of the data signals are greater than a predetermined value, the output signals of the amplifier V5 are negative and the transistor T2 is blocked. If a disturbed data signal occurs which is greater than the data signals, the capacitor C3 in the rectifier G 2 is quickly charged to this value. As soon as the disturbed data signal disappears again, the output signal of the amplifier V3 becomes negative. This blocks the diodes D 4 and D 5. The voltage on the capacitor C3 discharges with the large discharge time constant. The time constant of the integrator in the reset stage RS established by the resistor R 9 and the capacitor C4 is smaller than the discharge time constant of the integrator in the rectifier G 2. The capacitor C4 thus discharges faster than the capacitor C3. As soon as the capacitor C4 has discharged so far that its voltage is lower than the comparison voltage, the output signal of the amplifier V5 becomes positive and the transistor Γ2 is turned on, whereby the integrator in the rectifier G 2 is discharged through the signals 54 so that the the disturbed data signal no longer influences the regulation. After this deletion process, a DC voltage builds up again on capacitor C3,

deren Größe den Amplituden der Datensignale D entspricht.whose size corresponds to the amplitudes of the data signals D.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patent claims:

1.Circuit arrangement for regulating the amplitudes of data signals, in which a controller generates output signals assigned to the data signals, the amplitudes of which are regulated to a constant value by the control signals supplied to the controller and in which a rectifier rectifies and integrates the output signals and generates signals assigned to the control signals, characterized by a further rectifier (G 2) which rectifies the data signals (D) , contains an integrating element (R 7, C3, RS) provided with a small charge time constant and a large discharge time constant, and which has control signals (52) assigned to the amplitudes of the data signals (D) ) generated and by a summing stage (SLJ) which sums the signals (51) emitted by the rectifier (Gi) and the control signals (52) emitted by the further rectifier (G 2) and which sends the control signals (R) to the controller (RE) gives away.

2. Circuit arrangement according to claim 1, characterized by a reset stage (RS ) connected to the further rectifier (G 2) which shortens the discharge time of the integrator (R7, C3, RS) when a disturbed data signal occurs which is greater than one of the setpoints the comparison signal assigned to the data signals (D).

3. Circuit arrangement according to claim 1 or claim 2, characterized in that the further rectifier (G 2) has a first amplifier (V3) which amplifies the data signals (D) and whose output is connected to the integrating element (R 7, via a diode (D 4), C 3, R 8) is connected and contains a second amplifier (V4) , at whose inverting input the data signals (D) are present, whose non-inverting input is connected to the output of the integrator (R 7, C3, RS) and which receives the control signals (52) delivers.

4. Circuit arrangement according to one of claims 1 to 3, characterized in that the integrating element (R 7, C3, RS) consists of a first resistor (R7) and a capacitor (C3) formed ßC element and a capacitor (C3) contains a second resistor (RS) connected in parallel.

5. Circuit arrangement according to claim 2, characterized in that the reset stage (RS) contains an amplifier (VS) whose inverting input via a diode (DS) and a further integrating element (R 9, CA) to the output of the first amplifier (V3 ) , whose non-inverting input receives the comparison signal and whose output is connected to a switch (T2) which discharges the integrator (R 7, C3, RS) in the further rectifier (G 2).

6. Circuit arrangement according to one of the preceding claims, characterized in that the summing stage (SU) contains a diode (D 3) via which the signals (51) emitted by the rectifier (Gi) are fed to a summing point and contains a resistor (RS) , via which the control signals (52) are fed to the summing point and that the control signals (^ are emitted at the summing point).

The invention relates to a circuit arrangement for regulating the amplitudes of data signals, in which a controller generates output signals assigned to the data signals, the amplitudes of which are controlled to a constant value by the control signals supplied to the controller, and in which a rectifier rectifies and integrates the output signals and the control signals associated signals generated.
It is common when transmitting data

ίο required in the data receiver the received To regulate data signals to a constant value in order to avoid amplitude fluctuations occurring on the transmission path to balance the data signals. It would be conceivable to provide a circuit arrangement for regulating the Train the amplitudes of the data signals as a control loop consisting of a controller and a rectifier integrating behavior is formed. The data signals are fed to the controller and it indicates its output from output signals, the amplitudes of which by the controller supplied control signals to a constant value can be regulated. The rectifier rectifies and integrates the output signals and generates signals assigned to the control signals. To avoid the If the shape of the individual signals is regulated, the rectified output signals must be matched with an im Large time constants can be integrated compared to the period of the data signals.

It is often necessary for the circuit arrangement to settle at the beginning of the data transmission takes place very quickly to, if necessary, very quickly in the data receiver from the data signals clock signals and to gain carrier signals. For example, in a modem according to the CCITT recommendation V27ter, the clock and carrier signals are roughly set on the receiving side after less than 15 modulation sections be. If the circuit arrangement has a long settling time, the data signals are falsified and a coarse control criterion for the clock and carrier signals cannot therefore be derived from the data signals will.

The invention is therefore based on the object of providing a circuit arrangement for regulating the amplitudes of Specify data signals, which has a large time constant in normal operation and which is nevertheless a enables rapid settling.

According to the invention, the object is achieved with the circuit arrangement of the type mentioned at the beginning by a further rectifier rectifying the data signals, the one with a small charging time constant and an integrator provided with a large discharge time constant and which contains the amplitudes of the Control signals assigned to data signals and generated by a summing stage, which are those from the rectifier signals output and the control signals output by the further rectifier are summed up and the Sends control signals to the controller.

In the circuit arrangement according to the invention, in addition to that from the controller and the Rectifier formed control loop with the relatively large time constants from the further A control circuit formed by a rectifier is provided, which enables the circuit arrangement to settle quickly. The settling takes place, for example, within a modulation section.

The circuit arrangement has the advantage that the output signals have a very small direct voltage component included, as DC voltage transient