DE2843359A1

DE2843359A1 - Electronic lock and alarm system - has key like data carrier to operate lock by sensors in lock comparing code to allowable codes in memory store

Info

Publication number: DE2843359A1
Application number: DE19782843359
Authority: DE
Inventors: Carl Granholm
Original assignee: BSG Schalttechnik GmbH and Co KG
Current assignee: BSG Schalttechnik GmbH and Co KG
Priority date: 1978-10-05
Filing date: 1978-10-05
Publication date: 1980-04-24

Abstract

The data track on the key, when used, is read by a sensor system in the lock. The coding sequence is then compared by electronic means to the permissible data track codings that will open the lock. Pref. the locks code reading sensor has many reading units to provide electrical impulses during the insertion of the data carrier. At least one track of coded data is along an actuator which is moved within a guide slot of a receiver.

Description

Optoelektrische Einrichtung an Schlössern und dergleichenOptoelectrical device on locks and the like

zum Lesen von auf einem Informationsträger befindlichen Informationen Stand der Technik Die Erfindung geht aus von einer optoelektrischen Einrichtung nach der Gattung des Hauptanspruchs.for reading information located on an information carrier PRIOR ART The invention is based on an optoelectrical device according to the genre of the main claim.

Aus der DE-OS 25 59 430 ist schon eine Vorrichtung zum Prüfen von Ausweisdokumenten o. dgl. bekannt, die mit einer Fotodiode arbeitet. Als Erkennungshilfe für die Echtheit des eingelegten Dokuments dienen besondere Prüf stoffe aus Verbindungen Seltener Erden, die die Eigenschaft haben, impulsweise einfallendes Licht mit bestimmten Verzögerungen zu reflektieren bzw. durchzulassen. Diese bekannte Vorrichtung bedient sich dieser Verzögerungseigenschaften zur Erkennung der Echtheit des Dokuments und verwendet einen Impulsoszillator, dessen Ausgangssignale nach Passieren des Prüfstoffs über eine Torschaltung einer Auswerteschaltung zugeführt werden, wobei die Öffnung der Torschaltung ebenfalls von den Ausgangssignalen des Oszillators abhängig gemacht wird. Treffen die Impulse an der Torschaltung nicht in einer zeitlich abgestimmten Folge ein, dann werden diese zurückgewiesen, was zu einer Fehlererkennung des Dokumentes führt. Beim bevorzugten Ausführungsbeispiel der bekannten Einrichtung erfolgt das Lesen bei stillstehender eingeführter Kodekarte, also statisch. Ein dynamisches Lesen erfordert eine präzise abgestimmte mechanische Einzugsgeschwindigkeit, damit nicht Verfälschungen in der zeitlichen Abstimmung der Prüfsignale auftreten. Bei statischem Lesebetrieb ist eine genaue Positionierung des Dokuments im Führungsschacht erforderlich, daher müssen mechanische Verformungen und Beschädigungen der Karte vermieden werden.From DE-OS 25 59 430 is a device for testing Identity documents or the like. Known that works with a photodiode. As a recognition aid Special test substances from compounds serve to verify the authenticity of the inserted document Rarer earths, which have the property of pulsing incident light with certain Delays to reflect or to let through. This well-known The device uses these delay properties to identify authenticity of the document and uses a pulse oscillator whose output signals according to Passing of the test substance is fed to an evaluation circuit via a gate circuit the opening of the gate circuit also depends on the output signals of the Oscillator is made dependent. The impulses do not hit the gate circuit in a timed sequence, then these are rejected what leads to an error detection of the document. In the preferred embodiment the known device reads with the inserted code card stationary, so static. A dynamic reading requires a precisely tuned mechanical Retraction speed, so that there are no falsifications in the timing the test signals occur. In static reading mode, precise positioning is required of the document in the guide shaft is required, so mechanical deformations must be observed and damage to the card can be avoided.

Nachteilig ist weiterhin, daß nur mit Licht einer bestimmten Wellenlänge gearbeitet werden kann und die den Prüfstoff enthaltenen Bereiche durchscheinend sein müssen, so daß auch Verschmutzungen vermieden werden müssen. Insgesamt ergibt sich bei der bekannten Vorrichtung ein erheblicher technischer Aufwand, der nur dann zum Erfolg führt, wenn während des Lesevorgangs weitere ganz bestimmte Voraussetzungen in der Bedienung eingehalten werden. Dies ist aber sehr häufig nicht der Fall, so daß die bekannte Einrichtung für ein breites Anwendungsspektrum nicht ausreichend narrensicher ist.Another disadvantage is that only with light of a certain wavelength can be worked and the areas containing the test substance are translucent must be, so that contamination must also be avoided. Overall results In the known device, a considerable technical effort, which only then leads to success if during the reading process other very specific requirements must be adhered to in operation. But very often this is not the case, like this that the known device is not sufficient for a wide range of applications is foolproof.

In der nicht vorveröffentlichten deutschen Patentanmeldung P 27-52 106.8, die sich auf eine Schloßbetätigung mit Leser bezieht, ist eine Einrichtung an Schlössern, Sicherheitsvorrichtung, Schaltelementen u. dgl. bekannt zur Verhinderung eines unbefugten Zugangs zu Räumen, Gebäuden, Autos usw., bei der ein kodierte Informationen tragender Informationsträger als Kontroll- und/oder Auslöseelement (Schlüssel) einem Gegenelement (Schloß) zugeordnet ist. Dabei enthält das Auslöseelement, welches ein Schlüssel für ein Schloß sein kann oder einen hierzu getrennten Informationsträger bilden kann, eine kodierte Information auf nicht mechanischer Grundlage, während das Gegenelement mindestens einen Sensor oder einen Lesekopf aufweist, der diese Information durch nicht körperliche Einwirkung abtastet und einer gesonderten Stelle zuleitet, die das gewonnene Signal mit einem gespeicherten Signal vergleicht. Nur dann, wenn der Vergleich positiv ausfällt, wird es der sich hierdurch als befugt ausweisenden Person gestattet, sich Zugang zu verschaffen und/oder entsprechende befugte Maßnahmen zu treffen.In the not previously published German patent application P 27-52 106.8, which relates to a lock operation with a reader, is a device on locks, safety devices, switching elements and the like. Known for prevention unauthorized access to rooms, buildings, cars, etc. in which information is encoded carrying information carrier as a control and / or trigger element (key) Counter element (lock) is assigned. The trigger element contains which can be a key for a lock or a separate information carrier can form coded information on a non-mechanical basis while the counter-element has at least one sensor or a read head that these Information scanned by non-physical influence and a separate place which compares the obtained signal with a stored signal. Just then, if the comparison is positive, it is thereby authorized Identifying person is allowed to gain access and / or appropriate to take authorized measures.

Die vorliegende Erfindung hat die Aufgabe, die in der erwähnten nicht vorveröffentlichten deutschen Patentanmeldung beschriebene Einrichtung zu ergänzen und insbesondere Maßnahmen anzugeben, die die Informationsgewinnung aus der mindestens einen vorhandenen Kodespur auf dem Informationsträger im einzelnen erläutern. Die vorliegende Erfindung stellt daher eine Zusatzanmeldung (ein Zusatzpatent) zu der deutschen Patentanmeldung P 27 52 106.8 (deutschem Patent 2.752.106) dar und sie basiert ausdrücklich auf dem dortigen Offenbarungsgehalt und macht die in dieser Hauptanmeldung beschriebenen Maßnahmen zum Gegenstand auch vorliegender Anmeldung. Es wird lediglich aus Gründen einer Beschränkung des Umfangs darauf verzichtet, die Beschreibung der Hauptanmeldung nochmals zu wiederholen.The present invention has the object that is not mentioned in that mentioned previously published German patent application to supplement the facility described and in particular to specify measures that enable information to be obtained from the at least explain an existing code track on the information carrier in detail. the The present invention is therefore an additional application (an additional patent) to the German patent application P 27 52 106.8 (German patent 2.752.106) and they is expressly based on the revelation content there and makes it in this Measures described in the main application also relate to the subject of the present application. It is only waived for reasons of limitation of the scope repeat the description of the main application again.

Vorteile der Erfindung Die erfindungsgemäße Einrichtung mit den kennzeichnenden Merkmalen des Hauptanspruchs hat den Vorteil, daß eine vergleichsweise einfache, beliebig hoch integrierbare Leseeinheit hoher Störsicherheit geschaffen ist, bei der der Lesevorgang im wesentlichen unabhängig von äußeren Gegebenheiten und Zufällen ist, die beim Einschieben eines Informationsträgers in einen geeigneten, mit Leseköpfen ausgestatteten Lesebereich praktisch immer auftreten. Es wird kein mechanischer Einzug benötigt, und es sind sogar teilweise Rückzugbewegungen beim Einschieben des Informationsträgers möglich, ohne daß der eigentliche Lesevorgang so nachhaltig gestört wird, daß sich ein Fehler bei der Auswertung der Dateninformationen ergibt.Advantages of the invention The device according to the invention with the characterizing Features of the main claim has the advantage that a comparatively simple, Any highly integrable reading unit is created with high immunity to interference the reading process is essentially independent of external circumstances and coincidences is that when inserting an information carrier in a suitable, with reading heads equipped reading area practically always occur. It won't be mechanical Retraction is required, and there are even partial retraction movements when inserting of the information carrier possible without the actual reading process being so lasting it is disturbed that there is an error in the evaluation of the data information.

Besonders vorteilhaft ist noch, daß die Schaltung einen impuls artigen Betrieb sowohl im Leerlaufbetrieb als auch beim eigentlichen Lesebetrieb ermöglicht, wobei trotz der normalerweise nicht zu erwartenden und sich auch nicht ergebenden Abstimmung einer an sich ja beliebigen Einschubgeschwindigkeit auf die Taktung im Impulsbetrieb keine Fehler auftreten, da Schaltungselemente in eine Speicherbereitschaft übergehen können und auch ein Schleifenbetrieb größerer Schaltungskomponenten möglich ist.It is particularly advantageous that the circuit is a pulse-like Operation both in idle mode and in the actual reading mode enabled, whereby despite the normally not to be expected and also not arising Coordination of any insertion speed to the timing in the Pulse operation no errors occur, since circuit elements in a memory readiness can pass over and a loop operation of larger circuit components is possible is.

Durch die in den Unteransprüchen aufgeführten Maßnahmen ergeben sich vorteilhafte Weiterbildungen und Verbesserungen der im Hauptanspruch angegebenen Leseeinrichtung.The measures listed in the subclaims result advantageous developments and improvements of those specified in the main claim Reading device.

Zeichnung Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden in der nachfolgenden Beschreibung näher erläutert. Es zeigen Fig. 1 ein Blockschaltbild eines ersten Ausführungsbeispiels, deren einzelne Schaltungsblöcke in der detaillierteren Darstellung der Fig. 3 und 4 gestrichelt angegeben sind und deren Aufbau und funktioneller Zusammenhang auch lediglich mit Bezug auf die Fig. 3 und 4 im einzelnen erläutert wird, Fig. 2 die mögliche Anordnung von Datenspuren und Taktspuren auf einem Informationsträger, der Teil eines Schlüssels, einer Kodekarte o. dgl. sein kann, die Fig. 3 und 4 detaillierte Teilschaltungsdarstellungen des Blockschaltbilds der Fig. 1, Fig. 5 ein erstes Impulsdiagramm von von einem Mehrphasenoszillator abgegebenen Impulsfolgen bzw. daraus gebildeten Impulsfolgen dann, wenn kein Informationsträger, wie das bevorzugte Ausführungsbeispiel eines Schlüssels im folgenden im wesentlichen nur noch genannt wird, für den Lesevorgang im Bereich der Leseköpfe vorhanden ist, Fig. 6 ein der Fig. 5 entsprechendes Impulsdiagramm, jedoch bei vorhandenem Informationsträger, Fig. 7 eine zweite Ausführungsform eines Informationsträgers mit Kodespuren, deren Anordnung besonders für die Schlüsselfunktion bei einer Schloßbetätigung geeignet ist und die eine Selbsttaktung ermöglichen, Fig. 8 ein erstes Ausführungsbeispiel einer Auswerteschaltung für den Informationsträger der Fig. 7 und Fig. 9 in Form eines Blockschaltbilds ein zweites Ausführungsbeispiel einer der Fig. 8 ähnelnden Auswerteschaltung, die jedoch für einen impulsartigen Betrieb geeignet ist.Exemplary embodiments of the invention are shown in the drawing and are described in more detail in the following description explained. 1 shows a block diagram of a first exemplary embodiment, the individual Circuit blocks in the more detailed illustration of FIGS. 3 and 4 by dashed lines are indicated and their structure and functional relationship also only with With reference to FIGS. 3 and 4, FIG. 2 explains the possible arrangement in detail of data tracks and clock tracks on an information carrier, which is part of a key, a code card or the like, FIGS. 3 and 4 detailed partial circuit diagrams of the block diagram of FIG. 1, FIG. 5 shows a first timing diagram of one of Polyphase oscillator output pulse trains or pulse trains formed therefrom if there is no information carrier, such as the preferred embodiment one In the following, the key is essentially only mentioned for the reading process is present in the area of the reading heads, Fig. 6 shows a pulse diagram corresponding to Fig. 5, however, with the information carrier present, FIG. 7 shows a second embodiment of a Information carrier with code tracks, their arrangement especially for the key function is suitable for a lock operation and which allow self-timing, 8 shows a first embodiment of an evaluation circuit for the information carrier 7 and 9 show a second exemplary embodiment in the form of a block diagram an evaluation circuit similar to FIG. 8, but for a pulse-like Operation is suitable.

Beschreibung der Erfindungsbeispiele Das in Fig. 1 angegebene Blockschaltbild einer optoelektrischen Leseeinrichtung zeigt den allgemeinen Organisationszusammenhang und besteht aus den folgenden, hier zunächst nur global angeführten Hauptschaltungskomponenten. Aus Gründen eines besseren Verständnisses werden die einzelnen, die Erfindung bildenden Baugruppen anhand der Detaildarstellungen der Fig. 3 und 4 in Verbindung mit der von ihnen ausgeübten Funktion beschrieben, so daß sich auch der funktionelle Ablauf besser erkennen läßt.Description of the Examples of the Invention The block diagram given in FIG. 1 an opto-electrical reading device shows the general organizational context and consists of the following main circuit components, which are initially only listed globally. For the sake of a better one Understanding will be the individual, assemblies forming the invention based on the detailed representations of FIGS. 3 and 4 in connection with the function they perform, so that the functional process can be better recognized.

Die in Fig. 1 gezeigte Leseeinrichtung umfaßt bei dem dargestellten Ausführungsbeispiel vier Leseköpfe F,S,D,E, die bevorzugt jeweils aus lichtemittierenden Dioden (LED) als Lichtsender und Fototransistoren als Lichtempfänger bestehen, wobei wiederum bevorzugt im Infrarotbereich des Lichts gearbeitet wird. Die Leseköpfe sind ausgangsseitig an einen Komparatorverstärker 24 angeschlossen, der selbst von einem Verstärker 28 und einem justierbaren Schwellwertschalter 27 gesteuert ist. Die Ansteuerung sämtlicher Komponenten erfolgt von Impulsfolgen mit zeitlich unterschiedlich liegenden Flanken, die von einem Prozessor 33 für Pulsselektionen ausgewählt werden.The reading device shown in Fig. 1 comprises in the one shown Embodiment four reading heads F, S, D, E, each preferably made of light-emitting Diodes (LED) exist as light transmitters and phototransistors as light receivers, whereby in turn it is preferred to work in the infrared range of light. The reading heads are connected on the output side to a comparator amplifier 24, which itself from an amplifier 28 and an adjustable threshold switch 27 is controlled. All components are controlled by pulse trains with different times lying edges, which are selected by a processor 33 for pulse selections.

Während des Lesebetriebs sind die vier Leseköpfe F,S,D,E an einen Hochleistungsschalter 26 angeschlossen und werden von diesem gespeist ergänzend ist eine Fotodiode D eines Lesekopfes zusätzlich noch an einenNiederleistungsschalter 25 angeschlossen, der ausgangsseitig auf den Schwellwertschalter 27 arbeitet. Es ist so möglich, zunächst mit schwachen Tastimpulsen über die Fotodiode D das Vorhandensein eines Infor -mationsträgers im Lesekopfbereich zu erfassen und dann auf volle, bevorzugt impulsartige Leseleistung hochzuschalten. Der Niederleistungsschalter 25 und der Hochleistungsschalter 26 sind an verschiedene Steuerausgänge des Pulsselektions-Prozessors 33 angeschlossen; der Verstärker 28 liegt am gleichen Ausgang des Prozessors wie der Niederleistungsschalter 25.During the reading operation, the four reading heads F, S, D, E are on one High-performance switch 26 connected and are additionally fed by this a photodiode D of a read head is also connected to a low-power switch 25 connected, which operates on the threshold switch 27 on the output side. It is thus possible, initially with weak tactile pulses via the photodiode D the presence of an information carrier in the reading head area and then to full, preferably to switch up pulse-like reading performance. The low power switch 25 and the High-performance switches 26 are connected to various control outputs of the pulse selection processor 33 connected; the amplifier 28 is at the same output of the processor as the low power switch 25.

Ferner sind entsprechend Fig. 1 noch vorgesehen ein Mehrphasenoszillator 29, der dem Prozessor 33 Impulsfolgen zuführt, ein Informationsträger-Erkennungsregister 30, ein Zustandsregister 31, ein Synchronisierer 32, ein Taktregister 34, ein Zustandszähler 35, ein Zustandsdekoder 36, ein Programmspeicher 37 zur Erfassung bestimmter Impulsfolgen im Taktbereich, ein Datenspeicher 38 für die Aufnahme der Dateninformationen, ein Leistungsschalter 39 für den Programmspeicher 37, ein Fehlerschalter 40, der bei fehlerhafter Einführung eines richtigen Informationsträgers oder beim Einführen eines falschen Informationsträgers ein Fehlersignal erstellt, ein Geschwindigkeitssensor 41, der von einem Ausgang des Pulsselektions-Prozessors 33 angesteuert ist und die Fehlerschaltung 40 beauf schlagt.A polyphase oscillator is also provided in accordance with FIG. 1 29 which supplies pulse trains to the processor 33, an information carrier identification register 30, a status register 31, a synchronizer 32, a clock register 34, a status counter 35, a status decoder 36, a program memory 37 for recording certain pulse sequences in the clock area, a data memory 38 for receiving the data information Circuit breaker 39 for the program memory 37, an error switch 40, the incorrect introduction of a correct information carrier or when introducing it a wrong information carrier creates an error signal, a speed sensor 41, which is controlled by an output of the pulse selection processor 33 and which Error circuit 40 is applied.

Die folgende detaillierte Beschreibung des in Fig. 1 dargestellten ersten Ausführungsbeispiels anhand der Darstellung der Fig. 3 und 4 bezieht sich im einzelnen auf eine Leseeinrichtung, bei der sowohl im Ruhebetrieb (Leerlaufbetrieb) nur mindestens einer der vorhandenen Leseköpfe in größeren Zeitabständen mit leistungsschwachen kurzen Tastimpulsen versorgt wird, als auch im Lesebetrieb mit einer Impulsrasterung gearbeitet wird, wobei dann sämtlichen, für die Auswertung der Spuren herangezogenen Leseköpfen Leistungsimpulse zugeführt werden, deren Amplituden erheblich über der für den Dauerbetrieb zulässigen Nennleistung der einzelnen Lesekopfeinrichtungen liegen können.The following detailed description of that shown in FIG first embodiment based on the representation of FIGS. 3 and 4 relates in detail on a reading device in which both in idle mode (idle mode) only at least one of the existing read heads at longer time intervals with low-performing ones short tactile pulses is supplied, as well as in reading mode with a pulse grid is worked, with then all, used for the evaluation of the traces Read heads are supplied with power pulses, the amplitudes of which are significantly above the for continuous operation permissible nominal power of the individual read head devices can lie.

Denkbar sind aber auch Leseeinrichtungen, die zwar im Leerlaufbetrieb mit Tastimpulsen arbeiten, für den kurzen Lesebetrieb aber kontinuierlich mit voller Leseleistung betrieben werden, wobei dann allerdings vorzugsweise Leseköpfe solcher Bauart verwendet werden, die einen solchen Dauerbetrieb verkraften können; hierauf wird weiter unten noch anhand der Darstellung der Fig. 7 eingegangen. Bevorzugt ist allerdings der Impulsbetrieb im Ruhezustand und im Betriebszustand des Gesamtsystems, der auch die impulsartige Kurzzeitansteuerung von besonders verbrauchs intensiven Schaltungsgruppen umfaßt.Readers that are in idle mode are also conceivable work with tactile impulses, for short reading operation but continuously can be operated with full reading power, but reading heads are preferred such a design are used that can cope with such continuous operation; this will be discussed further below with reference to the illustration in FIG. 7. Preferred However, if the pulse mode is in the idle state and in the operating state of the overall system, The pulse-like short-term control of particularly consumption-intensive Circuit groups includes.

Der Taktzeitgeber (Mehrphasenoszillator) Entsprechend den Darstellungen der Figuren 5 und 6 werden für die gezielte selektive Ansteuerung und Triggerung von Bauelementen, die impulsartige Beaufschlagung der Leseköpfe u. dgl. flankenversetzte Impulsfolgen benötigt, etwa entsprechend den in den Figuren 5 und 6 dargestellten, lediglich als beispielhaft zu wertenden Impulsfolgen A, B, C, D, E.The clock timer (polyphase oscillator) As shown Figures 5 and 6 are used for targeted selective control and triggering of components, the pulse-like application of the read heads and the like Pulse sequences required, roughly corresponding to those shown in Figures 5 and 6, only as exemplary pulse sequences A, B, C, D, E.

Zur Erzeugung dieser Impuls folgen dient der aus der Hintereinanderschaltung beliebiger Flipflopstufen (an deren Ausgängen die erwähnten Impuls folgen gebildet sind) bestehende Mehrphasenoszillator 29 (Fig.4) wobei ergänzend noch Dioden, also richtungsabhängige Glieder enthaltende Zwischenschaltungrn 29a, 29b vorhanden sein können, die für unterschiedliche Zeitverzögerungen bei der Weiterleitung von Ausgangsimpulsen einer vorgeschalteten Flipflopstufe zur nächsten sorgen, jc nachdem, ob die Flanke positiv oder negativ ist. Auf diese Weise und durch die in sich geschlossene Rückführungskette über die Rückführleitungen 29c und 29d lassen sich die unterschiedlichsten Verteilungsmuster abgegebener Impuls folgen erzeugen. So triggert die positive Flanke der Impulsfolge A (erzeugt am ersten Flipflop 29e) vergleichsweise schnell über die für positive Spannungen durchlässige Diode der Schaltung 29a das nachfolgende Flipflop 29f, während die negative Flanke der Impulsfolge A das RUckkippen der Ausgangsimpulsfolge B des Flipflops 29f wesentlich später bewirkt.The series connection is used to generate this pulse arbitrary flip-flop stages (at the outputs of which the mentioned impulses follow formed are) existing polyphase oscillator 29 (Figure 4) with additional diodes, so Intermediate circuits 29a, 29b containing directional elements may be present can be used for different time delays in the transmission of output pulses an upstream flip-flop stage to the next, jc after whether the edge is positive or negative. In this way and through the self-contained feedback chain A wide variety of distribution patterns can be established via the return lines 29c and 29d generated pulse follow. This is how the positive edge of the pulse train triggers A (generated at the first flip-flop 29e) comparatively quickly over the for positive Voltage permeable diode of the circuit 29a the subsequent flip-flop 29f, while the negative Edge of the pulse train A, the tilting back of the output pulse train B of the flip-flop 29f caused much later.

Entsprechendes gilt für die Erzeugung der Impulsfolge C; über die Verbindungsleitung 29d ist der für ein Schwingverhalten eines solchen Oszillators erforderliche Kreis geschlossen. Es ergeben sich dann zunächst die in Fig. 5 gezeigten Impulsverläufe, die sich kontinuierlich wiederholen, wenn durch entsprechende ansteuerung mindestens einer der mit dem Informationsträger in Wirkverbindung stehenden Tastköpfen festgestellt wird, daß kein auszuwertender Informationsträger im Bereich der Leseköpfe vorhanden ist. Dies geschiebt folgendermaßen.The same applies to the generation of the pulse train C; about the Connecting line 29d is the one for oscillating behavior of such an oscillator required circle closed. The results shown in FIG. 5 are then initially obtained Pulse courses that repeat themselves continuously if activated accordingly at least one of the probes that are operatively connected to the information carrier it is found that there is no information carrier to be evaluated in the area of the read heads is available. This put it like this.

Impulaverlauf ohne Inforinationsträger Durch Kombination der Impulsfolge A mit der Impulsfolge B eaQitsk an der Torschaltung 50 mit nachgeschaltetem Inverter 51 -die B-Impulsfolge gelangt über den Inverter 52 und die Torschaltung 53 auf das Tor 50 - bei 54 ein kurzer (negativer) Tastimpuls , der, wie Fig. 3 links oben zeigt, über den Transistor 55 eine ausgewählte, lichtemittierende Diode, nämlich beim Ausführurigsbeispiel die LED III aktiviert.Pulse flow without information carrier By combining the pulse train A with the pulse sequence B eaQitsk at the gate circuit 50 with a downstream inverter 51 - the B-pulse train arrives at the inverter 52 and the gate circuit 53 Gate 50 - at 54 a short (negative) key pulse, which, as shown in Fig. 3 top left, Via the transistor 55, a selected light-emitting diode, namely in the embodiment example the LED III is activated.

Hierdurch läßt sich feststellen, ob in dem Bereich zwischen der LED III und dem zugeordneten Lichtempfänger IIIa das Informationsträgermediurn eingeführt worden ist, welches auf jeden Fall eine so weitgehende Absorption des ausgesandten Lichtimpulses zur Folge hat, daß der nachgeschaltete Kompaxator 56 anspricht und bei 57 ein sog. Kartensignal C erzeugt, welches dem D-Eingang eines Speichers oder Flipflops 58 (Fig. 4 rechts unten) ebenfalls bei 57 zugeführt wird. Als Taktimpuls erhält dieses D-Flipflop 58 die B-Impulsfolge vom Inverter 52 zugeführt, so daß der Ausgang dieses Flipflops 58 (vereinbarungsgemäß) bei eingeführtem Informationsträger den Zustand log 1 und bei fehlendem Informationsträger den Zustand log 0 aufweist. An dieser Stelle sei im übrigen darauf hingewiesen, daß die jeweils verwendeten logischen Schaitzustände lediglich beispielhaft sind und, wie der Fachmann weiß, auch entsprechende Funktionsabläufe durch jeweils andere logische Schaltzustände erzielt werden können.This makes it possible to determine whether in the area between the LED III and the associated light receiver IIIa introduced the information carrier medium has been, which in any case has such an extensive absorption of the emitted Light pulse has the consequence that the downstream Kompaxator 56 responds and at 57 a so-called card signal C generated, which is the D input of a memory or Flip-flops 58 (Fig. 4 bottom right) is also supplied at 57. As a clock pulse receives this D-flip-flop 58, the B-pulse train supplied by the inverter 52, so that the output of this flip-flop 58 (as agreed) with the information carrier inserted has the state log 1 and, if there is no information carrier, the state log 0. At this point im rest noted that each Logical switch states used are only exemplary and, as the person skilled in the art knows, also corresponding functional processes through different logical switching states can be achieved.

Die Fig. 5 zeigt, daß etwa in der Mitte des Tastimpulses N entsprechend der Impulsfolge T, die lediglich die invertierte Impulsfolge B darstellt, der Test vorgenommen wird, ob der Informationsträger vorhanden ist. Fällt diese Prüfung negativ aus, dann bleibt wegen der dann weiterhin über die Leitung 59 gesperrten, dem letzten Flipflop 29g des Oszillators 29 nachgeschalteten Torschaltung 60 diese gesperrt und die E-Impulsfolge ist entsprechend Fig. 5 weiterhin 0. Es wiederholt sich dann, wie die Fig. 5 zeigt, dieser Ablauf zyklisch so lange, bis der Test nInformationsträger vorhanden" positiv ausfällt.Fig. 5 shows that approximately in the middle of the key pulse N accordingly the pulse train T, which represents only the inverted pulse train B, the test it is made whether the information carrier is available. If this test is negative off, then remains because of the then still blocked via line 59, the last one Flip-flop 29g of the oscillator 29 downstream gate circuit 60 this blocked and the E-pulse sequence is still 0 according to FIG. 5. It then repeats, As FIG. 5 shows, this sequence continues cyclically until the test n information carriers present "is positive.

Impulsverlauf bei vorhandenem Informationsträger Entsprechend dem vorher Gesagten ergibt sich jetzt am Ausgang der Torschaltung 60 entsprechend der Impuls folge E der Fig. 6 zunächst ein kurzer Restimpuls 61, und zwar solange, wie der entsprechende Impuls der D-Impulsfolge noch andauert.Impulse course with existing information carrier According to What was said before now results at the output of the gate circuit 60 in accordance with FIG Pulse follow E of FIG. 6 initially a short residual pulse 61, for as long as the corresponding pulse of the D pulse train still lasts.

Dieser und die bei vorhandenem Informationsträger nachfolgenden E-Impulse bewirken über die schnelle Rückführleitung 29c ein praktisch sofortiges Rückkippen der A-Impulse, verglichen mit der längeren Dauer der A-Impulse entsprechend Fig. 5, wenn die Rückführung über das integrierende Glied aus Widerstand 62 und Kondensator 63 erfolgte. Außerdem ergibt sich aufgrund des Umschaltverhaltens des 0Ausgang des Flipflops 58 ueber die Leitung 64, 65 ein Umschalten der Torschaltung 66, die sog. Laufimpulse R erzeugt, die nunmehr die Torschaltungskette 67, 68 mit nachgeschaltetem öffnen Inverter 69/zur Erzeugung von durch eine nachfolgende Verstärkung gewonnenen kräftigen Ansteuerimpulsen LED bei 70 aus den Impulsfolgen A und B, die in Fig. 3 ebenfalls bei 70 über die Verstärkerkette 71, 73 mit Verbindungsleitung 74 die restlichen, einenTeil der Leseköpfe bildenden lichtemittierenden Dioden I, II und IV ansteuern, während über den zugeschalteten Verstärker 72 auch die lichtemittierende Diode III noch mit Leseimpulsen LED angesteuert und somit doppelt ausgenutzt wird.This and the subsequent E-impulses if the information carrier is available effect a practically instantaneous tilting back via the rapid return line 29c of the A-pulses, compared with the longer duration of the A-pulses according to Fig. 5, when the return through the integrating member of resistor 62 and capacitor 63 took place. In addition, due to the switching behavior of the 0 output of the Flip-flops 58 over the line 64, 65 a switching of the gate circuit 66, the so-called. Running pulses R generated, which now the gate circuit chain 67, 68 with a downstream open inverter 69 / for generating by a subsequent Gain strong control pulses LED at 70 from the pulse trains A and B, which in Fig. 3 also at 70 via the amplifier chain 71, 73 with connecting line 74 the remaining light-emitting diodes I, which form part of the reading heads, Control II and IV, while via the connected amplifier 72 also the light-emitting Diode III is still controlled with reading pulses LED and is thus used twice.

Durch die Verkürzung des A-Impulses aufgrund der erwähnten Rückführung ergibt sich auch die Kürze der Leseimpulse LED, deren zugeordnete Impuls folge in Fig. 6 mit H bezeichnet ist.By shortening the A-pulse due to the mentioned feedback the shortness of the reading pulses LED also results, the associated pulse sequence in 6 is designated by H.

Jedes Mal nach Beendigung eines Lesevorgangs wiederholt sich jedoch der gesamte Ablauf einschließlich der Ansteuerung der Diode III zunächst mit einem Tastimpuls und erst wenn das Vorhandensein des Informationsträgers erfaßt worden ist, ergeben sich für alle Dioden I bis IV die Leseimpulse. In Fig. E ist die an der Diode III liegende Ansteuerimpulsfolge mit N' bezeichnet; sie setzt sich zusammen aus dem Tastimpuls N der Fig. 5 und dem später hinzukommenden Leseimpuls LED entsprechend der Impulsfolge H.However, it repeats itself every time after a read operation is completed the entire process including the control of the diode III initially with one Key pulse and only when the presence of the information carrier has been detected the read pulses result for all diodes I to IV. In Fig. E it is on the drive pulse sequence lying on the diode III is denoted by N '; she sits down from the key pulse N of FIG. 5 and the later added reading pulse LED accordingly the pulse train H.

Es ist also festzustellen, daß erst dann, wenn ein Informationsträger abgetastet werden kann, zusätzlich die starken Leseimpulse LED erzeugt werden und gleichzeitig auf eine höhere Frequenz umgeschaltet wird.It can therefore be stated that only when an information carrier can be scanned, in addition, the strong reading pulses LED are generated and is switched to a higher frequency at the same time.

Aktivierung von Schaltungselementen für den Lesevorgang Umfaßt die Gesamtschaltung Einzelgruppen oder ganze Komplexe, die auf einen erhöhten Stromverbrauch ausgelegt sind, dann ist es sinnvoll, diese erst dann zu aktivieren, wenn gleichzeitig mit der Ausgabe der LED-Impulse das Vorhandensein des Informationsträgers festgestellt worden ist. Bei dem dargestellten Ausführungsbeispiel wird lediglich ein mit 37 bezeichneter Programmspeicher (Fig. 4),der aufgrund seiner Ausführung in Py Technik über einen erhöhten Stromverbrauch verfügt, in der Weise eingeschaltet. Entsprechend dem Impulsdiagramm der Fig. 6 ergeben sich die in der Impuls folge 1 vorkommenden Leseimpulse aus den Impulsen der Impuls folgen A und C, die über die Leitungen 76 und 77 einem UND-Gatter 78 zugeführt werden, welches mit einem weiteren UND-Gatter 79 verbunden ist, welches nur dann die dargestellten Kurzleseimpulse für den Programmspeicher freigibt, wenn seinem anderen Eingang vom Informationsträger-Flipflop 58 ein das Vorhandensein des Informationsträgers angebendes Signal zugeführt ist. Der als PROM ausgebildete Programmspeicher 37 wird dann über die Verstärkerschaltung 80 aktiviert. Es versteht sich, daß auf diese Weise auch andere Schaltungsgruppen beaufschlagt werden können bzw. daß diese Schaltung dann weggelassen werden kann, wenn keine verbrauchsintensiven Schaltungselemente vorhanden sind.Activation of circuit elements for the reading process includes the Entire switching of individual groups or entire complexes that have an increased power consumption are designed, then does it make sense to activate this only if, at the same time as the output of the LED pulses, the presence of the information carrier has been established. In the illustrated embodiment, only a designated with 37 program memory (Fig. 4), due to its execution in Py technology has an increased power consumption, switched on in the way. According to the pulse diagram of FIG. 6, the result in the pulse sequence 1 occurring read pulses from the pulses of the pulse follow A and C, which are about the lines 76 and 77 are fed to an AND gate 78, which with a Another AND gate 79 is connected, which only then the short read pulses shown for the program memory enables when its other input from the information carrier flip-flop 58 is supplied with a signal indicating the presence of the information carrier. The program memory 37 in the form of a PROM is then used via the amplifier circuit 80 activated. It is understood that other circuit groups in this way can be applied or that this circuit can then be omitted, when there are no high-consumption circuit elements.

Der Lesevorgang im Taktbereich Entsprechend Fig. 2 ist bei diesem Ausführungsbeispiel, welches für dynamisches impuls arti ges Lesen besonders geeignet ist, eine gesonderte Taktspur 21 vorhanden, der eine oder mehrere Dateninformationsspuren 22, 23 ... zugeordnet sind.The reading process in the clock area according to FIG. 2 is in this case Embodiment which is particularly suitable for dynamic impulsive reading is, there is a separate clock track 21, the one or more data information tracks 22, 23 ... are assigned.

An sich ist die Anzahl der Taktspuren sowie der Dateninformationsspuren beliebig; es muß bezüglich der Taktspur lediglich sichergestellt sein, daß sich bei der Taktspur so viele auswertbare Xnderungen vergeben, daß jedes bit innerhalb des zu erfassenden Bitmusters der Dateninformationsspuren von dem Leser übernommen werden kann. Bei dem dargestellten Ausführungsbeispiel ist nur eine Taktspur vorgesehen, der aber zwei Leseköpfe, nämlich die in Fig. 3 mit F und S bezeichneten Leseköpfe zugeordnet sind. Die beiden anderen Leseköpfe, die mit D und E bezeichnet sind, erfassen das Geschehen auf den Datenspuren. Das Taktspursystem erfüllt zwei Hauptaufgaben, nwmlich 1) die Freigabe der Auslesung der Datenspuren dann, wenn einwandfrei festgestellt worden ist, daß während des Einschiebevorgangs ein neuer Zustand des Bitmusters erreicht ist und 2) die Verhinderung des Auslesens, wenn dies nicht der Fall ist, d.h. wenn sich die Ausgangsposition des durch die oder den Taktspur(en),der zugeordneten Leseköpfe, hier S und F und gegebenenfalls zugeordneten Zwischenspeicher gebildeten "Taktgeneratorsz nicht geändert hat bzw. eine rückläufige Bewegung festgestellt worden ist. Zu jedem gegebenen bit auf der oder den Datenspur(en) muß sich ein bestimmtes Taktspurmuster ergeben und in diesem Fall den schon erwähnten Programmspeicher 37 zugeführt werden, damit der Programmspeicher die Auslegung des oder der zugehörigen bits auf den Datenspuren zuläßt.As such is the number of clock tracks as well as data information tracks any; it must only be ensured with regard to the clock track that Assign as many evaluable changes to the clock track that each bit is within of the bit pattern of the data information tracks to be detected is taken over by the reader can be. With the one shown Embodiment is only a clock track is provided, but two reading heads, namely those in Fig. 3 with F and S labeled read heads are assigned. The other two read heads with D and E are designated, record what is happening on the data tracks. The clock track system fulfills two main tasks, namely 1) enabling the reading of the data tracks then, if it has been correctly determined that during the insertion process a new state of the bit pattern has been reached and 2) the readout is prevented, if this is not the case, i.e. if the starting position of the or the clock track (s), the assigned read heads, here S and F and possibly allocated buffer memory "clock generatorz has not changed or a retrograde movement has been observed. At any given bit on the or the data track (s) must result in a certain clock track pattern and in this Case the already mentioned program memory 37 are supplied so that the program memory the interpretation of the associated bit or bits on the data tracks allows.

Zur Vereinfachung ist bei dem dargestellten AusfUhrungsbeispiel das Taktspurmuster gebildet aus alternierend sich abwechselnden Hell- und Dunkelfeldern, so daß sich in der Zuordnung zu zwei zueinander in einem auf die Hell-Dunkelfeldverteilung ungeradem Abstand angeordneten Taktspur-Leseköpfen F und S eine vierwertige sog. Periode des gebildeten Taktgenerators ergibt, was bedeutet, daß in diesem Fall auch ein Rückziehen des Informationsträgers beim Lesevorgang um 3 "Taktspurwertet möglich ist, bevor sich ein vierter identischer Wert ergibt und das System aufgeben muß und auf Fehleranzeige umschaltet.For the sake of simplicity, in the exemplary embodiment shown, the Clock track pattern formed from alternating alternating light and dark fields, so that in the assignment of two to each other in one on the light-dark field distribution Unevenly spaced clock track read heads F and S a four-valued so-called. Period of the formed clock generator results, which means that in this case too it is possible to withdraw the information carrier by 3 "clock track values during the reading process is before a fourth identical value results and the system has to give up and switches to error display.

Erzeugt man in Gedanken eine Relativverschiebung zwischen den Taktspur-Leseköpfen F und S und der Taktspur 21 (zwei mögliche Positionen der Leseköpfe sind in der Fig. 2 dargestellt), dann ergeben sich, wenn man auf die Flanken der Hell-Dunkel- bzw. Dunkel-Hellübergänge abstellt, die folgenden vier, eine "Periode" des Taktgenerators bestimmenden Zustände Leseköpfe 5 a 1 1 b 1 O c d Aus der Fig. 2 erkennt man weiterhin, daß sich für jeden dieser Periodenzustände des Taktgenerators die Datenspur-Leseköpfe D und E voll über einem Hell- oder Dunkelfeld der Hitmusterverteilung der Spuren 22 und 23 befinden, wobei bei der Darstellung der Fig. 2 sämtliche der Felder zum besseren Verständnis hell dargestellt sind; ein realisiertes Bitmuster kann selbstverständlich jede beliebige Verteilung aufweisen.If you create a relative displacement between the clock track reading heads F and S and the clock track 21 (two possible positions of the reading heads are shown in FIG -Light transitions turns off the following four, a "period" of the clock generator determining states read heads 5 a 1 1 b 1 O c d From Fig. 2 it can also be seen that for each of these period states of the clock generator, the data track read heads D and E are fully over a bright or dark field of the hit pattern distribution of the tracks 22 and 23, all of the Fields are shown brightly for better understanding; a realized bit pattern can of course have any arbitrary distribution.

Aus der C-Impulsfolge (s. Fig. 6) ist ein allgemeiner Takt abgeleitet (s. Leitung 85 in Fig. 4), der bei 86 auf die Takteingänge zweier Übernahme flipflops 87 und 88 für die Ausgangssignale der nachgeschalteten Komparatorverstärker 89 und 57 aufweisenden Taktspur-Leseköpfe F und S gelangt.A general clock is derived from the C-pulse train (see FIG. 6) (See line 85 in Fig. 4), which flipflops at 86 to the clock inputs of two takeover 87 and 88 for the output signals of the downstream comparator amplifier 89 and 57 having clock track reading heads F and S arrives.

An den Q-AusgAngen der Ubernahmeflipflops 87, 88 ergeben sich dann bei 90, 91 den Eingängen 1 und 2 des Programmspeichers 37 zugeführte Taktspursignale.At the Q outputs of the takeover flip-flops 87, 88 then result clock track signals fed to the inputs 1 and 2 of the program memory 37 at 90, 91.

Die Auswertung der gelesenen Taktspurinformation An der Auswertung der gelesenen Taktspurinformation sind hauptsächlich beteiligt der schon erwähnte Programmspeicher 37 und ein ihm zugeordneter Zustandszähler 35. Für den gerasterten Synchronbetrieb wird die aus der A- und der C-Impuls folge gebildete I-Impulsfolge am Ausgang des Gatters 78 als allgemeine Fortschaltimpulsfolge verwendet und gelangt über die Leitungen 92q 93 sowie 92, 94 auf Takteingänge von bistabilen Flipflopschaltungen 95, 96, auf deren Aufgabe weiter unten noch eingegangen wird, sowie in Verlängerung der Leitung 92 auf den Takteingang Cl des Zustandzählers 35. Der Zustandzähler 35 ändert seinen Zählerinhalt auf die nächsthöhere Stufe aber nur dann, wenn seinem EP-Eingang über die Leitung 97 ein entsprechender Enable-oder Erlaubnisimpuls zugeführt wird. Der Zustandzähler 35 ist so ausgelegt, daß sein möglicher Zählerinhalt auf die entsprechend vorhandene Bitanzahl in der Datenspurinformation abgestimnt ist, im vorliegenden Fall also auf ein 16-Bitmuster. Gleichzeitig zeigt der Zustandzähler 35 über seine Ausgänge Q1, Q2, Q3, Q4 in (kodierter) Form seinen jeweiligen, durch die Fortschaltung über den Programmspeicher 37 erreichten Zustand diesem Programmspeicher wieder an und führt eine entsprechende Adresse den Eingängen 3, 4, 5 und 6 dem Programmspeicher zu. Diese Adresse entspricht dem nächsten zu erwartenden Bitverteilungsmuster der Taktspurinformation, wenn zum fortschreitenden Lesen der Informationsträger weiter eingeschoben wird. Da diese Taktspurinformation den Eingängen 1 und 2 von 90, 91 des Programmspeichers 37 zugeführt wird, wartet der Programmspeicher oder PROM, wie er im folgenden lediglich noch genannt wird, auf eine entsprechende Koinzidenz und ist erst dann bereit, an seinen Ausgängen 9, 10, 11, 12 entsprechende Fortschalt-, Datenübernahme- bzw. Fehlersignale auszugeben. Der PROM gibt somit einen Sollwert für das nächste zu erwartende Lesekopfsignal a, b, c, d entsprechend der weiter vorn angegebenen Tabelle vor und wartet auf diesen Sollwert, der ihm vom Zustands zähler 35 in Form einer entsprechenden Adresse zugeführt ist. Ergibt sich an seinen Eingängen 1 und 2 diese Sollwertkombination nicht, dann geht der PROM 37 b ineinenWart und wartet ab und verhindert auch durch ein entsprechendes Disable-Signal am Eingang EP des Zustandszählers 35, daß dieser weiterschaltet.The evaluation of the clock track information read at the evaluation of the read timing track information mainly involved the already mentioned program memory 37 and a status counter 35 assigned to it. For the rasterized synchronous operation, the sequence formed from the A and the C pulse is used I-pulse train at the output of gate 78 is used as a general incremental pulse train and reaches clock inputs of bistable via lines 92q 93 and 92, 94 Flip-flop circuits 95, 96, the task of which will be discussed below, and as an extension of the line 92 to the clock input Cl of the status counter 35. The status counter 35 changes its counter content to the next higher level, however only if its EP input via line 97 has a corresponding enable or Permission pulse is supplied. The state counter 35 is designed to be possible counter content for the corresponding number of bits in the data track information is matched, in the present case to a 16-bit pattern. Simultaneously shows the status counter 35 is in (coded) form via its outputs Q1, Q2, Q3, Q4 respective state reached by the progression via the program memory 37 this program memory again and carries a corresponding address to the inputs 3, 4, 5 and 6 to the program memory. This address corresponds to the next one too expected bit distribution pattern of the clock track information if to the advancing Reading the information carrier is pushed in further. Since this track information the inputs 1 and 2 of 90, 91 of the program memory 37 is fed, waits the program memory or PROM, as it is only called in the following, to a corresponding coincidence and is only then ready at its outputs 9, 10, 11, 12 output corresponding incremental, data acceptance and error signals. The PROM thus gives a setpoint value for the next expected read head signal a, b, c, d according to those given above Table above and waits for this target value, which is given to him by the state counter 35 in the form of a corresponding Address is supplied. If this setpoint combination is obtained at its inputs 1 and 2 not, then the PROM 37 b goes into a wait and waits and also prevents through a corresponding disable signal at the input EP of the status counter 35 that this advances.

Zunächst sei der Fall betrachtet, daß bei "ordnungsgemSßemH Einschieben des Informationsträgers, im Normalfall also beispielsweise einer Kodekarte das aus den vier möglichen Bitmustern des Taktspurgenerators gebildete Bitmuster an den Eingängen 1 und 2 des PROM 37 anliegt, welches die Koinzidenzentscheidung dieses PROM aufgrund seiner gegenwärtigen Adresse vom Zustandszähler 35 ermöglicht. In diesem Fall ergibt sich an seinem Ausgang 12 ein Schiebe- oder Shift-Signal, welches.dem D-Eingang des der Synchronisierung dienenden Flipflops 96 zugeführt wird, welches über die Leitung 93 zur Rasterung den Taktimpuls erhält. Es ergibt sich dann bei 97 ein Schiebeimpuls, der ebenfalls bei 97 in Fig. 3 den Takteingängen CR von Datenspeichern oder Datenregistern 98, 99 zugeführt wird und bewirkt, daß die Daten-Signalinformation von den Leseköpfen D, E, die über die Komparatoren 100 und 101 anoden Dateneingängen DR der Register 98, 99 anliegt, von diesen übernommen wird. Dieser Schiebe-oder Lesebefehl S ergeht nur einmal, denn gleichzeitig schaltet der PROM 37 über die Leitung 97 den Zustands zähler 35 um einen Zählachritt höher und durch die sich hierdurch ändernde Adresse ergibt sich fehlende Koinzidenz zwischen den gegebenenfalls zur Zeit noch anliegenden Taktspurinformationen und dieser neuen Adresse.First, consider the case that when "properly inserted of the information carrier, normally a code card, for example the four possible bit patterns of the clock trace generator to the Inputs 1 and 2 of the PROM 37 is present, which the coincidence decision of this PROM from the status counter 35 based on its current address. In in this case there is a shift or shift signal at its output 12, which.dem D input of the synchronization flip-flop 96 is supplied, which receives the clock pulse via line 93 for rasterization. It then arises at 97 a shift pulse, which also at 97 in FIG. 3 corresponds to the clock inputs CR of data memories or data registers 98, 99 and causes the data signal information from the read heads D, E, the anode data inputs via the comparators 100 and 101 DR of registers 98, 99 is present, is taken over by them. This sliding or Read command S is only issued once, because at the same time the PROM 37 switches via the Line 97 the state counter 35 by a counting step higher and through the This changing address results in a lack of coincidence between the possibly currently still pending clock track information and this new address.

Verhinderung des Lesebetriebs bei Rflckwärtsbewegung oder Zitterbewegung des Informationsträgers beim Einführen Es ist schon darauf hingewiesen worden, daß bei der hier verwendeten, vier unterscheidbare Zustände aufweisenden Taktspurkodierung der PROM 37 in der Lage ist, bei einer Rückwärtsbewegung des Informationsträgers drei Zustand wechsel zuzulassen und sich zu merken, ohne daß das ganze Lesesystem in einen Fehlerzustand geht. Erst wenn bei der Rückwärtsbewegung wieder ein vierter Zustand erreicht ist, der dann notwendigerweise dem neu zu erwartenden und eigentlich "richtigen" Zustand des Taktbitmusters entspricht, gibt der PROM 37 sozusagen auf und schaltet auf Fehler. Es ist ein Unterspeicher oder Merker-Flipflop 95 vorgesehen, welches dann vom Ausgang 11 des PROM 37 gesetzt wird, wenn nicht das eigentlich von ihm erwartete Taktbitmuster an sei nen Eingängen 1 und 2 auftritt, sondern ein anderes, welches dann notwendigerweise aus einer Rückwärtsbewegung resultiert. Es ergibt sich dann am Eingang 7 des PROM 37 ein Verriegelungssignal vom Ausgang des Merker-Flipflops 95 über die Leitung 102. Solange dieses Verriegelungs- oder Rückwärts signal anliegt, weist der PROM 37 alle Taktbitmuster-Kombinationen zurück, die nicht dem entsprechen, welches er vor dem Setzen des Merker-Flipflops 95 schon erreicht hatte. Ergibt sich daher bei weiterer Rückwärtsbewegung hier (notwendigerweise) wegen der/nur vier möglichen Periodenzustände des Tdrtgenerators bei anliegendem Verriegelungssignal die eigentlich erwartete Taktspurinformation, dann ergeben sich an den Ausgängen 9 und 10 des PROM Schlußsignale, die über die Leitungen 103a, 103b parallel auf Gatter 104 sowie 105 gelangen. Das Gatter 105 schaltet über die Leitung 106 den L-Eingang des Zustandszählers 35 auf "Laden", was bedeutet, daß dieser sofort auf den Zählerzustand "volle an seinem Ausgang Q5 geht und dieses Voll-Signal Gattern 107 sowie 106 zuführt. Man erkennt sofort, daß aufgrund des Umstandes, daß die beiden Q- und Q-Ausgänge des Merker-Flipflops 95 mit den beiden anderen Eingängen der Gatter 107 und 106 verbunden sind, bei noch gesetztem Merker-Flipflop 95 (entsprechend Rückwärtsbewegung des Informationsträgers über das dritte noch bei dieser Taktspurkombination zulässige Taktspurmuster hinaus) am Ausgang des Gatters 106 über den Inverter 108 ein Fehlersignal F auftritt, während anderenfalls, also wenn das Merker-Flipflop 95 nicht gesetzt worden ist, ein die ordnungsgemäße Beendigung des Lesevorgangs angebendes Endsignal E auftritt.Prevention of reading operation when moving backwards or trembling of the information carrier during insertion It has already been pointed out that in the clock track coding used here, which has four distinguishable states the PROM 37 is able to with a backward movement of the information carrier Allow three state changes and memorize them without affecting the whole reading system goes into an error state. Only when a fourth again when moving backwards State is reached, which is then necessarily the new to be expected and actually corresponds to the "correct" state of the clock bit pattern, the PROM 37, so to speak, gives up and switches to errors. A sub-memory or flag flip-flop 95 is provided, which is then set by output 11 of PROM 37, if not that actually clock bit pattern expected by him occurs at his NEN inputs 1 and 2, but a something else, which then necessarily results from a backward movement. It there is then a locking signal from the output of the input 7 of the PROM 37 Flag flip-flops 95 over line 102. As long as this lock or reverse signal is present, the PROM 37 rejects all clock bit pattern combinations that are not correspond to that which it has already reached before the flag flip-flop 95 is set would have. Therefore, with further backward movement, the result is (necessarily) because of the / only four possible period states of the Tdrtgenerators when the Locking signal the actually expected clock track information, then result at the outputs 9 and 10 of the PROM final signals, which via the lines 103a, 103b reach gates 104 and 105 in parallel. Gate 105 switches over the line 106 sets the L input of the status counter 35 to "load", which means that it is immediately goes to the counter state "full" at its output Q5 and gates this full signal 107 and 106 supplies. One recognizes immediately that due to the fact that the two Q and Q outputs of the flag flip-flop 95 with the other two Inputs of the gates 107 and 106 are connected, with the flag flip-flop still set 95 (corresponding to the backward movement of the information carrier over the third still with this clock track combination admissible clock track pattern) at the output of the gate 106 an error signal F occurs via the inverter 108, while otherwise, that is if the flag flip-flop 95 has not been set, the proper termination of the reading process indicating end signal E occurs.

Es versteht sich, daß der PROM 37 bei einer wieder eingeleiteten Vorwärtabewegung rechtzeitig vor Überschreiten der Taktbitmusterkombination, die er sich bei der RückwSrtsbewegung noch merken kann, die Belegung des Merker-Flipflops 95 rückgängig macht und der Lesevorgang ungestört durch eine solche Zitter- oder Rückführbewegung des Informationsträgers weiter durchgeführt wird. Selbstverständlich hat der PROM während dieses ganzen Vorgangs kein weiteres Schiebesignal S, welches allein eine Speicherung der Informationen an den Leseköpfen D und E ermöglicht hätte, ausgegeben.It will be understood that the PROM 37 will initiate forward movement again in good time before exceeding the clock bit pattern combination, which he is at the Reverse movement can still remember, the assignment of the marker flip-flop 95 is reversed makes and the reading process undisturbed by such a trembling or return movement of the information carrier is carried out further. Of course, the PROM during this entire process no further shift signal S, which alone is a Storage of the information at the read heads D and E would have enabled output.

Fehlerschaltung aufgrund Zeitablaufs Zunächst wird noch auf die Erzeugung eines weiteren wichtigen Funktionssignals innerhalb des Gesamtsystems eingegangen, nämlich das Laufsignal R, welches am Ausgang des Gatters 66 gebildet ist. In seinem einen Zustand, wenn nämlich vom Q5-Ausgang des Zustands zählers 35 ein einen beendeten Lesevorgang angebendes Signal gleichzeitig mit einem das Fehlen eines Informationsträgers angebendes Signal vom Ausgang des Flipflops 58 seinen beiden Eingängen zugeführt ist, werden von dem Laufsignal R nur die Niederstrom-Tastimpulse entsprechend der N-Impulsfolge in Fig. 5 zugelassen. Die Laufsignale gelangen in ihren anderen Zustand dann, wenn bei gleichzeitigem Vorhandensein eines Informationsträgers der Zustands zähler 35 auf Null gesetzt ist oder einen Lesevorgang fortschreitend registriert. Über die Verzweigungsleitung 109 gelangen diese die Ausgabe der Hochstrom-LED-Impulse bewirkenden Laufsignale zusammen mit den Lese- oder Schiebesignalen S vom Flipflop 96 auf ein Gatter 110 und von dessen Ausgang auf eine Zeitschaltung 111, die nach einem vorgebbaren Zeitraum dann abläuft, wenn keine weiteren Leseimpulse mehr eingehen, was beispielsweise der Fall ist, wenn für einen zu langen Zeitraum das weitere Einschieben des Informationsträgers unterlassen worden ist. In diesem Fall-wird mit dem nächsten Taktimpuls der B entsprechend der T-Impulsfolge (s. Fig. 5) ein Flipflop 112 gesetzt, welches dem Eingang 15 des PROM 37 ein Zeitablauf-Signal zuführt, wodurch dieser ebenfalls die notwendigen Ausgangssignale für eine Beendigung des Lesevorgangs entsprechend einem Fehlersignal F darstellt. Die Zeitschaltung 111 kann von beliebiger-Form sein und umfaßt bei dem dargestellten Ausführungsbeispiel ein RC-Glied.Fault switching due to the lapse of time First of all, the generation another important function signal received within the overall system, namely the run signal R, which is formed at the output of the gate 66. In his a state, namely when from the Q5 output of the state counter 35 a ended Reading process indicating the signal at the same time as the absence an information carrier indicating signal from the output of the flip-flop 58 its is fed to both inputs, only the low-current keying pulses of the run signal R are supplied allowed in accordance with the N pulse train in FIG. The running signals arrive in their other state if at the same time an information carrier is present the state counter 35 is set to zero or a read process is in progress registered. Via the branch line 109, these reach the output of the high-current LED pulses causing running signals together with the read or shift signals S from the flip-flop 96 to a gate 110 and its output to a timing circuit 111, which after a predefinable period of time expires when no further read pulses are received, what is the case, for example, if the further pushing in for too long a period of time of the information carrier has been omitted. In this case-will with the next Clock pulse of the B according to the T-pulse sequence (see Fig. 5) a flip-flop 112 is set, which the input 15 of the PROM 37 supplies a time-out signal, whereby this likewise the necessary output signals for a termination of the reading process accordingly an error signal F represents. The timing circuit 111 can be of any form and in the illustrated embodiment comprises an RC element.

Die Übernahme der Datenspurinformation Da.bei dem dargestellten Ausführungsbeispiel jede Datenspur 16 bit umfaßt - dies ist allerdings beliebig und es versteht sich, daß einer einzigen-Taktspur eine beliebige Anzahl von Datenspuren zugeordnet werden können, die dann gleichzeitig parallel ausgelesen-werden, wenn bei der Datenspurkontrolle ein entsprechendes Lesesignal S ergeht -, empfiehlt es solch, die Zwischenspeicher oder Register 98, 99 als Doppeiregister auszubilden, bei denen nach dem achten Zählschritt der Inhalt des ersten Registers mittels eines Übergabesignals U parallel oder seriell in das zweite Register übernommen wird und die jeweils ersten Register dann die zweite Hälfte der Datenspurinformationen aufnehmen. Die Ab frage und Weiterverarbeitung der in Form des Bitmusters gespeicherten Datenspurinformationen erfolgt dann über die Ausgangsleitungen 113 jeweils für 8 bit parallel in serieller Abfrage, an sich aber in beliebiger Weise, desgleichen die Auswertung der gesammelten Datenspurinformation. Die Ubernahme kann erfolgen, wenn der Leitung 114 das Endsignal E vom Ausgang des Gatters 107 zugeführt ist, welches einen ordnungsgemäß beendeten Lesevorgang anzeigt. Das Obergabesignal U wird gebildet von der Gatterkombination 115, 116 in Fig. 4 links oben, der über eine Leitung 117 ein den 8. Zählschritt angebendes Signal vom Ausgang Q1 des Zustandszählers 35 sowie das Taktsignal der Leitung 85 zugeführt ist. Das auf der Leitung 118 anliegende Strobe-Signal St stammt von der nicht dargestellten Weiterverarbeitungsanlage für die Dateninformationen.The takeover of the data track information Da.in the illustrated embodiment each data track comprises 16 bits - however, this is arbitrary and it goes without saying that any number of data tracks are assigned to a single clock track which are then read out simultaneously in parallel if during the data track control a corresponding read signal S is issued - it recommends such, the buffer or Register 98, 99 to be designed as a double register, where after the eighth counting step the content of the first register by means of a transfer signal U in parallel or in series is transferred to the second register and the first register in each case then the record the second half of the data track information. The query and further processing the data track information stored in the form of the bit pattern then takes place via the output lines 113 each for 8 bits in parallel in serial interrogation, per se but in any way, likewise the evaluation of the collected data track information. The takeover can take place when the line 114 receives the end signal E from the output of the Gate 107 is supplied, which indicates a properly completed reading process. The transfer signal U is formed by the gate combination 115, 116 in FIG. 4 top left, the signal from the 8th counting step via a line 117 The output Q1 of the status counter 35 and the clock signal are fed to the line 85 is. The strobe signal St present on line 118 comes from the not shown Further processing system for the data information.

Zweite Ausführungsform, Grundprinzip Die in Fig. 7 gezeigte zweite Ausführungsform basiert auf einer selbsttaktenden Kodespuranordnung, wobei mindestens zwei, üblicherweise aber auch nur zwei Kodespuren vorhanden sind, wenn man im binären System bleiben will. Diese beiden Kodespuren, in Fig. 7 mit 120a und 120b bezeichnet, sind so ausgebildet, daß sich entweder auf der einen oder der anderen Kodespurhälfte 120a, 120b ein Wechsel der Wertigkeit nach jedem bit ergibt, wobei ein gleichzeitiger Wechsel auf beiden Kodehälften nicht erlaubt ist. Das Grundprinzip bei diesem Ausführungsbeispiel beruht darauf, daß der einen Kodespurhälfte, beispielsweise 120a die Wertigkeit einer logischen 1 und der anderen Kodespurhälfte, beispielsweise 120b die Wertigkeit einer logischen 0 zugeordnet wird, so daß sich unter Einschluß der Möglichkeit der Selbsttaktung (unabhängig von der Einzuggeschwindigkeit, auch Stehenbleiben und gegebenenfalls Rückziehen erlaubt) insgesamt bei beispielsweise üblichen 16 bit auf jeder Kodespurhälfte die für 16 in einem gegebenen Bitmuster angeordneten bits bekannten 65 536 Möglichkeiten der Kodierung ergeben. Jeder Kodespurhälfte 120a, 120b ist ein eigener Lesekopf 121a, 121b zugeordnet. Das Ausführungsbeispiel ist bevorzugt so ausgebildet, daß die insgesamt kodierte und gespeicherte Information einer speziellen Nummer oder Zahl entspricht, bei deren richtigem Erkennen durch eine Auswerteschaltung, auf die weiter unten anhand der Figuren 8 und 9 noch eingegangen wird, entsprechende Befehle ergehen können, beispielsweise öffnen eines Schlosses, wenn bei dieser AusfUhrungsform in bevorzugter Anwendung durch elektronische Maßnahmen eine Schloßsicherung erreicht werden soll. In diesem Fall stellt der die beiden Kodehälften 120a, 120b tragende Informationsträger eine Art Schlüssel dar, der im übrigen auch umgekehrt in die die Leseköpfe 121a, 121b aufweisende Schloßöffnung eingeschoben werden könnte.Second embodiment, basic principle The second shown in FIG Embodiment is based on a self-clocking code track arrangement, with at least two, but usually only two code tracks are available when working in binary System wants to stay. These two code tracks, labeled 120a and 120b in FIG. 7, are designed so that either on one or the other half of the code track 120a, 120b results in a change in the valency after each bit, with a simultaneous Switch to both code halves is not allowed. The basic principle in this embodiment is based on the fact that the one code track half, for example 120a the significance of a logical 1 and the other half of the code track, for example 120b is assigned the significance of a logical 0, so that inclusion the possibility of self-clocking (regardless of the feed speed, too Standing still and possibly withdrawing allowed) overall at, for example usual 16 bits on each half of the code track are those for 16 in a given bit pattern arranged bits result in 65 536 possibilities of coding known. Every half of the code track A read head 121a, 121b of its own is assigned to 120a, 120b. The embodiment is preferably designed so that the information encoded and stored as a whole corresponds to a special number or number, if recognized correctly by an evaluation circuit, which will be discussed further below with reference to FIGS. 8 and 9 appropriate commands can be issued, for example opening a lock, if in this embodiment in preferred application by electronic measures a lock security is to be achieved. In this case, he represents the two Code halves 120a, 120b carrying information carriers represent a type of key that is in the the rest also vice versa into the lock opening having the reading heads 121a, 121b could be inserted.

Da bei diesem Ausführungsbeispiel nach jedem bit auf der rechten oder linken Kodehälfte 120a, 120b ein Wechsel stattfinden muß, läßt sich das Prinzip der Selbsttaktung durch die Erfassung der Flanken (ansteigende oder abfallende Flanken) bei den von den Leseköpfen erfaßten Signalen realisieren. Jedes Flankensignal" ist ein Taktsignal und kann beispielsweise zum Weiterschieben eines die erfaßten Dateninformationen aufnehmenden und gegebenenfalls parallel wiedergebenden Schieberegisters ausgenutzt werden, wobei das Schieberegister mit dem Bitmuster gefüllt wird, welches sich aus den beiden Kodehälften ableiten läßt, wenn man jedem Wechsel der Wertigkeit der linken Kodehälfte den Status einer logischen 1 und jedem Wertigkeitewechsel der rechten Kodehälfte 120b den Status einer logischen 0 erkennt.Since in this embodiment after every bit on the right or left code half 120a, 120b a change must take place, the principle the self-clocking through the detection of the edges (rising or falling edges) for the signals detected by the reading heads. Each edge signal "is a clock signal and can, for example, be used to advance one of the acquired data information absorbing and, if necessary, shift registers reproducing in parallel are used, wherein the shift register is filled with the bit pattern resulting from the two Code halves can be derived if one changes each time the value of the left code half the status of a logical 1 and every change in value of the right half of the code 120b detects the status of a logical 0.

Zusätzlich enthält das Ausführungsbeispiel der Fig. 7 einleitend noch einen Startbit 122 sowie darauffolgend einen Richtungsbit 123, der sicheratellen soll, daß auch bei umgedrehter Einführung des Informationsträgers (Schlüssel, Kodekarte o. dgl.) die kodierte Information seitenrichtig gelesen wird. Schließlich ist noch ein Stopbit 124 am Ende der Daten information vorgesehen.In addition, the exemplary embodiment of FIG. 7 contains an introductory part a start bit 122 and then a direction bit 123, the secure should that even if the information carrier (key, code card o. The like.) the coded information is read correctly. Finally is still a stop bit 124 is provided at the end of the data information.

Durch das Startbit, welches vereinbarungsgemäß auf beiden Kodehälften 120a, 120b aus hellen Segmenten besteht, erkennt die Leseeinrichtung, daß jetzt eine Kodestrecke kommt.By the start bit, which as agreed on both code halves 120a, 120b consists of light segments, the reading device recognizes that now a code line comes.

Das Richtungsbit 123 gibt an, welche Richtung der zu lesende Kode hat. Der Richtungsbit besteht aus einem hellen Segment auf einer Kodehälfte und einem dunklen Segment auf der anderen, wobei das dunkle Segment beispielsweise der die Wertigkeit einer logischen 1 tragenden Kodespurhälfte 1 20a zugeordnet sein kann.The direction bit 123 indicates which direction the code to be read is Has. The direction bit consists of a light segment on one half of the code and one dark segment on top of the other, the dark segment for example the the value of a logical 1-bearing code track half 1 20a be assigned can.

Es versteht sich, daß auch eine solche Ausführungsform in etwa weitgehend von Schaltungssystemen Gebrauch machen kann, wie sie weiter vorn schon in Verbindung mit den Figuren 1 bis 6 dargestellt worden sind;' auch ist es möglich, bei dieser Ausführungsforin die Kodeinformation einschließlich der Taktung im Impulsbetrieb zu lesen. Es ist aber auch möglich, den Leerlaufbetrieb durch schwache Tastimpulse, wie weiter vorn schon beschrieben, aufrechtzuerhalten und im Lesebetrieb auf volle kontinuierliche Abtastung zu gehen, dieses Ausführungsbeispiel wird zunächst erläutert.It goes without saying that such an embodiment is also to a large extent can make use of circuit systems, as already mentioned in connection above have been shown with Figures 1 to 6; ' it is also possible at this Execution for the code information including the timing in pulse mode to read. But it is also possible the idle operation by weak To maintain tactile impulses, as already described above, and in reading mode To go to full continuous scanning, this embodiment will begin first explained.

Lesebetrieb der zweiten Ausf4hrungsform ohne impulsartige Abtastunq Die beiden Leseköpfe 121a, 121b bestehen in Fig. 8 aus zwei mit 126 bezeichneten Lichtsendern und zwei Lichtempfängern 127, die üblicherweise von lichtemittierenden LED-Dioden und Fototransistoren gebildet sein können. Die von den' Lichtempfängern 127 aufgenommenen beiden Signale gelangen nach Zwischenverstärkung bei 128 auf Flankendetektoren 129, die jeden Wechsel in der Helligkeit beider Kodespuren erfassen, d.h. also von hell auf dunkel und umgekehrt. Die Flankendetektoren erzeugen daher Ausgangssignale, die, über die Leitungen 130a, 130b einem ODER-Gatter 131 zugeführt, gemeinsam eine Taktimpulsfolge bilden, mit welcher sich die Auswertung der Datenbit; bewerkstelligen läßt. Die Taktimpulsfolge gelangt über ein Verzögerungsglied 132 daher auf den Ubernahmeeingang 133 eines das Bitmuster der Datenbits speichernden Registers 134. Die eigentliche Erfassung der Datenbits erfolgt dann mit Hilfe eines Zwischenregisters oder Speichers 135, der beim Ausführungsbeispiel ein RS-Flipflop ist und so ausgebildet ist, daß sich eine Zustandsänderung dieses Flipflops nur dæm ergibt, wenn nach vorheriger Triggorung an einem der Eingänge 135a, 135b nunmehr eine Triggerung am anderen Eingang erfolgt. Aufeinanderfolgende Triggerungen am gleichen Eingang durch die Flankensignale bewirken keine Umschaltung. Mæ1 erkennt sofort, daß die Taktlmpulofolge dns Schieberegister 134 selbsttaktend weiterschaltet und je nach der Verteilung der Datenbits auf den beiden Kodehälften 120a, 120b am Ausgang des Zwischenregisters 135 (Flipflop) die logischen Zustände auftauchen, die sich aus der Hell-Dunkelfeldverteilung der Kodespuren ergeben und über ein weiteres, bevorzugt als Exklusives ODER-Gatter ausgebildetes Gatter 136 auf den Dateneingang 137 des Schieberegisters gelangen. Das Exklusive ODER-Gatter hat die Eigenschaft, die Wertigkeit der Ausgangssignale des Zwischenregisters 135 umzukehren, und zwar unter der Steuerung eines Richtungsregisters 138, welches vom ersten Richtungsbit 123 gesetzt wird. Je nachdem auf welcher Spur dieses Richtungsbit auftaucht, ändert sich das Ausgangssignal des Richtungsregisters 138, welches ebenfalls ein einfaches Flipflop sein kann und bewirkt dadurch, daß entsprechend der Ansteuerung des Exklusiven ODER-Gatters 136 die "richtigen" Bewertungen der auf beiden Kod.spurhälften 120a, 120b erfaßten Dunkelfeldverteilungen als log 0 oder log 1 ins Schieberegister 134 gelangen.Reading operation of the second embodiment without pulse-like scanning The two reading heads 121a, 121b in FIG. 8 consist of two labeled 126 Light transmitters and two light receivers 127, which are usually of light emitting LED diodes and phototransistors can be formed. The ones from the 'light receivers 127 recorded two signals arrive after intermediate amplification at 128 on edge detectors 129, which record every change in the brightness of both code tracks, i.e. from light on dark and vice versa. The edge detectors therefore generate output signals which, via the lines 130a, 130b to an OR gate 131, jointly one Form clock pulse sequence with which the evaluation of the data bits; accomplish leaves. The clock pulse train therefore reaches the takeover input via a delay element 132 133 of a register 134 storing the bit pattern of the data bits. The actual The data bits are then recorded using an intermediate register or memory 135, which in the exemplary embodiment is an RS flip-flop and is designed so that a change in state of this flip-flop only occurs if after a previous one Triggering at one of the inputs 135a, 135b is now a triggering at the other input he follows. Successive triggers at the same input by the edge signals do not cause a switchover. Mæ1 recognizes immediately that the clock pulse sequence is sent to the shift register 134 advances automatically and depending on the distribution of the data bits on the two code halves 120a, 120b at the output of the intermediate register 135 (flip-flop) the logical states emerge resulting from the light-dark field distribution of the Code tracks result and via a further, preferably designed as an exclusive OR gate Gates 136 reach the data input 137 of the shift register. The exclusive OR gate has the property, the valence of the output signals of the intermediate register 135, under the control of a direction register 138 which is set by the first direction bit 123. Depending on which lane this direction bit is on appears, the output of the direction register 138 changes, which also can be a simple flip-flop and thereby causes that according to the control of the exclusive OR gate 136 the "correct" evaluations of the two code track halves 120a, 120b recorded dark field distributions as log 0 or log 1 in the shift register 134 arrive.

In Fig. 7 ist das sich aus der dargestellten Hell-Dunkelfeldverteilung ergebende Kodemuster der Datenbits zusätzlich neben den Kodespuren angegeben.In FIG. 7 this is derived from the light-dark field distribution shown The resulting code pattern of the data bits is also indicated next to the code tracks.

Das Rlchtungsregister 138 wird einmal von einem Startregister t39 über die Leitung 140 freigegeben, und zwar dann, wenn das Startregister 139, welches ein einfaches Gatter sein kann, auf beiden Spuren den Startbit 122 erkennt. In ähnlicher Weise kann das Startregister 139 nach Beendigung des Lesevorgangs bei Eintreffen des Stopbits 124 die Übergabe der gelesenen Dateninformation, das Rücksetzen der Speicher und die Vorbereitung auf einen nächsten Lesevorgang übernehmen. Es versteht sich im übrigen, daß die Fig. 8 das Grundprinzip dieses Ausführungsbeispiels lediglich in größerem Zusammenhang erläutert; der Fachmann ist in der Lage, aufgrund der weiter vorn angegebenen detaillierten Schaltungsanordnungen entsprechende Systeme für die zweite Ausführungsform zu erstellen.The direction register 138 is once from a start register t39 enabled via line 140, when the start register 139, which can be a simple gate, recognizes the start bit 122 on both tracks. In a similar way Way, the start register 139 after completion of the read process on arrival of the stop bit 124 the transfer of the read data information, the resetting of the Take over storage and preparation for the next read process. It understands incidentally, that FIG. 8 merely illustrates the basic principle of this exemplary embodiment explained in a broader context; the skilled person is able to continue due to the detailed circuit arrangements specified in front of the corresponding systems for the second embodiment to create.

Ergänzend kann noch eine Zeitschaltung 140 vorgesehen sein, die dann, wenn sie für einen vorgegebenen Zeitraum das Fehlen jeglicher Flankensignale feststellt, ein Fehlersignal erstellt.In addition, a timer 140 can be provided, which then if it detects the absence of any edge signals for a specified period of time, generated an error signal.

Entsprechend einem besonders bevorzugten Ausführungsbeispiel ist es für die weitere Verarbeitung der gewonnenen Datenbits und deren Auswertung sogar möglich, eine vorherige Speicherung des auf dem jeweiligen Informationsträger (Schlüssel oder Karte) befindlichen Bitmusters zu vermeiden und die Leseeinrichtung durch das erstmalige Einführen des Informationsträgers auf das spezielle Bitmuster zu setzen und für immer zu fixieren, welches dieser Informationsträger aufweist. Hierzu verfügt die Schaltung der Fig. 8 über einen Speicher 141, der bevorzugt als sog. RAM ausgebildet ist und dem über bei einem erstmaligen Lesevorgang freigegebene Verbindungsleitungen 142, 143 Dateninformation und Taktsignal zugeführt werden. Der Speicher 141 übernimmt diese Dateninformation und fixiert diese für immer, es sei denn, es ist eine spezielle Rücksetzschaltung, falls erwünscht, vorhanden. Eine dem Schieberegister 134 und dem Speicher 141 zugeordnete und nachgeschaltete Koinzidenzschaltung 144 dient dann lediglich noch der Erkennung der richtigen Datenbits, indem jedes Mal nach Eintreffen des Stopbits der Inhalt des Schieberegisters 134 mit dem des Speichers 141 verglichen und bei Koinzidenz ein Gutsignal G am Ausgang des Koinzidenzgatters 144 erstellt wird.According to a particularly preferred embodiment, it is for the further processing of the data bits obtained and their evaluation even possible, a previous storage of the on the respective information carrier (key or card) located bit pattern and the reading device through the to set the first introduction of the information carrier to the special bit pattern and to fix forever which one of these information carriers has. To do this, has the circuit of FIG. 8 via a memory 141, which is preferably designed as a so-called RAM and the connection lines released during the initial read process 142, 143 data information and clock signal are supplied. The memory 141 takes over this data information and fixes it forever, unless it is a special one Reset circuit, if desired, available. One to the shift register 134 and The coincidence circuit 144 associated with the memory 141 and connected downstream is then used only the detection of the correct data bits by each time after arrival of the stop bit, the content of the shift register 134 is compared with that of the memory 141 and in the event of coincidence, a good signal G is created at the output of the coincidence gate 144 will.

Impulsartiger Lasebetrieb Soll bei dem Ausführungsbeispiel der Figuren 7 und 8 auch im Lesebetrieb eine impulsartige Ansteuerung der Leseköpfe erfolgen, was aus vielen Gründen vorzuziehen ist, insbesondere längere Lebensdauer, geringer durchschnittlicher Stromverbrauch u. dgl., dann ist lediglich ein zusätzlicher Taktgeber 145 erforderlich, der beispielsweise wie der Mehrphasenoszillator 29 des ersten Ausführungsbeispiels ausgebildet ist und in entsprechender Weise zusammen mit der Verarbeitungseinrichtung fürdeImpulsselektion 33 arbeiten kann und den Lesekopfbereich sowie die sonstigen Einrichtungen mit entsprechenden Impulsen über die Leitung 146 beaufschlagt; eine weitere Leitung 147 führt zu einem Zwischenspeicher 148, der erforderlich ist, um den Impulsbetrieb zu ermöglichen. Dieser Zwischenspeicher, der für die Erfassung jeder Kodespurhälfteninformation aus zwei Flipflops bestehen kann, die jeweils durch den Wechsel der an ihren Eingängen anliegenden Signale in ihren anderen Zustand getriggert werden, erzeugt dann an seinen Ausgängen 148a, 148b dem Bltuuster beider Kodespurhälften entsprechende Impulsfolgen, die von den Flankendetektoren 129' ausgewertet werden können. Auf die Erläuterung der weiteren Schaltelemente braucht nicht eingegangen zu werden, da diese im wesentlichendem Ausführungsbeispiel der Fig. 8 entsprechen und daher auch mit den gleichen Bezugszeichen und einem Beistrich oben bezeichnet sind. Die über die Leitung 147, den Zwischenspeicher 148 und dem Startregister 139' zugeführten Impulse bewirken die Übernahme der an den Dateneingängen anstehenden Informationen, wenn diese sich geändert haben. Es wird noch darauf hingewiesen, daß in der Darstellung der Figuren 8 und 9 der zu lesende Informationsträger, der ein Ausweis, eine Kodekarte, ein Schlüssel o. dgl. sein kann, mit 150, 150' bezeichnet ist.Pulse-like laser operation should in the exemplary embodiment of the figures 7 and 8 a pulse-like control of the reading heads also takes place in reading mode, which is preferable for many reasons, in particular longer lifetime, low average power consumption and the like, then just an additional one Clock 145 required, which, for example, like the polyphase oscillator 29 of the first embodiment is formed and together in a corresponding manner can work with the processing device for the pulse selection 33 and the reading head area as well as the other facilities with corresponding impulses via line 146 applied; another line 147 leads to a buffer 148, the is required to enable pulse operation. This cache, which consist of two flip-flops for the acquisition of each code track half information can, which in each case by changing the signals present at their inputs in their other state are triggered, then generated at its outputs 148a, 148b pulse sequences corresponding to the blood pattern of both halves of the code track, which are generated by the Edge detectors 129 'can be evaluated. On the explanation of the other Switching elements need not be discussed, as these are essentially Embodiment corresponds to FIG. 8 and therefore also with the same reference numerals and a comma above. The over the line 147, the buffer 148 and the start register 139 'supplied pulses cause the takeover of the information pending in the data inputs if they have changed. It it should be noted that in the representation of Figures 8 and 9 of the to reading information carrier that contains an ID card, a code card, a key or the like. may be, denoted by 150, 150 '.

Ein besonderer Vorteil vorliegender Erfindung besteht schließlich noch darin, daß einzelne Baugruppen und gegebenenfalls größere zusammenhängende Baukomponenten in ihrem Funktionszusammenhang auch durch entsprechende Programmie-M s oder rung eines Pro :essors oder einer ähnlichen Einrichtung ersetzt werden können, wobei es sich versteht, daß ein solchermaßen eingesetzter Prozessor innerhalb des vorliegenden er findungs gemäßen Rahmens liegt.Finally, there is a particular advantage of the present invention nor in the fact that individual assemblies and possibly larger coherent ones Building components in your Functional context also through corresponding Replaced the programming of a pro: essor or a similar institution can be, it being understood that such a processor used is within the scope of the present invention, according to the invention.

Der in Fig. 8 gezeigte RAM kann auch als beliebiger Speicher ausgebildet sein. Er kann bevorzugt auch parallel gesetzt werden, so daß entgegen der Darstellung in Fig. 8 beim erstmaligen Setzen (Programmieren auf einen bestimmten Schlüssel) die Information auch zunächst nur in das Schieberegister übernommen werden kann und dann von dort parallel in den Speicher 141 gelangt.The RAM shown in FIG. 8 can also be designed as any memory be. It can preferably also be set in parallel, so that contrary to the representation in Fig. 8 when setting it for the first time (programming to a specific key) the information can initially only be transferred to the shift register and then reaches the memory 141 from there in parallel.

Claims

Claims: // f; a Optoelectrical device on locks, Safety devices, switching elements and the like to prevent unauthorized persons Access to rooms, buildings, cars, etc. and / or unauthorized removal and / or where applicable simultaneous arming and disarming of alarm systems with one authorized person Measure enabling information carrier as a control and / or trigger element (Key) and one on this responsive counter element (lock), whereby one the reading process between the information carrier and the information-oriented Read heads enabling relative displacement takes place, in particular with a Information carrier that is concealed between two exclusively infrared light Has light-dark codes arranged on covers, characterized in that that on the information carrier (150) at least two a light-dark field distribution having tracks (21,22,23; 120a, 120b) are arranged with correspondingly assigned Read heads (F, S, D, E; 121a, 121b) and that for detecting the real bit pattern and for self-clocking the arrangement of the light-dark field distribution to at least one of the tracks (21; 120a, 120b) is made so that for each new data bits to be read a simultaneous change in the light-dark field distribution is provided with respect to the clock range.

2. Device according to claim 1, characterized in that the information carrier at least one clock track (21) with at least one, preferably two clock track reading heads (F, S) has that the clock track read heads aligned with the clock track to one another are arranged at an odd distance on the light-dark field distribution and that any number of further tracks (22, 23) having data bits are provided to which separate read heads (D, E) are assigned.

3. Device according to claim 1 or 2, characterized in that to distinguish between idle operation with underperforming, preferably Key pulses running via just one read head and reading operation with powerful Reading pulses or continuous control of all reading heads an information carrier identification register (30) is provided, which generates an output pulse and a plurality of different control pulse sequences generating polyphase oscillator (29) such supplies that it is switched to a higher frequency in the read pulse mode and at the same time powerful, the respective, the presence of an information carrier interrogating key pulse subsequent reading pulses (LED) can be generated.

4. Device according to claim 3, characterized in that the output pulse of the information carrier identification register (30) can be fed to a gate (79) for generating short control power pulses for such circuit groups (Program memory 37), which have a power-intensive continuous operation, wherein brief clock pulses (I) can be fed to the gate (79) from the polyphase oscillator (29) are.

5. Device according to one of claims 1 to 4, characterized in that that one of the clock pulses read out is controlled via a clock register (34) Program memory (37) is provided, to which a status counter (34) is assigned, the clock step from the Program memory (37) is advanced by one counting step and that of the program memory supplies an address corresponding to its respective counter reading in such a way that the Program memory receives information about which clock track bit pattern at correct movement of the information carrier for the next bit reading process is to be expected.

6. Device according to one of claims 1 to 5, characterized in that that one with the outputs of the program memory (37) connected, of several memories (95, 96) existing status register (31) is provided, which is clock pulse controlled of the short-term clock pulses (I) generated by the polyphase oscillator (29) Presence of the information carrier (150) downstream of the data reading heads (D, E), Shift register possibly consisting of several sub-registers (98, 99) the transfer of the read data information causing shift pulses (S) supplies.

7. Device according to one of claims 1 to 5, characterized in that that the status detection register contains a flag memory (95) from the program memory (37) is set when - with a backward movement - the program memory ~ (37) a clock bit pattern that does not correspond to the expected clock bit pattern is supplied is such that a readout of the corresponding data bit information as a result of missing of the respective shift pulse (S) does not take place.

8. Device according to claim 6 or 7, characterized in that the unit of program memory (37) and status counter (35) is a clock pulse train program contains stored, on the basis of which the program memory (37) recognizes whether at correct insertion read out the applicable, new expected clock bit pattern or an interruption and / or return movement (trembling movement) of the information carrier is done.

9. Device according to claim 8, characterized in that at one simple, alternating light-dark field distribution of the clock track (21) with simultaneous Setting of the marker register (flip-flop 95) three backward clock steps are allowed, until when a clock bit distribution pattern is received that is actually to be expected Type and set flag flip-flop an error is detected.

10. Device according to claim 9, characterized in that for error detection the status counter from the program memory (37) accepts the full content of the count (16 counting steps) causing control pulse is fed to the two at the same time each with one output of the flag flip-flop (95) connected gate circuits in such a way is supplied that when the flag flip-flop (95) is set, an error signal (F) and when flag flip-flop not set and properly connected status counter causes the output of an end pulse (E) indicating the completion of the reading process will.

11. Device according to one of claims 1 to 10, characterized in that that a time monitoring circuit (41) is provided which, when a Time limits due to the period of the shift pulses (S), if necessary via an error switch (Register 112) causes the program memory (37) to output an error signal.

12. Device according to one or more of claims 1 to 11, thereby characterized in that those generated by the polyphase oscillator (29), if present of an information carrier with changed output pulse sequences (A, B, C, D) and drive pulse sequences formed therefrom (E, N, T; H, I) are assigned to one another are that in connection with triggering gate switches (78, 79, 110, 104, 105, 66, 106, 107, 115, 116) and clock registers (112, 58, 95, 96, 34) the pulse-operated Read and idle operation is forcibly synchronized, with a repeated readout the same information with a slowly moving information carrier and a faster pulse repetition rate prevented by the program memory (37) expecting a new clock bit pattern is.

13. Device according to claim 1, characterized in that on the Information carrier (150) two any coded light-dark field distribution having code track halves (120a, 120b) are arranged dispensing with one separate clock track and that the light-dark field distribution on both halves of the code track is made so that either on one or the other half of the code track after there is a change in the value for each data bit, with the change in the value on each half of the code track (120a, 120b) there is always the occurrence of a given logical State (either log 1 or log 0) and the value change on the other Code track half always the occurrence of the other logical state (log 1 or log 0) means.

14. Device according to claim 13, characterized in that the after each data bit required value change either on one or the other half of the code track (120a, 120b) forms a self-clocking and that one an initial single direction bit (123) is assigned to the code track halves (120a, 120b) is such that a change in value always changes one for this half of the code track predetermined logical state change means, whereby one of the location of the introduced Information carrier independent readout is possible.

15. Device according to claim 13 or 14, characterized in that that the direction bit (123) is preceded by a start bit common to both code halves and that the end of the data bit information is followed by a stop bit (124), which in turn is assigned to both halves of the code track.

16. Device according to one of claims 13 to 15, characterized in that that while maintaining the principle of self-clocking each additional code track means a change in the basic code (parent code, quaternary code).

17. Device according to one of claims 13 to 16, characterized in that that each track is assigned a read head (121a, 121b), the output signals of which are edge detectors (129) are supplied, the output signals of which are combined in a gate circuit (OR gate 131) as shift clock to the shift input of a shift register (134, 134 ') are supplied, and that the output signals of the edge detectors (129) den two inputs of a memory (RS flip-flop 135), the output of which connects to the data input (137) of the shift register (134) is connected in such a way that the bit pattern corresponds to that of the bit pattern itself generated clock is transferred to the shift register (134, 134 ').

18. Device according to one of claims 13 to 17, characterized in that that for direction detection a direction register triggered by the direction bit (123) (138, 138 ') is provided, which is the control input of a logical value applied signals is applied to the inverting gate (exclusive OR gate 136), its input for acquiring the data bits with the data register (135) and its Output is connected to the data input (137) of the shift register (134, 134 ').

19. Device according to one of claims 13 to 18, characterized in that that the shift clock generated from the output signals of both edge detectors (129) the shift clock input (133) of the shift register (134) via a delay circuit (132) is supplied.

20. Device according to one of claims 13 to 19, characterized in that that a time monitoring circuit triggered by each output signal of the edge detectors (129) (140) is provided, the error signal when a predetermined time limit is exceeded (F) toggles.

21. Device according to one of claims 13 to 20, characterized in that that a programmable memory (RAM 141) is assigned to the shift register, the reading out of the coded information when the information carrier is inserted for the first time for their permanent transfer with the output of the shift clock and the data information generating circuits (129, 140, 135) is connected in such a way that when inserted later of the information carrier (150) a coincidence circuit (144) the coincidence detects the memory contents of the memory (141) and the shift register (134).

22. Device according to one or more of claims 13 to 21, characterized in that for the pulse-like reading-out of data bits and clock information on the at least two clock track halves (120a, 120b) of the information carrier (150) one the reading heads (126 ', 127') and the processing circuits with control pulses supplying clock (145) is provided and that the edge detectors (129 ') an intermediate memory (148) is connected upstream to accept the information that has been read out.

23. Device according to one or more of claims 1 to 22, characterized characterized in that in idle mode only at least one read head at longer intervals is supplied with short, low-power strobe pulses and that all Read heads are operated with power pulses, the amplitudes of which are significantly higher those of idle operation and above the rated power permissible for continuous operation lie, with their repetition frequency matched to the maximum reading speed is.

24. Optoelectronic devices on locks, safety devices, Switching elements and the like for reading from an information carrier Information, in particular according to one or more of claims 1 to 23, thereby marked that the read heads and, if applicable, the electronic supply and evaluation circuits in the idle mode allowing readiness to read and operated in the reading mode in terms of performance in such a way with different operating states are that in idle mode only at least one read head at longer intervals is supplied with short, low-power strobe pulses and that all Read heads are operated with power pulses, the amplitudes of which are significantly higher those of no-load operation and the nominal power permissible for continuous operation and whose repetition frequency is matched to the maximum reading speed.

25. Device according to claim 24, characterized in that in idle mode the power-intensive circuit groups of the evaluation circuit are switched off and are acted upon with clock pulses in reading mode, their temporal length makes up a fraction of the read pulses.

26. The device according to claim 24, characterized in that the Switchover from idle mode to reading mode automatically depending on the There is no pulse on the read head for idle operation (D).

27. Device according to one of claims 24 to 26, characterized in that that to avoid or recognize from operating errors or incorrect information carriers resulting read errors in the evaluation circuit a pulse train program cannot be deleted is stored, with the one by means of a special clock reader, the two in relation on the light-dark distance of a clock track located on the information carrier has read heads (F, S) offset from one another by 1.5 times in the direction of insertion, read clock pulse train is compared in pulses.

28. Device according to claim 27, characterized in that the Pulse train program contains both a pulse train and a user-friendly one Insertion movement of the code card, as well as a pulse train that corresponds to a appropriate removal movement of the code card corresponds and in addition to it different in terms of pulse type, pulse number and the time interval between pulses contains pulse trains designed for the acceptance capability of the evaluation circuit.

29. Device according to claim 24, characterized in that the Read heads (S, F, D, E) and the evaluation circuit for both error detection and after the reading process has been completed, it is switched to idle mode immediately will.