DE2839835A1

DE2839835A1 - Switching circuit for multiple bit data - has incoming and outgoing lines which are connected to main store through buffer stores of sufficient capacity

Info

Publication number: DE2839835A1
Application number: DE19782839835
Authority: DE
Inventors: Eckhart Haensel; Lothar Schmid; Peter Dipl Ing Weidner
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1978-09-13
Filing date: 1978-09-13
Publication date: 1980-03-27
Also published as: BR7905827A; IT7925461A0; AT376088B; ATA595879A; IT1122957B; FI792839A

Abstract

The multiple bit data arrive on incoming lines, and are to be retransmitted over outgoing lines, and the circuit is in a program controlled data exchange, which has a store controlled by a program control unit, containing information on outgoing lines which may be required for the respective connection. Each incoming line (Z1-Zn) and each outgoing line (A1-An) is connected to the store through a separate buffer unit (Ps11-Psn1;Ps12-Psn2). Buffer store capacity is such that, on the average half the buffer store capacity is occupied at the respective transmission speed and possible brief blockings of the data exchange.

Description

Schaltungsanordnung zur Vermittlung von Daten in einerCircuit arrangement for the transmission of data in a

programmgesteuerten Datenvermittlungsanlage Die Erfindung bezieht sich auf eine Schaltungsanordnung zur Vermittlung von jeweils n Bits umfassenden Daten, die auf Daten in ankommender Ubertragungsrichtung Ubertragenden Zubringerleitungen zugeführt werden und die über Daten in abgehender Ubertragungsrichtung übertragende Abnehmerleitungen weiterzuleiten sind, in einer programmgesteuerten Datenvermittlungsanlage, zu der wenigstens eine durch eine Programmsteuereinheit gesteuerte Speichereinheit gehört, die in den einzelnen Zubringerleitungen zugehörigen Speicherzellen Informationen über die im Zuge der jeweiligen Verbindung zu berücksichtigenden Abnehmerleitungen enthält.program-controlled data switching system The invention relates on a circuit arrangement for switching n bits in each case Data on the feeder lines transmitting data in the incoming transmission direction are supplied and the data to be transmitted in the outgoing transmission direction Customer lines are to be forwarded in a program-controlled data exchange system, to the at least one memory unit controlled by a program control unit belongs to the information associated with the memory cells in the individual feeder lines via the customer lines to be taken into account in the course of the respective connection contains.

Eine Schaltungsanordnung der vorstehend bezeichneten Art ist bereits bekannt ("NTZ, Heft 8, 1969, Seiten 444 bis 463). Bei dieser bekannten Schaltungsanordnung erfolgt die Vermittlung der einzelnen Daten dadurch, daß die auf Zubringerleitungen auftretenden Daten ein Kriterium für die Datenvermittlungsanlage auslösen, die daraufhin die betreffenden Daten abholt und nach Maßgabe der in den zugehörigen Speicherzellen enthaltenen Informationen an die in Frage kommenden Abnehmerleitungen abgibt. Da auf den Zubringerleitungen und auf den Abnehmerleitungen die Daten im allgemeinen in einem festen Taktraster auftreten, kann es bei einer schwankenden Verarbeitungsgeschwindigkeit der Datenvermittlungsanlage dazu kommen, daß entweder keine Daten mehr oder noch keine Daten von der betreffenden Datenvermittlungsanlage aufgenommen und/oder abgegeben werden können, was zu einem entsprechenden Informationsverlust führen kann.A circuit arrangement of the type described above is already available known ("NTZ, Heft 8, 1969, pages 444 to 463). In this known circuit arrangement the transmission of the individual data takes place in that the on feeder lines occurring data a criterion for the data switching system trigger, which then picks up the relevant data and in accordance with the in the associated memory cells containing information to the relevant customer lines gives away. Since the data in the generally occur in a fixed cycle pattern, it can be a fluctuating one Processing speed of the data switching system come to that either no more data or no data yet from the data switching system in question can be recorded and / or released, which leads to a corresponding loss of information can lead.

Der Erfindung liegt demgemäß die Aufgabe zugrunde, einen Weg zu zeigen, wie bei einer Schaltungsanordnung der eingangs genannten Art auch bei unterschiedlicher Verarbeitungsgeschwindigkeit und insbesondere bei einer Blockierung der Datenvermittlungsanlage noch an die Vermittlungsanlage abgegebene Daten aufgenommen und von dieser Daten abgegeben werden können, ohne daß ein nennenswerter Verlustverkehr hingenommen werden muß.The invention is accordingly based on the object of showing a way as with a circuit arrangement of the type mentioned above, also with different ones Processing speed and especially when the data exchange system is blocked recorded data still delivered to the switching system and from this data can be delivered without accepting any significant loss of traffic got to.

Gelöst wird die vorstehend aufgezeigte Aufgabe bei einer Schaltungsanordnung der eingangs genannten Art erfindungsgemäß dadurch, daß jede Zubringerleitung und jede Abnehmerleitung mit der Speichereinheit der Datenvermittlungsanlage über einen gesonderten Pufferspeicher verbunden ist und daß die Pufferspeicher jeweils eine solche Speicherkapazität besitzen, daß unter Berücksichtigung der jeweiligen Datenübertragungsge schwindigke it und möglicher momentaner Blockierungen der Datenvermittlungsanlage in jedem Pufferspeicher Daten in einer im Mittel etwa die Hälfte der jeweiligen Pufferspeicherkapazität beanspruchenden Anzahl enthalten sind.The object indicated above is achieved with a circuit arrangement of the type mentioned according to the invention in that each feeder line and each subscriber line with the storage unit of the data switching system via one separate buffer memory is connected and that the buffer memory each one have such a storage capacity that, taking into account the respective data transmission rate speed and possible momentary blockages of the data exchange system in each buffer memory data in an average about half of the respective Buffer memory consuming number are included.

Die Erfindung bringt den Vorteil mit sich, daß auch bei unterschiedlicher Verarbeitungsgeschwindigkeit der Datenvermittlungsanlage ,Daten über die Zubringerleitungen aufgenommen und/oder über die Abnehmerleitungen abgegeben werden können, ohne daß es zu einem Verlustverkehr kommt.The invention has the advantage that even with different Processing speed of the data exchange system, data via the feeder lines can be recorded and / or delivered via the customer lines without there is lost traffic.

Dabei ist insbesondere ein asynchroner Betrieb der Datenvermittlungsanlage ermöglicht, und auch auf den Datenleitungen brauchen die Daten nicht in einem starren Raster auftreten. Die Pufferspeicher überbrücken gewissermaßen die Unterschiede zwischen den Datenübertragungsraten auf den betreffenden Datenleitungen und der Verarbeitungsgeschwindigkeit in der Datenvermittlungsanlage. Es ist zwar in Verbindung mit einer Zeitmultiplexanordnung zum Ausgleich von Änderungen in der gegenseitigen Phasenlage der Taktpulsrahmen einer PCM-8bertragungsleitung und einer daran angeschlossenen Zeitmultiplex-Vermittlungseinrichtung bekannt, in jeder Ubertragungsrichtung zwei gesonderte Ein-Wort-Zwischenspeicher vorzusehen (DT-AS 24 22 798).Asynchronous operation of the data switching system is particularly important here and the data do not need to be rigid on the data lines either Grid occur. To a certain extent, the buffer stores bridge the differences between the data transmission rates on the relevant data lines and the Processing speed in the data exchange system. It is related though with a time division multiplexing arrangement to compensate for changes in the mutual Phase position of the clock pulse frames of a PCM transmission line and one connected to it Time division multiplex switching device known, two in each transmission direction Provide separate one-word buffers (DT-AS 24 22 798).

Die betreffenden Speicher werden dabei mit unterschiedlichen Taktimpulsen beaufschlagt. Diese Maßnahme dient jedoch nicht dazu, unterschiedliche Arbeitsgeschwindigkeiten in einer Datenvermittlungsanlage auszugleichen, wie dies durch die Pufferspeicher bei der vorliegenden Erfindung geschieht, um fortwährend Daten über Zubringerleitungen aufnehmen und über Abnehmerleitungen abgeben zu können.The memory concerned are thereby provided with different clock pulses applied. However, this measure does not serve to different working speeds balance in a data switch, as done by the buffer memory The present invention is done to continually collect data over tributaries to be able to record and submit via customer lines.

Zweckmäßigerweise besitzen die Pufferspeicher jeweils eine Kapazität N zur Aufnahme einer solchen Anzahl von Daten, daß der Beziehung N = 2 (Zs + 1 - Dmin . t) genügt ist, wobei Zs die Anzahl der Daten auf einer Zubringerleitung bedeutet, die während der Zeitspanne T ausgesendet werden, und wobei Dmin die MEndfflt-DurchschalteratefUr eine Vermittlung von Daten in der Datenvermittlungsanlage bedeutet. Damit besitzt der jeweilige Pufferspeicher also eine Puffergröße, die dem zweifachen eines sogenannten Vorlaufes ist, was bedeutet, daß der jeweilige Pufferspeicher im Mittel zur Hälfte mit Daten gefüllt sein wird.The buffer stores expediently each have a capacity N for receiving such a number of data that the relationship N = 2 (Zs + 1 - Dmin. t) is sufficient, where Zs means the number of data on a feeder line, which are sent out during the time period T, and where Dmin is the MEndfflt throughput rate for means a transfer of data in the data switching system. So owns the respective buffer storage a buffer size twice that a so-called lead, which means that the respective buffer storage on average will be half filled with data.

Bei paralleler Vermittlung der die Daten bildenden Bits in der programmgesteuerten Datenvermittlungsanlage ist es zweckmäßig, die für die Aufnahme von Daten von Zubringerleitungen dienenden Pufferspeicher über Serien-Parallel-Umsetzer an den Zubringerleitungen und die für die Abgabe von Daten über Abnehmerleitungen dienenden Pufferspeicher über Parallel-Serien-Umsetzer an den Abnehmerleitungen anzuschließen. Dadurch kann bei serieller ttbertragung der Datenbits eine besonders schnelle Vermittlung der Daten in der Datenvermittlungsanlage sichergestellt werden.With parallel switching of the bits forming the data in the program-controlled It is useful for the data switching system to receive data from feeder lines serving buffer storage via serial-parallel converter on the feeder lines and the buffer memory used for the delivery of data via trunk lines to be connected to the customer lines via a parallel-to-serial converter. This can in the case of serial transmission of the data bits, a particularly fast switching of the Data are ensured in the data exchange.

Anhand einer Zeichnung wird die Erfindung nachstehend beispielsweise näher erläutert.With reference to a drawing, the invention is exemplified below explained in more detail.

In der Zeichnung ist ausschnittsweise eine bekannte elektronische Datenvermittlungsanlage dargestellt (siehe "NTZ", Heft 8, 1969, Seiten 444 bis 463). Von dieser Datenvermittlungsanlage (EDS) sind im vorliegenden Fall lediglich eine nicht näher bezeichnete SystemanschluB-schaltung, ein Eingabecodewandler ECW, ein Ausgabecodewandler ACW, eine Ubertragungsablaufsteuerung UEAS, eine Speichereinheit SE und eine Programmsteuereinheit PE dargestellt. An der im oberen Teil der Zeichnung dargestellten Systemanschlußschaltung sind jeweils aus einer Anzahl von Bits bestehende Daten - die auch als Envelopes bezeichnet werden'- und die jeweils beispielsweise 6 oder 8 Informationsbits, ein Zustandsbit und ein Synchronisierbit umfassen mögen, in ankommender Ubertragungsrichtung übertragende Zubringerleitungen Z1 bis Zn und der- artige Daten in abgehender Übertragungsrichtung übertragende Abnehmerleitungen Al bis An angeschlossen. In der Zeichnung sind eine Zubringerleitung Z1 und eine Abnehmerleitung Al als zu einem Datenleitungspaar Dl gehörig dargestellt, und ferner sind eine Zubringerleitung Zn und eine Abnehmerleitung An als zu einem Datenleitungspaar Dn gehörig dargestellt. Jeder Zubringerleitung ist in der Speichereinheit SE eine gesonderte Speicherzelle individuell zugehörig, in der Informationen über die im Zuge der jeweiligen Verbindung zu berücksichtigenden Abnehmerleitungen enthalten sind. Auf entsprechende Ansteuerung einer derartigen Speicherzelle wird die in dieser enthaltene Information der zu berücksichtigenden Abnehmerleitung bzw. Abnehmerleitungen ausgelesen und zur Bezeichnung derjenigen Abnehmerleitung herangezogen, über die gerade aufgenommene Daten abzugeben sind.The drawing shows a section of a known electronic Data switching system shown (see "NTZ", Issue 8, 1969, pages 444 to 463). In the present case, there are only one of this data exchange system (EDS) unspecified system connection circuit, an input code converter ECW Output code converter ACW, a transmission sequence control UEAS, a memory unit SE and a program control unit PE shown. At the top of the drawing The system connection circuit shown are each composed of a number of bits Data - which are also referred to as envelopes - and which, for example May include 6 or 8 information bits, a status bit and a synchronization bit, in the incoming transmission direction transmitting feeder lines Z1 to Zn and the- transferring like data in the outgoing transmission direction Pickup lines Al to An connected. In the drawing are a feeder line Z1 and a customer line Al shown as belonging to a data line pair Dl, and further, a feeder line Zn and a subscriber line An are considered to be one Data line pair Dn properly shown. Each feeder line is in the storage unit SE has a separate memory cell individually associated with it, in which information about contain the customer lines to be taken into account in the course of the respective connection are. Upon appropriate control of such a memory cell, the in this Contains information of the customer line or customer lines to be taken into account read out and used to designate the customer line via which data that have just been recorded are to be submitted.

Bei der in der Zeichnung dargestellten Schaltungsanordnung ist angenommen, daß die Datenbits auf den Zubringerleitungen und auf den Abnehmerleitungen jeweils seriell auftreten. Ferner ist angenommen, daß die vorgesehene Datenvermittlungsanlage die Daten parallel verarbeitet. Deshalb sind in die Zubringerleitungen Z1 bis Zn Serien-Parallel-Umsetzer SPU1 bis SPUn eingefügt. In entsprechender Weise sind in die Abnehmerleitungen Al bis An Parallel-Serien-Umsetzer PSU1 bis PSUn eingefügt.In the circuit arrangement shown in the drawing, it is assumed that that the data bits on the feeder lines and on the subscriber lines respectively occur serially. It is also assumed that the data switching system provided processes the data in parallel. Therefore, in the feeder lines Z1 to Zn Series-parallel converters SPU1 to SPUn added. Similarly, in the subscriber lines A1 to An inserted parallel-serial converters PSU1 to PSUn.

Den Serien-Parallel-Umsetzern SPU1 bis SPUn ist jeweils ein gesonderter Pufferspeicher Ps11 bis Psnl nachgeschaltet. Diese Pufferspeicher Ps11 bis Psn7 sind austangsseitig an Eingängen des Eingabecodewandlers ECW angeschlossen. In entsprechender Weise sind den Parallel-Serien-Umsetzern PSU1 bis PSUn Pufferspeicher Ps12 bis Psn2 vorgeschaltet, die eingangsseitig an Ausgängen des Ausgabecodewandlers ACW angeschlossen sind. Während der Eingabecode- wandler ECW in an sich bekannter Weise als Multiplexer arbeitet, ist der Ausgabecodewandler ACW in an sich bekannter Weise als Demultiplexer betrieben. ttber den Eingabecodewandler ECW werden in den Pufferspeichern Ps11 bis Ps7n enthaltene Daten nacheinander abgeholt, um über die ttbertragungsablaufsteuerung UEAS und den Ausgabecodewandler ACW einem Puffer speicher in einer in Frage kommenden Abnehmerleitung zugeführt zu werden. Die Steuerung erfolgt dabei in an sich bekannter Weise durch die Programmsteuereinheit PE. Welcher einer Abnehmerleitung zugehöriger Pufferspeicher von einem einer Zubringerleitung zugehörigem Pufferspeicher Daten zugeführt erhält, hängt vom Inhalt der der jeweiligen Zubringerleitung zugehörigen Speicherzelle in der Speichereinheit SE ab.The series-parallel converters SPU1 to SPUn each have a separate one Buffer memory Ps11 to Psnl connected downstream. These buffer memories Ps11 to Psn7 are connected on the output side to inputs of the input code converter ECW. In appropriate The parallel-serial converters PSU1 to PSUn are buffer memories Ps12 to Psn2 upstream, which is connected on the input side to the outputs of the output code converter ACW are. During the input code converter ECW in itself known Way works as a multiplexer, the output code converter ACW is known per se Way operated as a demultiplexer. Via the input code converter ECW, the Buffer memories Ps11 to Ps7n fetched data one after the other in order to use the The transmission sequence control UEAS and the output code converter ACW have a buffer to be supplied in a relevant customer line. The control takes place in a manner known per se by the program control unit PE. Which one Receiving line associated buffer storage from one associated with a feeder line Buffer memory receives data supplied, depends on the content of the respective feeder line associated memory cell in the memory unit SE.

Um nicht auszuschließende Schwankungen in der Verarbeitungsgeschwindigkeit der Datenvermittlungsanlage - umfassendim wesentlichen den Eingabecodewandler ECW, den Ausgabecodewandler ACW, die Übertragungsablaufsteuerung UEAS, die Speichereinheit SE und die Programmsteuereinheit PE - gewissermaßen zu überbrücken und während dieser Zeitspanne sowohl auf Zubringerleitungen auftretende Daten aufnehmen zu können als auch über Abnehmerleitungen abzugebende Daten abgeben zu können, besitzen sämtliche bei der betrachteten Schaltungsanordnung vorgesehenen Pufferspeicher eine gewisse Kapazität N, die so bemessen ist, daß sie der Beziehung N = 2 (Zs + 1 - Dmin T) T) genügt. Dabei bedeutet Zs die Anzahl der Daten auf einer Zubringerleitung, die während der Zeitspanne T ausgesendet werden, also zu der Datenvermittlungsanlage hin gelangen. Mit Dmin ist die Mindest-Durchschalterate bezeinet, die für eine Vermittlung von Daten in der Datenverlittlungsanlage anzusetzen ist. DieS bedeutet, daß die Speicherkapazität jedes Pufferspeichers doppelt so groß gewählt ist wie im Mittel für die Pufferung von Daten er- forderlich ist. Die in dem Klammerausdruck enthaltene 1 berücksichtigt dabei, daß die Anzahl der Daten innerhalb der Zeitspanne T im Grenzfall 1 sein wird, und zwar bei hinreichend kurzer Zeitspanne T. Diese Zeitspanne T wird üblicherweise diejenige Zeitspanne sein, innerhalb der ein Datensignal auf einer Zubringerleitung bzw. Abnehmerleitung auftritt. Bei einer typischen Datenverarbeitungsanlage, wie sie an der eingangs erwähnten Stelle angegeben ist, wird die Puffergröße des jeweiligen Pufferspeichers für Einzelleitungen mit einer Datenübertragungsrate von 2,4 kbit/s zur Aufnahme von vier Daten bzw. Bitgruppen ausgelegt sein. Bei.Einzelleitungen mit einer Datenübertragungsrate von 4,8 kbit/s wird eine Puffergröße entsprechend sechs Daten vorgesehen sein; für Einzelleitungen mit einer Datenübertragungsrate von 9,6 kbit/s genügt eine Puffergröße zur Aufnahme von 10 Daten,und für Einzelleitungen mit einer Datenübertragungsrate von 48 kbit/s genügt eine Puffergröße zur Aufnahme von 18 Daten. Bei diesen Werten ist eine Zeitspanne T von 5 ms angenommen.In order not to rule out fluctuations in the processing speed the data switching system - including essentially the input code converter ECW, the output code converter ACW, the transmission sequence control UEAS, the storage unit SE and the program control unit PE - to bridge to a certain extent and during this To be able to record data occurring on feeder lines as well as All of them have the ability to submit data to be submitted via customer lines a certain buffer memory provided in the circuit arrangement under consideration Capacity N, which is dimensioned in such a way that it has the relationship N = 2 (Zs + 1 - Dmin T) T) is sufficient. Zs means the number of data on a feeder line that be sent out during the period T, so to the data switching system get there. The minimum throughput rate that is required for an exchange is denoted by Dmin of data is to be set in the data exchange system. TheS means that the Storage capacity of each buffer memory is chosen to be twice as large as the average for the buffering of data is required. The one in the brackets contained 1 takes into account that the number of data within the time span T will be 1 in the limit case, with a sufficiently short period of time T. This Time span T will usually be the time span within which a data signal occurs on a feeder line or subscriber line. In a typical data processing system, As indicated at the beginning, the buffer size of the respective buffer memory for individual lines with a data transfer rate of 2.4 kbit / s to accommodate four data or bit groups. For single lines with a data transfer rate of 4.8 kbit / s, a buffer size becomes corresponding six dates can be provided; for single lines with one data transmission rate A buffer size of 9.6 kbit / s is sufficient to hold 10 data and for individual lines With a data transfer rate of 48 kbit / s, one buffer size is sufficient for recording of 18 dates. A time span T of 5 ms is assumed for these values.

Ist die Zeitspanne T demgegenüber kürzer, so ist auch die Puffergröße der Pufferspeicher geringer. Bei einer Zeitspanne T = 250 ps kommt man bei den angegebenen Datenübertragungsraten mit einer Puffergröße zur Aufnahme von zwei Daten bzw. von vier Daten bei einer Datenübertragungsgeschwindigkeit von 48 kbit/s aus.In contrast, if the time period T is shorter, the buffer size is also the same the buffer storage less. With a time span of T = 250 ps, one arrives at the specified Data transfer rates with a buffer size for the reception of two data or of four data at a data transmission speed of 48 kbit / s.

Werden in der vorstehend erläuterten Weise bemessene Pufferspeicher bei der in der Zeichnung dargestellten Schaltungsanordnung verwendet, so werden in diesen Pufferspeichern Daten in einer im Mittel etwa die Hälfte der jeweiligen Pufferspeicherkapazität beanspruchenden Anzahl enthalten sein. Dadurch ist zum einen sichergestellt, daß auf den Zubringerleitungen auftretende Daten auch dann aufgenommen werden können, wenn die Datenverarbeitungsanlage gerade blockiert ist, beispielsweise infolge einer Arbeitsüberlastung. Zum anderen ist dadurch sichergestellt, daß die Datenverarbeitungsanlage zumindest über eine gewisse Zeitspanne hinweg Daten mit einer höheren Geschwindigkeit aus dem der jeweiligen Zubringerleitung zugehörigen Pufferspeicher abholen kann als auf der zugehörigen Zubringerleitung Daten zugeführt werden. In entsprechender Weise können über Abnehmerleitungen Daten während Zeitspannen abgegeben werden, während der die Datenverarbeitungsanlage bezüglich der Abgabe derartiger Daten blockiert ist. Schließlich kann die Datenverarbeitungsanlage - über eine gewisse Zeitspanne hinweg - Daten für eine Abnehmerleitung mit höherer Geschwindigkeit bereitstellen als über die betreffende Abnehmerleitung Daten übertragen werden. Insgesamt ergibt sich somit die Möglichkeit eines asynchronen Betriebs der Datenverarbeitungsanlage in Bezug auf die Datenübertragung auf den Zubringerleitungen und Abnehmerleitungen.Are buffer storage tanks sized in the manner explained above used in the circuit arrangement shown in the drawing, so in these buffers data in an average about half of the respective Buffer memory consuming number must be included. This is on the one hand ensures that data occurring on the feeder lines are then also recorded can be when the data processing system is currently blocked, for example as a result of a Work overload. On the other hand, this ensures that the data processing system data at least over a certain period of time at a higher speed from that associated with the respective feeder line Buffer memory can pick up as data is supplied on the associated feeder line will. In a corresponding manner, data can be transmitted during periods of time via trunk lines are issued, during which the data processing system with respect to the delivery such data is blocked. Finally, the data processing system - over a certain period of time - data for a customer line with higher Provide speed than data transmitted via the relevant customer line will. Overall, there is thus the possibility of asynchronous operation of the Data processing system in relation to data transmission on the feeder lines and trunk lines.

Abschließend sei noch bemerkt, daß in Abweichung von den vorstehend erläuterten und in der Zeichnung dargestellten Verhältnissen auch ohne die Serien-Parallel-Umsetzer und Parallel-Serien-Umsetzer ausgekommen werden kann. Dies trifft insbesondere für den Fall zu, daß die Datenbits in der Datenvermittlungsanlage seriell verarbeitet werden. Es ist schließlich aber auch möglich, die Pufferspeicher für die Serien-Parallel-Umsetzung bzw. für die Parallel-Serien-Umsetzung gleich mitauszunutzen. Es ist nämlich möglich, die über Zubringerleitungen zugeführten Datenbits seriell in die zugehörigen Pufferspeicher einzuschreiben und parallel aus diesen Pufferspeichern auszulesen. In entsprechender Weise ist es möglich, die von der Datenverarbeitungsanlage parallel abgegebenen Datenbits in paralleler Form in die den Abnehmerleitungen zugehörigen Pufferspeicher einzuschreiben und aus diesen Pufferspeichern seriell auszulesen. Dabei können die Puf- ferspeicher durch relativ einfache Register gebildet sein.Finally, it should be noted that in deviation from the above explained and shown in the drawing relationships even without the serial-parallel converter and parallel-to-serial converter can be managed. This is especially true for the case that the data bits processed serially in the data exchange will. Finally, it is also possible to use the buffer memory for series-parallel implementation or to be used for parallel series implementation at the same time. Because it is possible the data bits supplied via feeder lines are serialized in the associated buffer memory to be written in and read out in parallel from these buffers. In appropriate Way, it is possible to output the data processing system in parallel Data bits in parallel in the buffer memory associated with the subscriber lines to be written in and read out serially from these buffers. The Puff be formed by relatively simple registers.

Unter dem Begriff Durchschalterate, wie er im vorstehenden benutzt worden ist, wird das Verhältnis der Anzahl von durchgeschalteten Daten pro Zeiteinheit verstanden.Under the term throughput rate as used above becomes the ratio of the number of connected data per unit of time Understood.

3 Patentansprüche 1 Figur3 claims 1 figure

Claims

Claims 3 ,. Circuit arrangement for the mediation of each Data comprising n bits, which is based on data to be transmitted in the incoming transmission direction Feeder lines are supplied and the data in the outgoing transmission direction Transferring customer lines are to be forwarded in a program-controlled Data exchange, to which at least one through a program control unit controlled storage unit belongs to the associated ones in the individual feeder lines Storage cells Information about the information to be taken into account in the course of the respective connection Subscriber lines contains that each Feeder line (Z1 to Zn) and each subscriber line (Al to An) with the storage unit (SE) of the data exchange system via a separate buffer memory (Ps11 to Psnl; Ps12 to Psn2) is connected and that the buffer memory is one such Have storage capacity that takes into account the respective data transmission speed and possible momentary deadlocks of the data switch in each buffer memory Data in an average of about half of the respective buffer storage capacity claiming number are included.

2. Circuit arrangement according to claim 1, d a d u r c h g e k e n n note that the buffer memories (Psl7 to Psn7, Ps12 to Psn2), respectively have a capacity N to hold such a number of data that the relationship N = 2 (Zs + 1 - Dmin T) is sufficient, where Zs is the number of data on a feeder line means that are sent out during the time period T and where Dmin is the minimum through-switch rate Mne Mediation of data in the data exchange means.

3. Circuit arrangement according to claim 1 or 2, d a -d u r c h g e it is not indicated that in the case of parallel switching of the data forming the data Bits in the program-controlled data exchange that are used for receiving Data from feeder lines (Z1 to Zn) serving buffer memory (Ps11 to Psn1) Via series-parallel converters (SPUR to SPUn) on the feeder lines (Z1 to Zn) and those serving for the delivery of data via customer lines (Al to An) Buffer memory (Ps12 to Psn2) via parallel-serial converter (PSU1 to PSUn) the customer lines (Al to An) are connected.