DE2818988C2 - Timer control circuit - Google Patents

Timer control circuit

Info

Publication number
DE2818988C2
DE2818988C2 DE19782818988 DE2818988A DE2818988C2 DE 2818988 C2 DE2818988 C2 DE 2818988C2 DE 19782818988 DE19782818988 DE 19782818988 DE 2818988 A DE2818988 A DE 2818988A DE 2818988 C2 DE2818988 C2 DE 2818988C2
Authority
DE
Germany
Prior art keywords
voltage
point
circuit
signal
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19782818988
Other languages
German (de)
Other versions
DE2818988A1 (en
Inventor
Takao Arai
Tadashi Yokohama Saito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5071077A external-priority patent/JPS53136806A/en
Priority claimed from JP5071177A external-priority patent/JPS53136807A/en
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2818988A1 publication Critical patent/DE2818988A1/en
Application granted granted Critical
Publication of DE2818988C2 publication Critical patent/DE2818988C2/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/02—Control of operating function, e.g. switching from recording to reproducing

Description

3 43 4

Die Erfindung wird anhand der Zeichnung näher er- durch eine Vorspannung bestimmt wird, die im wesentliläutert. Es zeigt chen durch die Widerstände 42 und 43 geteilt wird.The invention is determined in more detail with reference to the drawing by means of a preload that essentially explains. It shows chen divided by the resistors 42 and 43.

F i g. 1 das Schaltbild einer Zeitgeber-Steuerschal- Wenn der Transistor 29 eingeschaltet ist, ist auch der tung,und Transistor 30 eingeschaltet, weil seine BasisspannungF i g. 1 is the circuit diagram of a timer control circuit- When transistor 29 is on, so is transistor device, and transistor 30 turned on because its base voltage

F i g. 2 ein Zeitablaufdiagramm zur Erläuterung der 5 durch eine Vorspannung bestimmt wird, die im wesentli-Arbeitsweise der Zeitgeber-Steuerschaltung der F i g. 1. chen durch die Widerstände 44, 45 und 46 geteilt wird.F i g. 2, a timing diagram for explaining FIG. 5 is determined by a bias which essentially works the timer control circuit of FIG. 1. Chen is divided by resistors 44, 45 and 46.

Gemäß Fi g. 1 bildet die Reihenschaltung aus einem Die Spannung am Ausgang U, die gleich der Kollektor-Widerstand 10 und einem Kondensator 15 eine Lade- spannung des Transistors 30 ist, geht auf einen niedrigen Schaltung 51. Die, Spannung am Verbindungspunkt A Pegel, der praktisch gleich ist dem Massepotential,
zwischen Widerstand 10 und Kondensator 15 steigt mit 10 Wenn die Aufladung des Kondensators 15 der Ladeder Zeit an, nachdem an die Ladeschaltung 51 eine schaltung 51 fortschreitet und die Spannung am Verbin-Spannung angelegt ist Die Schaltung enthält Wider- dungspunkt A die am Verbindungspunkt C übersteigt stände 31 bis 47. Eine Reihenschaltung aus den Wider- werden die Transistoren 27 und 28 zur Zeit ti ein- bzw. ständen 34, 35 und 36 bildet einen Spannungsteiler 52. ausgeschaltet Wenn der Transistor 28 ausgeschaltet Am Verbindungspunkt B zwischen den Widerständen 15 wird, wird der Transistor 29 ebenfalls ausgeschaltet weil 34 und 35 liegt eine höhere Bezugsspannung als am seine Basisspannung gleich ist der Netzspannung, so Verbindungspunkt C zwischen den Widerständen 35 daß der Transistor 30 ausgeschaltet ist weil an seiner und 36. Die Schaltung enthält ferner Transistoren 23 bis Basis keine Vorspannung mehr anliegt Somit wird der 30. Die Transistoren 27 und 28 sind Bestandteile eines Kollektor des Transistors 30 über den Widerstand 47 ersten Spannungskomparators 53, die Transistoren 23 20 mit der Netzspannungsklemme T verbunden und die und 24 Bestandteile eines zweiten Spannungskompara- Spannung am Ausgang U geht auf tKien hohen Pegel, tors 54. Die Eingänge des ersten Spannungskompara- Der Spannungsverlauf an der Klemme U ist in F i g. 3 tors 53 sind an den Verbindungspunkt A der Ladeschal- mit t/bezeichnetAccording to Fig. The voltage at the output U, which is equal to the collector resistor 10 and a capacitor 15 is a charging voltage of the transistor 30, goes to a low circuit 51. The voltage at the connection point A level, which is practically the same is the ground potential,
between resistor 10 and capacitor 15 increases with 10 at When the charging of the capacitor 15 of the Ladeder time after the charging circuit 51, a circuit 51 progresses and the voltage is applied on Verbin voltage The circuit includes resistance grounding point A that exceeds the junction point C Stands 31 to 47. A series connection of the resistors, the transistors 27 and 28 are switched on at time ti or stalls 34, 35 and 36 form a voltage divider 52. switched off When the transistor 28 is switched off At the connection point B between the resistors 15, the transistor 29 is also switched off because 34 and 35 is a higher reference voltage than its base voltage is equal to the mains voltage, so connection point C between the resistors 35 that the transistor 30 is switched off because on its and 36. The circuit also contains transistors 23 to base there is no longer any bias voltage. Thus, the 30th. The transistors 27 and 28 are components of a s collector of transistor 30 via resistor 47 first voltage comparator 53, transistors 23 20 connected to mains voltage terminal T and the and 24 components of a second voltage comparator voltage at output U goes to tKien high level, gate 54. The inputs of the first voltage comparator The voltage curve at terminal U is shown in FIG. 3 gate 53 are designated at connection point A of the charging switch with t /

tung 51 bzw. den Verbindungspunkt C des Spannungs- Der zweite Spannungskomparator 54 arbeitet ähnlichdevice 51 or the connection point C of the voltage The second voltage comparator 54 works similarly

tellers 52 angeschlossen. Der erste Spannungskompara- 25 wie der erste Spannungskomparator 53. Für eine betör 53 vergleicht die Spannungen an den Verbindungs- stimmte Zeit nach dem Zeitpunkt f0 sind die Transistopunkten A und C. Die Eingänge des zweiten Spannungs- ren 23, 24, 25 und 26 aus-, ein-, ein- bzw. eingeschaltet komparators 54 sind über den Widerstand 31 an den und das Potential am Verbindungspunkt D oder am Verbindungspunkt A der Ladeschaltung 51 bzw. den Kollektor des Transistors 26 ist praktisch gleich 0 bzw. Verbindungspunkt B des Spannungsteilers 52 ange- 30 gleich Massepotential.plate 52 connected. The first voltage comparator 25 as the first voltage comparator 53. For a beginner 53 compares the voltages at the connection, the correct time after the point in time f 0 are the transistor points A and C. The inputs of the second voltages 23, 24, 25 and 26 off, on, on or on comparator 54 are connected via resistor 31 to and the potential at connection point D or connection point A of charging circuit 51 or the collector of transistor 26 is practically equal to 0 or connection point B of the voltage divider 52 equal to 30 ground potential.

schlossen. Der zweite Spannungskomparator 54 ver- Mit weiter fortschreitender Aufladung des Konden-closed. The second voltage comparator 54 as the charging of the condenser

gleicht die Spannungen an den Punkten A und B. sators 15 der Ladeschaltung 51 überschreitet das Poten-equals the voltages at points A and B. Sators 15 of charging circuit 51 exceeds the potential

Eine Logikschaltung 48 (EXOR) gibt ein Ausgangssi- tial am Verbindungspunkt A z. Z. t% also nach dem Zeitgnal mit hohem Pegel ab, wenn an den beiden Eingän- punkt t\, das Potential am Verbindungspunkt B. In diegen entweder zwei Signale mit niedrigem oder hohem 35 sem Augenblick werden die Transistoren 23,24,25 und Pegel anstehen; das Ausgangssignal der Logikschaltung 26 ein-, aus-, aus- bzw. ausgeschaltet und das Potential 48 hat einen niedrigen Pegel, wenn an den Eingängen je am Verbindungspunkt D geht auf einen hohen Pegel,
ein Signal mit niedrigem und hohem Pegel anstehen. Der Potentialverlauf am Verbindungspunkt D ist inA logic circuit 48 (EXOR) gives an output signal at the connection point A z. Z. t% thus after the time signal with a high level, when the potential at the connection point B at the two input points t 1 Pending level; the output signal of the logic circuit 26 is switched on, off, off or off and the potential 48 has a low level when the inputs at the connection point D go to a high level,
a low and high level signal are present. The potential profile at connection point D is in

Die Versorgungsspannung liegt an den Klemmen T Fig.2mitDbezeichnet.The supply voltage is at the terminals T, labeled with D , Fig.2.

und Γ'an, wenn der nicht gezeigte Netzschalter einge- 40 Das Ausgangssignal der exklusiven Logikschaltung schaltet ist Die Steuersignale werden an den Ausgangs- 48, A'sren einer Eingang an den Ausgang U und deren klemmen [/und ζ»abgegriffen. Die Ausgangsklemme U anderer Eingang mit dem Verbindur.gspunkt D verbunist an den Ausgang einer nicht gezeigten Umkehrstufe 3 den ist, geht auf einen hohen Pegel, weil die .Eingangssiangeschlossen, während die Ausgangsklemme Q mit gnale von fo bis U beide auf einem niedrigen Pegel He-Zeitgeber-Steuerschaltern verbunden ist, die zur Über- 45 gen. Zwischen den Zeitpunkten ii und « wird dem an wachungs- oder Sicherheitsaufzeichnung und zur den Ausgang Uangeschlossenen Eingang ein Signal mit Alarmgabe dienen. hohem Pegel zugeführt, während dem an den Verbin-40 The output signal of the exclusive logic circuit is switched The control signals are tapped at the output 48, A'sren an input to the output U and its terminals [/ and ζ ». The output terminal U of the other input to the connection point D is connected to the output of an inverting stage (not shown), goes to a high level because the input terminal is connected, while the output terminal Q with signals from fo to U is both at a low level He -Timer control switches are connected, which are used to 45. Between the times ii and «, the input connected to surveillance or security recording and to the output U will receive a signal with an alarm. high level, while the connection

Im folgenden wird die Arbeitsweise der Schaltung der dungspunkt D angeschlossenen Eingang ein Signal mit F i g. 1 anhand des Zeitablaufdiagramms der F i g. 2 er- niedrigem Pegel zugeführt wird. Das Ausgangssignal läutert. 50 der exklusiven Logikschaltung 48 geht somit auf einenIn the following, the operation of the circuit of the connection point D connected input is a signal with F i g. 1 based on the timing diagram of FIG. 2 is fed to a low level. The output signal is ringing. 50 of the exclusive logic circuit 48 thus goes to one

Wird der nicht gezeigte Netz-Zeitgeber zur Zeit to niedrigen Pegel. Da nach dem Zeitpunkt f2 beide Eineingeschaltet, so wird den Klemmen 7"und T'eine Span- gangssignale der Logikschaltung 48 einen hohen Pegei nung zugeführt Mit diesem Augenblick beginnt sich der haben, ist der Pegel des Ausgangssignals der Logik-Kondensator 15 der Ladeschaltung Sl aufzuladen; die schaltung 48 ebenfalls hoch. Der Potentialverlauf an der Spannung am Verbindungspunkt Λ steigt mit der Zeit 55 Klemme Qist in Fig 3 mit Qbezeichnet,
von 0 V im wesentlichen auf die Netzspannung an. Somit wird, wenn die Ausgänge U und <? an einenThe network timer, not shown, becomes low at the time. Since both are switched on after time f2, the terminals 7 ″ and T ′ are supplied with a high voltage output signal from the logic circuit 48. At this point, the level of the output signal is the logic capacitor 15 of the charging circuit S1 The circuit 48 is also high. The potential profile at the voltage at the connection point Λ increases with the time 55 Terminal Q is denoted by Q in FIG.
from 0 V essentially to the mains voltage. Thus, if the outputs U and <? at one

Gleichzeitig wird die Spannung dem Spannungsteiler 52 Stopschalter bzw. an Zeitgeber-Steuerschalter 21 und zugeführt, so daß die Bezugsspannungen an den Verbin- 22 angeschlossen sind, zwischen den Zeitpunkten fo und dungspunkten B und Cabgegriffen werden können. Die t\ das in F i g. 2 mi* 5 bezeichnete Stopsignal und zwi-Spannung am Verbindungspunkt B ist höher als die am 60 sehen den Zeitpunkten U bis f2 das in F i g. 2 mit P be-Verbindungspunkt C. Da die Spannung am Verbin- zeichnete Wiedergabe- oder Aufzeichnungssignal erdungspunkt A für eine bestimmte Zeit nach dem Zeit- zeugt. Da das Ausgangssignal an der Klemme Q nach punkt ίο kleiner ist als die am Verbindungspunkt C sind dem Zeitpunkt i2 auf hohem Pegel gehalten wird, unterdie Transistoren 27 und 28 des ersten Komparators 53, bricht die Zeitgeber-Steuerschaltung ihre Funktion, so der die Spannungen am Verbindungspunkt A der Lade- 55 daß nur von Hand gesteuert werden kann,
schaltung 51 und am Verbindungspunkt C des Span- Die Perioden Ti zwischen ίο und ii und Ti von ii bis f2At the same time the voltage is fed to the voltage divider 52 stop switch or to the timer control switches 21 and 21, so that the reference voltages are connected to the connection 22 and can be accessed between the times fo and connection points B and Cab. The t \ das in FIG. 2 mi * 5 designated stop signal and Zvi voltage at the connection point B is higher than that at the 60 see the time points U to f2 in the F i g. 2 with P be connection point C. Since the voltage at the connected playback or recording signal testifies to ground point A for a certain time after the time. Since the output signal at the terminal Q after point ίο is smaller than that at the connection point C is held at the time i2 at a high level, under the transistors 27 and 28 of the first comparator 53, the timer control circuit breaks its function, so the voltages on Connection point A of the loading 55 that can only be controlled by hand
circuit 51 and at the connection point C of the span The periods Ti between ίο and ii and Ti from ii to f2

nungsteilers 52 vergleich, aus- bzw. eingeschaltet. Der werden beispielsweise zu 3 bzw. 03 s gewählt.
Transistor 29 ist eingeschaltet weil seine Basisspannung Da erfindungsgemäß die Eingänge mehrerer Span-voltage divider 52 comparison, switched off or on. For example, they are chosen to be 3 or 03 s.
Transistor 29 is switched on because its base voltage Since, according to the invention, the inputs of several voltage

nunskomparatoren mit unterschiedlichen Schwellenspannungen an eine Ladeschaltung angeschlossen sind, wird die Anzahl der extern anzuschließenden Bausteine und der hierfür vorzusehenden Anschlüsse vermindert; ebenso wird die räumliche Größe der gesamten Schal- s tung verringert. Ferner können bei der erfindungsgemäßen Zeitgeber-Steuerschaltung die Perioden T\ und Ti willkürlich eingestellt werden, indem lediglich die Schwellenspannung des Spannungskomparators oder die der Schaltung zugeführte Bezugsspannung geändert wird. Da gewährleistet ist, daß der Aufwärtspegel des Potentials am Verbindungspunkt D stets nach dem des Ausgangssignals der Klemme ί/folgt und die Zeitdifferenz zwischen diesen Vorgängen der Periode Ti entspricht, arbeitet die erfindungsgemäße Zeitgeber-Steu- is erschaltung stets stabil und zuverlässig.Now comparators with different threshold voltages are connected to a charging circuit, the number of components to be connected externally and the connections to be provided for this are reduced; the spatial size of the entire circuit is also reduced. Further, control circuit timer, the periods T \ and Ti be arbitrarily set only by the threshold voltage of the voltage or the power supplied to the circuit reference voltage is changed in the present invention. Since it is ensured that the upward level of the potential at the connection point D always follows that of the output signal of the terminal ί / and the time difference between these processes corresponds to the period Ti , the timer control circuit according to the invention always works in a stable and reliable manner.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

2020th

2525th

3030th

3535

4040

4545

5050

5555

6060

6565

Claims (4)

1 2 Die Erfindung bezieht sich auf eine Zeitgeber-Steuer-Patentansprüche: schaltung der im Oberbegriff des Patentanspruchs 1 beschriebenen, aus der Zeitschrift »Elektronik«, Heft 4,1 2 The invention relates to a timer control patent claims: circuit of the described in the preamble of claim 1, from the magazine "Electronics", issue 4, 1. Zeitgeber-Steuerschaltung zur Erzeugung eines 1970, Seiten 127 bis 128 mit Arbeitsblatt N r. 46, Zeile 8, Steuersignals (P oder Q) durch antivalente Verknüp- 5 bekannten Art1. Timer control circuit for generating a 1970, pages 127 to 128 with worksheet No. 46, line 8, control signal (P or Q) by non-equivalent link- 5 known Art fung zweier gegenüber einem Eingangssignal um ei- Bei Tonbandgeräten, die sämtliche Funktionen wiefunction of two compared to an input signal by one ne erste und eine zweite Zeit (U und t2) verzögerter Aufzeichnung, Wiedergabe und Stopp durch ein elektri-ne first and a second time (U and t 2 ) of delayed recording, playback and stop by an electrical Signale derart, daß das Steuersignal nach Ablauf der sches Signal steuern, erfordern die Sicherheits-Auf-Signals in such a way that control the control signal after the cal signal has elapsed, require the safety-up- ersten Zeit (t\) auf einen bestimmten Pegel gesetzt zeichnung (automatische Umschaltung in den Aufeeich-first time (t \) set to a certain level drawing (automatic switchover to calibration und nach Ablauf einer weiteren Zeit fi2) auf den 10 nungszustand zu einer vorbestimmten Zeit oder nachand after a further time fi 2 ) to the 10 voltage state at a predetermined time or after ursprünglichen Pegel zurückgesetzt wird, ge- Ablauf einer vorbestimmten Zeitperiode) und diethe original level is reset, a predetermined time period elapses) and the kennzeichnetdurch Alarmgabe (automatisches Umschalten in den Wiedergabezustand zu einer vorbestimmten Zeit oder nachcharacterized by an alarm (automatic switching to playback mode at a predetermined time or after — einen zwischen beide Klemmen (T, T) der Ablauf einer vorbestimmten Zeitperiode) folgende Spannungsversorgung geschalteten Span- t5 Steuerungen: Zufuhr einer Spannung zum Bandaufnungsteiler (52), an dessen erstem Spannungs- ze'ichnungsgerät mittels eines Netz-Zeitschalters zu eiabgriffspunkt (C) eine erste und an dessen zwei- ner vorbestimmten Zeit oder nach Ablauf einer vorbetem Spannungsabgriffspunkt (B) eine zweite, stimmten Zeit;- a voltage supply connected between the two terminals (T, T) following the expiry of a predetermined period of time) t5 controls: supply of a voltage to the band splitter (52), on its first voltage drawing device by means of a mains time switch to a pick-up point (C ) a first and at its second predetermined time or after a previous voltage tap point (B) has elapsed a second, correct time; höhere Bezugsspannung abgreifbar sind, Zufuhr eines Stopsignals zum Bandaufzeichnungsgeräthigher reference voltage can be tapped, supply of a stop signal to the tape recorder — eine zwischen die beiden Klemmen (T, T) der 20 gleichzeitig mit der Spannungszufuhr und Umschalten Spannungsversorgung geschaltete Ladeschal- des Bandaufzeichnungsgeräts in den Stop-Zustand;
tiing (51)~mit einem dritten Spannungsabgriffs- Zufuhr eines gewünschten Aufzeichnungssignals oder punkt (A), an dem eine dem Zeitablauf propor- Wiedergabesignals zum Aufzeichnungsgerät nach Abtionale Spannung abgreifbar ist, lauf einer Wartezeit, um das Gerät in den Aufnahme-A charging switch of the tape recorder connected to the stop state between the two terminals (T, T) of FIG.
tiing (51) ~ with a third voltage tap supply of a desired recording signal or point (A) , at which a playback signal proportional to the timing of the recording device can be tapped according to the Abtional voltage, running a waiting time in order to put the device into the recording — einen ersten Spannungskomparator (53), dessen 25 oder Wiedergabezustand zu bringen.- A first voltage comparator (53) to bring its 25 or reproduction state. Eingänge an den ersten Spannungsabgriffs- Die Wartezeit wird verhältnismäßig kurz, z.B. zuInputs at the first voltage tap - The waiting time is relatively short, e.g. to punkt (C) bzw. den dritten Spannungsabgriffs- zwei Sekunden gewählt, damit das Bandaufzeichnungs-point (C) or the third voltage tap - two seconds selected so that the tape recording punkt (A) angeschlossen sind und der ein Aus- gerät oder andere Geräte wie Tuner und Verstärker, diepoint (A) are connected and a device or other devices such as tuners and amplifiers that gangssignal (U) erzeugt, wenn die Spannung am mittels des gleichen Netz-Zeitschalters von der gleichen dritten Spannungsabgriffspunkt (A) die am er- 30 Spannung gespeist werden, in den eingeschwungenenoutput signal (U) is generated when the voltage at the voltage is fed into the voltage via the same network time switch from the same third voltage tap point (A) sten Spanr.ungsabgriffspunkt (C) überschreitet, Zustand kommen.Exceeds the first voltage tapping point (C) , state come. — einen zweiten Spannungskomparator (54). des- Die bekannte Zeitgeber-Steuerschaltung besteht im sen Eingänge an dän zweiten Spannungsab- wesentlichen aus zwei hintereinandergeschalteten Vergriffspunkt (B) bzw. fiten dritten Spannungsab- zögerungsschaltungen und einem nachgeschalteten griffspunkt (A) angeschlossen sind und der ein 35 UND-Gatter. Die Verzögerungsschaltungen haben ei-Ausgangssignal (D) erzeugt, wenn die Span- nen verhältnismäßig komplizierten Aufbau; in integriernung am dritten Spannungsabgriffspunkt (A) ter Bauweise wäre die Steuerschaltung verhältnismäßig die am zweiten Spannungsabgriffspunkt (B) groß.- a second voltage comparator (54). The known timer control circuit consists essentially of two consecutive tapping points (B) or third voltage delay circuits and a subsequent tapping point (A) connected to the second voltage output, and a 35 AND gate. The delay circuits have generated ei output signal (D) when the voltage is relatively complex; In the integration at the third voltage tap point (A) ter design, the control circuit would be relatively large as that at the second voltage tap point (B). überschreitet und Der Erfindung liegt daher die Aufgabe zugrunde, dieexceeds and the invention is therefore based on the object that — eine Steuersignalerzeugungsschaltung (55), der 40 gattungsgemäße Zeit-Steuerschaltung derart weiterzudie Ausgangssignale des ersten und zweiten bilden, daß sie in integrierter Bauweise hergestellt wer-Spannungskomparators (53,54) zugeführt sind den kann und die Anzahl der externen Bauelemente und und die das Steuersignal (P oder Q) aus den der hierfür vorzusehenden Anschlüsse gering ist.
empfangenen Signalen (U, !^erzeugt Diese Aufgabe wird erfindungsgemäß durch die- A control signal generating circuit (55), the 40 generic time control circuit further to form the output signals of the first and second in such a way that they are produced in an integrated design who-voltage comparator (53,54) are supplied to the can and the number of external components and and that Control signal (P or Q) from the connections provided for this purpose is low.
received signals (U ,! ^ generated This task is achieved according to the invention by the 45 kennzeichnenden Merkmale des Patentanspruchs 1 ge-45 characterizing features of claim 1 ge 2. Zeitgeber-Steuerschaltung nach Anspruch 1, löst, wobei die Ladeschaltung zusammen mit den Spandadurch gekennzeichnet, daß die Ladeschaltung (51) nungskomparatoren die Funktion der Verzögerungsaus einer Reihenschaltung aus einem Widerstand schaltungen der eingangs genannten bekannten Steuer-(10) und einem Kondensator (15) aufgebaut ist und schaltung übernimmt.2. timer control circuit according to claim 1, triggers, wherein the charging circuit together with the Spanda thereby characterized in that the charging circuit (51) voltage comparators have the function of the delay from a series circuit of a resistor circuits of the known control (10) mentioned above and a capacitor (15) is constructed and takes over the circuit. der dritte Spannungsabgriffspunkt (A) der Verbin- 50 Dabei ist es aus der DE-OS 19 53 760 an sich bekannt,the third voltage tap point (A) of the connection 50 It is known per se from DE-OS 19 53 760, dungspunkt zwischen dem Widerstand (10) und dem Verzögerungselemente aus Spannungskomparatorenconnection point between the resistor (10) and the delay elements from voltage comparators Kondensator (15) ist. aufzubauen, die unterschiedliche Bezugssignale mit ei-Capacitor (15) is. to build up the different reference signals with one 3. Zeitgeber-Steuerschaltung nach Anspruch 1, ner Signalspannung vergleichen, die den Verzögerungsdadurch gekennzeichnet, daß der Spannungsteiler elementen gemeinsam zugeführt wird. Mit der bekann-(52) aus einer Reihenschaltung aus einem ersten, ei- 55 ten Schaltung kann jedoch nur ein Steuersignal erzeugt nem zweiten und einem dritten Widerstand (36, 35, werden; zudem sind zahlreiche Verknüpfungsschaltun-34) aufgebaut ist, daß der erste Spannungsabgriffs- gen und Speicher notwendig.3. A timer control circuit according to claim 1, comparing a signal voltage which thereby increases the delay characterized in that the voltage divider elements are fed together. With the well- (52) however, only one control signal can be generated from a series connection of a first, one circuit a second and a third resistor (36, 35; there are also numerous logic circuits) is set up so that the first voltage tapping and memory are necessary. punkt (C) der Verbindungspunkt zwischen dem er- Aus der US-PS 33 64 441 ist es für einen Oszillatorpoint (C) the connection point between the From US-PS 33 64 441 it is for an oscillator sten und dem zweiten Widerstand (36 bzw. 35) ist, ferner bekannt, eine Steuerspannung mittels einer RC- most and the second resistor (36 or 35) is, also known, a control voltage by means of an RC und daß der zweite Spannungsabgriffspunkt (B) der 60 Schaltung zu erzeugen, die Bezugsspannung von einemand that the second voltage tap point (B) of the 60 circuit generate the reference voltage of one Verbindungspunkt zwischen dem zweiten und dem Spannungsteiler abzugreifen und beide Schaltungen mitTap the connection point between the second and the voltage divider and use both circuits dritten Widerstand (35 bzw. 34) ist. der gleichen Spannung zu versorgen.third resistor (35 or 34). to supply the same voltage. 4. Zeitgeber-Steuerschaltung nach Anspruch 1, Bevorzugte Weiterbildungen und Ausgestaltungen dadurch gekennzeichnet, daß die Steuersignal-Er- der erfindungsgemäßen Zeitgeber-Steuerschaltung sind Zeugungsschaltung (55) nach der ersten Zeitperiode 65 Gegenstand der Patentansprüche 2 bis 4. wobei das (U) ein dauerndes Wartesignal (S) erzeugt. zweite Steuersignal bei der aus der eingangs erwähnten4. timer control circuit according to claim 1, preferred developments and refinements, characterized in that the control signal Er- the timer control circuit according to the invention are generation circuit (55) after the first time period 65 the subject of claims 2 to 4. wherein the (U) a continuous waiting signal (S) generated. second control signal in the case of the aforementioned g; Druckschrift bekannten Schaltung am Ausgang des er-G; Known circuit at the output of the il sten Verzögerungsgliedes abgreifbar ist.il most delay element can be tapped.
DE19782818988 1977-05-04 1978-04-28 Timer control circuit Expired DE2818988C2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5071077A JPS53136806A (en) 1977-05-04 1977-05-04 Timer recording circuit
JP5071177A JPS53136807A (en) 1977-05-04 1977-05-04 Timer recording circuit

Publications (2)

Publication Number Publication Date
DE2818988A1 DE2818988A1 (en) 1978-11-09
DE2818988C2 true DE2818988C2 (en) 1986-07-10

Family

ID=26391159

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782818988 Expired DE2818988C2 (en) 1977-05-04 1978-04-28 Timer control circuit

Country Status (1)

Country Link
DE (1) DE2818988C2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322223A (en) * 1979-03-30 1982-03-30 Pall Corporation Adsorbent fractionators with electronic sequence timer cycle control and process
DE3615712A1 (en) * 1986-05-09 1987-11-12 Ako Werke Gmbh & Co CONTROL CIRCUIT FOR DIFFERENT SPIN SPEEDS OF A WASHING MACHINE

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3364441A (en) * 1966-03-07 1968-01-16 Elastic Stop Nut Corp Low frequency transistor relaxation oscillator
DE1953760C3 (en) * 1969-10-24 1978-06-15 Paul Pleiger Maschinenfabrik, 5810 Witten Electronic program control arrangement

Also Published As

Publication number Publication date
DE2818988A1 (en) 1978-11-09

Similar Documents

Publication Publication Date Title
DE3600172A1 (en) STATIC RELEASE SWITCH
DE2216123C3 (en) Process and arrangement for analog-digital conversion with multiple integration
DE2813628A1 (en) FILTER CIRCUIT
DE2508850C2 (en) Voltage amplifier
DE2818988C2 (en) Timer control circuit
DE2108101B2 (en) Switch current circuit
DE2528767A1 (en) CIRCUIT ARRANGEMENT FOR IMPRESSION OF INITIAL CONDITIONS ON AN ELECTRICAL EQUIPMENT EMPLOYMENT CONSISTING OF RC LINKS
DE2646367C2 (en) Detector of transitions of a signal
DE3240707A1 (en) Circuit arrangement for monitoring electronic computing chips
DE2640448B2 (en) Peak value display circuit
DE2137127A1 (en) Circuit arrangement for automatic gain control of a signal amplifier s
DE10102791A1 (en) Electrical transmitter
DE4223274A1 (en) DRIVER CIRCUIT FOR INDUCTIVE LOADS
DE2521403A1 (en) CIRCUIT ARRANGEMENT FOR SYNCHRONIZING AN OUTPUT SIGNAL IN THE CYCLE OF A PERIODIC PULSE-SHAPED INPUT SIGNAL
DE2924373C2 (en)
DE4231178C2 (en) Storage element
DE2262422A1 (en) CIRCUIT ARRANGEMENT FOR AUTOMATIC EXPOSURE TIME CONTROL FOR PHOTOGRAPHIC CAMERAS
LU500617B1 (en) Transmission system and transmission method for the transmission of data and energy over a two-wire line
DE2917100C2 (en) Fade-in / fade-out switch for an audio amplifier
EP0008053B1 (en) Trigger circuit
DE3415648A1 (en) Eliminating circuit
EP0364711A1 (en) Signal level adjustment circuit arrangement
EP0718973B1 (en) Transition detector
DE2950700C2 (en) Arrangement for influencing the turn-off behavior of transistor stages
DE2538979C3 (en) Electronic circuit arrangement for connecting alternating current networks in parallel

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: VON FUENER, A., DIPL.-CHEM. DR.RER.NAT. EBBINGHAUS

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee