DE2818487A1 - Detection of discrete frequencies - using phase-locked loop and automatic phase synchronisation of VCO - Google Patents

Detection of discrete frequencies - using phase-locked loop and automatic phase synchronisation of VCO

Info

Publication number
DE2818487A1
DE2818487A1 DE19782818487 DE2818487A DE2818487A1 DE 2818487 A1 DE2818487 A1 DE 2818487A1 DE 19782818487 DE19782818487 DE 19782818487 DE 2818487 A DE2818487 A DE 2818487A DE 2818487 A1 DE2818487 A1 DE 2818487A1
Authority
DE
Germany
Prior art keywords
phase
controlled oscillator
voltage
input signal
control loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19782818487
Other languages
German (de)
Inventor
Wilhelm Dipl Phys Hegeler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Blaupunkt Werke GmbH
Original Assignee
Blaupunkt Werke GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Blaupunkt Werke GmbH filed Critical Blaupunkt Werke GmbH
Priority to DE19782818487 priority Critical patent/DE2818487A1/en
Publication of DE2818487A1 publication Critical patent/DE2818487A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/083—Details of the phase-locked loop the reference signal being additionally directly applied to the generator
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

A circuit recognising discrete frequencies uses a phase-locked loop contg. a phase comparator, a low pass filter connected to its output and a v.c.o. They enable very rapid correction of the initial phase condition of the loop. The initial loop phase condition is corrected by automatic synchronisation of the phase of the voltage controlled oscillator with that of the input signal. The oscillator phase synchronisation takes place outside the phase-locked loop either before or after the loop and uses the input signal edges.

Description

Verfahren und Schaltungsanordnung zum ErkennenMethod and circuit arrangement for recognition

von diskreten Frequenzen Die Erfindung betrifft ein Verfahren gemäß dem Gattungsbegriff des Anspruchs 1 sowie eine Schaltungsanordnung zur Durchführung eines derartigen Verfahrens. Die Erfindung betrifft weiterhin eine phasensynchronisierte Regelschleife gemäß dem Gattungsbegriff des Anspruchs 6. of discrete frequencies The invention relates to a Method according to the preamble of claim 1 and a circuit arrangement to carry out such a procedure. The invention also relates to a phase-synchronized control loop according to the preamble of claim 6.

Zur Erkennung von diskreten Frequenzen aus einem Frequenzgemisch und/oder zum Selektieren von Signalen bestimmter Frequenz aus einem Signalgemisch mit unterschiedlichen Frequenzen werden phasensynchronisierte Regelschleifen, kurz Phase-Locked-Loop-Schaltungen, benutzt. Diese Regelschleifen werden im weiteren abgekürzt als PLL-Schaltungen bezeichnet.For the detection of discrete frequencies from a frequency mixture and / or to select signals of a certain frequency from a composite signal with different frequencies Frequencies are phase-synchronized control loops, or phase-locked loop circuits for short, used. These control loops are hereinafter referred to as PLL circuits for short.

Bekanntermaßen hängt die Fangzeit einer PLL-Schaltung außer von der Eingangsfrcquenz, der Schleifenverstärkung und der Grenzfrequenz des Filters auch von der Phasenlage des spnn11 ngsaesteuerten Oszillators hinsichtlich der Phasenlage des Eingangssignais ab. Bevor das Ausgangssignal des Phasendetektors durch Integration eine bis zu einer Erkennungs-Schaltschwelle ansteigende Signalgröße liefern kann, muß die Anfangsphasenlage der phasensynchronisierten Regelschleife zunächst korrigiert werden. Bei den bekannten PLL-Schaltungen wird diese Anfangsphasenlage üblicherweise durch Frequenzänderung des spannungsgesLeuerten Oszillators korrigiert.As is known, the capture time of a PLL circuit depends on the Input frequency, the loop gain and the cutoff frequency of the filter of the phase position of the voltage controlled oscillator with regard to the phase position of the input signal. Before the output of the phase detector by integration can supply a signal variable that increases up to a detection threshold, the initial phase position of the phase-synchronized control loop must first be corrected will. In the known PLL circuits, this initial phase position is usually corrected by changing the frequency of the voltage controlled oscillator.

Je nach Größe des anfänglichen Phasenzählers bzw. des Phasenunterschiedes zwischen dem Eingangssignal der Regelschleife und der Phasenlage des spannungsgesteuerten Oszillators ist für die Korrektur der Anfangsphasenlage der Regelschleife eine gewisse Zeit erforderlich. Es ist bekannt, diesen Korrekturzeitraum durch Erhöhung der möglichen Frequenzvariation des spannungsgesteuerten Oszillators etwas zu verkürzen, solange die Erkennungsinformation noch weit von der Schaltschwelle entfernt ist.Depending on the size of the initial phase counter or the phase difference between the input signal of the control loop and the phase position of the voltage-controlled Oscillator is a certain amount for correcting the initial phase position of the control loop Time required. It is known to increase this correction period by increasing the possible Frequency variation of the voltage controlled oscillator to shorten something as long as the identification information is still far from the switching threshold.

Der Verkürzung dieses Anfangsphasenkorrekturzeitraumes sind jedoch Grenzen gesetzt, da der spannungsgesteuerte Oszillator nicht beliebig in seiner Frequenz verändert werden kann, und da eine Verkürzung dieses Zeitraumes nur durchgeführt werden kann, wenn die durch Integration erhaltene Erkennungsinformation noch weit vom Einrastbereich bzw. von der Einrastschaltschwelle entfernt ist.However, the shortening of this initial phase correction period is Limits are set because the voltage controlled oscillator is not arbitrary in its Frequency can be changed, and since a shortening of this period is only carried out can become when the recognition information obtained by integration is still far is removed from the latching range or from the latching switching threshold.

Der Erfindung liegt daher die Aufgabe zugrunde, die Anfangsphasenlage einer phasensynchronisierten Regel schleife sehr schnell zu korrigieren.The invention is therefore based on the object of the initial phase position a phase-synchronized rule loop to correct very quickly.

Dicsc Aufgabe wird erfindungsgemäß durch die kennzeichnenden Maßnahmen des Anspruchs 1 gelöst.The object is achieved according to the invention by the characterizing measures of claim 1 solved.

Vorteilhafte Ausgestaltungen aes errindungsgemaljen verfahrens sind in e denAnstjr~uchen 4,- 5angegeben.Advantageous embodiments of the method are according to the invention in the request form 4, - 5 stated.

Die im kennzeichnenden Teil des Anspruchs 6 angegebenen Merkmale lösen ebenfalls die gestellte Aufgabe.Solve the features specified in the characterizing part of claim 6 also the task set.

Mit der in Anspruch 8 angegebencn phascnsynchronisi er ten Regelschleife ist die Lösung der gestellten Aufgabe ebenfalls möglich.With the phase-synchronized control loop specified in claim 8 the solution of the given task is also possible.

Durch die erfindungsgemäße Zwangs synchronisierung des spannungsgesteuerten Oszillators ist der Zeitraum, der für die Korrektur der Anfangsphasenlage der phasensynchronisierten Regelschleife erforderlich ist, sehr kurz. Ein kurzer Zeitraum zur Korrektur der Anfangsphasenlage ist dabei nicht mit einer geringeren Sicherheit bei der Fehlerkennung von Frequenzen verbunden. Alle Anfangsphasenlagen - auch die günstigste Anfangsphasenlage - kann nämlich mit gleicher Wahrscheinlichkeit auftreten. Durch die mit den erfindungsgemäßen Maßnahmen und Merkmalen erreichte kurze Korrekturzeit der Anfangsphasenlage einer phasensynchronisierten Regelschleife muß also ein Verlust an Sicherheit gegen Fehlerkennung nicht in Kauf genommen werden. Die Sicherheit gegen Fehlerkennung kann nur durch eine entsprechend große Integrationszeit erhöht werden.The inventive forced synchronization of the voltage-controlled Oscillator is the period of time it takes to correct the initial phasing of the phase-locked Control loop is required, very short. A short period of time to correct the Initial phase is and not with a lower degree of certainty associated with the misrecognition of frequencies. All initial phases - including those most favorable initial phase position - namely can occur with the same probability. Due to the short correction time achieved with the measures and features according to the invention the initial phase position of a phase-locked control loop must therefore be lost in terms of security against incorrect identification cannot be accepted. The security against false detection can only be increased by a correspondingly large integration time will.

Die erfindungsgemäße sehr kurze Korrektur der Anfangsphasenlage kann bereits dann durchgeführt werden, wenn bei der Integration die Schaltschwelle noch lange nicht erreicht ist. Es ist jedoch auch möglich, den spannungsgesteuerten Oszillator unmittelbar oder kurzzeitig nach Eintritt der Verriegelung auf das Eingangssignal phasenmäßig zu zwangssynchronisieren. Vorteilhaftorweise wird die Anstlegs-oder Abtalifianke des t'ingangssignalsdazu herangezogen, den spannungsgeregelten Oszillator in die richtige Phasenlage zu zwingen. Gemäß einer bevorzugten Ausführungsform der Erfindung kann die Zwangssynchronisierung des spannungsgeregelten Oszillators davon abhängig gemacht werden, ob die Phasendifferenz zwischen dem Eingangs signal der Regelschleife und dem Ausgangssignal des phasengeregelten Oszillators einen Schwellwert überschreitet oder nicht.The very brief correction of the initial phase position according to the invention can can already be carried out if the switching threshold is still in the integration has not been reached for a long time. However, it is also possible to use the voltage controlled oscillator Immediately or briefly after the locking has occurred on the input signal to synchronize phase-wise. Advantageously, the starting or The voltage-regulated oscillator is used for this purpose to force it into the correct phase position. According to a preferred embodiment of the Invention can force synchronization of the voltage controlled oscillator thereof can be made dependent on whether the phase difference between the input signal of the Control loop and the output signal of the phase-controlled oscillator a threshold value exceeds or not.

Die Erfindung wird nachstehend anhand der einzigen Zeichnung beispielsweise näher erläutert.The invention is illustrated below with reference to the single drawing, for example explained in more detail.

Diese Schaltungsanordnung zeigt eine übliche PLL-Schaltung mit einem Phasenvergleicher 1, einem diesem Phasenvergleicher 1 nachgeschalteten Tiefpaß 2 und einem spannungsgeregelten Oszillator 3, der zwischen dem Ausgang des Tiefpasses 2 und einem Eingang des Phasenvergleichers 1 liegt.This circuit arrangement shows a conventional PLL circuit with a Phase comparator 1, a low-pass filter 2 connected downstream of this phase comparator 1 and a voltage regulated Oscillator 3, the one between the output of the low-pass filter 2 and one input of the phase comparator 1 is located.

Am anderen Eingang des Phasenvergleichers 1 liegt das Eingangssignal XE der Regelschleife.The input signal is at the other input of the phase comparator 1 XE of the control loop.

Erfindungsgemäß ist nun eine Zwangssynchronisationsstufe 8 vorgesehen, der ebenfalls das Eingangs signal fE bereitgestellt wird und die mit dem spannungsgeregelten Oszillator 3 zu dessen Zwangssynchronisation in Verbindung steht.According to the invention, a forced synchronization stage 8 is now provided, which is also provided with the input signal fE and the one with the voltage-regulated Oscillator 3 is connected to its forced synchronization.

Das Ausgangssignal des spannungsgeregelten Oszillators 3 wird nicht nur dem einen Eingang des Phasenvergleichers 1 der Regelschleife, sondern auch - etwa über einen Phasenschieber 4 - einem zweiten Phasenvergleicher 5 zugeführt, an dessen anderem Eingang das Eingangssignal fE der Regelschleife anliegt. Das Ausgangssignal des zweiten Phasenvergleichers , chers5, des die Phasendifferenz zwi.srhondem Eingangssignal tund dem gegeDenenrails in dem Phasenschieber 4 entsprecllend versc-iiobejiej Ausgangssignal des spannungsgesteuerten Oszillators 3 ist, wird in einem Integrierer 6 integriert und einem Schwellwertschalter 7 zugeleitet, der dann, wenn dieses integrierte Phasendifferenzsignal einen bestimmten Schwellwert überschreitet, die Zwangssynchronisationsstufe 8 in Funktion setzt und damit den spannungsgesteurten Oszillator 3 der Regelschleife auf die Phasenlage des Eingangssignals fE zwangssynchronisiert.The output signal of the voltage controlled oscillator 3 will not only one input of the phase comparator 1 of the control loop, but also - about a phase shifter 4 - fed to a second phase comparator 5, at the other input of which the input signal fE of the control loop is present. The output signal of the second phase comparator, chers5, of the phase difference between the input signal and the given rail in the phase shifter 4 corresponding to the output signal of the voltage-controlled oscillator 3 is integrated in an integrator 6 and a threshold switch 7 which, when this integrated phase difference signal exceeds a certain threshold value, the forced synchronization stage 8 in Function sets and thus the voltage-controlled oscillator 3 of the control loop forcibly synchronized to the phase position of the input signal fE.

Wenn bei dieser erfindungsgemäßen Ausführungsform sich die Anfangsphasenlage der Regelschleife in einem bestimmten Maße - beispielsweise durch den Schwellwert des Schwellwertschalters 7 vorgegeben - von der Phasenlage des Eingangssignals fR unterscheidet, wird sofort die Phasenlage des spannungsgesteuerten Oszillators auf die Phasenlage des Eingangssignals zwangssynchronisiert. Die Korrektur der Anfangsphasenlage des spannungsgeregelten Oszillators wird daher sehr schnell durchgeführt, so daß auch die Fangzeit der erfindungsgemäßen, phasensynchronisierten Regelschleife verkürzt werden kann.If, in this embodiment of the invention, the initial phase position the control loop to a certain extent - for example through the threshold value of the threshold switch 7 specified - by the phase position of the input signal fR differs, the phase position of the voltage controlled Oscillator forcibly synchronized to the phase position of the input signal. The correction the initial phasing of the voltage controlled oscillator therefore becomes very fast carried out so that the capture time of the invention, phase-synchronized Control loop can be shortened.

LeerseiteBlank page

Claims (9)

Patentansprüche 1. Verfahren zum Erkennen von diskreten Frequenzen mit einer phasensynchronisierten Regelschleife, die einen Phasenvergleicher, einen diesem nachgeschalteten Tiefpaß sowie einen spannungsgesteuerten Oszillator umfaßt, dadurch gekennzeichnet, daß die Anfangsphase der phasensynchronisierten Regelschleife durch Zwanyssynchronisierung der Phase des spannungsgesteuerten Os7i 1 l"tOrs auf das Eingangssignal korrigiert wird. Claims 1. Method for recognizing discrete frequencies with a phase-synchronized control loop that includes a phase comparator, a this downstream low-pass filter and includes a voltage-controlled oscillator, characterized in that the initial phase of the phase-locked control loop by Zwanysynchronization of the phase of the voltage-controlled Os7i 1 l "tOrs the input signal is corrected. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Zwangssynchronisierung der Phase des spannunqsqesteuerten Oszillators bereits außerhalb des Verriegelungsbereiches der phasensynchronisierten Regel schleife erfolgt.2. The method according to claim 1, characterized in that the forced synchronization the phase of the voltage-controlled oscillator already outside the locking range the phase-synchronized control loop takes place. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Zwangssynchronisierung der Phase des spannungsgesteuerten Oszillators unmittelbar narh Verriegelung der phasensynchronisierten Regelschleife erfolgt.3. The method according to claim 1, characterized in that the forced synchronization the phase of the voltage controlled oscillator immediately narh locking the phase-synchronized control loop takes place. 1 - 1 UUüL2 gekennzeichnet, daß die Phase des spannungsgesteuerten Oszillators mittels der Flanken des Eingangssignals auf die Phase des Eingangssignals zwangssynchronisiert wird. 1 - 1 UUüL2 marked that the phase of the voltage-controlled Oscillator to the phase of the input signal by means of the edges of the input signal is forcibly synchronized. 5. Verfahren nach einem der Ansprüche 1 - 4, dadurch gekennzeichnet, daß die Phase des spannungsgesteuerten Oszillators auf die Phase des Eingangssignals zwangssynchronisiert wird, wenn die Phasendifferenz zwischen dem Eingangssignal und dem spannungsgesteuerten Oszillator größer als ein vorgegebener Wert ist.5. The method according to any one of claims 1 - 4, characterized in that that the phase of the voltage controlled oscillator is related to the phase of the input signal is forcibly synchronized when the phase difference between the input signal and the voltage controlled oscillator is greater than a predetermined value. 6. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 - 5, mit einer phasensynchronisierten Regelschleife, die einen Phasenvergleicher, einen diesem nachgeschalteten Tiefpaß und einen spannungsgesteuerten Oszillator umfaßt, gekennzeichnet durch einen zweiten Phasenvergleicher (5), der das Eingangssignal (fE) der Regelschleife mit dem Ausgangssignal des spannungsgesteuerten Oszillators (3) vergleicht, und eine Zwangssynchronisationsstufe (8), die das Eingangssignal (fE) )der Regeischleife zugeleitet erhält und den spannungsgesteuerten Oszillator (3) auf die Phase des Eingangssignals JWea synchronisiert, wenn die Phasendifferenz zehen dem Eingangssignal (fE) der Regelschleife und dem Ausgangssignal des spannungsgesteuerten Oszillators (3) einen vorgegebenen Wert überschreitet.6. Circuit arrangement for performing the method according to a of claims 1 - 5, with a phase-synchronized control loop that includes a phase comparator, a downstream low-pass filter and a voltage-controlled oscillator comprises, characterized by a second phase comparator (5), which the input signal (fE) of the control loop with the output signal of the voltage controlled oscillator (3) compares, and a forced synchronization stage (8), which the input signal (fE)) is fed to the control loop and the voltage-controlled oscillator (3) synchronized to the phase of the input signal JWea when the phase difference ten the input signal (fE) of the control loop and the output signal of the voltage-controlled Oscillator (3) exceeds a predetermined value. 7. Sch1 tingsannrdniing nach anspruch 6, dadurch gekennzeichnet, daß das Ausganqssignal des zweiten Phasenvergleichers (5) über einen Integrierer (6) einem Schwellwertschalter (7) zugeleitet wird, der die Zwangssynchronisationsstufe (8) in Funktion setzt, wenn der durch den Schwellwertschalter (7) vorgegebene Schwellwert überschritten wird.7. Sch1 tingsannrdniing according to claim 6, characterized in that the output signal of the second phase comparator (5) via an integrator (6) a threshold switch (7) is fed to the forced synchronization stage (8) activates when the threshold value specified by the threshold value switch (7) is exceeded. 8. Phasensynchronisierte Regelschleife mit einem Phasenvergleicher, einem diesem nachgeschalteten Tiefpaß und einem spannungsgesteuerten Oszillator, gekennzeichnet durch einen zweiten Phasenvergleicher (5), der das Eingangssignal (fE) der Regelschleife mit dem Ausgangssignal des spannungsgesteuerten Oszillators (3) vergleicht, und eine Zwangssynchronisationsstufe (8), die das Eingangssignal (fE) der Regelschleife zugeleitet erhält und den spannungsgesteuerten Oszillator (3) auf die Phase des Eingangssignals (fE) zwangssynchronisiert, wenn die Phasendifferenz zwischen dem Eingangssignal (fE) der Regelschleife und dem Ausgangssignal des spannungsgesteuerten Oszillators (3) einen vorgegebenen Wert überschreitet.8. Phase-synchronized control loop with a phase comparator, a downstream low-pass filter and a voltage-controlled oscillator, characterized by a second phase comparator (5) which the input signal (fE) of the control loop with the output signal of the voltage controlled oscillator (3) compares, and a forced synchronization stage (8), which the input signal (fE) is fed to the control loop and the voltage-controlled oscillator (3) forcibly synchronized to the phase of the input signal (fE) if the phase difference between the input signal (fE) of the control loop and the output signal of the voltage-controlled Oscillator (3) exceeds a predetermined value. 9. Phasensynchronisicrte Rcgelschlcife nach Anspruch 8, dadurch gekennzeichnet, daß das Ausgangs signal des zweiten Phasenvergleichers (5) über ein Integrierer (6) einem Schwellwertschalter (7) zugeleitet wird, der die «wangssynchronisdtiorlsstule (8i in Funktion setzt, wenn der durch den Schwellwertschalter (7) vorgegebene Schwellwert überschritten wird.9. Phasensynchronisicrte Rcgelschlcife according to claim 8, characterized in that that the output signal of the second phase comparator (5) via an integrator (6) is fed to a threshold switch (7) which controls the "wangssynchronisdtiorlsstule (8i activates when the threshold value specified by the threshold value switch (7) is exceeded.
DE19782818487 1978-04-27 1978-04-27 Detection of discrete frequencies - using phase-locked loop and automatic phase synchronisation of VCO Ceased DE2818487A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19782818487 DE2818487A1 (en) 1978-04-27 1978-04-27 Detection of discrete frequencies - using phase-locked loop and automatic phase synchronisation of VCO

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19782818487 DE2818487A1 (en) 1978-04-27 1978-04-27 Detection of discrete frequencies - using phase-locked loop and automatic phase synchronisation of VCO

Publications (1)

Publication Number Publication Date
DE2818487A1 true DE2818487A1 (en) 1979-11-08

Family

ID=6038150

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782818487 Ceased DE2818487A1 (en) 1978-04-27 1978-04-27 Detection of discrete frequencies - using phase-locked loop and automatic phase synchronisation of VCO

Country Status (1)

Country Link
DE (1) DE2818487A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0094837A2 (en) * 1982-05-19 1983-11-23 Westinghouse Electric Corporation Phase-locked circuit loop having improved locking capabilities

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEEE Tr.on Communications, Vol.COM-24, Nr.6, Juni 1976, S.636-644 *
Proceedings of the I.R.E., Jan.1954, S.288-299 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0094837A2 (en) * 1982-05-19 1983-11-23 Westinghouse Electric Corporation Phase-locked circuit loop having improved locking capabilities
EP0094837A3 (en) * 1982-05-19 1985-06-12 Westinghouse Electric Corporation Phase-locked circuit loop having improved locking capabilities

Similar Documents

Publication Publication Date Title
DE2744432C2 (en) Oscillator circuit
DE69300291T2 (en) Frequency control loop.
DE2650102A1 (en) FREQUENCY SYNTHESIS TUNING SYSTEM FOR TELEVISION RECEIVERS
DE2820943B2 (en) Circuit arrangement for recovering the carrier frequency of a multi-level phase shift keying signal
DE2515969B2 (en) MULTI-CHANNEL GENERATOR
DE2848881A1 (en) TELEVISION RECEIVER WITH AUTOMATIC PHASE CONTROL
DE1959162B2 (en) Frequency generator adjustable in stages according to a frequency grid
DE2912756C2 (en)
DE2944258A1 (en) AUTOMATIC TUNING CIRCUIT
DE19548539A1 (en) Mixing oscillator with a phase locked loop for a radio receiver
DE2741697C2 (en)
DE2818487A1 (en) Detection of discrete frequencies - using phase-locked loop and automatic phase synchronisation of VCO
DE2907604C2 (en) Electronic digital channel selector
DE3028945C2 (en) Tuning device with phase-synchronized loop and measures for automatic fine-tuning
DE3108901C2 (en) Method for acquiring and processing a pilot signal
DE2456533C2 (en) Circuit arrangement for tuning a signal-dependent reactance element to a reception frequency in a channel selector
EP0570819B1 (en) Method for controlling the parameters of A PLL
EP0342740B1 (en) Circuit arrangement for the synchronisation of a frequency controlled oscillator
EP0868020A1 (en) Sound FM demodulator for TV signals and method for sound carrier detection
DE10132403A1 (en) Method and device for clock recovery from a data signal
DE3733082C2 (en)
DE2534518A1 (en) CIRCUIT ARRANGEMENT FOR RECOVERING NUMERICAL INFORMATION FROM BINARY PHASE MODULATED RECEIVED SIGNALS
DE2926587C2 (en) Frequency synthesis arrangement
DE2849447C2 (en)
DE2413603A1 (en) Discrete frequency recognition method - uses phase locked control loop and voltage controlled frequency divider

Legal Events

Date Code Title Description
8120 Willingness to grant licences paragraph 23
8110 Request for examination paragraph 44
8131 Rejection