DE2818135C2

DE2818135C2 - Electronic calculator for the automatic conversion of numerical data

Info

Publication number: DE2818135C2
Application number: DE19782818135
Authority: DE
Inventors: Steven S. Little Rock Ark. Herrick; Paul Hicksville N.Y. Tava
Original assignee: COMPUTER LINGUISTICS Inc LITTLE ROCK ARK US
Current assignee: COMPUTER LINGUISTICS Inc LITTLE ROCK ARK US
Priority date: 1978-04-25
Filing date: 1978-04-25
Publication date: 1983-11-17
Also published as: DE2818135A1

Description

Die Erfindung bezieht sich auf einen elektronischen Rechner der im Oberbegriff des Anspruchs 1 angegebenen Art.The invention relates to an electronic computer as specified in the preamble of claim 1 Art.

Ein elektronischer Rechner dieser Art (US-PS 01569) ermöglicht r"ie Umwandlung von einer Maßeinheit in eine einzige andere Maßeinheit, d. h. beispielsweise die Umrechnung von Zoll in Millimeter und umgekehrt Hierbei werden fest vorgegebene Umwandlungskonstanten verwendet, die jeweils für die Umwandlung zwischen zwei vorgegebenen Maßeinheiten zutreffend sind. Ein derartige Rechner eignet sich daher nicht zur Umwandlung von Währungseinheiten, da die Umwandlungskonstanten hierbei nicht konstant sind, sondern einer dauernden Veränderung unterworfen sind. Weiterhin ist auch nur immer eine Umrechnung zwischen zwei jeweils einander zugeordneten Maßeinheiten möglich, so daß eine direkte Umwandlung in eine dritte Maßeinheit nicht durchgeführt werden kana Dies ist jedoch insbesondere im vorstehend genannten Beispiel der Währungsumrechnung zweckmäßig, da es hierbei erwünscht ist, eine Währung in eine beliebige andere Währung umzurechnen.An electronic calculator of this type (US-PS 01569) enables you to convert one Unit of measure into a single other unit of measure, i.e. H. for example the conversion from inches to millimeters and vice versa used, each for converting between two specified units of measurement are applicable. Such a calculator is therefore not suitable for converting currency units, because the conversion constants are not constant, but are subject to constant change are. Furthermore, there is always only one conversion between two units of measurement assigned to one another possible, so that a direct conversion into a third unit of measurement cannot be carried out kana dies however, it is particularly useful in the above-mentioned example of currency conversion because it Here it is desirable to convert one currency into any other currency.

Der Erfindung liegt die" Aufgabe zugrunde, einen elektronischen Rechner der im Oberbegriff des Anspruchs 1 genannten Art zu schaffen, der eine einfache und direkte. Umwandlung eines Wertes, der in einer der Anzahl von in veränderlicher Bezi'f.ung zueinander stehenden Ausgangseinheiten ausgedrückt ist, in einen Wert in einer beliebigen anderen Ausgangseinheit der Anzahl von Ausgangseinheiten ermöglichtThe invention is based on the "object" of providing an electronic computer as described in the preamble of the claim 1 mentioned type of creating a simple and direct. Conversion of a value that is in one of the Number of output units standing in variable relation to one another is expressed in one Allows value in any other output unit of the number of output units

Diese Aufgabe wird durch die im kennzeichnenden Teil des \nspruchs 1 angegebenen Merkmale gelöstThis object is achieved by the features specified in the characterizing part of claim 1

Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.Advantageous refinements and developments of the invention emerge from the subclaims.

Durch die erfindungsgemäße Ausgestaltung des elektronischen Rechners ist eine Umwandlung eines Wertes in einer Ausgangseinheit einer Anzahl von in veränderlicher Beziehung zueinander stehenden Ausgangseinheiten in eine andere dieser Ausgangseinheiten durch Betätigung von lediglich zwei Tasten möglich, so daß es beispielsweise möglich ist, eine Währungseinheit aus einer Anzahl von Währungseinheiten in eine beliebige andere dieser Währungseinheiten umzurechnen. Hierbei wird der Wert in der ersten Währungseinheit mit Hilfe der Eingabetasten eingegeben, worauf die Umwandlungstaste gedrückt wird, die die Ausgangseinheit oder Währung bezeichnet, in der der Wert ausgedruckt ist. Nachfolgend ist es dann lediglich noch erforderlich, die Umwandlungstaste zu drücken, die der Ausgangseinheit oder Währung entspricht, in die der Wert umgewandelt werden soll. Die einzelnen Umwandlungskonstanten können jederzeit abgeändert werden, so daß die Anwendung für die Umrechnung von Währungen möglich ist, bei denen sich die Umwandlungskonstanten dauernd ändern.
Der erfindungsgemäße Rechner kann eine Vielzahl von Umwandlungsfisktoren oder -konstanten, die eine Beziehung zwischen einer der Ausgangseinheiten und einer weiteren Ausgangseinheit darstellen, an jeder eirer Vielzahl von Adressen der Speichereinrichtungen speichern, wobei jede Adresse zumindest teilweise durch eine entsprechende Umwandlungstastr. definiert ist.The inventive design of the electronic computer converts a value in one output unit of a number of output units in a variable relationship to one another into another of these output units by pressing only two keys, so that it is possible, for example, to convert a currency unit from a number of To convert currency units into any other of these currency units. Here, the value in the first currency unit is entered using the input keys, whereupon the conversion key is pressed, which designates the output unit or currency in which the value is printed out. Subsequently, it is then only necessary to press the conversion key that corresponds to the output unit or currency into which the value is to be converted. The individual conversion constants can be changed at any time so that they can be used for converting currencies in which the conversion constants change continuously.
The computer according to the invention can store a plurality of conversion factors or constants, which represent a relationship between one of the output units and a further output unit, at each of a plurality of addresses of the storage devices, each address being at least partially represented by a corresponding conversion key. is defined.

Der erfindungsgemäße Rechner spricht beim Umwandlungsvorgarig auf die Betätigung der ersten Umwandlungstaste dadurch an, daß eine Kettenrechnung eingeleitet wird, die erforderlich ist, um von der durch die erste Umwandlungstaste identifizierten Ausgangseinheit ausgehend in eine andere Ausgangseinheit umzurechnen, wobei für diese Ausgangseinheiten Umwandlungsfaktoren in den Speichereinrichtungen gespeichert sind. Die Betätigung einer zweiten Umwandlungstaste, die eine zweite Ausgangseinheit darstellt, vervollständigt die Berechnung und bewirkt eine Anzeige des Ergebnisses in dsr Ausgangseinheit, die durchWhen converting, the computer according to the invention speaks in advance of the actuation of the first conversion key by the fact that a chain calculation is initiated, which is necessary in order to avoid the through output unit identified by the first conversion key to be converted into another output unit, with conversion factors for these output units are stored in the storage devices. Pressing a second conversion key which represents a second output unit completes the calculation and causes a display of the result in dsr output unit, which is carried out by

die zweite Umwandlungstaste identifiziert sind.the second conversion key are identified.

Die Betätigung der ersten Umwandlungstaste leitet eine Folge ein. bei der die Betätigung einer Rechentaste nachgebildet wird, um den Rechner in die Rechenbetriebsart zu bringen, ein Umwandlungsfaktor wird aus den Speichereinrichtungen ausgelesen und die Betätigung einer zweiten Rechentaste wird nachgebildet, um die vorhergehende Rechenoperation durchzuführen und um den Rechner in die zweite Rechenbetriebsart zu bringen. Die Anzeige an diesem Punkt kann die Umwandlung der ursprünglichen, durch die erste Umwandlungstaste identifizierten A\usgangseinheit in eine gemeinsame Ausgangseinheit wiedergeben. Bei Betätigung der zweiten Umwandlungstaste wird der richtige Umwandlungsfaktor für die Umwandlung in die durch die zweite Umwandlungstaste identifizierte Ausgangseinheit aus dem Speicher abgerufen und die Betätigung der richtigen Rechentasten für die Beendigung der Berechnung wird nachgebildet, um das endgültige Umwandlungsergebnis zu erzeugen.Pressing the first conversion key conducts a consequence one. in which the actuation of a calculation key is simulated to put the computer in the calculation mode to bring a conversion factor is read out from the storage devices and the actuation a second arithmetic key is simulated to carry out the previous arithmetic operation and to bring the computer into the second calculation mode. The display at this point can do the conversion the original output unit identified by the first conversion key into a common one Play the source unit. When the second conversion key is pressed, the correct one becomes Conversion factor for the conversion into the output unit identified by the second conversion key retrieved from memory and actuating the correct arithmetic keys to complete the calculation is modeled to the final conversion result to create.

Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand der Zeichnungen noch näher erläutert.An embodiment of the invention is described below explained in more detail with reference to the drawings.

In der Zeichnung zeigtIn the drawing shows

Fig. i eine perspektivische Ansicht einer Ausführungsform des elektronischen Rechners,Fig. I is a perspective view of an embodiment the electronic calculator,

F i g. 2 ein allgemeines Blockschaltbild einer Ausführungsform des elektronischen Rechners,F i g. 2 is a general block diagram of an embodiment the electronic calculator,

Fig. 3 ein ausführlicheres Logikschaltbild einer Ausführungsform des elektronischen Rechners.Figure 3 is a more detailed logic diagram of one embodiment of the electronic calculator.

F i g. 4 ein Logikschaltbild eines Bauteils des Rechners nach Fi g. 3.F i g. 4 shows a logic circuit diagram of a component of the computer according to FIG. 3.

Die in den Zeichnungen dargestellte Ausführungsform des elektronischen Rechners 10 kann ein Vielzahl von grundlegenden Rechneranordnungen verwenden. Die in F i g. 1 gezeigte Ausführungsform des RechnersThe embodiment of the electronic computer 10 illustrated in the drawings can be in a variety of ways of basic computing arrangements. The in F i g. 1 embodiment of the computer shown

druckenden Rechner, und der Rechner weist eine optische Anzeige 12 sowie eine Tastatur 14 auf. die eine Art einer üblichen R^hnertastatur 14a bildende Tasten sowie Tasten einschließt, die die Umwandlungstastatur 14i>bilden. die bei diesem Rechner spezielle Anwendung finden.printing calculator, and the calculator has an optical Display 12 and a keyboard 14. the keys forming a type of conventional R ^ hner keyboard 14a and keys constituting the conversion keyboard 14i>. the special application for this computer Find.

Die übliche Tastatur schließt Datentasten 16. Rechenoperatiop.stasten 18. Speicherbetätigungstasten 20 sowie Lösch- und andere Hilfstasten 22 ein. Obwohl die gezeigte Standard-Tastatur Einzelfunktionstasten aufweist, werden häufig Tastaturen verwendet, bei denen die Tasten mehrere Funktionen aufweisen und es ist verständlich, daß auch derartige Tasten bei der beschriebenen Ausführungsform für die Standardtastatur oder für die Umwandlungsiastatur verv. endet werden können. Aus Vereinfachungsgründen wird die Ausführungsform jedoch im folgenden so beschrieben, als ob Einzelfunktionstasten verwendet werden.The usual keyboard includes data keys 16. arithmetic operation keys 18. Memory actuation buttons 20 as well as delete and other auxiliary buttons 22 a. Although the Standard keyboard shown has single function keys, keyboards are often used in which the keys have multiple functions and it is understood that such keys in the described Embodiment for the standard keyboard or for the conversion keyboard verv. can be ended. For the sake of simplicity, however, the embodiment is described below as if single function keys be used.

Die Umwandlungstastatur 146 weist eine Vielzahl von Umwandlungstasten 24 auf. die jeweils eine getrennte Ausgangseinheit einer Vielzahl von aufeinander bezogenen Ausgangseinheiten identifiziert. Zu Eriäuterungszwecken wird die Anwendung des Rechners 'Ti folgenden anhand von Währungseinheiten beschrieben. Wenn der Rechner zur Umwandlung von Währungseinheiten verwendet wird, ist jede der Umwandlungstasten 24 durch eine Bezeichnung 26 identifiziert, die eine vorgegebene Währungseinheit angibt Die Umv/andlurigstastatur 146 schließt weiterhin Umwandlungsfunktions- oder Betriebsart-Auswahltasten ein — eine Abruftaste 28, eine Speichertaste 30 und einen automatischen Umwandlungs-/Abrufschalter 32.The conversion keyboard 146 has a plurality of conversion keys 24. each one separate Output unit of a plurality of related output units identified. For illustrative purposes the use of the calculator Ti is described below with the aid of currency units. When the calculator is used to convert currency units, each of the conversion buttons is 24 identified by a designation 26, which indicates a predetermined currency unit. The Umv / andlurig keyboard 146 continues to include conversion function or mode selection buttons on - a recall button 28, a store button 30, and an automatic conversion / recall switch 32.

Gemäß F i g. 2 werden die tatsächlichen Berechnungen in einer üblichen Rechnerschaltung 34 durchgeführt, die typischerweise die Form einer oder mehrerer integrierter Schaltungen aufweist. Wenn diese Rechnerschaltung zur Durchführung von Funktionen verwendet werden, die dem Rechner selbst zugeordnet sind, wird diese Rechnerschaltung in der üblichen Weise betrieben. Eine Rechnerschaltung, die in dieser Ausführungsform verwendbar ist, ist die integrierte Rechnerschaltung MOS 231-A570O der Fa. Rockwell International, die in Form einer einzigen integrierten Schaltung ausgeführt ist und sowohl ein Drucken als auch eine direkte optische Anzeige ermöglicht. Die Betriebsweise und die Möglichkeiten dieser Rechnerschaltung werden nur so weit beschrieben, wie dies erforderlich ist, um das Verständnis der Ausführungsbeispiels des Rechners zu erleichtern. According to FIG. 2 will be the actual calculations carried out in a conventional computer circuit 34, which typically takes the form of one or more integrated Has circuits. When this computer circuit is used to perform functions which are assigned to the computer itself, this computer circuit is operated in the usual way. A computer circuit which can be used in this embodiment is the integrated computer circuit MOS 231-A570O from Rockwell International, which is sold in It is implemented in the form of a single integrated circuit and has both printing and direct optical Display allows. The mode of operation and the possibilities of this computer circuit are the only way widely described how this is necessary to facilitate understanding of the embodiment of the calculator.

wie dies gut bekannt isi. weht die RcCniicrschaliung 34 eine eigene eingebaute Taktimpulsquelle zur Synchronisation der verschiedenen Operationen auf. Unter der Steuerung dieser Taktirr.pulsquelle liefert die Rechnerschaltung 34 Tastatur-Abtastsignale von einer einer Anzahl von Leitungen 36. Wenn eine Taste der Rechnertastatur 14a betätigt wird, wird das Abtastsigna!as this is well known. blows the backsplash 34 has its own built-in clock pulse source to synchronize the various operations. Under the control of this Taktirr.pulsquelle supplies the computer circuit 34 keyboard scanning signals from a a number of lines 36. When a key of the computer keyboard 14a is pressed, the scanning signal!

dem Rechner als eine eine Anzahl von Tastatur-Ausgängen 37 zugeführt. Die Rechnerschaltung 34 identifiziert üic betätigte Taste und führt entsprechende Operationen aus.A number of keyboard outputs 37 are supplied to the computer as one. The computer circuit 34 identifies üic pressed key and carries out corresponding operations the end.

Wenn ein Umwandlungsfaktor oder andere Daten >n dem durch adressierbare Speii.hereinrichu'ngen gebildeten Umwandlungsspeicher 38 gespeichert werden sollen, sind die zu speichernden Daten die Daten, die an der Anzeige 12 angezeigt werden. Die Speicherung dieses Faktors in dem Umwandl mgsspeicher 38 wird dadurch eingeleitet, daß die Speici>ertaste 30 der Umwandiur.^stssistiir 14i? "edrückt oder betätigt wird Di? Rotiitigung der Speichertaste 30 führt ein Speicher- oder Schreib-Freigabesignal 40 dem Umwandlungsspeicher 38 zu. so daß dieser Speicher 38 Daten an freigegebe-If a conversion factor or other data> n the one formed by addressable storage devices Conversion memory 38 is to be stored, the data to be stored is the data to which the display 12 are displayed. The storage of this factor in the converter memory 38 is thereby initiated that the memory key 30 of the conversion 14i? "Is pressed or operated the rotation the memory button 30 applies a memory or write enable signal 40 to the conversion memory 38 to. so that this memory 38 data to released

4ü nen Adressen speichern kann, ein Sperrsignal 42 der Tastatur-Nachbildungslogikschaltung 44 zuführen kann, um den Betrieb dieser Schaltung zu sperren, und ein Zeitsteuersignal 46 einer Speichersteuerschaltung 48 zuführen kann, um eine Adressenauswahl-Zeitsteuerung unter der direkten S'euerung des Rechners 34 durchzuführen, während die Daten aus dem Rechner 34 ausgelesen werden.4u can store addresses, an inhibit signal 42 of the keyboard simulation logic circuit 44 can feed to disable the operation of this circuit, and a Timing control signal 46 can be fed to a memory control circuit 48 in order to set an address selection timing to be carried out under the direct control of the computer 34, while the data are read out from the computer 34.

Die Speicherung der Daten in dem Umwandlungsspeicher 38 wird durch die Betätigung einer der Umso Wandlungstasten 24 eingeleitet. Die Betätigung einer Umwandlungstaste 24 bewirkt die Zuführung eines Adressenauswahlsignals 50, 'das durch die betätigte spezielle Umwandlungstaste 24 bestimmt ist, an den Umwandlungsspeicher 38. Das Adressenauswahisignal 50 gibt eine Anzahl von festgelegten Adressen innerhalb des Umwandlungsspeichers 38 frei, die alle der betätigten Umwand'ungstaste entsprechen.The storage of the data in the conversion memory 38 is accomplished by operating one of the Umso Conversion keys 24 initiated. The actuation of a conversion key 24 causes a feed Address selection signal 50 'determined by the actuated special conversion key 24 to the Conversion memory 38. The address selection signal 50 gives a number of fixed addresses within of the conversion memory 38, all of which correspond to the actuated conversion key.

Gleichzeitig wird ein Speichersteuersignal 52 der Speichersteuerschaltung 48 zugeführt und ein Datenlesesignal 54 wird der Rechnerschaltung 34 zusammen mit einem entsprechenden Abtastsignal 36 zugeführt, so daß die an der Anzeige 12 angezeigten Daten seriell an der Rechnerausgangsleitung 56 ausgelesen werden. Die Ausgangsleitung 56 ist bei dem dargestellten Ausführungsbeispiel die Ausgangsleitung, die für einen Druckermechanismus reserviert ist und die in dem dargestellten Ausführungsbeispiel im übrigen nicht verwendet wird.At the same time, a memory control signal 52 is supplied to the memory control circuit 48 and a data read signal 54 is fed to the computer circuit 34 together with a corresponding scanning signal 36, see above that the data displayed on the display 12 are read out serially on the computer output line 56. the Output line 56 is in the illustrated embodiment the output line reserved for a printer mechanism and that shown in the illustration Embodiment is not used in the rest.

Die in der Anzeige 12 angezeigten Daten werden seriell Bit für Bit und Zeichen für Zeichen ausgelesen. Weil der Umwandluncsspeicher so ausgelegt ist, daß er Daten für jedes Zeichen, d. h. für jede Zahl oder für jedes Symbol parallel empfängt, wandelt eine Datenformat-Schaltung 58 die seriell empfangenen Daten für jedes !eichen in ein paralleles Ausgabeformat um. Wenn tile Daten für ein Zeichen der Datenformat-Schaltung 58 zugeführt wurden, enthält der Dateniusgang 60 der Fonriatschaltung alle Daten, die dieses Zeichen darstellen.The data displayed on the display 12 becomes serial Read out bit by bit and character by character. Because the conversion memory is designed to Data for each character, i. H. for each number or for each symbol receives in parallel, converts a data format circuit 58 the serially received data for each is converted into a parallel output format. When tile data for a character of the data format circuit 58 have been supplied, the data output 60 of the Fonriat circuit contains all data which this character represent.

Zu diesem Zeitpunkt wird ein Adressensteuerimpuls 62 der Speichersteuerschaltung 48 zugeführt, die auf diesen Impuls dadurch anspricht, daß ein sekundäres Adressensignal (A erzeugt wird, das zusammen mit dem Adressensignal SiO die vollständige Adresse definiert, an der die Daten 60 für das spezielle Zeichen gespeichert werden sollen. Die Speichersteuerschaltung spricht weiterhin auf das Adressensignal 62 und auf das Steuersignal 52 an, um e:in Speicherfreigabesignal 65 zu erzeugen, das den Urriwandlungsspeicher 38 freigibt und den Empfang der Daten an der Leitung 60 ermöglicht.At this point an address control pulse 62 is applied to the memory control circuit 48, which is responsive to this pulse by generating a secondary address signal (A which, together with the address signal SiO, defines the complete address at which the data 60 for the particular character will be stored The memory control circuit also responds to the address signal 62 and to the control signal 52 to generate e: in memory enable signal 65 which enables the original conversion memory 38 and enables the data on line 60 to be received.

Während jedes Zeichen in dem Rechner 34 in die Formatschaltung; 58 eingelesen wird, bewirken darauffolgende Adressensteuerimpulse 62, daß die Speichersteuerschaltung 48 das sekundäre Adressensignal 64 ändert, so daß aufeinanderfolgende Zeichen an unterschiedlichen Adressen innerhalb des Umwandlungsspeichers 38 gespeichert werden. Daher ist die Adresse für die ip dem Umwandlungsspeicher gespeicherten Daten teilweise durch die spezielle betätigte Umwandlungstaste 24 und teilweise durch die Adressensteuerimpulse 62 bestimmt, die zur Darstellung der Position jedes in dem Umwandlungsspeicher 38 gespeicherten Zeichens verwendet werden.While each character in the computer 34 enters the format circuit; 58 is read in, cause the following Address control pulses 62 that the memory control circuit 48 the secondary address signal 64 changes so that successive characters are at different addresses within the conversion memory 38 can be saved. Therefore, the address for the ip is the data stored in the conversion memory partly by the special actuated conversion key 24 and partly by the address control pulses 62 which is used to represent the position of each character stored in the conversion memory 38 be used.

Die Umwandlung der numerischen oder Zahl-Daten wird dadurch eingeleitet, daß der Ümwandiungs-Abruf-Schalter 32 in die Umwandlungsstellung gebracht wird. In dieser Stellung bewirkt das der Speichersteuerschaltung 48 zugeführte Signal 46, daß diese auf Zeitsteuerimpulse anspricht, die in einer Umwandlungs-Logikschaltung 66 erzeugt werden. Weil der Speicherschalter zurückgesetzt wurde, ist die Tastatur-Nachbildungslogik freigegeben und sie spricht auf jedes Zeichen an, das von dem Speicher an den Speicherausgangsleitungen 68 abgerufen wird, um eine Nachbildung der Betätigung einer entsprechenden Datentaste 16 der Rechnertastatur 14a nachzufciiilden, so daß diese Daten in den Rechner 34 eingelesen werden.The conversion of the numeric or number data is initiated by the conversion call switch 32 is brought into the conversion position. In this position the memory control circuit does this 48 supplied signal 46 that it responds to timing pulses in a conversion logic circuit 66 can be generated. Because the memory switch has been reset, the keyboard replica logic is is enabled and it responds to any character that is received from memory on memory output lines 68 is called up to simulate the actuation of a corresponding data key 16 on the computer keyboard 14a to be replicated, so that this data can be entered in the computer 34 can be read.

Wenn sich der Umwandlungsschalter 32 in der Umwandlungsstellung befindet, ruft die Betätigung einer der Umwandluingstasten 24 erneut ein Adressenauswahlsignal 50 sewie das Steuersignal 52 hervor, aus dem ein Umwandluingssignal 69 erzeugt wird, das der Umwandlungs-Logiikschaltung 66 zugeführt wird. Die Umwandlungs-Logikschaltung 66 spricht auf das Umwandlungssignal 69 an, um die Umwandlungsfolge einzuleiten. When the conversion switch 32 is in the conversion position is located, actuation of one of the converting keys 24 again calls out an address selection signal 50 as the control signal 52, from which a conversion signal 69 is generated, that of the conversion logic circuit 66 is fed. The conversion logic circuit 66 is responsive to conversion signal 69 to initiate the conversion sequence.

Bei dem dargestellten Ausführungsbeispiel umfaßt die Umwandlunigsfolge eine anfängliche Multiplikation der in dem Rechner 34 gespeicherten Zahl mit dem Umwandlungsfiiktor ein, der durch die anfänglich betätigte Umwandkingstaste 24 ausgewählt wurde und weiterhin erfolgt «ine Division dieses Produktes durch einen Umwandiungsiaktor, der durch die zweite betätigte Umwandlungstaste 24 ausgewählt wurde. Das Ergebnis ist eine Zahl, die einen Wert in der zweiten betätigten Taste entsprechenden Einheiten aufweist und deren Wert gleich der Zahl ist, die zu Anfang von dem Rechner angezeigt und in den Einheiten der ersten Taste ausgedrückt war. Die Umwandlungs-Logikschaltung 66 spricht auf das Umwandlungssignal 69 und auf die Abtastsignale 36 an und erzeugt nachgebildete Operationssteuersignale 70. Das anfängliche Operationssteuersignal ist ein Multipliziersignal, das in Abhängigkeit von dem Abtastsignal 36 für die Multipliziertaste der Tastatur 14a erzeugt wird und das den Rechner 34 in der Multiplizierbetriebsart freigibt. Die Umwandlungs-Logikschaltung 66 erzeugt dann ein Speicherabrufsignal 72, das bewirkt, daß die Speichersteuerschaltung 48 aus dem Umwandlungsspeicher 38 die numerischen Daten abruft, die den Umwandlungsfaktor bilden, der der betätigten Umwandlungstaste 24 entspricht, wie dies durch die Adressensignale 50 und 64 wiedergegeben ist.In the illustrated embodiment includes the conversion sequence is an initial multiplication the number stored in the computer 34 with the conversion factor actuated by the initially Conversion key 24 has been selected and continues to divide this product by a conversion actuator operated by the second Conversion button 24 has been selected. The result is a number that pressed a value in the second Key and the value of which is equal to the number at the beginning of the Calculator displayed and expressed in the units of the first key. The conversion logic circuit 66 is responsive to the conversion signal 69 and to the sampling signals 36 and generates simulated operational control signals 70. The initial operation control signal is a multiply signal which is dependent on is generated by the scanning signal 36 for the multiplication key of the keyboard 14a and that the computer 34 enables in the multiply mode. The conversion logic circuit 66 then generates a memory fetch signal 72 which causes the memory control circuit 48 retrieves the numerical data from the conversion memory 38 which form the conversion factor, that corresponds to the actuated conversion key 24, as represented by the address signals 50 and 64 is.

Der Ausgang 68 des Umwandlungsspeichers 38, also die abgerufenen Daten, werden der Tastatur-Nachbiidungslogik 44 zugeführt, die weiterhin codierte Abtastsignale 74 von dem Rechner 34 empfängt. Die Tastatur-Nachbildungslogik 44 schließt einen Komparator ein, der einen Ausgang 76 erzeugt, um die Betätigung einer Taste entsprechend dem Symbol oder der Zahl nachzubilden, die aus dem Umwandlungsspeicher 38 ausgelesen wird. Der Ausgang 76 wird der richtigen Rechnereingangsleitung 37 zugeführt, um die Betätigung der Datentaste nachzubilden, die den Daten 74 entspricht, die aus dem Speicher ausgelesen werden.The output 68 of the conversion memory 38, that is to say the retrieved data, becomes the keyboard replication logic 44, which also receives encoded scanning signals 74 from computer 34. The keyboard replica logic 44 includes a comparator which produces an output 76 to indicate the actuation of a To emulate key corresponding to the symbol or number read out from the conversion memory 38 will. The output 76 is fed to the correct computer input line 37 for the actuation of the data key to simulate which corresponds to the data 74 read from the memory.

Wenn der Umwandlungsfaktor aus dem Umwandlungsspeicher 38 ausgelesen und in den Rechner 34 eingeführt wurde, wird der Umwandlungs-Logikschaltung 66 ein Weiterschaltsignal 78 zugeführt und diese Logikschaltmng 66 erzeugt ein Divisions-Operationssteuersignal 70 in Abhängigkeit von dem Divisions-Abtastsignal 36. Dies bewirkt, daß der Rechner 34 die ursprünglich angezeigten Daten mit dem gerade aus dem Umwandlungsspeicher 38 ausgelesenen Umwandlungsfaktor multipliziert und daß der Rechner 34 in die Divisions-Betriebsart gebracht wird.When the conversion factor is read out from the conversion memory 38 and introduced into the computer 34 was, the conversion logic circuit 66 is supplied with a switching signal 78 and this logic circuit 66 generates a division operation control signal 70 in response to the division strobe signal 36. This causes the computer 34 to match the originally displayed data with the data just from the conversion memory 38 multiplied conversion factor read out and that the computer 34 in the division mode is brought.

Bei Betätigung der zweiten Umwandlungstaste 24 wird ein dieser Taste entsprechendes Adressenauswahlsignal 50 dem Umwandlungsspeicher 38 zugeführt, und die Umwandlungs-Logikschaltung 66 erzeugt das Speicherabrufsignal 72, um den Rest der Adresse zum Auslesen des zweiten Umwandlungsfaktors aus dem Speicher 38 auszuwählen. Wenn dieser zweite Faktor aus dem Umwandlungsspeicher 38 ausgelesen und in den Rechner 34 eingeführt wurde, wird das Umwandlungs-Weiterschaltsignal 78 erzeugt und die Umwandle .gslogik 66 erzeugt ein Gleichheits-Signal 70, um die mathematischen Operationen zu vervollständigen, damit der Rechner 34 das Ergebnis anzeigt
In Fig.3 ist ein ausführlicheres Logikschaltbild des Teils des Umrechnungsrechners gezeigt, der die Ausführungsform der vorliegenden Erfindung bildet Die Rechnerschaltung 34 schließt die Rechnerlogikschaltungen 34a und eine Drei-Auf-Acht-Wandlerschaltung 346 zur Erzeugung der Tastatur-Abtastsignale 36 ein. Die codienen Abtastsignale 74 der Rechnerlogikschaltung 34a bilden ein codiertes Drei-Bit-Signal, das der Wandlerschaltung 346 zugeführt wird. Die Wandlerschaltung 346 erzeugt aufeinanderfolgend ein Abtastsignal an jeder der Ausgangsleitungen 36 für jedes codierte Signal 74, das dem Eingang der Wandlerschalfung 346 zugeführt wirdUpon actuation of the second conversion key 24, an address selection signal 50 corresponding to this key is fed to the conversion memory 38, and the conversion logic circuit 66 generates the memory fetch signal 72 in order to select the remainder of the address for reading out the second conversion factor from the memory 38. When this second factor has been read out of the conversion memory 38 and introduced into the computer 34, the conversion stepping signal 78 is generated and the conversion .gslogik 66 generates an equality signal 70 to complete the mathematical operations, so that the computer 34 the result indicates
Referring now to Figure 3, there is shown a more detailed logic diagram of the portion of the converter which forms the embodiment of the present invention. The encoded sampling signals 74 from the computer logic circuit 34a form an encoded three-bit signal which is fed to the converter circuit 346. The converter circuit 346 successively generates a sample signal on each of the output lines 36 for each encoded signal 74 applied to the input of the converter circuit 346

Jedes der Abtastsignale 36 tastet vier Tasten der Tastatur 14a ab, die jeweils mit einer anderen der Tasta-Each of the scanning signals 36 scans four keys of the keyboard 14a, each with a different one of the keyboards

tur-Ausgangsleitungen 37 verbunden sind. Damit wird eine betätigte Taste durch die Leitung 37, an der ein Signal erscheint, zusammen mit dem dann vorhandenen codierten Signal 74 identifiziert. Die Rechnerlogikschaltung 34a wertet diese Kombination von Signalen aus, um die betätigte Taste zu identifizieren.tur output lines 37 are connected. This is an actuated key through the line 37, on which a signal appears, identified together with the coded signal 74 then present. The computer logic circuit 34a evaluates this combination of signals in order to identify the actuated key.

Zusätzlich werden, wie dies weiter oben erwähnt wurde, alle Zeitsteuervorgänge für die Rechenvorgänge in der Rechnerlogikschaltung 34a durch eine (nicht gezeigte) eingebaute Taktimpulsquelle gesteuert. Die Rechnerlogikschaltung 34a erzeugt weiterhin einen Taktausgang 80, der zur Steuerung der Betriebsweise verschiedener der in F i g. 3 gezeigten Bauteile verwendet wird, wie dies noch näher erläutert wird.In addition, as mentioned above, all of the timing operations are made for the computation operations controlled in the computer logic circuit 34a by a built-in clock pulse source (not shown). the Computer logic circuit 34a also generates a clock output 80 which is used to control the mode of operation various of the in F i g. 3 shown components is used, as will be explained in more detail.

Wenn Daten in dem Umwandlungsspeicher 38 gespeichert werden sollen, wird die Speichertaste 30 betätigt, um einen Schalter 30' zu betätigen, so daß ein Signal dem Setzeingang eines Speicher-Flipflops 82 zugeführt wird. Der Q-Ausgang des Speicher-Flipflops 82, der im gesetzten Zustand dieses Flipflops einen niedrigen Pegel annimmt, erzeugt das Speicherschreib-Freigabesignal 40 sowie das Sperrsignal 42. Weil der Ausgang Q einen niedrigen Pegel annimmt, verhindert das Sperrsignal 42, das einem UND-Glied 84 zur Freigabe der Tastatur-Nachbildungslogik zugeführt wird, die Erzeugung irgendeines Ausganges von dem UND-Glied 84, so daß sichergestellt wird, daß die Tastatur-Nachbildungslogikschaltung 44 unwirksam gemacht ist.When data is to be stored in the conversion memory 38, the memory key 30 is operated to operate a switch 30 'so that a signal is applied to the set input of a memory flip-flop 82. The Q output of the memory flip-flop 82, which assumes a low level when this flip-flop is set, generates the memory write enable signal 40 and the disable signal 42. Because the output Q assumes a low level, the disable signal 42, which is an AND- Gate 84 is applied to enable the keyboard replica logic, the production of some output from the AND gate 84 so as to ensure that the keyboard replica logic circuit 44 is disabled.

Der φ-Ausgang des Speicher-Flipflops 82 ist das Zeitsteuersignal 46, das dem Steuereingang einer Adressen-Zeitsteuerschaltung 86 zugeführt wird, die einen Teil der Speichersteuerschaltung 48 bildet. Der <?-Ausgang 46 des Speicher-Flipflops 82 wird weiterhin einem Eingang eines ersten das Auslesen von Daten freigegebenden UND-Glied 88 zugeführt, dessen anderer Eingang 90 bei Betätigung einer der Umwandlungstasten 24 angesteuert wird. The φ output of memory flip-flop 82 is this Timing control signal 46 which is fed to the control input of an address timing control circuit 86 which forms part of the memory control circuit 48. The <? Output 46 of the memory flip-flop 82 continues to be fed to an input of a first AND gate 88 which enables the reading out of data, the other of which Input 90 is activated when one of the conversion keys 24 is actuated.

Wenn der Speicherschalter 30' geschlossen ist, und eine der Umwandlungstasten 24 betätigt wird, nimmt der Ausgang 92 des Freigabe-UND-Gliedes 88 einen hohen Pegel an. Der Ausgang 92 wird einem Eingang eines zweiten Datenlese-UND-Gliedes 94 zugeführt, dessen Ausgang das Datenlesesignal 54 ist. Der andere Eingang des UND-Gliedes 94 ist eines der Abtastsignale 36a, wobei dieses Abtastsignal dasjenige ist, das eine Taste abtastet, die eine Druckertaste sein würde. Das Datenlesesignal 54 wird derjenigen der Tastatur-Ausgangsleitungen 37 zugeführt, die der Leitung entspricht, die die Druckertaste identifizieren würde und die die Rechnerschaltung 34a derart ansteuert, daß ein Datenausgang an der Leitung 56 erzeugt wird.When the memory switch 30 'is closed and one of the conversion buttons 24 is pressed, takes the output 92 of the enable AND gate 88 is high. The output 92 becomes an input a second data read AND gate 94, the output of which is the data read signal 54. The other The input of the AND gate 94 is one of the scanning signals 36a, this scanning signal being the one Button that would be a printer button. The read data signal 54 becomes that of the keyboard output lines 37 which corresponds to the line which would identify the printer button and which the Controls computer circuit 34a in such a way that a data output on line 56 is generated.

Das Adressenauswahlsignal 50 wird durch einen Umwandlungs-Adressenzähler 96 bestimmt, der an seinem Ausgang 98 ein codiertes Vier-Bit-Signal erzeugt. Der Ausgang 98 wird einem Vie^/Sechzehn- WandlerThe address selection signal 50 is determined by a conversion address counter 96 which is at its Output 98 generates a coded four-bit signal. The output 98 becomes a four / sixteen converter

99 zugeführt, der den binärcodierten Vier-Bit-Ausgang 98 umwandelt, um Umwandlungstasten-Abtastsignale99, which has the binary-coded four-bit output 98 converts to conversion key strobe signals

100 aufeinanderfolgend an jeder einzelnen von 16 Leitungen zu erzeugen. Wenn der codierte Ausgang 98 des Umwandlungsadressenzählers 96 ein Signal an der Abtastleitung 100 erzeugt, das der betätigten Umwandlungstaste 24 entspricht, wird der Umwandlungstastatur-Ausgang 90 erzeugt100 consecutively on each of 16 lines. If the coded output 98 of the Conversion address counter 96 generates a signal on the scan line 100 which corresponds to the actuated conversion key 24, the conversion keyboard output 90 is generated

Der Tastatur-Ausgang 90 wird weiterhin den Setzeingang des Umwandiungsadressen-Flipfiops 102 zugeführt Der Q-Ausgang 104 des Umwandlungsadressen-Flipflops 102 nimmt einen niedrigen Pegel an, wenn dieses Flipflop gesetzt wird, so daß der Umwandlungsadressenzähiei' an der ausgewählten Adresse gestoppt wird und ein codiertes 4-Bit-Adressensignal 50 erzeugt wird. Der Q-Ausgang des Umwandlungs-Adressenflipflops 102 ist das Speichersteuersignal 52, das einem Eingang einem Speicherfreigabe-UND-Glied 106 zugeführt wird. Wenn der zweite Eingang des Speicherfreigabe-UND-Gliedes 106 einen hohen Pegel annimmt, nimmt das Speicherfreigabesignal 65 einen niedrigen Pegel an, so daß der Umwandlungsspeicher 38 freigegeben wird und Daten speichern kann, die am Ausgang 60 der Datenformat-Schaltung 58 erscheinen.The keyboard output 90 is also fed to the set input of the conversion address flip-flop 102. The Q output 104 of the conversion address flip-flop 102 goes low when this flip-flop is set, so that the conversion address count is stopped at the selected address and a encoded 4-bit address signal 50 is generated. The Q output of the conversion address flip-flop 102 is the memory control signal 52 which is fed to one input of a memory enable AND gate 106. When the second input of the memory enable AND gate 106 goes high, the memory enable signal 65 goes low so that the conversion memory 38 is enabled and can store data appearing at the output 60 of the data format circuit 58.

Der restliche Teil der Adresse, an der Daten in dem Umwandlungsspeicher 38 zu» speichern sind, ist durch die Speichersteuerschaltung 48 bestimmt. Der Datenausgang 56 der Rechnetschaltung 34 ist ein serieller 6-Bit-Code, dessen erstes und letztes Bit Steuerbits sind, während die mittleren vier Bits Datenbits für jedes Zeichen sind, das seriell aus dem Rechner 34 ausgelesen wird. Der Datenausgang 56 wird seriell in einen Serien-/Parallel-Wandler ausgelesen, der die Form eines Format-Schieberegisters 108 aufweist. ]edes Bit wird in das Schieberegister in Abhängigkeit von Taktimpulsen 80 eingeführt, die dem Schiebereingang des Registers 108 zugeführt werden.The remainder of the address at which data is to be stored in conversion memory 38 is through the memory control circuit 48 determines. The data output 56 of the computing circuit 34 is a serial one 6-bit code, the first and last bits of which are control bits, while the middle four bits are data bits for each character read serially from computer 34 will. The data output 56 is serialized into a serial / parallel converter read out, which has the form of a format shift register 108. ] every bit goes into the Shift register introduced as a function of clock pulses 80 which are sent to the shift input of register 108 are fed.

Wenn die Daten für jedes Zeichen in richtiger Weise innerhalb des Schieberegisters 108 angeordnet sind, ist das Steuerbit in der letzten Stufe des Schieberegisters eine »1« und das Steuerbit in der ersten Stufe des Schieberegisters ist eine »0«. Der Ausgang 110 der letzten Stufe des Schieberegisters 108 wird als ein Eingang einem Adressensteuer-UND-Glied 112 zugeführt. Der Ausgang 114 der ersten Stufe wird über einen Inverter 116 ebenfalls dem UND-Glied 112 zugeführt. Das zeitliche Zusammenfallen dieser Signale erzeugt die Adressensteuerimpulse 62, die am Ausgang des Adressensteuer-UND-Gliedes 112 erscheinen.When the data for each character is properly arranged within shift register 108, is the control bit in the last stage of the shift register is a "1" and the control bit in the first stage of the shift register is a "0". The output 110 of the last stage of the shift register 108 is used as an input an address control AND gate 112 is supplied. The output 114 of the first stage is via an inverter 116 is also fed to the AND element 112. The coincidence of these signals in time generates the address control pulses 62, which appear at the output of the address control AND gate 112.

Die Adressensteuerimpuise 62 werden dem Eingang einer Adressenzeitsteuerschaltung 86 zugeführt. Jeder Impuls ruft zwei Ausgänge hervor, nämlich einen Sekundäradressen-Auswahlausgang 118 und einen Speicherfreigabeausgang 120. Der Speicherfreigabeausgang 120 bildet zusammen mit dem Speichersteuersignal 52 die beiden Eingänge eines Speicherfreigabe-UND-Gliedes 106, dessen Ausgang über einen Inverter 122 weitergeleitet wird, um das Speicherfreigabesignal 65 zu erzeugen.The address control pulses 62 are applied to the input of an address timing control circuit 86. Everyone Pulse produces two outputs, a secondary address select output 118 and one Memory release output 120. Memory release output 120 forms together with the memory control signal 52 the two inputs of a memory release AND gate 106, the output of which via an inverter 122 is forwarded to generate the memory enable signal 65.

Fig.4 zeigt ausführlicher die Adressenzeitsteuerschaltung 86. Diese Schaltung schließt vier UND-Glieder 124, 126, 128 und 130 mit zwei Eingängen ein. Die Adressensteuerimpulse 62 werden einem Eingang des UND-Gliedes 124 und des UND-Gliedes 126 zugeführt. Der andere Eingang der UND-Glieder 124 und 126 ist das Zeitsteuersignal 46. Bei gleichzeitigem Auftreten des Zeitsteuersignals 46 und eines Adressensteuerimpulses 62 erzeugt jedes der UND-Glieder 124,126 einen Ausgang 132 bzw. 134. Der Ausgang 132 des UND-Gliedes 124 wird einem Eingang eines ODER-Gliedes 138 zugeführt, dessen Ausgang der Speicherfreigabeausgang 120 istFigure 4 shows the address timing circuit in greater detail 86. This circuit includes four two-input AND gates 124, 126, 128 and 130. the Address control pulses 62 are fed to an input of AND gate 124 and AND gate 126. The other input of the AND gates 124 and 126 is the timing control signal 46. When they occur simultaneously of the timing signal 46 and an address control pulse 62, each of the AND gates 124,126 generates one Output 132 or 134. The output 132 of the AND element 124 becomes an input of an OR element 138 the output of which is the memory release output 120

Daher werden während der Speicherbetriebsweise die Ausgänge 118 und 120 durch Adressensteuerimpulse während des Vorhandenseins des Zeitsteuersignals 26 gesteuert und durch diese erzeugtTherefore, during the memory mode, the outputs 118 and 120 are activated by address control pulses controlled during the presence of the timing signal 26 and generated by this

Während der Umwandlung und des Abrufens von Daten aus dem Speicher 38 wird kein Zeitsteuersignai erzeugt, so daß Ausgänge von den UND-Gliedern 124 und 126 verhindert werden. Das Fehlen eir.es Zeitsteuersignals 46 ruft jedoch ein invertiertes ZeitsteuersigTialThere is no timing signal during the conversion and retrieval of data from memory 38 generated so that outputs from AND gates 124 and 126 are prevented. The lack of a timing signal However, 46 calls an inverted timing signal

46' am Ausgang eines Inverters 140 hervor. Das Zeitsteuersignal 46' wird als ein Eingang den UND-Gliedern i28, 130 zugeführt. Der andere Eingang an diese UND-Glieder sind die Abruf-Adressensteuerimpdse 142, 144, die in der nachfolgend beschriebenen Weise erzeugt werden. Der Impuls 142 wird als zweiter Eingang dem UND-Glied 130 zugeführt, während der Impuls 144 als zweiter Eingang dem UND-Glied 128 zugeführt wird. Das gleichzeitige Auftreten der Impulse 14446 'emerges at the output of an inverter 140. The timing signal 46 'is supplied as an input to AND gates i28, 130. The other entrance to this one AND gates are the polling address control pulses 142, 144, which are operated in the manner described below be generated. The pulse 142 is fed as a second input to the AND gate 130, during the pulse 144 is fed to the AND gate 128 as a second input. The simultaneous occurrence of impulses 144

Pegel auf, so daß der Rücksetzausgang 78 erzeugt wird. Der Rücksetzausgang 78 setzt den Zähler 158 zurück und wird den Rücksetzeingängen des Speicher-Flipflops 82 und des Umwandlungs-Adressen-Flipflops 102 zugeführt. Nachdem die Daten an ausgewählten Adressen in dem Umwandlungsspeicher 38 gespeichert sind, wird das System zurückgesetzt.Level so that the reset output 78 is generated. The reset output 78 resets the counter 158 and becomes the reset inputs of memory flip-flop 82 and conversion address flip-flop 102 fed. After the data is stored at selected addresses in the conversion memory 38, the system is reset.

Zur Einleitung der Umwandlung der Daten in dem Rechner 34a, die durch an der Anzeige 12 angezeigteTo initiate the conversion of the data in the computer 34a, which is indicated by on the display 12

und des Zeitsteuersignals 46' führt zu einem Ausgang io Daten wiedergegeben werden, wird der Umwandlungs-146 des UND-Gliedes 128, der als zweiter Eingang dem abrufschalter 32 in die Umwandlungsbetriebsweise gebracht, wodurch der Schalter 32' nach F ι g. 3 geschlossen wird. Hierdurch wird ein Signal dem Setzeingangand the timing signal 46 'leads to an output io data are reproduced, the conversion 146 of the AND gate 128, which is the second input brought to the call switch 32 in the conversion mode, whereby the switch 32 'according to FIG. 3 is closed. This sends a signal to the set input

dos Umwandlungs-Flipflops 160 zugeführt, so daß eindos conversion flip-flops 160 supplied so that a

ODER-Glied 136 zugeführt wird, um das sekundäre
Adressenauswahlsignal 118 zu erzeugen. Das gleichzeitige Auftreten von Impulsen 142 und des Zeitsteuersi- ___ _OR gate 136 is fed to the secondary
To generate address selection signal 118. The simultaneous occurrence of pulses 142 and the time control- ___ _

gnals 46' ruft ein Ausgangssignal 148 von dem UND- 15 Umwandlungsfreigabesignal 162 am <?■ Ausgang des r.v.~A ttn k.™„, A»<- ,ic »in Pin™™ Hpm onF.R-r.lied Umwandlungs-Flipflops 160 erzeugt wird. Dieses UmSignal 46 'calls an output signal 148 from the AND conversion enable signal 162 at the output of the rv ~ A ttn k. ™ ", A"<- , ic "in pin ™ - Hpm onF.Rr.l the conversion flip-flop 160 is produced. This Um

wandlungsfreigabesignal 162 wird einem Eingang eines NOR-Gliedes 164 am Eingang der Speichersteuerschaltunn sowie einem Eingang des UND Gliedes 166 amconversion enable signal 162 becomes an input of a NOR gate 164 at the input of the memory control circuit as well as an input of the AND element 166 on

steuersignal 46 als Ergebnis der Betätigung der 20 Eingang der Umwandlungslogik zugeführt. Wenn eine Speichertaste 30' erzeugt wurde, das Auftreten eines Umwandlungstaste 24 gedrückt wird, wird ein Adres-control signal 46 supplied as a result of actuation of the input 20 of the conversion logic. When a Memory key 30 'was generated, the occurrence of a conversion key 24 is pressed, an address

• - · - sensteuersignal 50 in der vorstehend beschriebenen Weise erzeugt, und zwar ebenso wie der Ausgang 90. Weil jedoch das Zeitsteuersignal 46, das den zweitenThe output 90 is generated in the manner described above. However, because the timing signal 46 that the second

wird als'ein'Zähleingang einem Adressenzähler 150 zu- 25 Eingang an das erste Datenlese-UND-Glied 88 bildet, geführt der ein binärcodiertes Vier-Bit-Sekundäradres- einen niedrigen Pegel aufweist, ist der Ausgang diesesis used as 'a' counting input to an address counter 150- 25 input to the first data reading AND element 88, out of a binary-coded four-bit secondary address has a low level, the output is this

UND-Gliedes 88 ein niedriger Pegel und es kann kein Datenlesesignal 54 erzeugt werden. Der Ausgang 52 des Umwandlungs-Flipflops 102AND gate 88 has a low level and no data read signal 54 can be generated. The output 52 of the conversion flip-flop 102

Glied 130 hervor, das als ein Eingang dem ODER-Glied 138 zugeführt wird, um den Freigabeausgang 120 zu erzeugen. _ Wie es aus F i g. 3 zu erkennen ist, fuhrt, weil ein £eit-Gate 130, which is fed as an input to the OR gate 138 in order to generate the enable output 120. _ As shown in Fig. 3 can be seen, leads, because a

Adressensteuerimpulses 62 zur Erzeugung des Sekundäradressen-Auswahlausganges 118 und des Speicherfreigabeausganges 120. Der Adressenauswahlausgang 118Address control pulse 62 to generate the secondary address selection output 118 and the memory release output 120. The address selection output 118

sensignal 64 erzeugt.sensignal 64 generated.

In dem dargestellten Ausführungsbeispiel weist der Rechner 34 eine maximale Kapazität von 12 ZeichenIn the exemplary embodiment shown, the computer 34 has a maximum capacity of 12 characters

auf so daß es lediglich erforderlich ist, die Speicherung 30 wird wiederum einem Eingang des Speicherfreigabevon 12 Zeichen in dem Umwandlungsspeicher 38 zu er- UND-Gliedes 106 und einem Eingang eines monostabi-so that it is only necessary that the store 30 is in turn an input of the store release 12 characters in the conversion memory 38 to be AND element 106 and an input of a monostable

len Multivibrators 567 zugeführt. Der Ausgang des monostabilen Multivibrators 167 wird dem ODER-Glied 168 am Eingang der Umwandlungslogikschaltung züge-len multivibrators 567 supplied. The output of the monostable Multivibrators 167 is added to the OR gate 168 at the input of the conversion logic circuit.

. . . , . ι- . __ «pirn /"■· I' I L!| J_n* J_nn . . . ,. ι-. __ «pirn /" ■ · I ' IL! | _{Y n} * _{Y nn}

des UND-Gliedes 166 ist das Umwandlungssignal 69, das dem Schiebereingang eines achtstufigen Umwandlungssteuer-Schieberegister·; 170 zugeführt wird.of AND gate 166 is the conversion signal 69 which is applied to the shift input of an eight-stage conversion control shift register ·; 170 is fed.

Wenn das Umwandlungssteuer-Schieberegister rückgesetzt ist, befindet es sich in der Startposition SO, der neutralen Stellung. Jedesmal dann, wenn es ein Umwandlungssignal 69 empfängt, wird das Sei- reberegister 170 weitergeschaltet, um einen Ausgang an derWhen the conversion control shift register is reset, it is in the start position SO, the neutral position. Whenever it receives a conversion signal 69, the screen register 170 is switched to an output at the

möglichen. Diese Zeichen werden an Adressen gespei
chert, die dem sekundären Adressensignal 64 entsprechen, wobei binärcodierte Werte von 1 bis 13 angenom- „ _possible. These characters are stored in addresses
which correspond to the secondary address signal 64, where binary-coded values from 1 to 13 are assumed.

men werden. Wenn der erste SekundäradressenAus- 35 führt und der Ausgang dieses ODER-Gliedes bildet den Wahlausgang 118 dem Adressenzähler 150 zugeführt zweiten Eingang des UND-Gliedes 166. Der Ausgang wird, wird das Sekundäradrcsscnsigna! 64 auf ein binärcodiertes Signal weitergeschaltet, das die Adresse
,0001« darstellt. Unmittelbar danach wird das Speicherfreigabesignal 65 erzeugt, um den Datenausgang 60 an 40
der entsprechenden Adresse in dem Speicher 38 zu speichern, wobei diese Adresse durch das Adressensignal
50 und das sekundäre Adressensignal 64 bestimmt ist.men will be. If the first secondary address executes and the output of this OR element forms the selection output 118, which is fed to the address counter 150, the second input of the AND element 166. The output is, the secondary address signal is! 64 switched to a binary-coded signal that contains the address
, 0001 «represents. Immediately thereafter, the memory enable signal 65 is generated in order to connect the data output 60 to 40
the corresponding address to be stored in the memory 38, this address being indicated by the address signal
50 and the secondary address signal 64 is determined.

Wenn der dann vorhandene Taktimpuls 80 endet, „._..When the then existing clock pulse 80 ends, "._ ..

nimmt der Ausgang 149 eines Inverters 152, dem der 45 nächsten Stufe zu erzeugen. In Abhängigkeit von dem Taktimpuls 80 zugeführt wird, einen hohen Pegel an und ersten Umwandlungssignal 69 wird das Schieberegister dieser Ausgang wird einem Rücksetz-UND-Glied 154 170 weitergeschoben, um einen Ausgang 172 von der zugeführt, dessen anderer Eingang der Ausgang 110 der zweiten Stufe 51 zu erzeugen. Der Ausgang 172 bildet letzten Stufe des Format-Schieberegisters 108 ist. Der einen Eingang an ein Multiplikations-Nachbildungsresultierende Rücksetzausgang 156 des UND-Gliedes 50 UND-Glied 174. Der andere Eingang an das Multiph-154 setzt das Format-Schieberegister 108 zurück, so daß kations-Nachbildungs-UND-Glied 174 ist das Abtastder Adressensteuerimpuls 62 beendet wird. signal 36x, das die Multipliziertaste der Tastatur 14a abDaten an der Leitung 56 werden dann weiter in das tastet Wenn beide Eingänge dem MultiphkationsNach-Schieberegister 108 in Abhängigkeit von der Zuführung bildungs-UND-Glied 174 zugeführt werden, wird ein von Taktimpulsen 80 an den Schiebereingang des Schie- 55 Multiplikationsausgang 70a erzeugt und derjenigen der beregisters 108 eingeführt Der nächste Speicheradres- Tastatur-Ausgangsleitungen 37 zugeführt, die zusamsen-Steuerimpuls 62 führt zur Erzeugung eines weite-Sekundäradressen-Auswahlausganges 118 undtakes the output 149 of an inverter 152, which is used to generate the 45 next stage. Depending on the Clock pulse 80 is supplied to a high level and first conversion signal 69 becomes the shift register this output is shifted to a reset AND gate 154 170 to an output 172 of the supplied, the other input of which is to generate the output 110 of the second stage 51. The output 172 forms the last stage of the format shift register 108 is. One input to a multiplication replication resultant Reset output 156 of AND gate 50 AND gate 174. The other input to the Multiph-154 resets the format shift register 108 so that cation replication AND gate 174 is the sample Address control pulse 62 is terminated. signal 36x that the multiplier key of the keyboard 14a from data on the line 56 are then further scanned into the If both inputs to the multiphase shift register 108 are fed depending on the feed forming AND gate 174, a generated by clock pulses 80 to the slider input of the shift 55 multiplication output 70a and that of the register 108 introduced. The next memory address keyboard output lines 37 are supplied with the common control pulse 62 results in the generation of a wide secondary address selection output 118 and

eines weiteren Freigabeausganges 120, wodurch der Adressenzähler 150 weitergeschaltet wird und ein Speicherfreigabesignal 65 erzeugt, um das nächste Zeichen an der neuen Adresse im Speicher 38 zu speichern.
Wenn das letzte Zeichen oder Symbol in dem Um-a further enable output 120, as a result of which the address counter 150 is incremented and a memory enable signal 65 is generated in order to store the next character at the new address in the memory 38.
If the last character or symbol in the

men mit dem codierten Abtastsignal 73 ein Signal erzeugt, das die Betätigung der Multiplikationstaste nachbildet men generates a signal with the encoded scanning signal 73, that simulates the actuation of the multiplication key

Der Rechner wird daher freigegeben und führt die Operationen durch, die er in Abhängigkeit von der Betätigung der Multiplikationstaste durchführen würde.The computer is therefore released and carries out the operations that it depends on the actuation the multiplication key would perform.

Der Ausgang 70a des Multiplikations-Nachbildungs-UND-Gliedes 174 wird weiterhin dem UmThe output 70a of the multiplication replica AND gate 174 will continue to the order

wandlungsspeicher 38 gespeichert wurde, ist das Adres- 65 wandlungs-Rückführungs-ODER-Glied 176 zugeführt sensignal 64 das binärcodierte Äquivalent von 13 Der Ausgang 178 des Rückführungs-ODER-Gliedes 176Conversion memory 38 has been stored, the address 65 conversion feedback OR gate 176 is supplied sensignal 64 is the binary coded equivalent of 13. The output 178 of feedback OR gate 176

------ - _wj_rcj _ai_{s e}i_n Eingang einem Rückführungs-UND-Glied------ - _w j _rc j _a i _se i _n input of a feedback AND element

180 zugeführt, dessen anderem Eingang die Taktimpulse180 supplied, the other input of which is the clock pulses

(1101). Als Ergebnis weisen alle Rückführungseingänge an ein Rückführungs-UND-Glied 158 einen hohen(1101). As a result, all have feedback inputs to a feedback AND gate 158 a high

80 zugeführt werden. Ein Ausgang 182 des Rückführungs-UND-Gliedes 180 wird als Antwort auf den Taktimpuls 80 erzeugt, der als nächstes auf die Zuführung des Rückführungssignals 178 an dem anderen Eingang des UND-Gliedes 180 folgt. Dieses Signal wird über das ODER-Glied 168 und das UND-Glied 166 dem Schieberegister 170 zugeführt, um dieses Register in die 52-Stufe weiterzuschalten.80 are fed. An output 182 of the feedback AND gate 180 is generated in response to clock pulse 80 which is next on the feed of the feedback signal 178 at the other input of the AND gate 180 follows. This signal will via the OR gate 168 and the AND gate 166 to the shift register 170 to this register to switch to the 52 stage.

Weil die die Multiplikation ermöglichende Operation eine »relativ lange« Zeitperiode benötigen kann, ergibt die 52- oder Warte-Stufe eine Verzögerung, bevor eine Zahl aus dem Umwandlungsspeicher 38 abgerufen wird. Der Ausgang 184 der 52-Stufe wird dem Eingang eines Zeitsteuerinverters 186 und einem Eingang eines zweiten Rückführungs-UND-Gliedes 188 zugeführt Der Ausgang des Inverters 186 wird einem Rücksetz-UND-Clied 190 eines Zeitdehnungszählers 194 zugeführt Der Ausgang 192 des Rücksetz-UND-Gliedes 190 setzt den Zeitdehnungszähler 194 zurück. Taktimpulse 80 werden dem Zähleingang des Zählers 194 zugeführt, der für jeden empfangenen Taktimpuls urn eine Zählung weiterschaltet Der Zähler 194 erzeugt einen binärcodierten Ausgang, der die Anzahl der seit dem Rücksetzvorgang empfangenen Taktimpulse darstellt Bei einem dargestellten Ausführungsbeispiel ist der Zähler 194 ein 14stufiger Zähler, dessen Ausgang 196 von der ersten oder niedrigstbewerteten Stufe einem Eingang eines Umlauf-UND-Gliedes 198 zugeführt wird. Ein Ausgang 142 von einer höher bewerteten Stufe, beispielsweise der achten Stufe wird ebenfalls dem Umlauf-UND-Glied 198 zugeführt Dieser Ausgang 142 ist weiterhin einer der Abruf-Adressensteuereingänge der Adressen-Zeitsteuerschaltung 86 und einer der Eingänge eines Zeitsteuer-Eingangs-UND-Gliedes 200.Because the operation that enables multiplication can take a "relatively long" period of time, results the 52 or wait stage has a delay before fetching a number from conversion memory 38. The output 184 of the 52 stage becomes the input of a timing inverter 186 and an input of a second Feedback AND gate 188 fed. The output of inverter 186 is fed to a reset AND gate 190 of a time expansion counter 194. The output 192 of the reset AND gate 190 resets the time stretch counter 194. Clock pulses 80 are fed to the counting input of counter 194, which increases by one count for each received clock pulse advances The counter 194 generates a binary-coded output which shows the number of times since the reset In an illustrated embodiment, counter 194 is a 14-stage counter, the output of which is 196 from the first or lowest-weighted stage to an input of a Revolving AND gate 198 is supplied. An output 142 from a higher ranked level, for example the eighth stage is also fed to the circulating AND gate 198. This output 142 is still one of the polling address control inputs of the address timing control circuit 86 and one of the inputs of a timing input AND gate 200.

Der andere Eingang des UND-Gliedes 200 ist ein Sperreingang, der durch den Ausgang 202 des Eingangs-NOR-Gliedes 164 gebildet wird. Daher wird bei dem dargestellten Ausführungsbeispiel der Zähler 194 normalerweise bei der Zählung 129 zurückgesetzt, d. h. wenn ein Ausgangssignal sowohl von der ersten als auch von der achten Stufe erzeugt wird, so daß ein Ausgang 192 von dem UND-Glied 198 erzeugt wird. Der Ausgang 192 wird als zweiter Eingang dem Rücksetz-UND-Glied 190 zugeführt, so daß zusammen mit dem invertierten Ausgang 204 des Inverters 186 ein Rücksetzsignal erzeugt wird, das dem Zähler 194 zugeführt wird.The other input of the AND gate 200 is a blocking input which is passed through the output 202 of the input NOR gate 164 is formed. Therefore, in the illustrated embodiment, the counter 194 normally reset at count 129; H. when an output signal is generated from both the first and eighth stages so that an output 192 is generated by the AND gate 198. The output 192 becomes the second input of the reset AND element 190 supplied so that together with the inverted output 204 of the inverter 186 a reset signal which is supplied to the counter 194.

Wenn sich das Umwandlungssteuerschieberegister 170 in seinem 52-Zustand befindet, bewirkt der Ausgang 184 von der 52-Stufe, daß der Ausgang des Inverters 186 einen niedrigen Pegel annimmt, so daß die Erzeugung des Rücksetzsignals 1192 verhindert wird. Der Zeitdehnungszähler 194 wird daher weitergeschaltet, bis er eine ausreichende Anzahl von Taktimpulsen (8192) gezählt hat, um einen Ausgang 206 an seiner vierzehnten Stufe zu erzeugen, der zusammen mit dem 52-Ausgang 184 bewirkt, daß der Ausgang 208 des UND-Gliedes 188 einen hohen Pegel annimmt, so daß das nächste Umwandlungssignal 66 erzeugt und das Schieberegister 170 weitergeschaitet wird. Das Schieberegister wird nunmehr in die vierte oder 53-Stufe weiterverschoben, so daß der Ausgang 184 beendet wird und der Zeitdehnungszähler 194 das nächstemal zurückgestellt werden kann, wenn der Ausgang 142 der achten Stufe und der Ausgang 196 der ersten Stufe das nächstemal beide einen hohen Pegel aufweisen.When the conversion control shift register 170 is in its 52 state, the output causes 184 from the 52 stage that the output of the inverter 186 goes low so that the generation of the reset signal 1192 is prevented. The time expansion counter 194 is therefore incremented, until it has counted a sufficient number of clock pulses (8192) to produce an output 206 on its fourteenth Stage which, together with the 52 output 184, causes the output 208 of the AND gate 188 goes high, so that the next conversion signal 66 is generated and that Shift register 170 is forwarded. The shift register is now in the fourth or 53rd stage shifted further so that the output 184 is terminated and the time expansion counter 194 the next time can be reset if the output 142 of the eighth stage and the output 196 of the first stage the next time both are high.

Wenn das Umwandlungssteuerschieberegister 170 in die vierte oder 53-Stufe verschoben wurde, wird der 53-Ausgang 210 erzeugt Dieser Ausgang wird dem ODER-Glied 212 zugeführt, das das Speicherabruf-Signal 72 erzeugt Das Speicherabruf signal 72 wird dem zweiten Eingang des NOR-Gliedes 164 .zugeführt, das dazu führt, daß, weil der andere Eingang 162 ebenfalls einen hohen Pegel aufweist, der Ausgang 202 des NOR-Gliedes 164 einen niedrigen Pegel annimmt Weil der Ausgang 202 des NOR-Gliedes 164 einem Sperreingang des UND-Gliedes 200 zugeiührt wird, nehmenIf the conversion control shift register 170 has been shifted to the fourth or 53 stage, the 53 output 210 generated This output is fed to the OR gate 212, which generates the memory retrieval signal 72. The memory retrieval signal 72 is the second input of the NOR gate 164 .zuzuged, which leads to the fact that, because the other input 162 also has a high level, the output 202 of the NOR gate 164 assumes a low level because the output 202 of the NOR gate 164 is fed to a blocking input of the AND gate 200, take

ίο das nächstemal, wenn der Ausgang 142 der achten Stufe des Zehdehnungszählers 194 einen hohen Pegel annimmt, die Eingänge 140 und 142 der Adressenzeitsteuerschaltung ebenfalls einen hohen Pegel an, so daß der Sekundäradressen-Auswahlausgang 118 und der Speicherfreigabeausgang 120 erzeugt werden. Hierdurch kann der Speicher 38 die an den Adressen, die durch die Adressen 50 und 64 definiert sind, gespeicherten Daten auf die Ausgangsleitungen 68 auslesen, die dem Eingang der Tastatur-Nachbildungs-Logik 44 zugeführt werden. Die Tastatur-Nachbildungslogikschallung ist freigegeben, weil der 0-Ausgang 42 des Speicher-Flipflops 82 einen hohen Pegel aufweist und weil das Speicherabrufsignal 72, das den anderen Eingang des UND-Gliedes 84 bildet, ebenfalls einen hohen Pegel aufweistίο the next time the output 142 of the eighth stage of the toe stretch counter 194 goes high, inputs 140 and 142 of the address timing circuit also goes high so that the secondary address select output 118 and the Memory release output 120 are generated. As a result, the memory 38 can at the addresses that are defined by the addresses 50 and 64, read out stored data on the output lines 68, the are fed to the input of the keyboard replica logic 44. The keyboard simulation logic sound is enabled because the 0 output 42 of the memory flip-flop 82 is high and because the memory fetch signal 72, which is the other input of the AND gate 84 forms, also has a high level

Die Tastatur-Nachbildungslogikschaltung 44 schließt einen Komparator 214 ein, der einen Ausgang 216 erzeugt, wenn das codierte Abtastsignal 74 und das Speicherausgangssignal 68 gleich sind. Der Ausgang 216 des [Comparators 214 ist gleich dem, der auftreten würde, wenn die den aus dem Speicher 38 ausgelesenen Daten entsprechende Datentaste betätigt worden wäre. Der Rechner liest daher die den in dem Umwandlungsspeicher gespeicherten Zahlen entsprechenden Daten ein.The keyboard replica logic circuit 44 includes a comparator 214 which produces an output 216 which when the encoded sample signal 74 and the memory output signal 68 are the same. The exit 216 of the comparator 214 is the same as that which would occur if the data were read out from the memory 38 Data corresponding data key would have been pressed. The computer therefore reads the data corresponding to the numbers stored in the conversion memory a.

Die drei Ausgänge des !Comparators 212 sind jeweils mit einem anderen von Nachbildungs-Ausgangs-UND-Gliedern 216, 218, 220 und 222 verbunden. Die vierte Ausgangsleitung des Umwandlungsspeichers 38 ist direkt mit dem vierten Ausgangs-UND-Glied 224 sowie mit den anderen Ausgangs-UND-Gliedern 218, 220 und 222 über einen Inverter 226 verbunden. Daher werden, weil die Nachbildungsschaltung elf mögliche Tasten nachbilden muß, bei Auftreten eines Ausganges an der vierten Leitung 68 die Ausgänge der UND-Glieder 218, 220 und 222 durch den Ausgang des Inverters 226 auf einem niedrigen Pegel gehalten und der Ausgang des UND-Gliedes 224 nimmt einen hohen Pegel an, wenn seine beiden Eingänge einen hohen Pegel aufweisen. The three outputs of the comparator 212 are each connected to a different one of replica output AND gates 216, 218, 220 and 222 connected. The fourth output line of the conversion memory 38 is directly with the fourth output AND gate 224 and with the other output AND gates 218, 220 and 222 are connected through an inverter 226. Therefore, because the replica circuit eleven possible Must simulate keys, when an output occurs on the fourth line 68, the outputs of the AND gates 218, 220 and 222 held low by the output of inverter 226 and the output of AND gate 224 goes high when both of its inputs are high.

Wenn alle die Daten, die an den durch die Adressensignale 50 und 64 bestimmten Adressen gespeichert waren, aus dem Umwandlungsspeicher 38 über die Tastatur-Nachbildungsschaltung 44 ausgelesen und in den Rechner 34 eingegeben wurden, erzeugt das Adressensignal 64 ein Rücksetzsignal 78, das in der vorstehend beschriebenen Weise den Zähler 150 zurücksetzt und über das ODER-Glied 168 und das UND-Glied 166 dem Umwandlungs-Steuerschieberegister 170 zugeführt wird, um dieses zur nächsten Stufe weiterzuschal· ten. Das Rücksetzsignal 78 wird weiterhin den Rücksetzeingängen des Umwandlungs-Flipflops 160 und des Umwandlungsadressen-Flipflops 102 zugeführt.
Wenn das Umwandlungsschieberegister 170 weitergeschaltet wird, wird ein Ausgang 228 von der 54-Stufe dem Divisionsnachbildungs-UND-Glied 230 zugeführt, dessen anderer Eingang das Abtastsignal 36.K empfängt, das die Divisionstaste der Tastatur 14a abtastet. Ein Di-When all of the data stored at the addresses determined by the address signals 50 and 64 have been read out of the conversion memory 38 via the keyboard simulation circuit 44 and input to the computer 34, the address signal 64 generates a reset signal 78, which is described in the above described manner resets the counter 150 and is fed via the OR gate 168 and the AND gate 166 to the conversion control shift register 170 in order to switch this on to the next stage. The reset signal 78 continues to be the reset inputs of the conversion flip-flop 160 and the Conversion address flip-flops 102 supplied.
When the conversion shift register 170 is advanced, an output 228 from the 54 stage is fed to the division replication AND gate 230, the other input of which receives the scan signal 36.K which scans the division key of the keyboard 14a. A di-

Visionssignal 70b wird erzeugt, damit der Rechner die vorher freigegebene Multiplikationsbetriebsart ausführt und für die Divisionsbetriebsart freigegeben wird. Das Divisionsnachbildungssignal 706 wird weiterhin dem ODER-Glied 176 zugeführt, um das Signal 178 zu erzeugen, das dem UND-Glied 180 zugeführt wird, um das Rückführungssignal 182 zvt erzeugen, das das Schieberegister in die nächste oder 55-Stufe weiterschaltet Vision signal 70b is generated so that the computer executes the previously enabled multiplication mode and is enabled for the division mode. The division replica signal 706 is also applied to OR gate 176 to generate signal 178 which is applied to AND gate 180 to generate feedback signal 182 which advances the shift register to the next or 55 stage

Weil an diesem Punkt kein Ausgang von der Stufe 55 geliefert wird, wird das System in einer Halte- oder Ruhestellung gehalten, in der auf die Betätigung der nächsten Umwandlungstaste 24 gewartet wird. Wenn die nächste Umwandlungstaste 14 betätigt wird, wird ein dieser Taste entsprechendes Adressensignal 50 erzeugt, ein Speicherfreigabesignal 52 wird erzeugt und ein Umwandlungssignal 69 wird erzeugt, wobei diese Vorgänge bereits weiter oben beschrieben wurden. Das Umwandlungs-Steuerschieberegister 170 wird zur nächsten Stufe, die 56-Stufe weitergeschaltet, um eine 5 6-Ausgang 232 zu erzeugen, der das Abrufen von Daten aus dem Speicher 38 einleitet, wie dies weiter oben erläutert wurde. Der 5 6-Ausgang 232 wird dem ODER-Glied 212 zugeführt, um das Speicherabrufsignal 72 zu erzeugen, so daß die Daten an der Adresse in dem Speicher 38, die durch die Adressensignale 50 und 64 definiert ist, aus dem Speicher 38 abgerufen werden. Wenn die Daten von dem Speicher 38 abgerufen worden sind, wird das Rücksetzsignal 78 erzeugt, wodurch das Umwandlungs-Schieberegister in die 57- oder letzte Stufe weitergeschaltet wird. Der S 7-Ausgang 234 wird dem Gieichheitszeichen-Nachbildungs-UND-Glied 236 zugeführt Der zweite Eingang des UND-Gliedes 236 ist das Abtastsignal 37, das die Gleichheitszeicheutaste abtastet Das erzeugte Gleichheitszeichen-Nachbildungssignal 70c wird dem Rechner 34a zugeführt, um die notwendige Berechnung zu vervollständigen und die endgültige Antwort anzuzeigen. Der Ausgang 70c wird weiterhin über das ODER-Glied 176 und das UND-Glied 180 weitergelettet, um das Schieberegister 170 zurückzusetzen.Because at this point there is no exit from stage 55 is delivered, the system is in a hold or rest position held while waiting for the actuation of the next conversion key 24. If the the next conversion key 14 is actuated, an address signal 50 corresponding to this key is generated, a memory enable signal 52 is generated and a convert signal 69 is generated, and these operations have already been described above. The conversion control shift register 170 is switched to the next stage, the 56 stage, by one 5 to produce 6 output 232 which initiates the retrieval of data from memory 38 as this continues explained above. The 56 output 232 is fed to the OR gate 212 to receive the memory recall signal 72 so that the data at the address in memory 38 identified by address signals 50 and 64 is defined, can be retrieved from memory 38. When the data has been retrieved from memory 38 are, the reset signal 78 is generated, causing the conversion shift register to the 57- or last stage is advanced. The S 7 output 234 becomes the equals sign replication AND gate 236 fed. The second input of the AND gate 236 is the scanning signal 37, which is the equal sign key The generated equal sign simulation signal 70c is fed to the computer 34a, to complete the necessary calculation and display the final answer. The exit 70c is further linked via the OR gate 176 and the AND gate 180 to the shift register 170 reset.

Im Vorstehenden wurde ein Umwandlungsrechner zur Umwandlung von Daten, die in einer einer Vielzahl von in veränderlicher Weise aufeinander bezogenen Einheiten ausgedrückten Werte darstellen, in eine andere der Vielzahl von Einheiten mit dem gleichen Wert beschrieben, wobei diese Umwandlung einfach durch schrittweise und aufeinanderfolgende Betätigung von Umwandlungstasten erreicht wird, die die bei der Umwandlung auftretenden Einheiten darstellen. Der beschriebene Rechner ermöglicht weiterhin die Speicherung von Faktoren, die bei der Umwandlung verwendet werden, so daß Änderungen der Beziehungen zwischen den Einheiten berücksichtigt werden können.
In einem Beispiel sind die gespeicherten Umwandlungsfaktoren durch das Verhältnis einer der durch die Umwandlungstasten dargestellten Einheiten zu den anderen Einheiten bestimmt Für die Währungsumwandlung, beispielsweise in den Vereinigten Staaten si-id die am häufigsten zur Verfügung stehenden Daten die Daten, die für die Umwandlung ausländischer Währung in US-Dollar benötigt werden, also der Faktor, mit dem ein Dollar multipliziert werden muß, um ihn in eine ausländische Währung umzuwandeln. Daher würde in Verbindung mit der Umwandlungstaste für den US-Dollar der gespeicherte Faktor selbstverständlich 1 sein. Die Umwandlungsfaktoren für jede der anderen Währungen bezüglich des Dollars stehen in einfacher Weise zur Verfugung, und obwohl sie sich häufig ändern, können sie in einfacher Weise erhalten und an der richtigen Adresse in dem Umwandlungsspeicher gespeichert werden. Wenn die Daten in dem Umwandlungsspeicher gespeichert sind, erfolgt die Umwandlung von einer Währung zu irgendeiner der anderen Währungen einfach durch Betätigung der der ersten Währung entsprechenden Umwandlungstaste, worauf unmittelbar die Betätigung der Taste folgt, die der Währung entspricht, in die die Umwandlung erfolgen soll.In the foregoing, a conversion calculator has been described for converting data representing values expressed in one of a plurality of variably related units to another of the plurality of units having the same value, this conversion simply by stepwise and sequential actuation of conversion keys is achieved, which represent the units occurring in the conversion. The calculator described also enables factors used in the conversion to be stored so that changes in the relationships between the units can be taken into account.
In one example, the stored conversion factors are determined by the ratio of one of the units represented by the conversion buttons to the other units. For currency conversion, for example in the United States, the most commonly available data is the data used for converting foreign currency in US dollars, i.e. the factor by which a dollar has to be multiplied in order to convert it into a foreign currency. Therefore, in conjunction with the US dollar conversion key, the stored factor would of course be 1. The conversion factors for each of the other currencies in relation to the dollar are readily available and, although they change frequently, they can be easily obtained and stored in the correct address in the conversion memory. With the data stored in the conversion memory, conversion from one currency to any of the other currencies is accomplished simply by pressing the conversion key corresponding to the first currency, followed immediately by pressing the key corresponding to the currency into which the conversion is to be made.

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

Claims

Patent claims:

1. Electronic calculator for the automatic conversion of numerical data, which represent a value expressed in a specific output unit from a number of output units in variable relation to one another, into numerical data which represent the same value but are expressed in a different output unit from the number of output units, with a computer circuit (34) for performing calculations on the numerical data in accordance with operating commands and for generating output signals, with an input keyboard (14a) for entering numerical data and operating commands into the computer, with addressable memory devices ( 38) for separate storage of numeric data at a large number of different selectable memory addresses and with a number of different selectable memory addresses, and with a number of manually operated conversion keys <24), each with at least one A Identify output unit and can be operated separately in order to select one of the memory addresses for each of the units identified by these keys, characterized in that manually operable operating mode selection devices (323 are provided for selecting a memory operating mode and a conversion operating mode, ί B on actuation of the operating mode - Selection devices (32), a memory button (30), as well as the actuation of a conversion button (24) responding devices (48) for reading out data from the computer circuit (34) and for storing the data in the addressable memory device (38) at the address which is selected by the actuated conversion key, that conversion control means (66) respond to the actuation of the mode selection means (32) to select the conversion mode and respond to the successive actuation of any pair of the conversion keys (24) to automatically ch to generate selected operation command signals, which retrieve data from the successively selected addresses of the memory devices (38) and cause the operation command signals and the data signals retrieved from the memory devices (38) to be fed to the computer circuit (34), so that the computer circuit (34) the operation command signals generated by the conversion control devices (66) carry out corresponding calculations on the data initially located in the computer circuit (34) and the data retrieved from the storage devices (38), and that the output unit of the data initially located in the computer circuit (34>) automatically is identified by actuation of the first of the pair of conversion keys and converted to data having the same value but expressed in an output unit identified by actuation of the second key of the pair of conversion keys.

2. Computer according to claim 1, characterized

by address selection devices (96) which, upon actuation of the conversion keys (94) Generate memory address selection signal (50) which is fed to the memory devices (38) and determines the memory address at which data is to be stored or from which data is to be retrieved.

3. Computer according to claim 2, characterized in that the data read-out and storage devices (48) respond to the actuation of one of the conversion keys (24) and the actuation of the operating mode selection devices (32) for selecting the storage mode for generating a data read signal (54) and means (108) selectively responsive to the read data signal for selectively supplying the read data signal to the computer circuit (34) for generating data output signals from the computer circuit (34) representative of data in the computer circuit.

4. Computer according to claim 3, characterized in that the data readout and storage devices (48) are sent to the computer circuit (34) with data output signals for generating a number of devices (108) corresponding to these data corresponding memory input data signals, which send the memory input data signals to the memory devices (38) and means (150) responsive to the generation of the memory input signals for generating secondary memory address signals (64) and supplying the secondary memory address signals to the memory means (38) which, together with the address selection signal, define a complete memory address at which data is to be stored .

5. Computer according to claim 4, characterized in that each of the number of memory input data signals is stored at a different one of the number of secondary addresses and that the means (150) for generating the secondary address signals have a different secondary address signal (64) depending on each of the number from memory input signals.

6. Computer according to claim 5, characterized by responsive to the storage of the last memory input signal means (158) for terminating the memory address selection signal and the data read signal.

7. Computer according to claim 2, characterized in that devices are provided which on operating the mode selection means (32) to select the conversion mode and responsive to actuation of one of the conversion keys (24) and a first conversion signal and that the conversion control means (66) are responsive to the first conversion signal respond and generate a first operation command signal.

8. Computer according to claim 7, characterized in that on the operation command signal to = speaking devices (170) for generating a further conversion signal are provided that the conversion control devices (66) respond to the further conversion signal to generate a data retrieval signal that timing devices for Generation of time control signals are provided and that a part of the data readout and storage devices (48) forming devices are provided which respond to the data retrieval

signal and respond to the timing signals to secondary address signals and memory readout signals and which feed the secondary address signals to the memory device (38) in order to collectively with the address selection signal a complete Define memory address from which data is to be retrieved, these facilities continue to apply the memory fetch signal to the memory means (38) to retrieve the data from the the defined address.

9. Computer according to claims, characterized in that that data is retrieved from a number of the secondary addresses and that the retrieval devices (150) a different secondary address signal and a memory recall signal generate in response to each of the timing signals.

10. Computer according to claim 8, characterized in that that on the retrieval of data from the storage devices (38) responsive devices for generating an additional conversion signal are provided that the conversion control devices (66) on the additional Respond conversion signal to generate additional operation command signals that the on means responding to the operation command signals to the additional operation command signals respond and generate further conversion signals, and that the conversion control means (66) to a conversion signal generated when the second of the two conversion keys (24) is pressed respond when the last of the other conversion signals occurs.

11. Computer according to claim 10, characterized in that the conversion control devices (66) respond to the conversion signal generated upon actuation of the second of the two conversion keys (24) and generate a further data retrieval signal, ό that data is retrieved from the storage devices (38) at the address which is defined by the address selection signal, which is generated in response to the actuation of the second of the two conversion keys (24), and by said secondary address signals

12. Computer according to claim 11, characterized in that that the devices generating the further conversion signal have a further additional one Generate conversion signal when the data is retrieved from the storage devices (38) and that the conversion control devices (66) respond to the further additional conversion signal, to generate final operation command signals.

13. Computer according to claim 12, characterized by on each of the additional conversion signals responsive devices for terminating the address selection signal then present.