DE2812158A1

DE2812158A1 - Local oscillator for HF superheterodyne receiver - has circuit raising oscillator frequency in front of or behind frequency divider

Info

Publication number: DE2812158A1
Application number: DE19782812158
Authority: DE
Inventors: Werner Ing Grad Henze
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Deutsche Thomson oHG
Priority date: 1978-03-20
Filing date: 1978-03-20
Publication date: 1979-09-27

Abstract

The oscillator is of the phase locked loop type, and its signal is applied through a programmable frequency divider to a phase discriminator in which the stepped down frequency is compared with a reference frequency. The discriminator delivers through through a low pass filter a control voltage for the oscillator, whose frequency can be varied in a raster by varying the frequency divider ratio. A circuit (4) increasing the frequency of the signal applied from the oscillator (1) to the phase discriminator (6) is provided before or behind the program able frequency divider (5). The discriminator (6) reference frequency and the filter (7) cut-off frequency are correspondingly increased.

Description

Oszillator nach dem PLL-Prinzip Oscillator based on the PLL principle

Es sind digitale Abstimmsysteme für Überlagerungsempfänger bekannt, bei denen die Überlagerungsfrequenz nach dem PLL-Verfahren erzeugt wird. Bei einer Schaltung, die nach diesem Verfahren arbeitet, ist ein spannungssteuerbarer Mischoszillator (VCO) vorgesehen. Das Ausgangssignal des Mischoszillators ist über einen programmierbaren Teiler einem Phasendetektor zugeführt. Dem programmierbaren Teiler kann noch ein Vorteiler vorgeschaltet sein. In dem Phsendetektor wird die heruntergeteilte Oszillatorfrequenz mit einer festen Referenzfrequenz veqRichen. Dem Phasendetektor ist ein Siebglied nachgeschaltet.There are known digital voting systems for heterodyne receivers, in which the superimposition frequency is generated according to the PLL method. At a A circuit that works according to this method is a voltage-controllable mixer oscillator (VCO) provided. The output signal of the mixer oscillator is programmable via a Divider fed to a phase detector. The programmable divider can be one more Be upstream prescaler. The divided oscillator frequency is in the phase detector compare with a fixed reference frequency. The phase detector is a filter element downstream.

Am Ausgang des Siebgliedes erscheint ein der Abweichung der Frequenzen voneinander entsprechendes Fehlersignal, mit dem die Frequenz des steuerbaren Oszillators so lange nachgeregelt wird, bis die am Phasendetektor anliegenden Frequenzen übereinstimmen. Die Oszillatorfrequenz kann durch Verändern des Teilungsverhältnisses des programmierbaren Teilers in einem Frequenzræter eingestellt werden.A frequency deviation appears at the output of the filter element corresponding error signal with which the frequency of the controllable oscillator readjustment is carried out until the frequencies applied to the phase detector match. The oscillator frequency can be changed by changing the division ratio of the programmable Divider can be set in a frequency ræter.

Für den UKW-Bereich werden solche Schaltungen vielfach angewandt. Bei niedrigeren, z.B. den AM-Rundfunkbereichen entsprechenden Frequenzen bereitet die Anwendung folgende Probleme: Die Einstellzeit der gesamten Regelschaltung ist maßgeblich bestimmt durch die Zeitkonstante des dem Phasendetektor nachgeschalteten Siebgliedes. Die Zeitkonstante eines Siebgliedes nimmt bekanntlich mit abnehmender Frequenz zu. Für die AM-Bereiche muß die Grenzfrequenz des Siebgliedes wegen der niedrigen Kanalabstände (Raster) so niedrig gewählt werden, daß die Funktion der Schaltung wegen wer sich damit ergebenden hohen Einstellzeit in Frage gestellt ist.Such circuits are widely used for the VHF range. At lower frequencies, e.g. corresponding to the AM broadcasting ranges the application following problems: The response time of the entire control circuit is largely determined by the time constant of the phase detector connected downstream Sieve member. As is well known, the time constant of a filter element increases with decreasing Frequency too. For the AM ranges, the cut-off frequency of the filter element must because of the low channel spacing (grid) so low that the function of the Circuit because of who is put into question the resulting long response time.

Der Erfindung liegt die Aufgabe zugrunde, die Einstellzeit eines Oszillators nach dem PLL-Prinzip für niedrige, z.B. den AE1-Rundfunkbereichen entsprechende Frequenzen wesentlich zu verkleinern.The invention is based on the object of the setting time of an oscillator according to the PLL principle for low, e.g. corresponding to the AE1 broadcast ranges To reduce frequencies significantly.

Diese Aufgabe wird durch die im Patentanspruch l angegebene Erfindung gelöst. In den Unteransprüchen sind vorteilhafte Ausführungsformen der Erfindung angegeben.This object is achieved by the invention specified in claim l solved. In the subclaims are advantageous embodiments of the invention specified.

Bei dem erfindungsgemäßen Oszillator ist dem bei PLL-Schaltungen üblicherweise vorgesehenen programmierbaren Teiler, der die Frequenz des Oszillators herunterteilen soll, eine entgegengesetzt wirkende, die Frequenz des Oszillators vervielfachende bzw. zu höheren Frequenzen hin heraufsetzende Schaltung vorgeschaltet. Um einen entsprechenden Faktor ist auch die dem Phasendetektor zugeführte Referenzfrequenz heraufgesetzt. Diese Maßnahme ermöglicht es, die Grenzfrequenz des dem Phasendetektor nachgeschalteten Tiefpasses heraufzusetzen. Auf diese Weise wird die Zeitkonstante des Tiefpasses verkleinert und damit auch die Einstellzeit des Oszillators.In the case of the oscillator according to the invention, this is usually the case with PLL circuits provided programmable divider that divides the frequency of the oscillator down should, an oppositely acting, multiplying the frequency of the oscillator or upstream switching to higher frequencies. To one the corresponding factor is also the reference frequency fed to the phase detector raised. This measure enables the cut-off frequency of the phase detector raise the downstream low-pass filter. This way the time constant becomes of the low-pass filter and thus also the setting time of the oscillator.

Die Erfindung wird im folgenden anhand von zwei in der Zeichnung dargestellten Ausführungsbeispielen erläutert. Es zeigen: Fig. 1 eine PLL-Oszillator-Schaltung, bei der die bei der Erfindung vorgesehene Schaltung zur Erhöhung der Frequenz als Frequenzvervielfacher ausgeführt ist und Fig. 2 eine Schaltung, bei der die Frequenz durch Mischung heraufgesetzt wird.The invention is illustrated below with reference to two in the drawing Embodiments explained. They show: FIG. 1 a PLL oscillator circuit, in which the circuit provided in the invention to increase the frequency as Frequency multiplier is executed and Fig. 2 shows a circuit in which the frequency is increased by mixing.

In Fig. 1 ist ein PLL-Oszillator dargestellt, der in üblicher Weise einen steuerbaren Oszillator 1, einen programmierbaren Teiler 5, einen Referenzfrequenzoszillator 2, einen Vorteiler 3, einen Phasendetektor 6 und einen Tiefpaß 7 enthält. Mit dem Ausgangssignal des Tiefpasses 7 wird die Frequenz des steuerbaren Oszillators 1 geregelt. Eine Ausgangsklemme 9, die mit dem Ausgang des steuerbaren Oszillators l verbunden ist, bildet den Ausgang des PLL-Oszillators. Wie durch einen Pfeil 8 angedeutet, wird die Ausgangsfrequenz durch die Wahl eines bestimmten Sollwertes des Teilungsverhältnisses des programmierbaren Teilers 5 eingestellt.In Fig. 1, a PLL oscillator is shown, which in the usual way a controllable oscillator 1, a programmable divider 5, a reference frequency oscillator 2, a prescaler 3, a phase detector 6 and a low-pass filter 7 contains. With the The output signal of the low-pass filter 7 is the frequency of the controllable oscillator 1 regulated. An output terminal 9 connected to the output of the controllable oscillator l is connected, forms the output of the PLL oscillator. As by an arrow 8 indicated the output frequency is set by selecting a specific setpoint for the division ratio of the programmable divider 5 is set.

Bei der soweit bekannten Schaltung ist dem programierbaren Teiler 5 ein Frequenzvervielfacher 4 vorgeschaltet. Dadurch erhöht sich,unter Zugrundelegung des gleichen Teilungsverhältnisses des programmierbaren Teilers 5, die am Eingang des Phasendetektors 6 vom steuerbaren Oszillator 1 her erscheiende Frequenz. Entsprechend ist auch die Referenzfrequenz am anderen Eingang des Phasendetektors 6, z.B. durch die Wahl eines anderen Teilungsverhältnisses des Teilers 3, erhöht. In gleichem Maße erhöht sich die im Ausgangssignal des Frequenzdetektors 6 erscheinende Frequenz, die durch den Tiefpaß 7 unterdrückt werden soll. Somit kann die Grenzfrequenz des Tiefpasses 7 höher gewahlt werden. Daraus ergibt sich eine kleinere Zeitkonstante des Tiefpasses und eine kleinere Einstellzeit des gesamten PLL-Oszillators.The circuit known so far is the programmable divider 5, a frequency multiplier 4 is connected upstream. This increases, taking as a basis of the same division ratio of the programmable divider 5 that at the input of the phase detector 6 from the controllable oscillator 1 appearing frequency. Corresponding is also the reference frequency at the other input of the phase detector 6, e.g. through the choice of a different division ratio of the divider 3, increased. In the same The frequency appearing in the output signal of the frequency detector 6 increases, which is to be suppressed by the low-pass filter 7. Thus, the cutoff frequency of the Low pass 7 higher can be selected. This results in a smaller time constant of the low-pass filter and a shorter response time for the entire PLL oscillator.

Um durch die Frequenzvervilfachung im Frequenzvervielfacher 4 die höchste vom programmierbaren Teiler 5 zu verarbeitende Frequenz nicht zu überschreiten, kann es günstig sein, vor den Frequenzvervielfacher eine Mischstufe 10 vorzusehen, in der die Frequenz des steuerbaren Oszillators l zunächst heruntergesetzt wird. Die Überlagerungsfrequenz wird, wie durch eine Verbindung 11 angedeutet, mit Vorteil von dem Referenzfrequenzoszillator 2 abgeleitet.To by the frequency multiplication in the frequency multiplier 4 the not to exceed the highest frequency to be processed by the programmable divider 5, it can be advantageous to provide a mixer 10 in front of the frequency multiplier, in which the frequency of the controllable oscillator l is first reduced. The superposition frequency is, as indicated by a connection 11, with advantage derived from the reference frequency oscillator 2.

In Fig. 2 ist ein entsprechender PLL-Oszillator dargestellt, bei dem die Frequenzerhöhung vor dem programmierbaren Teiler 5 durch eine Mischstufe 12 erreicht wird. Der Mischstufe 12 ist außer der Ausgangsfrequenz des steuerbaren Oszillators 1 eine von der Referenzquelle, evtl. über nicht dargestellte Vorteiler, abgeleitete Überlagerungsfrequenz zugeführt. Die Mischstufe 12 wird als Aufwärtsmischer verwendet. Dem programmierbaren Teiler 5 wird die Summenfrequenz des Ausgangsspektrums der Mischstufe 12 über einen Hochpaß 13 zugeführt. In den übrigen Teilen entspricht die in Fig. 2 dargestellte Schaltung der Schaltung nach Fig. 1. Die Schaltungsteile sind auch mit denselben Bezugszeichen versehen.In Fig. 2, a corresponding PLL oscillator is shown in which the frequency increase in front of the programmable divider 5 by a mixer 12 is achieved. In addition to the output frequency, the mixer 12 is controllable Oscillator 1 one from the reference source, possibly via prescaler, not shown, derived superposition frequency supplied. The mixer stage 12 is used as a step-up mixer used. The programmable divider 5 is the sum frequency of the output spectrum the mixer 12 is fed via a high-pass filter 13. In the rest Parts of the circuit shown in FIG. 2 correspond to the circuit of FIG. 1. The circuit parts are also provided with the same reference numerals.

In beiden beschriebenen Beispielen kann die Schaltung zur Frequenzerhöhung 4 bzw. 12 auch hinter den programmierbaren Teiler 5 geschaltet werden. Es wird damit die gleiche Wirkung erzielt.In both examples described, the circuit can be used to increase the frequency 4 or 12 can also be connected after the programmable divider 5. It becomes so achieves the same effect.

LeerseiteBlank page

Claims

Claims I. Oscillator based on the PLL principle, in particular Superposition oscillator for an HF heterodyne receiver in which the signal a controllable oscillator via a programmable divider a phase detector is supplied, in which the divided frequency of the oscillator with a reference frequency is compared, in which by the phase detector by means of a low-pass circuit a Control voltage for readjustment of the controllable oscillator is derived and at which the oscillator frequency by controlling the division ratio of the programmable Divider can be changed in a frequency grid, characterized in that before or behind the programmable divider (5) a circuit (4, 12) for increasing the Frequency of the signal fed to the phase detector (6) by the controllable oscillator (1) is provided and that the reference frequency supplied to the phase detector <6) and the cutoff frequency of the low-pass filter (7) are selected to be correspondingly higher.

2. Oscillator according to claim 1, characterized in that the circuit a frequency multiplier (4) is used to increase the frequency.

3. Oscillator according to claim 1, characterized in that the circuit to increase the frequency is a mixer circuit (12) for frequency conversion.

4. Oscillator according to claim 2, characterized in that the frequency multiplier (4) a down mixer (10) is connected upstream.