DE2811121A1 - CIRCUIT ARRANGEMENT FOR THE PROCESSING OF DATA - Google Patents
CIRCUIT ARRANGEMENT FOR THE PROCESSING OF DATAInfo
- Publication number
- DE2811121A1 DE2811121A1 DE19782811121 DE2811121A DE2811121A1 DE 2811121 A1 DE2811121 A1 DE 2811121A1 DE 19782811121 DE19782811121 DE 19782811121 DE 2811121 A DE2811121 A DE 2811121A DE 2811121 A1 DE2811121 A1 DE 2811121A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- data
- processor
- circuit arrangement
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
Description
Patentanwälte Dipl. Ir3. !Y-jr-yß-'-ri füller Dr. Ttv. : . ··.·■:·.·:..: ;>r?KdtPatent attorneys Dipl. Ir3. ! Y-jr-yß -'- ri füller Dr. Ttv. :. ··. · ■: ·. ·: ..: ; > r? Kdt
Lucile-Gralin-SjicB: ό3 D 3 ,'.Vj'-.chon 80Lucile-Gralin-SjicB: ό3 D 3, '. Vj' -. Chon 80
Unser Zeichen: A 14 Lh/fiOur reference: A 14 Lh / fi
Ferranti LimitedFerranti Limited
Hollinwood, Lancashire, EnglandHollinwood, Lancashire, England
Schaltungsanordnung zur Verarbeitung von DatenCircuit arrangement for processing data
809839/0819809839/0819
A 14 131 Ferranti LimitedA 14 131 Ferranti Limited
-y--y-
Die Erfindung betrifft eine Schaltungsanordnung zum Verarbeiten von Daten, insbesondere eine Schaltung mit einem transportablen Datenspeicher.The invention relates to a circuit arrangement for processing data, in particular a circuit having a transportable data storage.
Datenverarbeitungsschaltungen oder Anlagen werden auf vielen Gebieten verwendet und es ist häufig erforderlich, Datenspeicher von einer Stelle zu einer anderen Stelle zu transportieren und dort zu benutzen. Es ist in diesem Fall natürlich wesentlich, daß die gespeicherten Daten während des Transportes gespeichert bleiben, weshalb hierzu häufig die Speicherung in Form magnetischer Bänder oder Platten oder in Form von Lochkarten vorgenommen wird. Datenanlagen mit Speichern dieser Art sind in entsprechenden Anwendungsfällen durchaus zufriedenstellend, in manchen Fällen ist jedoch ihre Masse und ihr Raumbedarf bei der Handhabung solcher Speicher, wie Lochkarten, Lese-, Wiedergabe- und Aufzeichnungsgeräte, sehr nachteilig. Ferner haben solche Anlagen mechanische bewegte Teile.Data processing circuits or systems are on used in many areas and it is often necessary to move data storage from one location to another transport and use there. In this case it is of course essential that the stored data remain stored during transport, which is why they are often stored in the form of magnetic tapes or plates or in the form of punch cards. Data systems with memories of this type are in corresponding Use cases quite satisfactory in some Cases, however, is their mass and their space requirements in the handling of such memories, such as punch cards, reading, playback and recording devices, very disadvantageous. Such systems also have mechanical moving parts.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Schaltungsanordnung mit einem beweglichen bzw. transportablen Speicher zu schaffen, der diese Nachteile nicht aufweist.The invention is therefore based on the object of providing a circuit arrangement with a movable or transportable To create memory that does not have these disadvantages.
Erfindungsgemäß wird dies erreicht durch eine Daten-Schaltungsanordnung mit einem Prozessor, einem Halbleiterspeicher zum Empfang von Daten und zum Abgeben von Daten an einen Prozessor während er an diesen angeschlossen ist und zum Aufrechterhalten der gespeicherten Daten während er von dem Prozessor getrennt ist, eine Verbindungseinrichtung, um den Speicher an den Prozessor anzuschließenAccording to the invention, this is achieved by a data circuit arrangement with a processor, a semiconductor memory for receiving data and for outputting data to a processor while it is connected to it and to maintain the stored data during it is separated from the processor, connection means for connecting the memory to the processor
$09839/0819$ 09839/0819
und ihn von ihm zu trennen, eine Energiequelle zur Versorgung des Speichers, eine erste Schaltung um sicherzustellen, daß die dem Speicher τοη der Energiequelle zugeführte Energie bei der Verbindung bzw. Trennung entsprechend zugeführt und getrennt wird, in der Weise, daß der Verlust von gespeicheten Daten verhindert wird, ferner durch eine weitere Schaltung im Speicher zum Schutz der gespeicherten Daten während der Speicher ausgebaut und nicht angeschlossen ist.and to disconnect it from it, a source of energy to supply the memory, a first circuit to ensure that the energy supplied to the memory τοη of the energy source in the connection or disconnection is appropriately fed and disconnected, in such a way that the loss of stored Data is prevented, furthermore, by a further circuit in the memory to protect the stored data during the Memory removed and not connected.
Der Halbleiterspeicher kann einen leistungslosen Speicher aufweisen, in welchem die gespeicherten Daten aufrechterhalten werden, wenn der Speicher nicht angeschlossen ist.The semiconductor memory can have a powerless memory in which the stored data are maintained when the memory is not connected.
Alternativ kann der Halbleiterspeicher einen nicht-permanenten bzw. leistungsabhangigen Speicher aufweisen, sowie eine Energiequelle, um die gespeicherten Daten aufrechtzuerhalten während der Speicher von dem Prozessor getrennt ist.Alternatively, the semiconductor memory can have a non-permanent or power-dependent memory, as well as an energy source, to maintain the stored data while the memory is separated from the processor.
Beispielsweise Ausführungsformen der Erfindung werden nachfolgend anhand der Zeichnung erläutert, in derExemplary embodiments of the invention are provided below explained with reference to the drawing in which
Fig. 1 ein Blockdiagramm einer ersten Ausführungsform zeigt.Fig. 1 shows a block diagram of a first embodiment.
Fig. 2 zeigt ein logisches Diagramm eines Details der Schaltung nach Fig. 1.FIG. 2 shows a logic diagram of a detail of the circuit according to FIG. 1.
Fig. 3 zeigt ein logisches Diagramm einer zweiten Ausführungsform. Fig. 3 shows a logic diagram of a second embodiment.
Fir. 1 zeigt eine Datenverarbeitungsanlage, die in drei Abschnitte unterteilt sein kann, nämlich einen Datenprozessor DP, ein Zwischengerät IF und einen transportablen Speicher PS. Der Prozessor umfaßt einen Computer CPU und eine Energiequelle PSU, die Energie an den Speicher PS liefern kann. Das Zwischen-Fir. 1 shows a data processing system which can be divided into three sections, namely a data processor DP, an intermediate device IF and a portable memory PS. The processor includes a computer CPU and a power source PSU, which can supply energy to the storage device PS. The intermediate
809839/0819809839/0819
gerät IF umfaßt Daten-Tore DG, die die Datenleitungen zwischen dem Computer und dem transportablen Speicher steuern, sowie eine Zeitsteuerung TG, die vom Computer gesteuert wird und die den Betrieb des transportablen Speichers steuert. Das Zwischengerät umfaßt ferner eine Schaltung in Form eines Netzschalters PSW, der durch die Zeitsteuerung TG gesteuert wird.device IF includes data gates DG, the data lines between the computer and the portable memory control, as well as a time control TG, which is controlled by the computer and which the operation of the transportable Memory controls. The intermediate device also includes a circuit in the form of a power switch PSW, which by the Time control TG is controlled.
Ein Anschlußstück CT verbindet das Zwischengerät und den beweglichen Speicher, so daß der Speicher leicht vom Prozessor gelöst und mit ihm verbunden werden kann.A connector CT connects the intermediate device and the movable one Memory so that the memory can be easily detached from and connected to the processor.
Die meisten der Leitungen vom Verbindungsstück in dem transportablen Speicher laufen durch eine weitere Schaltung, die statische Schutzschaltung SP, die verhindert, daß der Speicher infolge des Aufbaus von statischen Spannungen an dem freiliegenden Anschlußstück beschädigt wird, wenn der transportable Speicher nicht angeschlossen ist. Der transportable Speicher umfaßt eine Steuereinrichtung CTL und einen Speicher M. Ein Anschluß P führt Energie von der . äußeren Energiequelle PS und er ist sowohl an die Steuereinrichtung CTL und an den Speicher M angeschlossen, der ein Halbleiterspeicher ist, der das Anlegen von Energie erfordert, um Daten in ihn einzuschreiben oder aus ihm auszulesen. In der Ausführungsform nach Fig. 1 wird angenommen, daß dieser Speicher ein leistungsloser Speicher ist, d.h. eh solcher in welchem die gespeicherten Daten aufrechterhalten werden, auch wenn die äußere Energiequelle von ihm getrennt wird.Most of the wires from the connector in the portable storage run through another circuit, the static protection circuit SP, which prevents the memory from connecting as a result of the build-up of static voltages the exposed connector is damaged when the portable memory is not connected. The transportable Memory comprises a control device CTL and a memory M. A connection P carries power from the. external energy source PS and it is connected both to the control device CTL and to the memory M, the is a semiconductor memory that requires the application of energy to write data into or out of it read out. In the embodiment of FIG. 1, it is assumed that this memory is an unpowered memory, i.e. such in which the stored data are maintained, even if the external energy source is from him is separated.
Es wird ferner angenommen, daß der Speicher in solcher Weise benutzt wird, daß sein gesamter Inhalt nacheinander in nichtlöschender Weise ausgelesen wird. Die Adressiereinrichtungen können daher sehr einfach sein und beispielsweise nur einenIt is also assumed that the memory is used in such a way that all of its contents are sequentially converted into non-erasable Way is read out. The addressing devices can therefore be very simple and, for example, only one
803839/0819803839/0819
Zähler umfassen. Die Erfindung ist jedoch nicht auf einen solchen Speicher beschränkt, so kann z.B. auch ein Speicher mit direktem Zugriff verwendet werden, wenn die erforderliche Adressierlogik vorhanden ist. Die drei Anschlüsse von der Zeitsteuerung TG des Zwischengerätes sind an die Steuereinrichtung CTL des Speichers gelegt, während die Duplex-Daten-Leitungen D von den Daten-Toren direkt an den Speicher M gelegt sind. Die Verbindung IC geht von Erde oder Masse in dem transportablen Speicher zu einem Daten-Tor. Die drei Anschlüsse zu der Steuereinrichtung CTL sind der Lese-Schreib-Anschluß RW, der Ansteuerungsanschluß EN und der Rückstellanschluß RS.Include counter. However, the invention is not limited to such a memory, for example a memory can be used with direct access if the required addressing logic is in place. The three connections from the time control TG of the intermediate device are applied to the control device CTL of the memory, while the Duplex data lines D are laid directly from the data ports to the memory M. The connection IC goes from Earth or mass in the portable memory to a data gate. The three connections to the control device CTL are the read-write connection RW, the control connection EN and the reset port RS.
Im Betrieb können, unter der Annahme daß der transportable Speicher an den Prozessor über das Zwischengerät angeschlossen wird, Daten in den Speicher M über die Daten-Tore DG und die Duplex-Leitungen D eingelesen werden. Es müssen hierbei natürlich die entsprechenden Stellungen der Eingänge EN und RW zu der Steuereinrichtung CTL vorhanden sein.In operation, assuming that the portable memory is connected to the processor via the intermediate device is, data are read into the memory M via the data gates DG and the duplex lines D. It Of course, the corresponding positions of the inputs EN and RW to the control device CTL must be available be.
In gleicher Weise können Daten aus dem Speicher M über die Datenhauptleitung D ausgelesen werden, in den Computer CPU, wenn an den Steuereingängen die entsprechenden Stellungen "Ansteuerung" und "Lesen" vorhanden sind. In beiden Fällen wird an den Halbleiterspeicher und die Steuereinrichtung Energie aus der externen Energiequelle PSU im Prozessor angelegt.In the same way, data can be read out from the memory M via the main data line D into the computer CPU, if the corresponding "Control" and "Read" positions are available at the control inputs. In both cases energy from the external energy source PSU in the processor is sent to the semiconductor memory and the control device created.
Die IC-Verbindung wird benutzt, um dem Computer anzuzeigen, daß der transportable Speicher tatsächlich angeschlossen ist. Hierdurch wird nicht nur die Energiezufuhr zum Speicher gesteuert, sondern auch die Lese- und Schreiboperationen.The IC connection is used to indicate to the computer that the portable memory is actually connected. This not only controls the energy supply to the memory, but also the read and write operations.
Fig. 2 zeigt in größerem Detail die Schaltung des Zwischengerätes IF und einen Teil das Speichers PS. Wie bereits erwähnt, wird die Energiezufuhr zu dem transportablen Speicher von der Energiequelle PSU gesteuert durch einen Netzschalter PSW. Wie Fig. 2 zeigt, besteht dieser Schalter im wesentlichen aus einem Transistorschalter mit einem Transistor TR, der durch eine bistabile Schaltung BS gesteuert wird. Der Kollektor des dargestellten NPN-Transistors ist an die Speiseleitung von der Energiequelle PSU gelegt und sein Emitter ist an den Energieanschluß P des Verbindungsterles CT gelegt. Der bistabile Kreis BS, der an die Basis des Transistors gelegt ist, wird durch einen Ausgang der Zeitsteuerung TG gesteuert.Fig. 2 shows in greater detail the circuit of the intermediate device IF and part of the memory PS. As already mentioned, the energy supply to the portable storage device from the energy source PSU is controlled by a power switch PSW. As Fig. 2 shows, this switch consists essentially of a transistor switch with a transistor TR, the is controlled by a bistable circuit BS. The collector of the NPN transistor shown is connected to the Feed line laid from the power source PSU and its emitter is connected to the power connection P of the connection sterles CT placed. The bistable circuit BS, which is applied to the base of the transistor, is through an output of the Time control TG controlled.
Der Anschluß RW des Verbindungsstückes wird direkt von einem Schreib-Ausgang W der Zeitsteuerung TG abgenommen, während der Anschluß EN durch den Ausgang eines ODER-Tores G1 geliefert wird, das als Eingänge den RW-Ausgang und einen zweiten Lese-Ausgang R von der Zeitsteuerung hat.The connection RW of the connector is taken directly from a write output W of the time control TG, while the terminal EN is supplied by the output of an OR gate G1, which as inputs the RW output and has a second read output R from the timing control.
Die Daten-Tore DG von Fig. 1 sind in Fig. 1 durch drei Gruppen von Puffer-Toren dargestellt. Zwei Gruppen der Puffer-Tore CB und IB steuern das Anlegen von Daten an den Computer CPU übar die Datenleitungen DH, während der dritte Satz von Puffer-Toren OB das Anlegen von Daten vom Computer CPU an den Speicher steuert.The data gates DG of FIG. 1 are represented in FIG. 1 by three groups of buffer gates. Two groups of Buffer gates CB and IB control the application of data to the computer CPU übar the data lines DH, during the third set of buffer gates OB controls the application of data from the computer CPU to the memory.
Die Puffer-Tore CB haben Steuerfunktionen. Ein Eingang zu diesen Toren erfolgt über die Verbindung IC des Verbindungsteiles CT, wobei dieser Anschluß auch über einen Widerstand an eine Spannung V gelegt ist. Ein zweiter Eingang an die Puffer-Tore CB wird durch den Ausgang des bistabilen Kreises BS gebildet. Ein Steuereingang zu den Puffer-Toren CB wird vom Ausgang R der Zeitsteuerung TG erhalten.The buffer gates CB have control functions. An input to these gates is via the connection IC of the connection part CT, this connection also being connected to a voltage V via a resistor. A second entrance to the Buffer gates CB is formed by the output of the bistable circuit BS. A control input to the buffer gates CB becomes received from the output R of the timing controller TG.
"™ U ~"™ U ~
809839/0819809839/0819
1 ß 1 1 1 9 1 ß 1 1 1 9
Zo IMZIZo IMZI
Die Puffer-Tore IB sind zwischen die Daten-Leitung D des Verbindungsteiles CT und die Eingangs-Datenleitung IDH zum Computer CPU geschaltet und sie werden durch den Ausgang R der Zeitsteuerung TG gesteuert.The buffer gates IB are between the data line D of the connection part CT and the input data line IDH switched to the computer CPU and they are controlled by the output R of the timing controller TG.
Die Puffer-Tore OB sind zwischen dieselbe Datenleitung D des Verbindungstückes CT und die Datenleitung DH vom Computer CPU geschaltet. Diese Tore werden vom Ausgang W der Zeitsteuerung über ein UND-Tor 62 gesteuert. Ein Eingang zu dem UND-Tor ist direkt an den Ausgang W gelegt, während der andere Eingang über eine Verzögerungsschaltung DY an den Ausgang W gelegt ist.The buffer gates OB are between the same data line D of the connector CT and the data line DH from Computer CPU switched. These gates are controlled by the output W of the time control via an AND gate 62. An entrance to the AND gate is placed directly at the output W, while the other input via a delay circuit DY is applied to output W.
Wenn der Speicher von dem Zwischengerät getrennt wird, hat die Leitung IC, die mit dem Puffer-Tor CB verbunden ist, das Potential V. Dies führt dazu, daß ein Signal an den Computer CPU gegeben wird, welches anzeigt, daß der transportable Speicher abgetrennt ist und damit die Abfrage- und Schreiboperationen verhindert.When the memory is disconnected from the intermediate device, the line IC has to be connected to the buffer port CB is, the potential V. This results in the fact that a signal is given to the computer CPU, which indicates that the transportable storage is separated and thus prevents the query and write operations.
Wenn der transportable Speicher angeschlossen ist, wird durch das Erdpotential, das an die Verbindungsleitung IC durch den Speicher gelegt ist, das Potential auf der Leitung verändert, wodurch der Computer erfährt, daß der Speicher angeschlossen worden ist. Der Computer schaltet dann den Zustand bzw. die Stellung des bistabilen Kreises BS über die Zeitsteuerung TG um. Hierdurch wird der Transistor TR leitend und legt Energie von der Energiequelle PSU an den transportablen Speicher. Der Ausgang des bistabilen Kreises wird ferner über ein Puffer-Tor CB angelegt, um dem Computer CPU anzuzeigen, daß die Energie an den transportablen Speicher angelegt worden ist.When the transportable storage device is connected, the earth potential applied to the connection line IC is placed through the memory, changes the potential on the line, whereby the computer knows that the Memory has been connected. The computer then switches the state or the position of the bistable circuit BS over the time control TG to. This makes the transistor TR conductive and draws energy from the energy source PSU to the portable storage. The output of the bistable circuit is also via a buffer gate CB is applied to indicate to the computer CPU that the energy has been applied to the portable memory.
Wenn es erforderlich ist, Daten aus dem transportablen Speicher zu lesen, wird durch ein Signal von der Zeitsteuerung auf derWhen it is necessary to read data from the portable memory, a signal from the timing control on the
809839/0819809839/0819
r-r-
/IO/ IO
Leitung RS die Adressierung rückgestellt, die dann durch das Anlegen von Impulsen über die Leitung EN gesteuert wird. Diese Impulse resultieren aus dem Signal R von der Zeitsteuerung TG über das ODER-Tor G1.RS line the addressing reset, which is then controlled by the application of pulses via the EN line will. These pulses result from the signal R from the time control TG via the OR gate G1.
Die Abwesenheit des Signales W auf der Leitung RW stellt den Speicher M im transportablen Speicher auf die Lese-Stellung. Das Signal R steuert die Puffer-Tore IB an und ermöglicht es, daß Daten von dem transportablen Speicher durch diese Tore zum Computer CPU über die Datenleitung DH laufen. Da die Puffer-Tore OB nicht angesteuert sind, ist es nicht möglich, Daten an den transportablen Speicher zur selben Zeit anzulegen.The absence of the signal W on the line RW sets the memory M in the portable memory to the read position. The signal R controls the buffer gates IB and enables data from the portable memory run through these gates to the computer CPU via the data line DH. Since the buffer gates OB are not activated, is it is not possible to put data on the portable memory at the same time.
Wenn Daten in den Speicher M des transportablen Speichers einzuschreiben sind, erscheint das Signal W auf der Leitung RW. Hierdurch wird das erforderliche Ansteuerungssignal auf der Leitung EN über das Tor G2 erzeugt. Ferner, wenn das Signal W über eine ausreichend lange Zeit bleibt, ermöglicht die Verzögerungsschaltung DY es dem Tor G2 einen Ausgang abzugeben, um die Puffer-Tore OB anzusteuern. Hierdurch können Daten über die Datenleitung DH durch die Puffer-Tore an den transportablen Speicher laufen.When data is to be written into the memory M of the portable memory, the signal W appears on the line RW. This creates the required control signal generated on line EN via gate G2. Further, if the signal W remains for a sufficiently long time, the delay circuit DY enables the gate G2 to provide an output in order to control the buffer gates OB. This allows data to run via the data line DH through the buffer gates to the transportable memory.
Der statische Schutzschaltkreis umfaßt Wege mit niedriger Impedanz von den verschiedenen Leitungen in dem transportablen Speicher, entweder zur Erde oder zu einer Spannung V. Diese niedrigen Impedanzen verhindern den Aufbau irgendwelcher statischer Spannungen an den freiliegenden Verbindungskontakten während der Speicher ausgebaut bzw. nicht angeschlossen ist.The static protection circuit includes low impedance paths from the various lines in the transportable Storage, either to earth or to a voltage V. These low impedances prevent the build-up of any static voltages on the exposed connection contacts while the storage tank is expanded or not connected is.
In der obigen Ausführungsform wurde ein leistungsloser Speicher M im transportablen Speicher angenommen. Es istIn the above embodiment, a powerless Memory M assumed in the portable memory. It is
809839/0819809839/0819
jedoch auch möglich, einen nicht-permanenten bzw. leistungsabhängigen Speicher M zu verwenden, wenn eine Energiequelle in dem transportablen Speicher eingebaut ist. Um die Lebensdauer einer solchen Energiequelle zu verlängern, die beispielsweise eine Batterie sein kann, wird vorzugsweise die äußere Energiequelle PSU zum Lesen und Schreiben verwendet, während die innere Energiequelle nur benutzt wird, um die gespeicherten Daten aufrechtzuerhalten während der transportable Speicher abgetrennt ist.however, a non-permanent or performance-related one is also possible To use memory M when an energy source is built into the portable memory. About the lifespan To extend such an energy source, which can for example be a battery, is preferably the external power source PSU is used for reading and writing, while the internal power source is only used for the to maintain stored data while the portable memory is disconnected.
Fig. 3 zeigt einen Teil der logischen Schaltung für eine solche Situation. Details, die in Fig. 3 nicht gezeigt sind, sind dieselben, wie bei der Ausführungsform nach Fig. 2.Fig. 3 shows part of the logic circuit for such a situation. Details not shown in FIG. 3 are the same as in the embodiment of FIG Fig. 2.
Fig. 3 zeigt den transportablen Speicher PS mit einer inneren Batterie B, die mit der Energieleitung P über eine Diode D1 verbunden ist. Das Zwischengerät IF umfaßt eine weitere Schaltung in Form eines !Comparators CP „ Ein Eingang von diesem ist an die Leitung P des Zwischengerätes gelegt, während die andere Leitung an einen Abgriff eines Potentiometers RV gelegt ist über eine Bezugsspannungsquelle Z, die von der äußeren Energiequelle PSU gespeist wird. Der Ausgang des !Comparators CP ist über eines der Puffer-Tore CB mit dem Computer CPU verbunden.Fig. 3 shows the portable memory PS with an internal battery B, which is connected to the power line P over a diode D1 is connected. The intermediate device IF includes a further circuit in the form of a comparator CP "Ein The input of this is placed on the line P of the intermediate device, while the other line is connected to a tap of a potentiometer RV is placed across a reference voltage source Z, which is supplied by the external energy source PSU is fed. The output of the! Comparator CP is connected to the computer CPU via one of the buffer ports CB.
Im Betrieb, wenn der transportable Speicher PS abgetrennt ist, wird die Diode D1 vorwärts vorgespannt durch die Batteriespannung, womit die Batterie die Steuereinrichtung CTL und den Speicher M versorgt» Wenn der transportable Speicher PS an das Zwischengerät angeschlossen ist, vergleicht der Komparator die äußere Speisespannung an der Bezugsspannungsquelle Z mit derjenigen der Batterie B0 Wenn die Batteriespannung zu niedrig ist, wird der Computer CPU daran gehindert, aus dem Speicher M auszulesen oder inIn operation, when the portable memory PS is disconnected, the diode D1 is forward biased by the battery voltage, with which the battery supplies the control device CTL and the memory M. When the portable memory PS is connected to the intermediate device, the comparator compares the external supply voltage at the reference voltage source Z with that of the battery B 0 If the battery voltage is too low, the computer CPU is prevented from reading from the memory M or in
9 —9 -
ihn einzuschreiben, da angenommen wird, daß irgendwelche gespeicherten Daten falsch sein können infolge einer fehlerhaften Operation des Speichers M.to register it as any is believed to be stored data may be incorrect as a result of incorrect operation of the M.
Wenn jedoch die Batteriespannung über einem Schwellwert liegt, der durch das Potentiometer RV eingestellt wird, so zeigt der Ausgang des Komparators dem Computer CPU an, daß die äußere Energiequelle PSU angeschlossen werden kann. Wenn dies durchgeführt worden ist, ist die von der Energiequelle zugeführte Spannung etwas höher als die der Batterie, so daß die Diode D1 umgekehrt vorgespannt wird, wodurch effektiv die Batterie und die Energiequelle für den Speicher M und die Steuereinrichtung CTL von der äußeren Energiequelle PSU getrennt wird.However, if the battery voltage is above a threshold set by the potentiometer RV, so the output of the comparator indicates to the computer CPU that the external power source PSU can be connected. When this has been done, the voltage supplied by the power source will be slightly higher than that of the battery, so that the diode D1 is reverse biased, effectively reducing the battery and power source for the Memory M and the control device CTL is separated from the external energy source PSU.
Eine detaillierte Beschreibung der Arbeitsweise des Computers CPU und der logischen Elemente in dem transportablen Speicher PS ist nicht erforderlich, da jede geeignete Schaltungsanordnung benutzt werden kann.A detailed description of the operation of the computer CPU and the logical elements in the transportable Memory PS is not required as any suitable circuit arrangement can be used.
009839/0819009839/0819
Claims (8)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB11704/77A GB1554013A (en) | 1977-03-19 | 1977-03-19 | Data processing |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2811121A1 true DE2811121A1 (en) | 1978-09-28 |
Family
ID=9991170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19782811121 Withdrawn DE2811121A1 (en) | 1977-03-19 | 1978-03-15 | CIRCUIT ARRANGEMENT FOR THE PROCESSING OF DATA |
Country Status (11)
| Country | Link |
|---|---|
| AU (1) | AU516079B2 (en) |
| BE (1) | BE864893A (en) |
| BR (1) | BR7801685A (en) |
| DE (1) | DE2811121A1 (en) |
| DK (1) | DK119278A (en) |
| FR (1) | FR2384301A1 (en) |
| GB (1) | GB1554013A (en) |
| IN (1) | IN148642B (en) |
| IT (1) | IT1103553B (en) |
| NL (1) | NL7802779A (en) |
| NO (1) | NO780871L (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5276354A (en) * | 1981-05-27 | 1994-01-04 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit package with battery housing |
| US4998888A (en) * | 1984-07-23 | 1991-03-12 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit package with battery housing |
| US5055704A (en) * | 1984-07-23 | 1991-10-08 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit package with battery housing |
| FR2519160A1 (en) * | 1981-12-30 | 1983-07-01 | Eldau Sarl | Code recognition system for card operated lock - comprises memory on card accessed through microprocessor when correct procedure is followed by processor at lock |
| US4607351A (en) * | 1985-01-14 | 1986-08-19 | International Business Machine Corp. | Cartridge memory protection |
| US5430681A (en) * | 1989-05-08 | 1995-07-04 | Hitachi Maxell, Ltd. | Memory cartridge and its memory control method |
| JPH04205992A (en) * | 1990-11-30 | 1992-07-28 | Mitsubishi Electric Corp | Input buffer circuit, input/output buffer circuit and portable type semiconductor memory device |
-
1977
- 1977-03-19 GB GB11704/77A patent/GB1554013A/en not_active Expired
-
1978
- 1978-03-13 NO NO780871A patent/NO780871L/en unknown
- 1978-03-14 BE BE185938A patent/BE864893A/en not_active IP Right Cessation
- 1978-03-14 NL NL7802779A patent/NL7802779A/en not_active Application Discontinuation
- 1978-03-15 DE DE19782811121 patent/DE2811121A1/en not_active Withdrawn
- 1978-03-16 AU AU34183/78A patent/AU516079B2/en not_active Expired
- 1978-03-16 FR FR7807613A patent/FR2384301A1/en active Pending
- 1978-03-16 IN IN202/DEL/78A patent/IN148642B/en unknown
- 1978-03-16 DK DK119278A patent/DK119278A/en unknown
- 1978-03-17 IT IT48483/78A patent/IT1103553B/en active
- 1978-03-17 BR BR7801685A patent/BR7801685A/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| GB1554013A (en) | 1979-10-17 |
| NO780871L (en) | 1978-09-20 |
| AU3418378A (en) | 1979-09-20 |
| IT1103553B (en) | 1985-10-14 |
| IT7848483A0 (en) | 1978-03-17 |
| DK119278A (en) | 1978-09-20 |
| BR7801685A (en) | 1979-01-02 |
| IN148642B (en) | 1981-04-25 |
| FR2384301A1 (en) | 1978-10-13 |
| NL7802779A (en) | 1978-09-21 |
| AU516079B2 (en) | 1981-05-14 |
| BE864893A (en) | 1978-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0090255B1 (en) | Tristate driver circuit | |
| DE2335785C3 (en) | Circuit arrangement for testing a matrix wiring | |
| DE3913219C2 (en) | ||
| DE2615861B2 (en) | CIRCUIT ARRANGEMENT FOR CHECKING PROGRAMS | |
| DE2918223A1 (en) | INTERFACE DEVICE FOR USE BETWEEN A DIGITAL COMPUTER AND A MEMORY | |
| DE4142081A1 (en) | TERMINAL CIRCUIT TO TERMINATE A DATA BUS | |
| EP0235559B1 (en) | Information delivery system for the delivery of binary information | |
| DE2332772A1 (en) | DATA PROCESSING NETWORK AND PRIORITY NETWORK USED IN THIS | |
| DE2151472A1 (en) | Microprogram memory for electronic computers | |
| EP0074417B1 (en) | Procedure and circuit arrangement for checking a circuit which is integrated with a three-state driver, which is driven to high impedance by this circuit | |
| DE2721599A1 (en) | METHOD AND EQUIPMENT TO PREVENT INCORRECT DATA OUTPUT IN DIGITAL DATA PROCESSING DEVICES | |
| DE2811121A1 (en) | CIRCUIT ARRANGEMENT FOR THE PROCESSING OF DATA | |
| DE2944370C3 (en) | Circuit for isolating data sources from a data rail that is shared at different times | |
| EP1314095A1 (en) | Recognition of the connection state of a device in a usb | |
| DE2914674A1 (en) | TESTING DEVICE FOR TESTING PRINTED CIRCUIT CARDS | |
| EP0123177A1 (en) | Apparatus and method to operate non volatile read-write utilisation memory | |
| WO1990000771A1 (en) | Data security device | |
| DE2006987A1 (en) | Automatic testing device for computer systems | |
| DE2805665A1 (en) | DRIVER CIRCUIT FOR PLASMA DISPLAY BOARDS | |
| DE2609714A1 (en) | STORAGE CELL ARRANGEMENT | |
| EP1826680B1 (en) | Method for operating an expansion card | |
| EP0461456A2 (en) | Detachable element for a diskette- or cassette unit of an EDP-station | |
| EP0934641B1 (en) | Bus system bi-directional level adapter | |
| CH671733A5 (en) | ||
| EP1745386B1 (en) | Control circuit for the bus board of a computer system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8128 | New person/name/address of the agent |
Representative=s name: BERENDT, T., DIPL.-CHEM. DR. LEYH, H., DIPL.-ING. |
|
| 8139 | Disposal/non-payment of the annual fee |