DE2803105A1

DE2803105A1 - A=D converter including comparator - has flip=flop generating gating period during which counter counts clock pulses

Info

Publication number: DE2803105A1
Application number: DE19782803105
Authority: DE
Inventors: Rolf Daeumer; Winfried Dipl Ing Kloetzner
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1978-01-25
Filing date: 1978-01-25
Publication date: 1979-07-26
Also published as: DE2803105C2

Abstract

The A/D convertor has a comparator to which a rising reference voltage and the unknown input voltage are applied. When the two voltages are equal the output signal changes. The device is esp. suitable for multiplex operation for representation of a number of unknown analogue input voltages by a bit parallel data word. The comparator (K1) is followed by a flip-flop (FF) controlled by a starting pulse (Is) for generation of a gating period (TD) proportional to the input voltage during which a counter controlled by the flip-flop (FF) counts clock pulses (IT) of a specified frequency.

Description

Analog-Digitalwand ler Analog-to-digital converter

Zusammenfassung Es wird ein Analog-Digitalwandler vorgeschlagen, der bei möglichst einfachem und insbesondere integrierfähigem Aufbau analoge Spannungswerte in eine digitale Zahl, bevorzugt in ein bitparalleles Datenwort umwandelt. Der Analog-Digitalwandler besteht aus einem eingangsseitig angeordneten Vergleicher, dem die analoge, unbekannte Eingangsgröße, üblicherweise eine Spannung, sowie eine ansteigende Vergleichsspannung zugeführt ist. Dem Vergleicher ist ein Kippglied nachgeschaltet, welches auf eine Änderung des Vergleicherausgangs mit einer Änderung seines Schaltzustands reagiert und so eine der unbekannten Eingangsspannung proportionale Torzeit erzeugt, die zum Steuern eines Zählers dient, der mit konstanter Frequenz zählt.Summary An analog-to-digital converter is proposed which with the simplest possible and, in particular, integrable structure, analog voltage values converted into a digital number, preferably into a bit-parallel data word. The analog-to-digital converter consists of a comparator arranged on the input side, to which the analog, unknown Input variable, usually a voltage, as well as an increasing comparison voltage is fed. The comparator is followed by a flip-flop which is based on a Change of the comparator output reacts with a change in its switching state and thus generates a gate time proportional to the unknown input voltage, the is used to control a counter that counts at a constant frequency.

Eine besondere Bedeutung gewinnt ein solcher Analog-Digitalwandler in integrierfähiger Form zur Erfassung mehrerer Spannungswerte, insbesondere in Spannungen umgewandelte physikalische Meßgrößen, die beim Betrieb eines Kraftfahrzeugs auftreten, wobei der Digitalteil des Analog-Digitalwandlers nur einmal vorhanden zu sein braucht.Such an analog-to-digital converter is of particular importance in an integrable form for the acquisition of several voltage values, especially in Physical measured variables converted to voltages during the operation of a motor vehicle occur, whereby the digital part of the analog-digital converter only exists once needs to be.

Stand der Technik Die Erfindung geht aus von einem Analog-Digitalwandler nach der Gattung des Hauptanspruchs. Analog-Digitalwandler sind in vielfältiger Form bekannt. So läßt sich beispielsweise der Zeitschrift Elektronik 1975, Heft 7, Seite 46 ein Spannungs-Frequenzumsetzer entnehmen, der im wesentlichen aus einem Integrator und einem nachgeschalteten Monoflop besteht, der vom Integratorausgang getriggert wird. über einen Transistor wird das Ausgangsschaltsignal des Monoflops auf den Eingang des Integrators/Komparators zurückgeführt. Die Integratoreigenschaft des Komparators läßt sich durch einen zwischen Eingang und Ausgang geschalteten Kondensator erzielen. Die Spannung am Integratorausgang steigt mit einer der Eingangsspannung proportionalen Steilheit an und kippt bei Erreichen der Schaltschwelle am Triggereingang des Monoflops diesen in seinen anderen Schaltzustand. Die auf den Integratoreingang zurückgeführte Ausgangsschaltspannung des Monoflops bewirkt dann eine Rückstellung des Integrators mit einer Steilheit, die der Differenz der Ausgangsschaltspannung und der Eingangsspannung proportional ist. Da die Rückstellzeit des Integrators von der metastabilen Phase des Monoflops bestimmt wird, ist der Spannungswert am Ende der Rückstellung abhängig von der Eingangsspannung. Jedes Triggern des Monoflops bewirkt eine Entladung des Integrators mit einer genau definierten Ladungsmenge, wobei die zufließende Ladungsmenge zur Eingangsspannung proportional ist, so daß sich über längere Zeit zwischen zufließender und abfließender Ladung ein Gleichgewicht einstellt. Die Schalthäufigkeit dieses Vorgangs pro Sekunde, d.h. die Ausgangsfrequenz des Monoflops, ist dann ein Maß für die Eingangsspannung.PRIOR ART The invention is based on an analog-digital converter according to the genre of the main claim. Analog-to-digital converters are more diverse Form known. For example, the magazine Elektronik 1975, issue 7, page 46, a voltage-frequency converter can be found, which essentially consists of a Integrator and a downstream monoflop, which consists of the integrator output is triggered. The output switching signal of the monoflop is transmitted via a transistor fed back to the input of the integrator / comparator. The integrator property of the comparator can be switched between input and output Achieve capacitor. The voltage at the integrator output increases with one of the input voltage proportional slope and tilts when the switching threshold is reached at the trigger input the monoflop switches it to its other switching state. The one on the integrator input The returned output switching voltage of the monoflop then causes a reset of the integrator with a slope equal to the difference in the output switching voltage and is proportional to the input voltage. Since the reset time of the integrator is determined by the metastable phase of the monoflop, the voltage value is am End of the reset depending on the input voltage. Each triggering of the monoflop causes the integrator to discharge with a precisely defined amount of charge, the amount of charge flowing in is proportional to the input voltage, so that themselves over a longer period of time between incoming and outgoing charge establishes an equilibrium. The switching frequency of this process per second, i.e. the output frequency of the monoflop is then a measure of the input voltage.

Die bekannten Lösungen sind vergleichsweise zu aufwendig und lassen sich auch nur schwierig im Sinn einer Integration auf den sogenannten LSI-Chips aufbauen (LSI = large scale integration).The known solutions are comparatively too expensive and do not allow difficult in terms of integration on the so-called LSI chips build up (LSI = large scale integration).

Vorteile der Erfindung Der erfindungsgemäße Analog-Digitalwandler mit den kennzeichnenden Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil, daß er zum großen Teil für eine Integration auf einem solchen LSI-Chip geeignet ist und von besonders einfachem Schaltungsaufbau ist.Advantages of the Invention The analog-to-digital converter according to the invention with the characterizing features of the main claim has the advantage over this that it is largely suitable for integration on such an LSI chip and is of a particularly simple circuit structure.

Mit einem solchen Analog-Digitalwandler, der sich besonders gut zum Einsatz in nach einem Multiplexverfahren arbeitenden Systemen eignet, lassen sich eine Vielzahl von analogen Spannungswerten, die bei der Erfassung von physikalischen Meßgrößen bei einem Kraftfahrzeug anfallen, in entsprechende Datenworte mit vorzugsweise jeweils 8 bit umwandeln. Es ist dann lediglich erforderlich, entsprechend der Anzahl zu erfassender Eingangsspannungswerte eine entsprechende Anzahl von Eingangskomparatoren vorzusehen, die über eine Auswahl schaltung (Schalter) auf eine gemeinsame Digitalschaltung, hauptsächlich bestehend aus einem bistabilen Kippglied in Form eines sog. J-K-Flipslops sowie einem Zähler, wirken.With such an analog-to-digital converter, which is particularly good for Suitable for use in systems that work according to a multiplex process a variety of analog voltage values that are used in the acquisition of physical Measured variables occur in a motor vehicle, preferably in corresponding data words with convert 8 bits each. It is then only necessary according to the number input voltage values to be detected a corresponding number of input comparators to be provided via a selection circuit (switch) on a common digital circuit, mainly consisting of a bistable tilting element in the form of a so-called J-K flipslop as well as a counter.

Zeichnung Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird in der nachfolgenden Beschreibung näher erläutert. Es zeigen Fig. 1 ein Schaltungsbeispiel eines Analog-Digitalwandlers und Fig. 2 den durch weitere Eingangsbausteine ergänzten, im Multiplexverfahren betriebenen AnalogDigitalwandler der Fig. 1, zusätzlich mit angesteuertem Zähler und Fig. 3 in den Darstellungen a) bis e) jeweils Zeitdiagramme von an bestimmten Punkten der Wandlerschaltung auftretenden Spannungsverläufen.Drawing An embodiment of the invention is shown in the drawing shown and is explained in more detail in the following description. 1 shows a Circuit example of an analog-digital converter and FIG. 2 through further input modules supplemented analog-digital converter of FIG. 1 operated in the multiplex method, in addition with activated counter and FIG. 3 in the representations a) to e) each time diagrams of voltage curves occurring at certain points in the converter circuit.

Beschreibung der Erfindungsbeispiele Der Grundgedanke vorliegender Erfindung beruht darin, daß die unbekannte Eingangsspannung in eine proportionale Torzeit umgewandelt wird, die dann ihrerseits zum Steuern eines n-bit-Zählers dient, der mit einer vorzugsweise konstanten Frequenz, die einem geeigneten Systemtakt entsprechen kann und mit IT bezeichnet ist, aufwärts zählt.Description of the Examples of the Invention The basic idea behind the present invention Invention is based on the fact that the unknown input voltage in a proportional Gate time is converted, which in turn is used to control an n-bit counter, the one with a preferably constant frequency that a suitable system clock and is labeled IT, counts up.

In Fig. 1 ist mit K1 ein Komparator oder ein Komparatorteil dargestellt, der über einen invertierenden Eingang El und einen nichtinvertierenden Eingang E2 verfügt. Dem invertierenden Eingang El ist hier die unbekannte Eingangs. spannung Ux zugeführt; der andere Eingang kann, je nach Ansteuerung von einem Q-Ausgang eines dem Vergleicher K1 nachgeschalteten Flipflops FF entweder von einer ansteigenden Spannung beaufschlagt sein oder im wesentlichen auf Massepotential liegen. Zur Erzeugung der ansteigenden Spannung, die als Vergleichsspannung am nichtinvertierenden Eingang E2 der unbekannten Eingangsspannung Ux entgegengeschaltet ist, dient ein mit Masse verbundener Kondensator C, an dem dann die veränderliche Kondensatorspannung Uc abfällt, in Reihe mit einem Widerstand R, der an Versorgungsspannung Vo liegt. Parallel zum Kondensator C ist mit seiner Kollektoremitterstrecke ein Schalttransistor T1 in Reihe mit einem als Entladewiderstand für den Kondensator C dienenden Widerstand RB geschaltet. Dieser Schalttransistor T1, der für integrierten Schaltungsaufbau ein Feldeffekttransistor in geeigneter MOS-Technik sein kann, ist an seinem Gate-Anschluß von dem Ausgang des Flipflops FF angesteuert.In Fig. 1, a comparator or a comparator part is shown with K1, which has an inverting input El and a non-inverting input E2 disposes. The inverting input El is the unknown input here. tension Ux fed; the other input can, depending on the control of a Q output, one the comparator K1 downstream flip-flops FF either from a rising Be applied voltage or are essentially at ground potential. To the generation the rising voltage, which is used as a comparison voltage at the non-inverting input E2 is connected in the opposite direction to the unknown input voltage Ux, a with ground is used connected capacitor C, on which the variable capacitor voltage Uc drops, in series with a resistor R, which is connected to the supply voltage Vo. Parallel A switching transistor T1 is connected to the capacitor C with its collector-emitter path in series with one serving as a discharge resistor for the capacitor C. Resistor RB switched. This switching transistor T1, the one for integrated circuit construction a field effect transistor in suitable MOS technology is at its gate connection driven by the output of the flip-flop FF.

Das Flipflop FF ist bevorzugt als sogenanntes J-K-Flipflop ausgebildet mit einem ersten Eingang EF dem ein Startimpuls zu zugeführt ist, einem zweiten Eingang EF2r dem zur Übernahme der an den anderen Eingängen anliegenden Schaltzustände der verfügbare Systemtakt 1T zugeführt ist und einem dritten Eingang EF3r der mit dem Ausgang des Komparators K1 verbunden ist.The flip-flop FF is preferably designed as a so-called J-K flip-flop with a first input EF to which a start pulse is supplied, a second Input EF2r to take over the switching states present at the other inputs the available system clock 1T is fed and a third input EF3r with is connected to the output of the comparator K1.

Die Wirkungsweise solcher J-K-Flipflops ist bekannt; das Flipflop schaltet jeweils bei Eintreffen eines Systemtaktimpulses IT an seinem Eingang EF2 dann um, wenn sich in der Zwischenzeit an seinen anderen Eingängen EF1 oder EF3 ein neuer Schaltzustand eingestellt hat, der das Umschalten rechtfertigt.The mode of operation of such J-K flip-flops is known; the flip-flop switches each time a system clock pulse IT arrives at its input EF2 if in the meantime at its other inputs EF1 or EF3 has set a new switching state that justifies the switchover.

Die Meßwerterfassung beginnt mit einem kurzen positiven Startimpuls IS am Eingang EF1 des Flipflops FF, der mit den zugeführten Taktimpulsen IT synchronisiert sein kann. Der Ausgang des Flipflops FF geht auf "1" und kann daher mit einer ansteigenden Flanke ein sogenanntes Torzeitsignal TD starten. Gleichzeitig öffnet das am anderen Ausgang Q des Flipflops gebildete TD-Signal den den nichtinvertierenden Eingang E2 des Komparators K1 mit Masse verbindenden Schalter, d.h. der Schalttransistor T1 wird gesperrt. Der Kondensator C kann sich daher über den Widerstand R aufladen, wobei es sich versteht, daß hier beliebige Linearisierungsschaltungen vorgesehen sein können, entweder in der Weise, daß man für den gesamten, verwendeten Spannungshub am Kondensator C lediglich einen im wesentlichen linear ansteigenden Teilbereich verwendet oder den Kondensator C mit einer Konstantstromque.lle speist. Erreicht die Ladespannung am Kondensator den Wert der unbekannten Eingangsspannung Ux, dann erzeugt der Komparator ein Ausgangssignal, welches über den K-Eingang EF3 des Flipflops FF bei Eintreffen des nächsten Systemtaktimpulses IT die Tor zeit, also die Dauer des am Q-Ausgang abgegebenen Impulses TD beendet. Gleichzeitig schließt der als MOS-Transistor ausaebildete Schalter über den Strombeseren grenzungswiderstand Rg / Masse, so daß sich der Kondensator entladen kann und der frühere Zustand wieder hergestellt wird.The acquisition of measured values begins with a short positive start pulse IS at the input EF1 of the flip-flop FF, which synchronizes with the supplied clock pulses IT can be. The output of the flip-flop FF goes to "1" and can therefore with a rising Start a so-called gate time signal TD. At the same time, it opens up on the other Output Q of the flip-flop formed TD signal the non-inverting input E2 of the comparator K1 with the switch connecting ground, i.e. the switching transistor T1 is blocked. The capacitor C can therefore be charged via the resistor R, it being understood that any linearization circuits are provided here can be, either in such a way that one for the entire voltage swing used at the capacitor C only an essentially linearly increasing partial area used or the capacitor C with a Constant current source feeds. If the charging voltage on the capacitor reaches the value of the unknown input voltage Ux, the comparator then generates an output signal which is transmitted via the K input EF3 of the flip-flop FF the gate time when the next system clock pulse IT arrives, thus ended the duration of the pulse TD emitted at the Q output. At the same time it closes the switch designed as a MOS transistor via the current resistor Rg / mass, so that the capacitor can discharge and the previous state again will be produced.

Bis zum Beginn einer neuen Messung bleibt der Kondensator C dann entladen. Uber die Werte des Widerstandes R und des Kondensators C ist die Torzeit TD in weiten Grenzen einstellbar. In Fig. 3 ist die Taktimpulsfolge IT mit a) bezeichnet; synchron zur Vorderflanke jedes Taktimpulses ergibt sich der Startimpuls IS entsprechend dem Kurvenverlauf b), der gleichzeitig für den Beginn der Torzeit TD entsprechend c) sorgt. Der Beginn der Torzeit TD bewirkt den Anstieg der Kondensatorspannung Uc. Sobald der Kondensatorspannungsverlauf Uc die konstante, aber unbekannte Eingangsspannung Ux entsprechend Kurvenverlauf e) schneidet, ergibt sich am Komparatorausgang (Kurvenverlauf d) ein Umschaltsignal und bei Eintreffen des nächsten Taktimpulses 1T die Rückschaltung des Komparatorausgangs, da nunmehr das Flipflop FF wieder in seinen ersten Schaltzustand umschaltet, sowie die Beendigung der Torzeit TD Der Kondensator C entlädt sich mit wesentlich kürzerer Zeitkonstante.The capacitor C then remains discharged until a new measurement is started. The gate time TD is wide over the values of the resistor R and the capacitor C Adjustable limits. In Fig. 3, the clock pulse sequence IT is denoted by a); synchronous the start pulse IS results accordingly on the leading edge of each clock pulse the curve profile b), which corresponds to the start of the gate time TD at the same time c) provides. The beginning of the gate time TD causes the capacitor voltage to rise Uc. As soon as the capacitor voltage curve Uc reaches the constant but unknown input voltage Ux intersects the curve profile e), results at the comparator output (curve profile d) a toggle signal and the downshift when the next clock pulse 1T arrives of the comparator output, since the flip-flop FF is now back in its first switching state switches, as well as the termination of the gate time TD. The capacitor C discharges with it much shorter time constant.

Da die gleichen Taktimpulse IT, die für die Übernahme der Eingangsschaltzustände des Flipflops FF zuständig sind, gleichzeitig auch entsprechend der Darstellung der Fig. 2 dem Zähleingang cl eines Zählers Z zugeführt sind, ist im effektiven Anwendungsfall die Taktfrequenz wesentlich größer, so daß gegebenenfalls entstehende Fehler kleingehalten werden können. Bei der vereinfachten Darstellung des Zeitdiagramms der Fig. 3 ist zum besseren Verständnis die Taktfrequenz vergleichsweise niedrig gewählt worden, so daß sich hier ein Zähler inhalt nach Ablauf der Torzeit T von 4 Zählschritten, ergibt. Der Zähler Z bildet daher die unbekannte Eingangsmeßspannung am Komparator K1 als bitparalleles Datenwort an seinen Ausgängen Qz ab, da er vom Ausgang des Flipflops FF angesteuert, lediglich während der Dauer der Torzeit TD die ihm zugeführte Taktfrequenz IT zählt.Since the same clock pulses IT that are used for taking over the input switching states of the flip-flop FF are responsible, at the same time also according to the representation 2 are fed to the counting input cl of a counter Z, is in the effective Use case the clock frequency is much higher, so that possibly arising Errors can be kept small. With the simplified representation of the time diagram of Fig. 3 is for a better understanding the clock frequency comparatively has been selected to be low, so that there is a counter content after the gate time has elapsed T of 4 counting steps, results. The counter Z therefore forms the unknown input measuring voltage at the comparator K1 as a bit-parallel data word at its outputs Qz, since it is from the The output of the flip-flop FF is activated, only for the duration of the gate time TD the clock frequency IT supplied to it counts.

Der an den Q~-Ausgängen des Zählers Z anstehende Zähler inhalt Stewerun- und läßt sich, beispielsweise wenn zu beliebigenfRegelungszwecken in einem Kraftfahrzeug mit einem Mikroprozessorsystem gearbeitet wird, einem zentralen Datenbus übertragen und ist dann bei bekannter Taktfrequenz ein Maß für die jeweils zugeführte, unbekannte Eingangsmeßspannung Ix.The counter present at the Q ~ outputs of counter Z contains stewardship and can, for example, if for any control purposes in a motor vehicle a microprocessor system is used, transferred to a central data bus and if the clock frequency is known, it is then a measure for the respectively supplied, unknown Input measuring voltage Ix.

Die Darstellung der Fig. 2 zeigt auch die Ausbildung eines solchen Analog-Digitalwandlers, wenn nach einem Multiplexverfahren eine größere Anzahl von unbekannten Eingangsspannungswerten Uxi bis Ux4 als digitales Datenwort dem Datenbus zugeführt werden müssen. Es sind dann eine der gewünschten Anzahl von Eingangsmeßspannungen entsprechende Anzahl von Einzelkomparatoren K1, K2 bis K4 vorhanden, wobei die Ausgänge der Komparatoren über einen im Multiplexverfahren arbeitenden und systemtaktgesteuerten Schalter S1 dem K-Eingang des nur einmal vorhandenen Flipflops FF zugeführt sind. Jeweils rechtzeitig vor Beginn eines neuen Umschaltvorganges wird das dem jeweils vorhergehenden Meßvorgang entsprechende digitale Datenwort von den Ausgängen des Zählers zum Datenbus übertragen. Das Startsignal IS dient gleichzeitig noch zur Zählerrücksetzung und wird daher dem Rs-Eingang des Zählers (reset) zugeführt.The illustration in FIG. 2 also shows the formation of such a device Analog-to-digital converter, if a larger number of unknown input voltage values Uxi to Ux4 as digital data word on the data bus must be supplied. It is then one of the desired number of input measurement voltages A corresponding number of individual comparators K1, K2 to K4 are available, with the outputs of the comparators via a multiplexed and system clock-controlled Switch S1 are fed to the K input of the only one-time flip-flop FF. In each case in good time before the start of a new switchover process, this will be the case in each case previous measuring process corresponding digital data word from the outputs of the Transfer the counter to the data bus. The start signal IS is also used to Counter reset and is therefore fed to the Rs input of the counter (reset).

Bei der heute nahezu durchgängig verwendeten integrierten Schaltungstechnik ist einfacher Aufbau und die Integrierfähigkeit solcher Schaltungen von besonderer Bedeutung. Daher ist bei vorliegender Erfindung besonders vorteilhaft, daß pro Analogeingang nur zwei Widerstände, ein Kondensator und ein Komparator benötigt werden, sowie ein MOS-Schalter. Wird als Komparator ein Bauelement mit der Bezeichnung CA 139 der Firma RCA verwendet, dann wird von diesem Bauteil lediglich der vierte Teil für einen Analogeingang benötigt.With the integrated circuit technology used almost consistently today is simple structure and the ability to be integrated such circuits really important. It is therefore particularly advantageous in the present invention that only two resistors, a capacitor and a comparator are required per analog input as well as a MOS switch. Used as a comparator, a component named CA 139 from RCA is used, then only the fourth of this component is used Part required for an analog input.

Der Digitalteil des Wandlers, der auch bei mehreren Eingangsspannungswerten nur einmal vorhanden zu sein braucht, besteht aus einem J-K-Flipflop und einem Zähler und läßt sich im Rahmen eines LSI-Schaltkreises leicht integrieren. Pro Analogeingang ist ein Ausgangssignal entsprechend einem Anschluß (1 pin) und ein gemeinsames Steuersignal (T ; 1 pin) erforderlich.The digital part of the converter, which also works with several input voltage values only needs to be present once, consists of a J-K flip-flop and a counter and can be easily integrated into an LSI circuit. Per analog input is an output signal corresponding to a connection (1 pin) and a common control signal (T; 1 pin) required.

Hierdurch ergibt sich ein vergleichsweise sehr geringer Schaltungsaufwand und insbesondere auch Anschlußaufwand bei einer Multiplexlösung zur Erfassung mehrerer analoger Spannungen zeitlich aufeinanderfolgend. Von Vorteil sind weiterhin die geringe Empfindlichkeit bei Änderungen der Versorgungsspannung und der Umgebungstemperatur sowie die Synchronisierung mit einer Systemtaktfrequenz.This results in a comparatively very low circuit complexity and, in particular, connection costs in the case of a multiplex solution for recording several analog voltages successively in time. The low sensitivity to changes in supply voltage and ambient temperature as well as synchronization with a system clock frequency.

LeerseiteBlank page

Claims

Claims: »Analog-to-digital converter, with a comparator, an increasing reference voltage as well as the unknown input measuring voltage are supplied and the output signal change when both voltages are equal causes, particularly suitable for multiplexing to display a large number unknown analog input voltages each in a bit-parallel data word, characterized in that the comparator (K1) receives one start pulse (ins) controlled flip-flop (FF) to generate a voltage proportional to the input voltage Gate time (TD) is connected downstream and that for the duration of the gate time (TD) one of the flip-flop (FF) activated counter for counting clock pulses (IT) of given frequency enabled is.

2. Converter according to claim 1, characterized in that the tilting member (FF) is a bistable J-K flip-flop, from the output of which a toggle signal a the comparison voltage input (E2) of the comparator (K1) alternatively with ground or a voltage generating switch connecting / rising / voltage source (T1) is supplied.

3. Converter according to claim 1 or 2, characterized in that for Generation of the increasing comparison voltage at the non-inverting input (E2) of the comparator (Ki) a capacitor (C) connected to ground is to which the charging voltage is fed via a resistor (R).

4. Converter according to claim 3, characterized in that the charging voltage source is designed so that the voltage rise across the capacitor (C) is substantially is linear.

5. Converter according to one or more of claims 1 to 4, characterized characterized in that a switching transistor (MOS transistor Ti) is connected, which increases the equivalent voltage across the capacitor (C) at the input (E2) of the comparator (K1) then enables when the J-K flip-flop (FF) is on Start signal (ins) to initiate a gate time that causes the counter to be released (TD) is supplied.

6. Converter according to one or more of claims 1 to 5, characterized characterized in that the released via the gate time (TD) from the J-K flip-flop (FF) Counter (Z) has a plurality, preferably eight outputs (Qz) for display purposes one corresponding to the unknown measuring voltage (Ux) supplied to the comparator in each case Data word in parallel and for forwarding to a common data bus.