DE2742371A1 - Zero voltage drift compensating circuit - has input set to zero for compensation by control element and has analogue output - Google Patents
Zero voltage drift compensating circuit - has input set to zero for compensation by control element and has analogue outputInfo
- Publication number
- DE2742371A1 DE2742371A1 DE19772742371 DE2742371A DE2742371A1 DE 2742371 A1 DE2742371 A1 DE 2742371A1 DE 19772742371 DE19772742371 DE 19772742371 DE 2742371 A DE2742371 A DE 2742371A DE 2742371 A1 DE2742371 A1 DE 2742371A1
- Authority
- DE
- Germany
- Prior art keywords
- output
- counter
- compensation
- amplifier
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R17/00—Measuring arrangements involving comparison with a reference value, e.g. bridge
- G01R17/02—Arrangements in which the value to be measured is automatically compared with a reference value
Abstract
Description
Schaltungsanordnung zur Kompensation der Nullpunktsspannungs-Circuit arrangement for compensation of the zero point voltage
drift eines Meßgerätes Die Erfindung betrifft eine Schaltungsanordnung zur Kompensation der tQullpunltsspannurlgsdrift eines mindestens einen Verstärker enthaltenden elektrischen Meßgerätes mit eine zur Kompensation durch ein Steuerglied auf Null gesetzten eingang und analogem Ausgang. Eine Nullpunktsspannungsdrift tritt bei allen Meßgeräten mit aktiven Gliedern au?, beispielsweise bei Verstärkern, Meßumformern und deren kombinatinen Zur L.ui- e ri Steigerungder Meßgenauigkeit ist es erforderlich, diese Nullpunktsspannungsdrift möglichst klein ZU halten.drift of a measuring device The invention relates to a circuit arrangement to compensate for the source voltage voltage drift of at least one amplifier containing electrical measuring device with one for compensation by a control member input and analog output set to zero. A zero point voltage drift occurs in all measuring devices with active elements, for example in amplifiers, measuring transducers and their combinatines To increase the accuracy of measurement, it is necessary to Keep this zero point voltage drift as small as possible.
Bei meßgeräten mit digitalem Ausgang läßt sich die Nullpunktsspannungsdrift dadurch kompensieren, daß der Eingang auf Null gesetzt wird und das dabei auftretende digitale Ausgangssignal, also der Nullpunktsfehler, in einen Zähler eingegeben wird.In the case of measuring devices with a digital output, the zero point voltage drift can be determined compensate by setting the input to zero and the occurring digital output signal, i.e. the zero point error, is entered into a counter.
Dieser Zählerwert wird bei einer anschließenden Messung vo!n Meßergebnis subtrahiert.This counter value is used in a subsequent measurement of the measurement result subtracted.
Eine Schaltungsanordung der eingangs genannten Art ist für einen einen DC-Verstärker (Gleichspannungsverstärker) enthaltenden Integrator, dem ein weiterer DC-Verstärker vor- oder nachgeschaltet sein kann, aus der US-PS 3 667 055 bekannt. Dabei wird der Eingang des ersten DG-Verstärkers über einen von einer Steuerschaltung angesteuerten Schalter auf Null gesetzt.A circuit arrangement of the type mentioned is for a DC amplifier (DC voltage amplifier) containing integrator, which is another DC amplifier can be connected upstream or downstream, known from US Pat. No. 3,667,055. The input of the first DG amplifier is then controlled by a control circuit activated switch is set to zero.
Gleichzeitig wird über einen weiteren von derselben Steuerschaltung angesteuerten Schalter der Ausgang des letzten Verstärkers derart auf den Eingang des Integrators rückgekoppelt, daß der Ausgang des Integrators auf Null gezogen wird.At the same time, another one from the same control circuit controlled switch the output of the last amplifier in such a way to the input of the integrator fed back that the output of the integrator pulled to zero will.
Die dazu notwendige Spannung wird in einem " "sample-and-hold"-Glied, im einfachsten Falle einem Kondensator, gespeichert, nachdem der Schalter im Rückkopplungszweig geöffnet ist.The tension required for this is in a "" sample-and-hold "element, in the simplest case a capacitor, stored after the switch in the feedback branch is open.
Im Rückkopplungszweig befindet sich entweder ein weiterer DC-Verstärker oder ein Feldeffekt-Transistor mit zusätzlicher Spannungsversorgung; in jedem Falle ein aktives Glied mit eigener Nullpunktsspannungsdrift.There is either another DC amplifier in the feedback branch or a field effect transistor with an additional power supply; in any case an active element with its own zero point voltage drift.
Die Zeit zwischen zwei Kompensationsvorgängen muß sehr kurz sein, damit sich der als Speicher verwendete Kondensator nicht nennenswert entlädt, andereenfalls würde das zu einer Verfälschung der Kompensation führen.The time between two compensation processes must be very short, so that the capacitor used as storage does not discharge significantly, otherwise this would lead to a falsification of the compensation.
Mit dieser bekannten Schaltungsanordnung kann daher nur die Nullpunktsspannungsdrift bei Geräten ohne oder sehr kleiner Signaleinschwingzeit kompensiert werden.With this known circuit arrangement, therefore, only the zero point voltage drift be compensated for in devices with no or very short signal settling time.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs genannten Art ohne eigene Nullpunktsspannuilgsdrift anzugeben. Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der Ausgang des Verstärkers periodisch mit einem driftfreien Differenzierer über einen Schalter verbunden ist, der von einem durch das Steuerglied angesteuerten Taktgeber betätigt ist, daß der Ausgang des Differenzierers auf einen Zähler mit definierter Ansprechschwelle geschaltet ist und daß der Ausgang des Zählers mit dem Eingang eines D/A-Wandlers (Digital-Analog-Wandlers) verbunden ist, der an das elektrische Meßgerät angeschlossen ist und vom Zählerstand abhängende, die Kompensation bewirkende Ströme abgibt. Bei der erfindungsgemäßen Schaltungsanordnung wird der Eingang des Meßgerätes über das Steuerglied für eine feste Zeit.auf Null gesetzt; für dieselbe Zeit wird am Ausgang des Verstärkers über einen Taktgeber ein Schalter periodisch geöffnet und geschlossen, wodurch am Ausgang des nachfolgendn Differenzierers pro Takt des Taktgebers ein positiver und ein negativer Spannungsimpuls gleicher Amplitude auftritt. Die Amplitude hängt von der Größe der Nullpunktsfehlerspannung ab. Solange die Amplitude dieser Spannungsimpulse größer als die Ansprechschwelle des Zählers ist, wird pro Takt des Taktgebers der Zählerinhalt um 1 erhöht. Der jeweilige Zählerwert wird über einen D/A-Wandler in einen Strom umgewandelt, der dem Meßgerät zugeführt wird iind durch den die Nullpunktsspannungsdrift kompensiert werden soll. Sinkt durch diese Kompensation die Amplitude der Spannungsimpulse am Eingang des Zählers unter dessen Ansprechschwelle, so wird der Zählerinhalt nicht mehr verändert.The invention is based on the object of a circuit arrangement of the type mentioned at the beginning without their own zero point voltage drift. These The object is achieved according to the invention in that the output of the amplifier is periodic is connected to a drift-free differentiator through a switch that is switched from a clock controlled by the control element is actuated that the output of the differentiator is switched to a counter with a defined response threshold and that the output of the counter is connected to the input of a D / A converter (digital-to-analog converter) connected to the electrical meter and from the counter reading emits dependent, the compensation causing currents. In the inventive Circuit arrangement is the input of the measuring device via the control element for a fixed time set to zero; for the same time there is over at the output of the amplifier a clock a switch periodically opened and closed, causing the output of the following differentiator per cycle of the clock generator one positive and one more negative Voltage pulse of the same amplitude occurs. The amplitude depends on the size of the Zero point error voltage. As long as the amplitude of these voltage pulses is greater than the response threshold of the counter, the counter content is per cycle of the clock generator increased by 1. The respective counter value is converted into a current via a D / A converter which is fed to the measuring device iind through which the zero point voltage drift should be compensated. If this compensation reduces the amplitude of the voltage pulses at the input of the counter below its response threshold, the counter content is not more changed.
Die Kompensation ist damit abgeschlossen; der eingestellte Strom bleibt bis zu einem nachfolgenden Kompensationsvorgang konstant.The compensation is now complete; the set current remains constant until a subsequent compensation process.
Mit einer derartigen erfindungsgemäßen Schaltungsanordnung wird die Kompensation stufenförmig in gleichen Schritten vorgenommen.With such a circuit arrangement according to the invention, the Compensation made in stages in equal steps.
Durch geeignete Wahl des Zählbereiches und der Taktfrequenz ist die Anzahl der Kompensationsschritte dem Bereich des Nullpunktsspannungsfehlers angepaßt. Auch die Größe des zulässigen Restfehlers und damit die Kompensationsschrittgröße mu3 dabei berücksichtigt werden.With a suitable choice of the counting range and the clock frequency, the Number of compensation steps adapted to the range of the zero point voltage error. Also the size of the permissible residual error and thus the compensation step size must be taken into account.
Nachdem das Steuerglied den Eingang wieder für das zu messende Signal freigegeben hat, wird der vorher eingestellte, die Kompensaticn bewirkende Strom bis zur nächsten, nach beliebig langer Zeit vorgenommenen Kompensation ohne Änderung festgehalten, da dieser Strom vom Zählerinhalt abgeleitet wird und dieser Zahlerinhalt sich nicht ändert.After the control element returns the input for the signal to be measured has released, the previously set, compensating current is used until the next compensation made after any length of time without change recorded, as this current is derived from the counter content and this counter content does not change.
Die Kompensation kann in beliebigen Zeitabständen automatisch wiederholt werden, sie kann aber auch willkürlich von Hand ausgelöst werden, beispielsweise jedesmal vor dem Ablesen eines eßgerätes oder zu Beginn einer Messung.The compensation can be repeated automatically at any time , but it can also be triggered arbitrarily by hand, for example each time before reading a measuring device or at the beginning of a measurement.
Da bei dieser Schaltungsanordnung beliebig lange Zeiten zwischen den einzelnen Kompensationen möglich sind, ist diese Schaltungsanordnung auch zur Kompensation der Nullpunktsspannungsdrift bei Meßgeräten einsetzbar, bei denen das zu messende Signal jeweils erst nach einer Einschwingzeit in seiner richtigen Größe zur VerfUgung steht. Derartige Meßgeräte sind beispielsweise Meßumformer zur Bestimmung der Spannung, des Stromes oder der Leistung in Wechselstromnetzen. Bei derartigen Meßtunformern wird das Wechselsignal (16 bis 60 Hz) in ein Gleichsignal umgewandelt. Dazu sind Gleichrichter und Filter zum Glätten notwendig, die eine längere Einschwingzeit verursachen.Since in this circuit arrangement any long times between the individual compensations are possible, this circuit arrangement is also for compensation the zero point voltage drift can be used with measuring devices in which the Signal is only available in its correct size after a settling time stands. Such measuring devices are, for example, measuring transducers for determination the voltage, the current or the power in alternating current networks. With such Measuring transducers convert the alternating signal (16 to 60 Hz) into a direct signal. This requires rectifiers and filters for smoothing, which have a longer settling time cause.
Die erfindungsgemäße Schaltungsanordnung weist einen driftfreien Differenzierer auf, der im einfachsten Fall aus einem einzelnen Kondensator bestehen kann. Da in den meisten Fällen jedoch eine kleine Spannung kompensiert werden soll, würden sich auch nur entsprechend schwache Impulse ergeben, die dann zur Ansteuerung des nachfolgenden Zählers nicht ausreichen würden. In Weiterbildung der Erfindung ist daher vorgesehen, daß der Differenzierer aus einem Verstärker mit kapazitiv entkoppeltem Ein- und Ausgang besteht.The circuit arrangement according to the invention has a drift-free differentiator on, which in the simplest case can consist of a single capacitor. There in In most cases, however, a small amount of tension to be compensated would turn out to be only result in correspondingly weak impulses, which are then used to control the following Counter would not be enough. In a further development of the invention it is therefore provided that the differentiator consists of an amplifier with capacitively decoupled input and Exit exists.
Weil die Nullpunktsspannungsdrift sowohl positiv als auch negativ sein kann, muß entsprechend auch der die Kompensation beirkende Strom beide Polaritäten haben. Im Hinblick auf eine derartige Anforderung ist es bei der erfindungsgemäßen Schaltungsanordnung vorteilhaft, daß der Zähler ein n-bit Binärzähler mit BCD-Code ist, dessen n-te-Dualstelle auch mit dem Eingang eines Binärteilers verbunden ist, daß der Binärteiler einen Schalter steuert, der in einer Schaltstellung den Ausgang des D/A-Wandlers direkt und in der anderen Schaltstellung über einen Inverter an das elektrische Meßgerät anschließt. Bei einer derartigen Schaltungsanordnung kann der Zähler maximal zweimal durchlaufen werden, wobei sein Ausgangssignal einmal eine positive und das andere Mal eine negative Kompensation bewirkt. Ist eine positive Nullpunktsspannung zu kompensieren, so wird das bereits im ersten Zählerdurchlauf nach einer bestimmten Schrittzahl erreicht; anschließend wird der Zählerinhalt nicht mehr verändert. Liegt jedoch eine negative Nullpunktsspannung vor, so wird beim ersten Zählerdurchlauf eine Kompensation in der falschen Richtung vorgenommen, d.h. die Nullpunktsspannung und damit der Fehler noch erhöht. Am Ende des ersten Durchlaufes betätigt jedoch der Binärzähler einen Schalter, wodurch das Kompensationssignal über einen Inverter eine umgekehrte Polarität erhält. Damit kann dann schließlich die fehlerhafte Nullpunkts spannung kompensiert werden. Auf jeden Fall ist es mit dieser Schaltungsanordnung möglich, eine positive oder negative Nulipunktsspannung zu kornpensieren, die innerhalb des vorgesehenen Kompensationsbereiches liegt.Because the zero point voltage drift is both positive and negative can be, the current effecting the compensation must correspondingly have both polarities to have. In view of such a requirement, it is in the case of the present invention Circuit arrangement advantageous that the counter is an n-bit binary counter with BCD code whose nth binary digit is also connected to the input of a binary divider, that the binary divider controls a switch that has the output in one switch position of the D / A converter directly and in the other switch position via an inverter the electrical measuring device connects. With such a circuit arrangement can the counter can be run through a maximum of twice, with its output signal once a positive and the other time a negative compensation. Is a positive one To compensate for zero point voltage, this is already done in the first counter run reached after a certain number of steps; then the counter content is not more changed. However, if there is a negative zero-point voltage, then at compensation was made in the wrong direction for the first time through the counter, i.e. the zero point voltage and thus the error are still increased. At the end of the first run however, the binary counter actuates a switch, whereby the compensation signal receives a reverse polarity via an inverter. So then finally the faulty zero point voltage is compensated will. In any Case it is possible with this circuit arrangement, a positive or negative To compensate for zero point voltage that is within the intended compensation range lies.
Eine vorteilhafte Vereinfachung der Schaltungsanordnung ergibt sich bei einem Meßgerät mit einem Ausgangsverstärker und einem diesem vorgeschalteten invertierenden Vorverstärker dadurch, daß der Ausgang des D/A-Jandlers in der einen chaltntellung mit dem Eingang des Ausgangsverstärkers verbunden ist und daß in der anderen Schaltstellung der diesem Ausangsverstärker vorgeschaltete Vorverstärker als Inverter dient.An advantageous simplification of the circuit arrangement results in the case of a measuring device with an output amplifier and an upstream amplifier inverting preamplifier in that the output of the D / A converter in the one switch position is connected to the input of the output amplifier and that in the other switching position of the preamplifier upstream of this output amplifier serves as an inverter.
Da in den meisten Fällen das Meßgerät nicht nur einen, sondern mehrere Verstärker aufweist, braucht man das RompensationssiSlal je nachdem, ob man positive oder negative Nullpunktssparmtmgen korrigieren will, nur auf den Eingang des einen oder eines anderen Verstärkers zu geben. Ein zusätzlicher Inverter entfällt dadurch.Since in most cases the measuring device is not just one, but several If you have amplifiers, you need the compensation assessment depending on whether you are positive or want to correct negative zero point savings, only on the input of one or another amplifier. This eliminates the need for an additional inverter.
Eine weitere vorteilhafte MöglichReit zur Realisierung einer Schaltungsanordnung zur Kompensation positiver und negativer Nullpunktsspannungen besteht darin, daß der Zähler ein n-bit-Binärzähler mit ECD-Code ist, und daß im D/A-Wandler die Umwandlungsstufe für die n-te Dualstelle invertiert ist. Hierbei wird beim schrittweisen Durchfahren des Zählbereiches zunächst ein stufenweise ansteigendes Kompensationssignal einer Polarität erzeugt und beim Erreichen der n-ten Dualstelle ein dieser Stufe entsprechendes Kompensationssignal umgekehrter Polarität. Beim Erreichen der n-ten Dualstelle springt also der Kompensationsstrom von seinem beispielsweise größtmöglichen positiven Wert schlagartig auf den grdtmöglichen negativen Wert.Another advantageous possibility for realizing a circuit arrangement to compensate for positive and negative zero point voltages is that the counter is an n-bit binary counter with ECD code, and that in the D / A converter the conversion stage is inverted for the nth binary digit. This is done step by step of the counting range initially a gradually increasing compensation signal of a Polarity is generated and when the nth dual position is reached, one corresponding to this level Reverse polarity compensation signal. When the nth dual position is reached, it jumps thus the compensation current of its, for example, greatest possible positive value suddenly to the greatest possible negative value.
Beim weiteren Durchfahren des Zählbereiches wird von dem grcßtmöglichen negativen Wert ausgehend wieder in positiver Richtung stufenweise etwas hinzugezähit, bis am Ende des Zählbereiches das Kompensationssignal wieder den Wert Null erreicht. Auch auf diese Weise ist es möglich, innerhalb des Bereiches beliebige positive oder negative Nullpunktsspannungen zu kompensieren.When the counting area is passed further, the largest possible starting with the negative value, gradually adding something in the positive direction, until the compensation signal reaches the value zero again at the end of the counting range. In this way it is also possible to have any positive values within the range or to compensate for negative zero point voltages.
Anhand zweier Ausführungsbeispiele wird im folgenden die Erfindung näher beschrieben und erläutert. The invention is described below on the basis of two exemplary embodiments described and explained in more detail.
Dabei zeigen die Figuren la und 2a zwei unterschiedliche Schaltungsanordnungen zur Kompensation der Nullpunktsspannungsdrift eines Meßgerätes; die Figuren Ib und 1c sowie 2b und 2c die zeitlichen Signalverläufe an unterschiedlichen Stellen innerhalb der Schaltungen.Figures la and 2a show two different circuit arrangements to compensate the zero point voltage drift of a measuring device; the figures Ib and 1c as well as 2b and 2c show the signal curves over time at different points within of the circuits.
In Figur laist mit 1 das Meßgerät bezeichnet, dessen Nullpunktsspannungsdrift kompensiert werden soll. Zwischen einem Eingang 2, an dem die Meßgröße anliegt und dem Meßgerät 1 befindet sich ein Schalter 3. Der Ausgang des Meßgerätes 1 ist einmal zu einer Ausgangsklemme 4 und zum anderen über einen Schalter 5 auf den Eingang eines Differenzierverstärkers 6 geführt. Dieser Differenzierverstärker 6 besitzt eingangs- und ausgangsseitig je einen Kcndensator 7 bzw. 8. Der Ausgang des Differenzierverstärkers 6 ist auf einen Binärzähler 9 zu vier bit im BCD-Code geschaltet. Daß der Zähler9 4bit besitzt, ist willkürlich und von der geforderten Kompensatiosschrittzahl abhängig. Entsprecnend der Anzahl seiner Dualstellen, in diesem Falle also vier, besitzt der Binärzähler 9 vier Ausgangsleitungen, die auf den Eingang eines D/A-Wandlers 10 geschaltet sind. Der Ausgang des D/A-tiandlers ist in Abhängigkeit von der Schaltstellung eines Schalters 11 einmal direkt und zum andern über einen Inverter 12 zum Meßgerät 1 zurückgeführt. Weiterhin ist der Ausgang der höchsten Dualstelle des Binärzählers 9 auf einen Binärteiler 13 geschaltet, über dessen Ausgang der Schalter 11 betätigt wird. Der Schalter 3 am Eingang des Meßgerätes 1 wird über ein Steuerglied 15 betätigt, über das gleichzeitig ein Taktgeber 16 angesteuert wird. Dieser Taktgeber 16 wiederum betätigt den Schalter 5 zwischen Meßgerät und Differenzierverstärker 6.In FIG. 1, 1 denotes the measuring device, its zero point voltage drift should be compensated. Between an input 2 to which the measured variable is applied and the measuring device 1 is a switch 3. The output of the measuring device 1 is one to an output terminal 4 and on the other hand via a switch 5 to the input a differentiating amplifier 6 out. This differentiating amplifier 6 has A capacitor 7 or 8 on the input and output sides. The output of the differential amplifier 6 is switched to a binary counter 9 with four bits in the BCD code. That the counter9 4bit is arbitrary and depends on the required number of compensation steps. According to the number of its dual digits, in this case four, the has Binary counter 9 has four output lines that go to the input of a D / A converter 10 are switched. The output of the D / A converter depends on the switch position a switch 11 once directly and on the other hand via an inverter 12 to the measuring device 1 returned. Furthermore, the output is the highest binary digit of the binary counter 9 switched to a binary divider 13, via the output of which the switch 11 is actuated will. The switch 3 at the input of the measuring device 1 is operated via a control element 15, via which a clock generator 16 is controlled at the same time. This clock 16 in turn actuates the switch 5 between the measuring device and the differential amplifier 6.
Die Wirkungsweise dieser Schaltung ist folgende: Solange der Schalter 3 geschlossen ist, d.h. das MeBsignal auf das Meßgerät 1 durchgeschaltet ist, ist der Schalter 5 geöffnet, so daß das Ausgangssignal des Meßgerätes an der Ausgangsklemme 4 ansteht. Zur Kompensation der Nullpunktsspannungsdrift wird zu einem vorgebbaren Zeitpun-;t über das Steuerglied 15 der Schalter 3 für eine bestimmte Zeit T, die Kompensationszeit, geöffnet, wodurch der Eingang des Meßgerätes 1 für diese Zeit auf Null gesetzt ist. Am Ausgang des Meßgerätes steht somit die Nullpunktsfehlerspannung an, die kompensiert werden muß. Gleichzeitig mit dem Öffnen des Schalters 3 wird über das Steuerglied 15 der Taktgeber 16 angesteuert, durch den der Schalter 5 mehrmals geöffnet und geschlossen wird. Im vorliegenden Beispiel soll der Schalter 5 in der Zeit T 35mal geöffnet und geschicssen werden, wobei das Tastverhältnis etwa 1 : 1 betragen soll.The mode of operation of this circuit is as follows: As long as the switch 3 is closed, i.e. the measurement signal is switched through to measuring device 1 the switch 5 is open, so that the output signal of the measuring device at the output terminal 4 is pending. To compensate for the zero point voltage drift, it becomes a predeterminable Time point via the control element 15 of the switch 3 for a certain Time T, the compensation time, opened, whereby the input of the measuring device 1 for this time is set to zero. The zero point error voltage is thus at the output of the measuring device that must be compensated. Simultaneously with the opening of the switch 3 is The clock generator 16 is controlled via the control element 15, through which the switch 5 several times is opened and closed. In the present example, the switch 5 should be in the Time T 35 times are opened and fired, whereby the duty cycle is about 1: Should be 1.
Je Takt ergibt sich dabei am Ausgang des Differenzierverstärkers 6 ein positiver und ein negativer Spannungsimpuls betraFsmäßig gleicher Amplitude, wobei die Amplitude von der Höhe der zu kompensierenden Nullpunktsspannung abhängt. Durch die Kondensatoren 7 und 8 weist der Differenzierverstärker 6 einen kapazitiv entkoppelten Ein- und Ausgang auf; even-tuell auftretende Spannungsdriften innerhalb des Differenzierverstärkers werden daher nicht als Fehlerquelle wirksam. Dadurch wird sichergestellt, daß die eigentliche Schaltungsanordnung zur Kompensation der Nullpunktsspamungsurift nicht selbst eine Spannungsdrift aufweist. Bei dem Zähler handelt es sich um einen 4 bit-Binärzähler mit BCD-Code, in dessen Eingang sich beispielsweise ein Schmitt-Trigger mit definiertem temperaturstabilisierten Schwellwert befindet. Da pro Takt des Taktgebers zwei Impulse entgegengesetzter Polarität entstehen, wird der jeweils ungeeignete Impuls am Eingang des Zählers 9 durch eine Diode unterdrückt. Solange also die Amplitude der erzeugten Impulse größer als der Schwellwert des Schmitt-Triggers ist, wird der Zählerinhalt des Zählers 9 pro Takt um 1 erhöht.Gleichzeitig wird der aus dem Zählersignal abgeleitete Kompensationsstrom IK, der zum Meßgerät zurückgeführt ist, um eine Stufe erhöht. Wenn im Verlaufe eines Kompensationsvorganges der Kompensationsstrom 1K einen Wert erreicht hat, bei dem der verbleibende Nullpunktsfehler des Meßgerätes innerhalb der vorgeschriebenen zulässigen Toleranzbreite des Fehlers liegt, wird die Amplitude der Spannungsimpulse am Eingang des Binärzählers kleiner als die Ansprechschwelle des Schmitt-Triggers. Das bedeutet aber, der BinErzähler bleibt automatisch stehen. Im vorliegenden Beispiel ist ein Zähler 9 mit vier Dualstellen vorgesehen, d.h. der Zähler kann die Werte O bis 15 annehmen. Aus diesen Zählerwerten können über den D/A-Wandler 10 fünfzehn Kompensationsschritte abgeleitet werden. Am Ende eines vollen Zählerdurchlaufes schaltet die höchste Dualstelle 23über einen Binärteiler 13 den Schalter 11 um. Dadurch wird bei einem darauf folgenden Zählerdurchlauf der Kompensationsstrom über einen Inverter 12 und damit mit umgekehrter Polarität zum Meßgerät zurückgeführt. In dem hier dargestellten Ausführungsbeispiel mit einem Binärzähler 9 zu 4 bit sind damit fünfzehn Schritte zur Korrektur negativer Nullpunktfehler und fünfzehn Schritte zur Korrektur positiver Nullpunktfehler möglich. Am Ende der Zeit T schließt das Steurglied 15 den Schalter 3 wieder, so daß das zu messende Signal am Meßgerät 1 anliegt. Gleichzeitig wird der Schalter 5 geöffnet, so daß der Ausgang des Meßgerätes 1 nur mit der Ausgangsklemme 4 verbunden ist. Bis zu einem erneuten Kompensationsvorgang wird der Zählerinhalt des Binärzählers 9 nicht geändert, d.h. der Kompensationsstrom bleibt für diese Zeit konstant.In this case, each cycle results at the output of the differentiating amplifier 6 a positive and a negative voltage pulse with respect to the same amplitude, where the amplitude depends on the level of the zero point voltage to be compensated. Due to the capacitors 7 and 8, the differential amplifier 6 has a capacitive decoupled input and output; possibly occurring voltage drifts within of the differential amplifier are therefore not effective as a source of error. Through this ensures that the actual circuitry to compensate for the Zero point spamming urift does not itself have a voltage drift. At the counter it is a 4-bit binary counter with BCD code, the input of which contains for example a Schmitt trigger with a defined temperature-stabilized threshold value is located. Since there are two pulses of opposite polarity per cycle of the clock generator, the unsuitable pulse at the input of the counter 9 is suppressed by a diode. So as long as the amplitude of the generated pulses is greater than the threshold of the Schmitt trigger, the counter content of counter 9 is increased by 1 per cycle. Simultaneously the compensation current IK derived from the counter signal, which is supplied to the measuring device is returned, increased by one level. If in the course of a compensation process the compensation current 1K has reached a value at which the remaining zero point error of the measuring device within the prescribed permissible tolerance range of the error the amplitude of the voltage pulses at the input of the binary counter is smaller than the response threshold of the Schmitt trigger. But that means the bin-narrator stops automatically. In the present example there is a counter 9 with four binary digits provided, i.e. the counter can assume the values 0 to 15. From these counter values can Fifteen compensation steps can be derived via the D / A converter 10. At the end of a full counter cycle switches the highest binary digit 23 via a binary divider 13 switch 11 to. As a result, the Compensation current through an inverter 12 and thus with opposite polarity to Meter returned. In the embodiment shown here with a Binary counters 9 to 4 bits are fifteen steps for correcting negative zero point errors and fifteen steps to correct positive zero point errors possible. At the end of Time T the control member 15 closes the switch 3 again, so that the to be measured Signal is present at measuring device 1. At the same time the switch 5 is opened so that the output of measuring device 1 is only connected to output terminal 4. Up to The counter content of the binary counter 9 does not become a new compensation process changed, i.e. the compensation current remains constant for this time.
In Figur Ib ist das Ausgangssignal A des Steuergliedes 15 über der Zeit t aufgetragen, das während der Kompensationszeit T den Wert 1, während der übrigen Zeit den Wert Null annimmt. Figur 1c zeigt, ebenfalls über der Zeit aufgetragen, den Kompensationsstrom XK. Dabei ist angenommen, daß erstmals eine Kompensation vorgenommen wird, oder daß der Nullpunktsspannungsfehler bisher innerhalb seiner Toleranzgrenzen gelegen hat, so daß der den Kompensationsstrom bestimmende Zählerinhalt Null war. Vom Beginn der Kompensation steigt der Kompensationsstrom in fünfzehn Stufen bis zu seinem positiven Maximalwert an, um anschließend, wiederum von Null beginnend, in ebenfalls fünfzehn Stufen auf seinen negativen Maximalwert abzufallen. Die entsprechende Kurve ist in Figur 1c mit 11K bezeichnet, ebenso ist der Nullpunkt mit 0' bezeichnet, da diese Kurve den möglichen Verlauf des Kompensationsstromes darstellt. In Wirklichkeit wird sich meistens eine Kurve ergeben, die bereits nach einer geringeren Zahl von Kompensationsschritten zu einem Abgleich des Nullpunktes geführt hat und damit zu einem automatischen Anhalten des Zählers 9. Mit 1K ist eine derartige Korrekturkurve ebenfalls in Figur 1c eingezeichnet, wobei zur Verdeutlichung der Nullpunkt dieser Kurve etwas nach unten verschoben worden ist.In Figure Ib, the output signal A of the control member 15 is above the Time t plotted, the value 1 during the compensation time T, during the the rest of the time assumes the value zero. Figure 1c shows, also plotted against time, the compensation current XK. It is assumed that for the first time a compensation is made, or that the zero point voltage error so far within its Has located tolerance limits, so that the counter content determining the compensation current Was zero. From the start of compensation, the compensation current increases in fifteen Steps up to its positive maximum value, and then again from zero beginning to drop in fifteen steps to its negative maximum value. The corresponding curve is denoted by 11K in FIG. 1c, as is the zero point with 0 ', because this curve shows the possible course of the compensation current represents. In reality, there will usually be a curve that is already after a smaller number of compensation steps to adjust the zero point has led and thus to an automatic stop of the counter 9. With 1K such a correction curve is also shown in FIG. 1c, with for clarification the zero point of this curve has been shifted slightly downwards.
Figur 2a zeigt ein weiteres Ausführungsbeispiel, bei dem das Meßgerät 1 aus einem Leistungsmeßumformer besteht. Gleiche Schaltelemente sind wiederum mit gleichen Bezugszeichen versehen. Figure 2a shows a further embodiment in which the measuring device 1 consists of a power transducer. The same switching elements are again with provided with the same reference numerals.
Dem Leistungsmeßumformer 1 vorgeschaltet sind ein Stromwandler 20 sowie ein Spannungswandler 21, deren Amplituden auf der Sekundärseite bei offenen Schaltern 27, 28, 29 und 30 durch die Dioden 22 bzw. 23 begrenzt werden. Uber die Widerstände 24 bzw. 25 werden aus den sekundärseitigen Strömen der beiden Wandler 20 bzZ. 21 Spannungen abgeleitet, die einem Multiplikationsglied 26 des Ieistungsmeßumformers 1 zugeführt werden. Durch die Schalter 27 bis 30 können die beiden Eingänge des Multiplikationsgliedes 26 auf Null gesetzt werden. Bei dem Multiplikationsglied handelt es sich beispielsweise um einen Time-Divisi on-Nultiplizierer, wie er unter anderem aus dem Buch "I-Talbleiterschaltungstechnik" von Tietze und Schenk, Springer-Verlag 1976, dritte Auflage, Seiten 275 bis 277 bekannt ist. Der Verstärker 31 ist ein aktives Filter höherer Ordnung, so daß die Einschwingzeit des Gleichspannungssignals am Ausgang mehrere zehntel Sekunden beträgt.A current transformer 20 is connected upstream of the power measuring transducer 1 and a voltage converter 21, the amplitudes of which on the secondary side when open Switches 27, 28, 29 and 30 are limited by diodes 22 and 23, respectively. About the Resistors 24 and 25 are made from the currents on the secondary side of the two converters 20 or 21 voltages derived, which a multiplier 26 of the Ieistungsmeßumformers 1 are fed. The two inputs of the Multiplier 26 are set to zero. At the multiplication term it is, for example, a time division multiplier, as it is under among others from the book "I-Talbleiterschaltungstechnik" by Tietze and Schenk, Springer-Verlag 1976, third edition, pages 275 to 277 is known. The amplifier 31 is a active filter of higher order, so that the settling time of the DC voltage signal at the exit is several tenths of a second.
Die Schaltungsanordnung zur Kompensation der rlullpuilktsspannungsdrift entspricht der der Figur 1a mit der Ausnahme, daß durch Verwendung eines speziellen D/A-Wandlers 33 auf den inäteiler und den Inverter verzichtet werden kann. Der D/A-Wandler 33 besteht aus einer Referenzgleichspannungsquelle 35, die iibervier Schalter 36 bis 39 an vier parallele Widerstände 40 bis 43 angeschlossen ist. Die Zahl der Schalter und der Widerstände entspricht dabei der Zahl der unterschiedlichen Dualstellen des Binärzählers 9, in diesem speziellen Beispiel also vier. Der Wert der Widerstände ist so gewählt, daß durch sie bei geschlossenem Schalter ein Strom fließt, der dem betreffenden Stellenwert des Zählers entspricht. Die Schalter müssen immer dann geschlossen werden, wenn in der betreffenden Stelle des Zählers eine logische 1 auftritt. Wird beispeilsweise der Wertdes zur Dualstelle 2° gehörenden Widerstandes mit R bezeichnet, so muß der Wert des zur nächst höheren Duaistelle 2 gehörenden Widerstandes 41 halb so groß sein, als ?O ; dem Wert des nächsten Widerstandes 42 entsprechen - unddem des letzten Widerstandes 43 Die Widerstände 40 bis 42 sind auf den invertierenden Eingang eines Verstärkers 45 geschaltet, an dessem Ausgang 26 sich eine Spannung ergibt, die proportional zur Summe der durch die Widerstände 40 bis 42 fließenden Ströme ist, und die damit proportional zur in den entsprechenden drei Stellen 20, 21 und 22 des Binärzählers 9 eingestellten Zahl ist. Für die höchste D>alstelle 24 des Binärzählers 9 ist zwischen den Schalter 39 und den entsprechenden Widerstand 43 ein nicht invertierender Verstärker 47 geschaltet. Der Widerstand 8 im Rückkopplungszweig des Verstärkers 45 sowie der Widerstand 49 im Ausgang des Verstärkeres 45 sind gleich groß. Der Strom durch den Widerstand 49 hat bei die.er Schaltung entgegengesetzte Polarität zum Strom durch den Widerstand 43. Die Größe des Stromes durch den Widerstand 49 entspricht der in den unterer drei Dual stellen des 3inärzählers 9 eingestellten Zahl - diese Zahl kann zwischen 0 und 7 variieren -. Die Größe des Stromes durch den Widerstand43 entspricht allein dem Wert der höchsten Dualstelle, in diesem Beispiel also 23 - das entspricht den Zahlen 0 oder 8.The circuit arrangement for compensating the zero point voltage drift corresponds to that of Figure 1a with the exception that by using a special D / A converter 33 can be dispensed with inäteiler and the inverter. The D / A converter 33 consists of a reference DC voltage source 35, which has four switches 36 to 39 is connected to four parallel resistors 40 to 43. The number of switches and the resistance corresponds to the number of different dual digits of the binary counter 9, so four in this particular example. The value of the resistors is chosen so that a current flows through it when the switch is closed, which the corresponds to the relevant value of the counter. The switches always have to are closed if a logical 1 occurs. For example, it becomes the value of the resistance belonging to the dual digit 2 ° denoted by R, the value of that belonging to the next higher dual digit 2 must be Resistance 41 should be half as great as? O; the value of the next resistor 42 - and that of the last resistor 43, the resistors 40 to 42 are connected to the inverting input of an amplifier 45, at whose output 26 themselves yields a voltage proportional to the sum of the through the resistors 40 to 42 flowing currents, and thus proportional to the set in the corresponding three digits 20, 21 and 22 of the binary counter 9 Number is. For the highest D> alstelle 24 of the binary counter 9 is between the switches 39 and the corresponding resistor 43, a non-inverting amplifier 47 is connected. Resistor 8 in the feedback branch of amplifier 45 and resistor 49 in the output of the amplifier 45 are of the same size. The current through the resistor 49 has opposite polarity to the current through the resistor in this circuit 43. The magnitude of the current through resistor 49 corresponds to that in the lower three binary digits of the 3 binary counter 9 set number - this number can be between 0 and 7 vary -. The magnitude of the current through the resistor43 alone corresponds the value of the highest binary digit, in this example 23 - that corresponds to the Numbers 0 or 8.
Die beiden Widerstände 49 und le3 sind mit dem Ausgang 50 des D/A-Wandlers 33 verbunden, der auf den Eingang des Au.sgangs-LeisW'ngsverstärkers 32 geschaltet ist.The two resistors 49 and le3 are connected to the output 50 of the D / A converter 33 connected, which is connected to the input of the output power amplifier 32 is.
Die Wirkungsweise dieser Schaltungsanordnung zur Kompensation der Nullpunktsspannungsdrift, insbesondere die Wirkungsweise des D/A-Wandlers 33, wird mit Hilfe der Figuren 2b und 2c näher erläutert. Figur 2b zeigt dabei wiederumden Ausgang A des Steuergliedes 15 über der Zeit. 'während der Kompensationszeit T besitzt dieser Ausgang den Wert 1, ansonsten den Wert 0. Genau wie bei dem anhand der Figur 1a beschriebenen Ausführungsbeispiel werden auch bei diesem Ausfiihrungsbeispiel dem Binärzähler 9 Impulse zugeführt, deren Amplitude von der Nullpunktsspannung abhängt. Beim Durchlaufen des Zählbereiches des Binärzählers 9 wandelt der nachfolgende D/A-Wandler 33 die dual gespeicherten Zahlen 0 bis 7 in einen entsprechenden Kompensationsstrom einer bestimmten Polarität um.Bis zur Zahl 7 führt die Dualstelle den Wert 0. Bei der nächst höheren Zahl, der 8, ändert diese Dualstelle ihren Wert, sie führt dannden Wert 1, alle anderen Dualstellen den Wert 0. Das führt am Ausgang des D/A-Wandlers 33 zu einem Kompensationsstrom, dessen Betrag dem Wertder gespeicherten Zahl 8 entspricht, der jedoch zu den vorherigen Zahlen O bis 7 entgegengesetzte Polarität besitzt. Der Kompensationsstrom springt beim Wechsel des Binärzählers 9 von der Zahl 7 zur Zahl 8, also von seinem maximalen Kompensationssignal einer Polarität zum maximalen der anderen Polar<.ät. Beim weiteren Durchfahren des Zählbereiches, also der Zahlen 9 bis 15, nähert sich das Kompensationssignal stufenweise wieder dem Wert Null.The operation of this circuit arrangement to compensate for the Zero point voltage drift, in particular the mode of operation of the D / A converter 33, is explained in more detail with the aid of FIGS. 2b and 2c. Figure 2b again shows the Output A of control member 15 over time. 'has during the compensation time T. this output has the value 1, otherwise the value 0. Exactly as with the one based on the figure 1a are also used in this embodiment 9 pulses fed to the binary counter, the amplitude of which depends on the zero point voltage depends. When passing through the counting range of the binary counter 9, the following converts D / A converter 33 converts the binary stored numbers 0 to 7 into a corresponding compensation current of a certain polarity. Up to the number 7, the binary digit leads to the value 0. At the next higher number, the 8, this dual position changes its value, it then leads Value 1, all other binary digits the value 0. This leads to the output of the D / A converter 33 to a compensation current, the amount of which corresponds to the value of the stored number 8, however, to the previous figures 0 to 7 opposite polarity owns. The compensation current jumps when the binary counter 9 changes from the Number 7 to number 8, i.e. from its maximum compensation signal of one polarity to the maximum of the other polar <.ät. When moving through the counting area, i.e. the numbers 9 to 15, the compensation signal gradually approaches again the value zero.
In der Figur 2c ist der entCprechende Verlauf des Kompensationsstromes 1K über der Zeit aufgetragen. Entsprechend der jeweiligen Anzahl der Dualstellen des Zählers, in dem vorliegenden Beispiel 3 für eine Ko:npensatiensrichtung und die vierte für die entgegengesetzte, ergeben sich somit sieben Kompensationsstufen in der einen Richtung danach ein Sprung um fünfzehn Kompensationsstufen in die andere Richtung und anschließend wieder ein Zurückgehen um acht Stufen, bis der Kompensationsstrom 1K = 0 wieder erreicht wird. Auch dieser in Figur 2c dargestellte Kompensationsstrom IK stellt nur den möglichen Verlauf dar. Auch hier wird der Zähler angehaltenund damit ein weiteres Ansteigen oder Abfallen des stufenförmigen Kompensationsstromes 1K beendet, sobald das Ausgangssignal des Meßgerätes 1 innerhalb seiner zulässigen Fehlertoleranzgrenze liegt.The corresponding curve of the compensation current is shown in FIG. 2c 1K applied over time. According to the respective number of dual positions of the counter, in the present example 3 for a co: npensatiensrichtung and the fourth for the opposite, there are thus seven compensation levels in one direction then a jump by fifteen compensation levels in the other Direction and then again going back eight steps until the compensation current 1K = 0 is reached again. This compensation current also shown in FIG. 2c IK only represents the possible course. Here too, the counter is stopped and thus a further increase or decrease in the step-shaped compensation current 1K ends as soon as the output signal of the measuring device 1 is within its permissible range Fault tolerance limit is.
Es kann zweckmäßig sein, daß während des Kompensationsvorganges ein 11sample-and-hold"-Glied den zuletzt vorhandenen Meßwert festhält. Weiterhin ist es vorteilhaft, in weit verzweigten Neßanlagen mit Nultiplexbetrieb die Kompensation dann vorzunehmen, wenn der betreffende Meßwert gerade nicht abgefragt wird.It can be useful that a 11sample-and-hold "element holds the last available measured value It is advantageous to use the compensation in widely branched Neß systems with nultiplex operation to be carried out when the relevant measured value is not currently being queried.
2 Figuren 5 Patentansprüche2 figures 5 claims
Claims (5)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19772742371 DE2742371A1 (en) | 1977-09-16 | 1977-09-16 | Zero voltage drift compensating circuit - has input set to zero for compensation by control element and has analogue output |
| JP11285678A JPS5454065A (en) | 1977-09-16 | 1978-09-13 | Compensating circuit of zero point voltage drift of measuring device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19772742371 DE2742371A1 (en) | 1977-09-16 | 1977-09-16 | Zero voltage drift compensating circuit - has input set to zero for compensation by control element and has analogue output |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2742371A1 true DE2742371A1 (en) | 1979-03-29 |
Family
ID=6019449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19772742371 Withdrawn DE2742371A1 (en) | 1977-09-16 | 1977-09-16 | Zero voltage drift compensating circuit - has input set to zero for compensation by control element and has analogue output |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS5454065A (en) |
| DE (1) | DE2742371A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2604792A1 (en) * | 1986-10-03 | 1988-04-08 | Endress Hauser Gmbh Co | DEVICE FOR PROCESSING THE OUTPUT SIGNALS OF A RESISTANCE BRIDGE |
-
1977
- 1977-09-16 DE DE19772742371 patent/DE2742371A1/en not_active Withdrawn
-
1978
- 1978-09-13 JP JP11285678A patent/JPS5454065A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2604792A1 (en) * | 1986-10-03 | 1988-04-08 | Endress Hauser Gmbh Co | DEVICE FOR PROCESSING THE OUTPUT SIGNALS OF A RESISTANCE BRIDGE |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5454065A (en) | 1979-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3422716A1 (en) | VOLTAGE / CURRENT CONVERTER SWITCHING | |
| DE2949461A1 (en) | ELECTRONIC ENERGY MEASURING DEVICE | |
| DE2411062C3 (en) | Dynamically biased differential amplifier arrangement | |
| DE2338630C3 (en) | Control device with leakage current-adapted control loop parameter change for current control of a converter arrangement | |
| DE2946000C2 (en) | Integrating analog-digital converter circuit | |
| DE2612764C2 (en) | Voltage-frequency converter | |
| EP0280261A2 (en) | Circuit for getting a temperature independent rectangular signal from a measuring signal | |
| EP0541878A1 (en) | Delta sigma analog to digital converter | |
| DE2449016A1 (en) | AC network internal resistance measuring device - based on principle of voltage drop caused by load impedance | |
| EP0285047A2 (en) | Circuit for shaping a measure signal into a square wave signal | |
| CH669048A5 (en) | METHOD OF MEASURING ratio of a measured variable CAPACITY TO A REFERENZKAPAZITAET AND DEVICE FOR IMPLEMENTING THE PROCEDURE. | |
| DE2547725A1 (en) | ANALOG-DIGITAL CONVERTER | |
| DE2427471A1 (en) | PULSE WIDTH MODULATOR AND METHOD FOR GENERATING A PULSE WITH A DURATION PROPORTIONAL TO THE QUOTIENT OF TWO SIGNAL VALUES | |
| DE2742371A1 (en) | Zero voltage drift compensating circuit - has input set to zero for compensation by control element and has analogue output | |
| DE2460079C3 (en) | Method for determining the position of the wiper of a potentiometer and circuit arrangement for carrying out the method | |
| DE2454601C3 (en) | Device for determining the mean value of an electrical variable | |
| DE2461576A1 (en) | ANALOG-DIGITAL CONVERTER | |
| EP0012985A1 (en) | Dual-slope integrator | |
| DE2600194B2 (en) | DISCHARGE CIRCUIT FOR THE INTEGRATION CAPACITOR OF A CAPACITIVE COUNTER-COUPLED INTEGRATION AMPLIFIER | |
| DE2520931C2 (en) | Sample and hold circuitry | |
| EP0530666B1 (en) | Method of converting an analog signal in a digital signal | |
| EP0533964B1 (en) | Device for forming a product of signals | |
| DE1298126C2 (en) | Analog-digital converter with a pulse generator of variable pulse frequency | |
| DE2326109C3 (en) | Circuit arrangement for the formation of quotients from two independent variables | |
| DE4101193C1 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8139 | Disposal/non-payment of the annual fee |