DE2732258A1

DE2732258A1 - Reversible digital data code conversion into storage data - involves input and output groups connected through logic circuits or directly

Info

Publication number: DE2732258A1
Application number: DE19772732258
Authority: DE
Inventors: Eduard Dipl Ing Rasek
Original assignee: BASF SE
Current assignee: RASEK, EDUARD, DIPL.-ING., 6908 WIESLOCH, DE
Priority date: 1977-07-16
Filing date: 1977-07-16
Publication date: 1979-01-25

Abstract

The conversion system consists of an input and an output group for a data signal. The number of inputs and outputs differ in accordance with the conversion ratio, and there is a logic circuit connecting the two groups and consisting of AND and OR circuits, by which several inputs of the input group are linked to an output of the output group. ]The input group consists for data storage of four parallel inputs (1, 2, 4, 8), and the output group of six parallel outputs (A-F). The ratio of inputs to outputs is reversed for reproduction of stored data. Each output of the output group consists of the output of an OR circuit, whose inputs are connected through AND circuits, partly through OR circuits and partly directly to the whole of the input group. Code convertor inputs and outputs are partly inverting.

Description

Code-UmsetzerCode converter

Die Erfindung betrifft einen Code-Umsetzer zum Umwandeln von digitalen Ursprungsdaten in Speicherdaten und umgekehrt, bestehend aus einer Eingangsgruppe und einer Ausgangsgruppe für die Datensignale, die sich entsprechend dem Umsetzungsverhältnis in der Anzahl der Eingänge und Ausgänge unterscheiden, weiterhin bestehend aus einer die Eingangs- und die Ausgangsgruppe verbindenden und aus UND- und ODER-Gliedern sich zusammensetzenden logischen Schaltung, durch die mehrere Eingänge der Eingangs gruppe zu jeweils einem Ausgang der Ausgangsgruppe verknüpft sind Der Code-Umsetzer ist vorzugsweise dazu bestimmt, in Verbindung mit der magnetischen Aufzeichnung von Informationsdaten zur Erlangung einer großen Fehlersicherheit bei hoher Aufzeichnungsdichte eingesetzt zu werden.The invention relates to a code converter for converting digital Original data in memory data and vice versa, consisting of an input group and an output group for the data signals, which change according to the conversion ratio differ in the number of inputs and outputs, still consisting of one the input and output groups connecting and made up of AND and OR gates composed logic circuit through which several inputs the input group are linked to one output of the output group. The code converter is preferably intended to be used in connection with magnetic recording of information data in order to achieve a high level of error security in the case of a high recording density to be used.

In der Datenverarbeitung hat man dem Bedarf an höherer Speicherkapazität in erster Linie durch Erhöhung der Dichte der Aufzeichnung auf dem Speichermedium Rechnung getragen Die bisher gebräuchlichen Speichermedien sollten dabei in ihrer für die herkömmlichen niedrigeren Aufzeichnungsdichten geeigneten Qualität bezüglich der Rate ihrer Fehlerstellen weiterzuverwenden sein. Um dennoch eine möglichst große Fehlersicherheit bei der Aufzeichnung von Inrormationssignalen mit hoher Dichte auf diesen Speichermedien zu gewährleisten, hat es sich als zweckmäßig erwiesen, die Ursprungsdaten in eine Code form umzusetzen, mit der fehlerhaft aufgezeichnete Daten nicht nur zu erkennen, sondern auch zu korrigieren sind. Ferner sollte sie ermöglichen, aus der Aufzeichnung das Taktsignal für die Synchronisation abzuleiten.In data processing there is a need for higher storage capacity primarily by increasing the density of the recording on the storage medium The storage media commonly used up to now should be included in their quality suitable for the conventional lower recording densities the rate of their failure points. In order to be as large as possible Error security when recording information signals with high density to ensure on these storage media, it has proven to be useful, to convert the original data into a code form with which incorrectly recorded Data must not only be recognized, but also corrected. Furthermore, it should make it possible to derive the clock signal for the synchronization from the recording.

Aus der US-PS 3 624 637 ist ein Code-Umsetzer zu diesem Zweck bekannt. Eine aus 4 Eingängen bestehende Eingangsgruppe ist mit einer aus 5 Ausgängen bestehenden Ausgangsgruppe durch eine aus UND- und ODER-Gliedern aufgebauten logischen Schaltung verbunden, und zwar derart, daß aus mehreren, bestimmten Eingängen der Eingangsgruppe jeweils eine Kombination für die einzelnen Ausgänge der Ausgangsgruppe gebildet wird. Dabei wird durch Hinzufügen von Binärziffern 1 zu den Signalen der Eingangsgruppe mittels der UIXD- und ODER-Glieder erreicht, daß maximal immer nur zwei Binärziffern "Ot' in der Ausgangsgruppe unmittelbar aufeinanderfolgen.A code converter for this purpose is known from US Pat. No. 3,624,637. An input group consisting of 4 inputs is combined with one consisting of 5 outputs Output group through a logic circuit made up of AND and OR gates connected, in such a way that from several, specific inputs of the input group a combination is formed for the individual outputs of the output group will. This is done by adding from binary digits 1 to the signals of the input group by means of the UIXD and OR elements achieves that at most always only two binary digits "Ot" in the starting group immediately follow one another.

Für die Wiedergabe der aufgezeichneten Daten ist ein ähnlich aufgebauter Code-Umsetzer vorgesehen, der umgekehrt aus 5 Eingängen 4 Ausgänge unter Eliminieren der hinzugefügten Binärziffern In bildet. Die derartig erzeugte Codeform ermöglicht eine sich selbst synchronisierende Aufzeichnung sowie eine gewisse Steigerung der Redundenz der aufzuzeichnenden Information. Sie ist jedoch nicht für das Erkennen von fehlerhaft aufgezeichneten Datensignalen und für deren Korrektur geeignet, da bereits eine falsche Binärziffer (Bit) eine Binärzeichengruppe in eine andere gültige Gruppe überführen kann.A similar structure is used to reproduce the recorded data Code converter provided, which reverses from 5 inputs 4 outputs under eliminating of the added binary digits In. The code form generated in this way makes it possible a self-synchronizing recording and a certain increase in Redundancy of the information to be recorded. However, it is not for knowing of incorrectly recorded data signals and suitable for their correction, since already a wrong binary digit (bit) a binary character group into another valid one Group can convict.

Aufgabe der Erfindung war es, eine Schaltung für einen Code-Umsetzer zu entwickeln, mit der Ursprungsdaten zur Aufzeichnung auf einen Datenträger derart umcodiert werden können, daß mit der erhaltenen neuen Codeform falsche Binärziffern zu erkennen und zu korrigieren sind.The object of the invention was to provide a circuit for a code converter to develop, with the original data for recording on a data carrier such can be recoded that incorrect binary digits with the new code form obtained can be recognized and corrected.

Die erfindungsgemäße Lösung dieser Aufgabe ergibt sich aus dem Kennzeichen des Patentanspruchs 1 sowie aus dem Unteranspruch.The solution to this problem according to the invention results from the identifier of claim 1 as well as from the dependent claim.

Durch den Code-Umsetzer nach der Erfindung werden die Nachteile der bekannten Einrichtung zum Konvertieren von binär codierten Daten mit schaltungstechnisch geringem Aufwand beseitigt. Der Vorteil der Erfindung, daß sogenannte 1-Bit-Fehler nicht zu einer gültigen anderen Binärzeichengruppe führen können und dadurch solche Fehler angezeigt und korrigiert werden können, schafft nun die Möglichkeit, auf bisher üblichen magnetischen Speichermedien digitale Informationssignale mit höherer Dichte, z.B. von 104 bpi (bit per inch), bei größerer Fehlersicherheit, z.B. von etwa einem Fehler auf 1010 Datensignale, aufzuzeichnen. Diese Verbesserung bei der Informationsaufzeichnung schafft somit die Voraussetzung für den Aufbau eines kostengünstigen Speichersystems mit hoher Aufzeichnungsdichte und großer Fehlersicherheit, beispielsweise in der mittleren Datentechnik unter Verwendung von Magnetbandkassetten.By the code converter according to the invention, the disadvantages of known device for converting binary coded data with circuitry eliminated with little effort. The advantage of the invention that so-called 1-bit errors cannot lead to a valid other binary character group and thus such Errors can be displayed and corrected, now creates the possibility of magnetic storage media conventionally used to date digital information signals with higher Density, e.g. of 104 bpi (bit per inch), with greater security against errors, e.g. of about an error on 1010 data signals. This improvement in the Information recording thus creates the prerequisite for the Construction of an inexpensive storage system with high recording density and large Failure safety, for example in medium-sized data technology using of magnetic tape cartridges.

Dlb Erfindung wird nachfolgend anhand schematischer Darstellungen der Schaltungen des Code-Umsetzers an einem Ausführungsbeispiel näher erläutert.Dlb invention is explained below with reference to schematic representations the circuits of the code converter explained in more detail using an exemplary embodiment.

Es zeigen: Fig. la - f logische Schaltungen für die Umsetzung der Eingangsgruppe in die einzelnen Ausgänge der Ausgangsgruppe im Verhältnis 4/6.They show: Fig. La-f logic circuits for the implementation of the Input group into the individual outputs of the output group in a ratio of 4/6.

Fig. 2a - e logische Schaltungen für die Umsetzung im Verhältnis 6/4. Fig. 2a-e logic circuits for the implementation in relation 6/4.

Fig. 3 ein Blockschaltbild des Code-Umsetzers für das Verhältnis 4/6. Figure 3 is a block diagram of the ratio transcoder 4/6.

Das gesamte Gerät zur Umsetzung einer 4-stellig codierten Information (z.B. im BCD-Code) in eine 6-stellig codierte ist aus den in Figur la - f gezeigten Einzelschaltungen aufgebaut. Die Eingangsgruppe des Code-Umsetzers besteht aus den Eingängen 1, 2, 4 und 8, die mittels der einzelnen logischen Schaltungen zu den Ausgängen A - F verknüpft sind.The entire device for converting 4-digit coded information (e.g. in BCD code) in a 6-digit coded is from those shown in Figure la - f Single circuits built. The input group of the code converter consists of the Inputs 1, 2, 4 and 8, which are linked to the Outputs A - F are linked.

Fltr den Ausgang A werden gemäß Fig. la die Eingänge 1, 2, 4 und 8 teilweise direkt und teilweise über Inverter I den UND-Gliedern X1A-X5A zugeführt. Das nachfolgende UND-Glied X6A empfängt die Signale des UND-Gliedes X5A und die der über das ODER-Glied +1A verknüpften Ausgänge von UND-Glied X2Aund X3A. Dem UND-Glied X6A sowie den UND-Gliedern X1A und X4A ist das ODER-Glied +2A nachgeschaltet, das über einen Inverter I das Ausgangssignal liefert.For output A, inputs 1, 2, 4 and 8 are shown in FIG partly directly and partly supplied via inverter I to the AND gates X1A-X5A. The subsequent AND gate X6A receives the signals from the AND gate X5A and the the outputs of AND element X2A and X3A linked via the OR element + 1A. The AND element X6A and the AND gates X1A and X4A are followed by the OR gate + 2A, the supplies the output signal via an inverter I.

Die logische Funktion dieser Schaltung wird durch die logische Gleichung Ã - (8x4xl) + (8x4x2) + (4x1) x 2(8x2) + <8x2# zum Ausdruck gebracht.The logical function of this circuit is given by the logical equation Ã - (8x4xl) + (8x4x2) + (4x1) x 2 (8x2) + <8x2 # expressed.

Nach Figur 1b ergibt sich der Ausgang B durch die Zusammenfassung der mit Invertern I versehenen Eingänge 1, 2, 4 und 8 mittels der in wechselnder Folge geschalteten UND-Glieder X1B-X3B und ODER-Glieder +lB und +2B Dabei sind die Eingänge 1, 2 und 4 zusätzlich direkt mit dem UND-Glied X2B bzw. mit dem ODER-Glied +2B verbunden. Diese Einzelschaltung erfüllt die logische Gleichung B = 1+1 x E4x-2) + (8x4x2S.According to FIG. 1b, output B results from the combination of the inputs 1, 2, 4 and 8 provided with inverters I by means of the in alternating Sequence connected AND gates X1B-X3B and OR gates + lB and + 2B where the Inputs 1, 2 and 4 also directly with the AND element X2B or with the OR element + 2B connected. This single circuit fulfills the logical equation B = 1 + 1 x E4x-2) + (8x4x2S.

Durch Verknüpfen der invertierten Eingänge 1, 2, 4 und des Eingangs 8 mittels des UND-Gliedes X1c und der nachfolgenden Verknüpfung des Ausgangs dieses UND-Gliedes mit dem Eingang 2 mittels des ODER-Gliedes +lc entsteht der Ausgang C (Fig.lc) nach der logischen Funktion C = 2 + (8 x 4 x 2 x 1).By linking the inverted inputs 1, 2, 4 and the input 8 by means of the AND element X1c and the subsequent linking of the output of this AND gate with input 2 by means of the OR gate + lc creates the output C (Fig.lc) according to the logical function C = 2 + (8 x 4 x 2 x 1).

Der Ausgang D (Fig. ld) entsteht durch eine ähnliche Verknüpfung der Eingänge 1, 2, 4 und 8, mit dem Unterschied, daß anstelle des Eingangs 1 der Eingang 8 mit einem Inverter versehen ist und ein Eingang des ODER-Gliedes +1D mit dem Eingang 4 direkt verbunden ist. Dieser Einzelschaltung entspricht die logische Gleichung D = 4 + <B x x 2 x 1).The output D (Fig. Ld) is created by a similar combination of the Inputs 1, 2, 4 and 8, with the difference that instead of input 1 the input 8 is provided with an inverter and one input of the OR gate + 1D with the input 4 is directly connected. The logic equation corresponds to this individual circuit D = 4 + <B x x 2 x 1).

Der Ausgang E ( Fig. le) ist durch die ODER-Verknüpfung +2E des Eingangs 8 mit den Eingängen 1, 2 und 4 in der Weise hergestellt, daß die invertierten Eingänge 2 und 4 dem UND-Glied X1E und der invertierte Eingang 1 und die nicht invertierten Eingänge 2 und 4 dem UND-Glied X2E zugeführt sind und diesen beiden UND-Gliedern über das ODER-Glied +1E das UND-Glied X3E nachgeschaltet ist, wobei der zweite Eingang des UND-Gliedes X3E direkt auf den Eingang 8 geschaltet ist. Die logische Funktion dieser Einzelschaltung folgt der logischen Gleichung E : 8 + 8 x [4 x 2 + (4x2x1)].The output E (Fig. Le) is through the OR operation + 2E of the input 8 with inputs 1, 2 and 4 made in such a way that the inverted inputs 2 and 4 the AND gate X1E and the inverted input 1 and the non-inverted Inputs 2 and 4 are fed to the AND gate X2E and these two AND elements via the OR element + 1E are followed by the AND element X3E, with the second input of the AND element X3E is connected directly to input 8. The logical function of this individual circuit follows the logical equation E: 8 + 8 x [4 x 2 + (4x2x1)].

Für den Ausgang F sind entsprechend der Einzelschaltung von Fig.1f die Eingänge 1, 2, 4 und 8 teilweise direkt und teilweise über Inverter I auf die UND-Glieder X1P-X5F geschaltet. Die Ausgänge der UND-Glieder X1F und X2F sind durch das ODER-Glied + 1F zusammengefaßt, dessen Ausgang mit Hilfe des UND-Gliedes X6F mit dem Ausgang des UND-Gliedes X3F verknüpft ist. Durch die sich anschließende ODER-Verknüpfung +2F der noch verbleibenden Ausgänge von den UND-Gliedern X4F, X5F und X6F wird über einen Inverter I der Ausgang F erhalten. Dieser logischen Verknüpfung der Eingänge 1, 2, 4 und 8 zum Ausgang F liegt die logische Gleichung F = (Bx4x2) + (8 x 2x1)+ <4x1) xE<#x2) + <8x#)] zugrunde.For the output F are according to the individual circuit of Fig.1f the inputs 1, 2, 4 and 8 partly directly and partly via inverter I to the AND gates X1P-X5F switched. The outputs of the AND gates X1F and X2F are through the OR gate + 1F combined, the output of which with the aid of the AND gate X6F is linked to the output of the AND gate X3F. Through the subsequent OR link + 2F of the remaining outputs from AND gates X4F, X5F and X6F the output F is obtained via an inverter I. This logical link of inputs 1, 2, 4 and 8 to output F is the logical equation F = (Bx4x2) + (8 x 2x1) + <4x1) xE <# x2) + <8x #)].

Für die Code-Umsetzung in der umgekehrten Richtung, d.h., von einer 6-stellig codierten Information in eine 4-stellig codierte setzt sich der Code-Umsetzer aus den Einzelschaltungen nach Figur 2a - e zusammen. Die Eingangs gruppe ist jetzt aus den Eingangen A - F gebildet, die über UND- und ODER-Glieder zu den Ausgängen 1, 2, 4 und 8 verknüpft sind.For code implementation in the opposite direction, i.e. from a The code converter converts 6-digit coded information into 4-digit coded information from the individual circuits according to Figure 2a-e together. The entry group is now formed from the inputs A - F, which are connected to the outputs via AND and OR gates 1, 2, 4 and 8 are linked.

Die UND-Glieder Xl1, X21 und X31 (Fig. 2a) sind teils direkt, teils über Inverter I mit den Eingängen A, B, C, D und F verbunden. Der Eingang E ist unbeschaltet. Den UND-Gliedern X11 und X21 ist das ODER-Glied +11 nachgeschaltet, dessen Ausgangssignal mit dem invertierten Eingangssignal F durch das UND-Glied X41 verknüpft wird. Diesem folgt das ODER-Glied +21' dessen weitere Eingänge mit dem Ausgang des UIJD-Gliedes X31 und mit dem Inverter I des Eingangs B beschaltet sind.The AND gates Xl1, X21 and X31 (Fig. 2a) are partly direct, partly connected to inputs A, B, C, D and F via inverter I. The entrance E is not connected. The AND elements X11 and X21 are followed by the OR element +11, its output signal with the inverted input signal F. the AND element X41 is linked. This is followed by the OR element +21 'which is followed by another Inputs with the output of the UIJD element X31 and with the inverter I of the input B are connected.

Das ODER-Glied +21 liefert über einen Inverter I das Ausgangssignal für den Ausgang 1. Die logische Funktion wird durch die Gleichung 1 = B + (DxCxA) + Fx kDxCXA) + (DxCxÃ)] beschrieben.The OR gate +21 supplies the output signal via an inverter I. for output 1. The logic function is given by the equation 1 = B + (DxCxA) + Fx kDxCXA) + (DxCxÃ)].

Zur Bildung des Signals für den Ausgang 2 (Fig. 2b) werden sämtliche Eingänge A - F durch das UND-Glied X12 verknüpft, wobei die Eingänge A, D und F mit Invertern I versehen sind. Das nachfolgende ODER-Glied +12 faßt den Ausgang des UND-Gliedes X12 und den Eingang C zum Ausgang 2 zusammen. Die logische Gleichung für diesen Funktionsablauf lautet 2 = C + (F x E x D x C x B x A).To form the signal for output 2 (FIG. 2b), all Inputs A - F linked by the AND element X12, whereby the inputs A, D and F are provided with inverters I. The following OR gate +12 holds the output of the AND element X12 and input C to output 2 together. The logical equation for this functional sequence is 2 = C + (F x E x D x C x B x A).

Von dieser Einzelschaltung unterscheidet sich die für den Ausgang 4 (Fig. 2c) nur dadurch, daß anstelle des Eingangs D der Eingang C invertiert ist und der zweite Eingang des ODER-Gliedes +14 direkt mit dem Eingang D verbunden ist. Die logische Funktion folgt der Gleichung 4 = D + (F x E x D x C x B x A).The one for the output differs from this individual circuit 4 (Fig. 2c) only in that instead of input D, input C is inverted and the second input of the OR gate +14 is connected directly to the D input. The logical function follows the equation 4 = D + (F x E x D x C x B x A).

Die Verknüpfung der Eingänge A, C bis F - Eingang B ist unbeschaltet - gemäß Figur 2d mit Hilfe der UND-Glieder X18; X28; X38 führt über die sich anschließende ODER-Verknüpfung +18 und Invertierung zum Ausgang 8. Dabei werden bei den Eingängen A und E die invertierten Signale und bei den Eingängen C und F sowohl die direkten als auch die invertierten Signale ausgewertet. Die ODER-Funktion +18 berücksichtigt außer den Ausgangssignalen der UND-Glieder noch das invertierte Signal des Eingangs E. Der logische Zusammenhang zwischen den Eingängen und dem Ausgang ist durch die Gleichung 8 = É + <DxCxÄ) + <FxDxCxA) + (FxDxCxA) zu beschreiben.The link between inputs A, C and F - input B is not connected - According to Figure 2d with the help of AND gates X18; X28; X38 leads over the adjoining OR link +18 and inversion to output 8. The inputs A and E the inverted signals and at the inputs C and F both the direct as well as the inverted signals are evaluated. The OR function +18 is taken into account in addition to the output signals of the AND gates, there is also the inverted signal of the input E. The logical connection between the inputs and the output is through the Equation 8 = É + <DxCxÄ) + <FxDxCxA) + (FxDxCxA).

Die Zusammenfassung der beschriebenen Einzelschaltungen zur Gesamtschaltung des Code-Umsetzers ist für das Umsetzungsverhältnis 4/6 in Fig. 3 durch die schematische Darstellung eines Blockschaltbildes wiedergegeben. Es versteht sich, daß man für die Gesamtschaltung eine funktionsmäßige Zusammenfassung der UND-und ODER-Glieder mittels bekannter Bestimmungsmethoden vornehmen wird. Die Inverter I werden selbstverständlich einmalig bei der zentralen Eingangsgruppe vorgesehen In bestimmten Anwendungsfällen, beispielsweise für die Speicherung umcodierter Daten auf einem Magnetband in serieller Folge, ist es zweckmäßig, die Ausgänge A - F einer Speicherschaltung, z.B. einem Schieberegister R, zuzuführen Die in dieses parallel eingespeicherten Binärziffern werden dann in einzelnen Impulsschritten des Schreibtaktes eines Taktgenerator T aus dem Schieberegister R geschoben und einem Magnetkopf M zugeführt Die Gesamtschaltung des Code-Umsetzers für die Wiedergabe von gespeicherten Daten (Umsetzungsverhältnis 6/4) ist sinngemäß in umgekehrter Anordnung aufgebaut. Sie ist in den Zeichnungen nicht dargestellt.The summary of the individual circuits described to form the overall circuit of the code converter is for the conversion ratio 4/6 in Fig. 3 by the schematic Representation of a block diagram reproduced. It goes without saying that for the overall circuit is a functional combination of the AND and OR gates is carried out by means of known methods of determination. The inverters I will be taken for granted provided once at the central input group In certain applications, for example for the storage of transcoded data on a magnetic tape in serial As a result, it is advisable to use the outputs A - F of a memory circuit, e.g. a Shift register R, to supply the binary digits stored in parallel in this are then in individual pulse steps of the write clock of a clock generator T. shifted out of the shift register R and fed to a magnetic head M. The overall circuit of the code converter for the reproduction of stored data (conversion ratio 6/4) is constructed in the reverse order. She is in the drawings not shown.

Die in den oben beschriebenen Schaltungen eingesetzten UND- und ODER-Glieder und Inverter sind handelsübliche Schaltkreise und daher weiters nicht näher erläutert.The AND and OR gates used in the circuits described above and inverters are commercially available circuits and are therefore not further explained.

Die schaltungsmäßige Ausführung des Code-Umsetzers ist nicht auf das beschriebene Beispiel beschränkt. Anstelle der logischen Schaltung aus UND- und ODER-Gliedern kann auch ein in Fachkreisen allgemein als ROH (ead only memory) bezeichneter Festwertspeicher benutzt werden, der bei der Herstellung des Code-Umsetzers entsprechend dem Umsetzungsverhältnis einmalig programmiert wird.The circuit implementation of the code converter is not based on the example described is limited. Instead of the logical circuit of AND and OR gates can also be generally referred to in specialist circles as ROH (ead only memory) Read-only memory are used, which is used in the manufacture of the code converter accordingly the conversion ratio is programmed once.

Das bedeutet z.B. für das Verhältnis 4/6, daß am 4-stelligen Eingang des ROM die Ursprungsdaten in 4-Bit-Wort form als Adresse des ROM anliegen und dann am Ausgang des ROM die Speicherdaten in 6-Bit-Wortform erhalten werden Die Durchführung der Programmierung selbst ist bekannt und daher nicht weiter beschrieben Für den erfindungsgemäßen Code-Umsetzer ergibt sich folgende Umsetzungs-Wahrheitstabelle, wobei die erste Spalte die Dezimalziffern, die zweite Spalte deren 4-stellige Codierung, die dritte Spalte deren 6-stellige Codierung enthalten.That means e.g. for the ratio 4/6 that at the 4-digit input of the ROM the original data are present in 4-bit word form as the address of the ROM and then the memory data are obtained in 6-bit word form at the output of the ROM The implementation the programming itself is known and therefore not further described for the The code converter according to the invention results in the following conversion truth table: where the first column is the decimal digits, the second column is the 4-digit coding, the third column contains their 6-digit coding.

Dezimal Binär 8421 FEDCBA 0 0000 OIOOII 1 OOOt OIIOIO 2 0010 IOOIOI 3 OOII IOOIIO 4 OIOO IOIOOI 5 OIOI IOIOIO 6 OIIO OIIIII 7 OIII IOIIII 8 1000 OIOIIO 9 IOOI IIOOIO 10 IOIO OIOIOI 11 IOII IIOIII 12 IIOO OIIOOI 13 IIOI IIIOII 14 IIIO IIIIOI 15 IIII IIIIIO Zeichn. Decimal binary 8421 FEDCBA 0 0000 OIOOII 1 OOOt OIIOIO 2 0010 IOOIOI 3 OOII IOOIIO 4 OIOO IOIOOI 5 OIOI IOIOIO 6 OIIO OIIIII 7 OIII IOIIII 8 1000 OIOIIO 9 IOOI IIOOIO 10 IOIO OIOIOI 11 IOII IIOIII 12 IIOO OIIOOI 13 IIOI IIIOII 14 IIIO IIIIOI 15 IIII IIIIIO drawing.

Claims

Code converter for converting original digital data in memory data and vice versa, consisting of an input group and an output group for the data signals, which vary in number according to the conversion ratio differentiate between inputs and outputs, furthermore consisting of an input and the starting group connecting and composed of AND and OR gates logic circuit through which several inputs of the input group become one at a time Output of the output group are linked, characterized in that for storage of the data the input group of 4 inputs arranged in parallel (1, 2, 4, 8) and the output group of 6 parallel outputs (A, B, C, D, E, F) exists and for the reproduction of the stored data the numerical ratio of Inputs to outputs is reversed, and that each output of the output group through the output of an OR gate (+) is formed, the inputs of which via AND (X) - and partly via OR gates (+) and partly directly with the entire input group are connected, the inputs and outputs of the code converter are partially inverted (I).

2. Code converter according to claim 1, characterized in that the A shift register (R) is connected downstream of the output group, its storage locations with the outputs (A, B, C, D, E, F) of the actual code conversion circuits are connected.