DE2718353A1

DE2718353A1 - Video crispener for shortening transition times - multiplies function of full wave rectified first differential, by second differential of input signal

Info

Publication number: DE2718353A1
Application number: DE19772718353
Authority: DE
Inventors: Yves Charles Faroudja
Original assignee: Individual
Current assignee: Individual
Priority date: 1977-04-25
Filing date: 1977-04-25
Publication date: 1978-10-26

Abstract

The system of shortening transition time of transitions occurring in video signals includes circuitry for multiplying a function of the full wave rectified first differential of the input video signal by a function of the second differential of the input video signal. The waveform resulting from such a product is added to the properly delayed input signal to provide a crispened output video signal. The system may be provided to crispen the luminance and chroma signals of a colour television signal. Appt. is also provided for shortening transitions of low bandwidth chroma information with higher bandwidth luminance information.

Description

Verfahren und Vorrichtung zur Herabsetzung der überMethod and device for reducing the over

gangszeit bei der Fernsehbildwiedergabe zur Verbesserung der Bildschärfe bzw. der Goldmark-Versteilerung Die vorliegende Erfindung bezieht sich auf Fernsehen und insbesondere auf ein Verfahren und eine Vorrichtung zur Herabsetzung der Übergangszeit bei der Fernsehbildwiedergabe zur Verbesserung der Bildschärfe bzw. der Goldmark-Versteilerung. Die Erfindung findet Anwendung bei dem Ein- und Mehrfarbfernsehen und erzielt im letzteren Falle eine Verbesserung der Schärfe sowohl der Helligkeits- als auch der Chrominanzkanäle.output time for television picture reproduction to improve the sharpness of the picture or the Goldmark steepening The present invention relates relates to television and, more particularly, to a method and apparatus for degradation the transition time in television picture reproduction to improve the sharpness of the picture or the Goldmark steepening. The invention finds application in the one and Multicolor television and in the latter case achieves an improvement in sharpness both the brightness and chrominance channels.

Der Wiedergabe geometrischer Einzelheiten bildet ein wichtiges Problem beim Fernsehen. Viele Faktoren sind betroffen, wobei jedoch dann, wenn die Anzahl der Zeile pro Teil- oder Halbbild und von Halb- bzw. Halbbildern pro Sekunde festgelegt worden ist, die horizontale Bildauflösung hauptsächlich eine Funktion der Bandbreite des Systems oder der Anlage ist. Bei dem zur Zeit verwendeten Fernsehsystem nach dem Nationalen Fernsehausschuß der Vereinigten Staaten (National Television System Committee) bzw. bei dem zur Zeit verwendeten Farbfernsehsystem nach diesem Ausschuß ist allgemein eingeräumt, daß eine Helligkeitsbandbreite von 4,2 MHz, welche zu einer 120 ns-Übergangsdauer führt, annehmbar ist, um eine horizontale Bildauflösung zu erzielen, welche in der richtigen Proportion zur vertikalen Bildauflösung paßt, die durch die Norm 525 Zeilen pro Halb- bzw. Halbbild auferlegt ist. Bei den Farbunterschiedssignalkanälen wird eine Bandbreite von 1,3 MHz für den I-Kanal und eine Bandbreite von 500 KHz für die Q-Kanäle als annehmbar betrachtet.The reproduction of geometric details is an important problem watching television. Many factors are affected, however if the number of the line per field or field and of fields or fields per second horizontal image resolution is mainly a function of bandwidth of the system or the installation. According to the television system currently in use the United States National Television System Committee) or, in the case of the color television system currently in use, according to this committee is generally acknowledged that a brightness bandwidth of 4.2 MHz, which too a 120 ns transition duration is acceptable to achieve horizontal image resolution to achieve, which fits in the right proportion to the vertical image resolution, which is imposed by the standard 525 lines per field or field. At the color difference signal channels becomes a bandwidth of 1.3 MHz for the I-channel and a bandwidth of 500 KHz considered acceptable for the Q channels.

Es ist eine anerkannte Tatsache, daß viele Glieder in der Kette der Fernsehverarbeitung oder Fernsehaufbereitung oft nicht imstande sind, die zuvor genannten Bandbreitenerfordernisse zu erreichen: Fernsehkameras, Übertragungskanäle mit verringerter Bandbreite, Videobandrecorder usw. sind oft für eine volle Bildauflösung unfähig. Insbesondere hat die neuerdings zu beobachtende Volkstümlichkeit der Spiralabtastvideorecorder infolge der leichten Transportabilität und der niederen Kosten derselben zur Erscheinung von Bildern mit einer Bandbreite mit niedriger Helligkeit (2 MHz) und Chrominanz (350 KHz) geführt, welche sogar manchmal auch in einer komplizierten oder ausgeklügelten Fernsehumgebung anwesend sind. Diese Niederbandbreitenbilder, welche aufgrund der Bequemlichkeit oder Zweckmäßigkeit der Einrichtungen erzeugt sind, sind durch ihre Unschärfe oder "Verschwommenheit" und mangelnde Bildauflösung sofort erkenntlich. Dann muß die Fernsehbandbreite erhöht werden, falls auch eine Eröhung der Schärfe festzustellen ist. Dies ist jedoch bei den Fernsehsystemen nicht immer praktisch.It is an accepted fact that there are many links in the chain of Television processing or television editing are often unable to do that before to achieve the bandwidth requirements mentioned: TV cameras, transmission channels With reduced bandwidth, video tape recorders, etc. are often for full picture resolution unable. In particular, the recently observed popularity of the spiral scan video recorder due to the easy portability and the low cost of the same to the appearance of images with a bandwidth with low brightness (2 MHz) and chrominance (350 KHz), which sometimes even turns out to be complicated or sophisticated TV environment are present. These low-bandwidth images, which due to the Convenience or expediency of the facilities are generated by their Blurring or "blurring" and insufficient image resolution immediately recognizable. Then the television bandwidth must be increased, if there is also an increase in sharpness is to be determined. However, this is not always practical with television systems.

Bei einer Farbkamera für beispielsweise jegliche Erhöhung der Bandbreite zu strengeren Anforderungen für die Registration oder Ausrichtung bzw. Fluchtung, die Qualität der Aufnahmeröhre, bessere optische Verhältnisse usw. sowie zu einer bedeutenden Erhöhung der Kosten. Für Ubertragungsanlagen oder -systeme sind die Übertragungskosten zur Bandbreite direkt proportional. Bei den Videobandrecordern erfordert eine höhere Bandbreite auch eine höhere Schreibgeschwindigkeit zwischen dem Abnahmekopf und dem Band und im allgemeinen empfindlichere und kostspieligere mechanische Konstruktionen.With a color camera, for example, for any increase in bandwidth to stricter requirements for registration or alignment or alignment, the quality of the pickup tube, better optical conditions, etc. as well as a significant increase in cost. For transmission equipment or systems are those Transmission costs directly proportional to the bandwidth. With the video tape recorders a higher bandwidth also requires a higher writing speed between the pick-up head and tape and generally more delicate and expensive ones mechanical constructions.

Aus diesen Gründen sind in der Vergangenheit viele Versuche gemacht worden, um die ersichtliche Schärfe eines Fernsehbildes zu erhöhen, ohne das Bandbreitenvermögen im ganzen System zu erhöhen.For these reasons, many attempts have been made in the past has been used to increase the apparent sharpness of a television picture without sacrificing bandwidth capability increase throughout the system.

Bei einer Vorrichtung nach einer ersten Bauart nach dem Stand der Technik zur Durchführung oder Ausführung dieser Funktionen bis zu einem gewissen Grad handelt es sich um Anlagen zur Verbesserung des Bildes und der Apparatur bzw. den Ausgleich der Lochblende. Diese Systeme oder Anlagen sind in den folgenden Veröffentlichungen beschrieben: "Horizontal Aperature Equalization" von A.N. Thiele, Radio und Electronic Engineer, Band 40, Nr. 4, Oktober 1970, Seite 193; CBS Laboratories Mark IV Automatic Image Enhancer Technical Bulletin, März 1974; Philips Colour Telecine System-Broschüre, Seite 25 - 27.In a device according to a first type according to the prior art Technique for performing or executing these functions to some extent Degree are systems to improve the image and the equipment or the compensation of the pinhole. These systems or attachments are in the following publications described: "Horizontal Aperature Equalization" by A.N. Thiele, radio and electronic Engineer, Vol. 40, No. 4, Oct. 1970, p. 193; CBS Laboratories Mark IV Automatic Image Enhancer Technical Bulletin, March 1974; Philips Color Telecine System Brochure, Pages 25 - 27.

Diese Anlagen und Vorrichtungen arbeiteten im allgemeinen in einer streng linearen Art. Ein Hochfrequenzsignal wurde von dem Eingangs- oder Eingabeübergang abgeleitet und ihm ohne Gruppenverzögerungsfehler und mit der richtigen Phase zugegeben. Unter diesen Bedingungen war der Ausgangsübergang ersichtlich einer kürzeren Dauer als der Eingangsübergang. Diese Vorrichtungen hatten'jedoch zwei offensichtliche Nachteile: Zunächst wurde Geräusch sowie das Signal in dem Prozeß erhöht. Um diese Wirkung zu vermeiden hatten manche dieser Vorrichtungen eine Schwelle in dem Verbesserungs- oder Erhöhungsweg, wobei diese Schwelle in Hinsicht auf Fernseheinzelheiten mit geringem Konstrast die Verbesserung zunichte macht.These systems and devices generally operated in one strictly linear type. A high frequency signal was from the input or input junction derived and added to it without group delay errors and with the correct phase. Under these conditions the initial transition was seen to be of shorter duration as the entrance crossing. These devices, however, had two obvious ones Disadvantages: First of all, the noise as well as the signal was increased in the process. Around To avoid effect, some of these devices had a threshold in which to improve or incremental path, with this threshold in terms of television details with low contrast nullifies the improvement.

Eine Schärfung konnte ferner nicht ohne ein vorhergehendes oder nachfolgendes Bild bzw. ohne Unterschwung oder Überschwung bzw. Über steuerung erhalten werden. Während die tatsächliche Dauer eines Überganges unveränderlich war, erfolgte der Übergang von schwarz zu weiß nicht in derselben Art. Die sichtbare Übergangszone auf dem Bildschirm war nach wie vor breit oder weit, wobei jedoch verschiedene Gegenstände auf dem Bildschirm scheinbar mit schwarzen und weißen Rändern umgeben waren. Somit erteilte der Vorschwung und der Überschwung dem Bild ein unnatürliches Aussehen, wie gezeichnetes Dekor.Furthermore, a sharpening could not be achieved without a preceding or following one Image or without undershoot or overshoot or over-control. While the actual duration of a transition was unchangeable, that happened Transition from black to white not in the same way. The visible transition zone the screen was still wide or wide, but with different objects appeared to be surrounded by black and white borders on the screen. Consequently the protrusion and the overflow gave the image an unnatural appearance, like drawn decor.

Eine andere Vorrichtung nach einer zweiten Bauart war in den so genannten Video-"Versteilern" zu finden. Ein "versteiler" unterscheidet sich seiner Natur nach wesentlich von einem "Steigerer" und hat ein ambitiöseres Vorhaben als dieser. Ein Versteiler ist eine Ubergangsverarbeitungsvorrichtung, dessen Zweck die Erzeugung von Frequenzen durch eine nichtlineare Aufbereitung ist, welche höher als die obere Grenze der Bandbreite des Eingangssignals sind. Das Ziel dieser Vorrichtung ist, einen Übergang zu verkürzen, ohne ein vorhergehendes Bild bzw. einen Vorschwung oder ein ein nachträgliches Bild bzw. einen Überschwung einzuführen. Versteiler nach dem Stand der Technik sind beispielsweise in der US-PS 2 740 071 (Goldmark und Reeves) US-PS 2 851 522 (Hollywood) und in dem Aufsatz unter dem Titel "A New Technique for Improving the Sharpness of Television Pictures", Goldmark und Hollywood, Proceedings of the IRE, Oktober 1951, Seite 1314 beschrieben.Another device of a second type was in the so-called Find video "steepers". A "steeper" differs in its nature after much of a "Steigerer" and has a more ambitious plan than this. An intensifier is a transition processing device whose purpose is to create of frequencies due to a non-linear processing, which is higher than the above Are the limit of the bandwidth of the input signal. The aim of this device is to shorten a transition without a previous image or a lead or to introduce a subsequent image or an overshoot. Steeper According to the prior art, for example, US Pat. No. 2,740,071 (Goldmark and Reeves) U.S. Patent 2,851,522 (Hollywood) and in the article entitled "A New Technique for Improving the Sharpness of Television Pictures ", Gold mark and Hollywood, Proceedings of the IRE, Oct. 1951, p. 1314.

Diese beiden Patentschriften und der Aufsatz beschrieben verschiedene Versuche zur Erhöhung der Schärfe aufgrund der nachfolgenden Schritte: Zunächst wurde das Videosignal einer ersten Differentiation unterworfen.These two patents and the article described different ones Attempts to increase the sharpness based on the following steps: First the video signal was subjected to a first differentiation.

Dann wurde die Differentialwellenformdauer mittels einer Schwelle nach der Patentschrift 2 740 071 und der Patentschrift 2 851 522 mit Hilfe eines Gleichrichters und die Nachfolge einer Reaktanz herabgesetzt, und zwar angelegt, um Überschwingspitzen mit einer kleineren Dauer als der Übergang des Eingangssignal zu bilden.Then the differential waveform duration was made using a threshold according to patent specification 2,740,071 and patent specification 2,851,522 with the aid of a Rectifier and the succession of a reactance lowered, namely applied, overshoot peaks with a shorter duration than the transition of the input signal to build.

Diese Schaltungsanordnungen wurden in Verbindung mit dem CBS (Columbia Broadcasting System Inc.)-Feldsequentialfarbfernsehsystem im Jahre 1951 verwendet, jedoch aufgegeben, als das CBS-System als Farbnorm im Jahre 1955 fallengelassen wurde. Diese Schaltungen (genausowenig wie andere Schaltungsanordnungen) ähnlicher Natur haben infolge ihrer Schwächen später den Markt nicht erreicht: 1. Diese Schaltungsanordnungen waren kostspielig und kompliziert.These circuit arrangements were made in conjunction with the CBS (Columbia Broadcasting System Inc.) - Field sequential color television system used in 1951, however, abandoned when the CBS system dropped the color standard in 1955 became. These circuits (as well as other circuit arrangements) look more similar Due to their weaknesses, nature did not later reach the market: 1. These circuit arrangements were expensive and complicated.

2. Diese Versuche waren abhängig von dem Ubergangsvorzeichen und erforderten zwei Gleichrichtwege.2. These attempts were dependent on the transition sign and required two rectification paths.

3. Die Korrekturwellen war wesentlich asymmetrisch, wobei ein Überschwung unvermeidlich war.3. The corrective waves were essentially asymmetrical, with one overshoot was inevitable.

4. Kurzzeileneinzelheiten, wie z.B. sin2-Impulse, wurdem im Vergleich mit der wahrhaft hohen Bandbreite, linear aufbereiteten Signalen (beispielsweise sh. Proceedings of the IRE, Oktober 151, Seite 1318, Figur 14) im Kontrst reduziert.4. Short line details such as sin2 pulses were compared with the truly high bandwidth, linearly processed signals (for example sh. Proceedings of the IRE, October 151, page 1318, Figure 14) reduced in contrast.

5. Eine dynamische Hellesteuerung, d.h. die Erzeugung einer Korrekturwellenform, welche zum übergangspegel über Schwankingen bis etwa 40 db strikt proportional ist, war unmöglich. Als Ergebnis zeigten bei diesen Schaltungsanordnungen große übergang Überschwünge, wogegen kleine Übergänge unterversteilt waren.5. A dynamic brightness control, i.e. the generation of a correction waveform, which is strictly proportional to the transition level via fluctuations of up to about 40 db, was impossible. As a result, these circuits showed great transition Overflows, whereas small transitions were underdistributed.

Somit war die durch diese Methoden Bildverbesserung, obwohl bemerkenswert, nicht hoch genug, um bei den meisten Verwendungszwecken die hohen Kosten der Schaltungseinpflanzung und die innewohnenden Gefahren einer mangelnden Stabilität, welche zwangsläufig sich von der Kompliziertheit ergeben, rechtzufertigen.Thus, the image enhancement by these methods, although remarkable, was not high enough to withstand the high cost of circuit implantation for most uses and the inherent dangers of a lack of stability, which are inevitable arise from the complexity of justifying.

Das Ziel der vorliegenden Erfindung ist die Schaffung eines Systems oder einer Anlage bzw. einer Vorrichtung zur Herbeiführung einer Videoversteilung zur Erzielung einer dabei resultierenden Bildschärfe, welche von der Bildschärfe eines strikt linear aufbereiteten oder verarbeiteten Videosignals mit einer bedeutsam höheren Bandbreite und ohne jegliche scheinbare schlechte Wirkungen subjektiv nicht zu unterscheiden ist.The aim of the present invention is to provide a system or a system or a device for bringing about a video distribution to achieve the resulting image sharpness, which depends on the image sharpness a strictly linearly prepared or processed video signal with a significant higher bandwidth and subjectively not without any apparent bad effects is to be distinguished.

Das Ziel der vorliegenden Erfindung ist ferner die Schaffung einer Videoversteilunganlage ohne sichtbaren Vorschwung oder Überschwung, so daß das versteilte Bild natürlich scharf und ohne nachteilige Verzerrungen oder Wirkungen eines gezeichnetes Dekors natürlich scharf aussieht.The object of the present invention is also to provide a Video distribution system without any visible swings or overshoots, so that the steep Picture naturally sharp and without adverse distortions or effects of a drawn one Naturally looks sharp.

Das Ziel der vorliegenden Erfindung ist die Schaffung einer Versteilungsvorrichtung mit linearen, dynamischen Hellesteuerung für Übergänge, welche innerhalb eines Bereiches von einem Geräuschpegel bis zu einer 100%-igen Amplitude schwanken.The aim of the present invention is to provide a pitching device with linear, dynamic brightness control for transitions within an area vary from a noise level to a 100% amplitude.

Das Ziel der vorliegenden Erfindung ist ferner die Schaffung einer Anlage, in welcher eine Schutzvorrichtung zum Schutz vor Geräusch oder Störungen eingebaut ist und welche das Verhältnis Signal/Geräusch nicht herabsetzt.The object of the present invention is also to provide a System in which a protective device to protect against noise or interference built in and which does not reduce the signal / noise ratio.

Das Ziel der vorliegenden Erfindung ist ferner die Schaffung eines Videoversteilers, der sich durch Einfachheit und billige Konstruktion sowie durch die daraus resultierende Stabilität und hohe Zuverlässigkeit auszeichnet.The object of the present invention is also to provide one Video distributor that is characterized by simplicity and cheap construction as well the resulting stability and high reliability.

Der erfindungsgemäße Versteiler erreicht die obigen Ziele durch die Erzielung der erforderlichen Herabsetzung der übergangszeiten durch die Multiplizierung einer Funktion des in ganzer Welle gleichgerichteten, ersten Differentials des Eingangsübergangssignals durch eine Funktion des zweiten Differentials des Eingangssignals oder eines anderen Signals in engem Verhältnis mit dem Eingangssignal, worauf die aus einem solchen Produkt resultierende Wellenform dem richtig verzögerten Eingangssignal zur Erzeugung eines versteilten Ausgangssignals zugegeben wird. Verschiedene, hier beschriebene Ausführungsformen unterscheiden sich nur in der Natur oder Beschaffenheit und in den Funktionen des ersten bzw. zweiten Differentials vor der Multiplikation.The booster according to the invention achieves the above objects by Achieving the required reduction in transition times through multiplication a function of the full-wave rectified first differential of the input transition signal by a function of the second differential of the input signal or another Signal in close Relationship with the input signal, whereupon the the waveform resulting from such a product corresponds to the properly delayed input signal is added to generate a steep output signal. Various, here described embodiments differ only in nature or composition and in the functions of the first and second differentials before multiplication.

Bei einer für das Fernsehen besonders geeigneten Ausführungsform wird eine Funktion des ersten Differentials eines ersten Eingangssignals, welches ein Farbchrominanzsignal sein kann, durch eine Funktion des zweiten Differentials eines zweiten Signals, das ein Videohelligkeitssignals sein kann, in einer Art und Weise multipliziert, in welcher eine Versteilung des ersten Signals durch die Übergänge des zweiten Signals erzielt wird, das typischerweise eine Charakteristik eines Kanals mit höherer Bandbreite bzw.In an embodiment particularly suitable for television a function of the first differential of a first input signal, which is a Color chrominance signal can be, by a function of the second differential of a second signal, which can be a video brightness signal, in a manner multiplied, in which a steepening of the first signal through the transitions of the second signal, which is typically a characteristic of a channel with higher bandwidth or

mit einem schnellen Zeitanstieg hat.with a rapid increase in time.

Jede der nachfolgend beschriebenen Ausführungsformen enthält eine erste Differenzierschaltung mit einem nachgeschalteten Vollwellengleichrichter, damit das erste Differential des zu versteilenden Signals unabhängig von dem Vorzeichen, d.h. von der Richtung des überganges, gemacht wird. Eine zweite Differenzierschaltung ist enthalten, um ein zweites Differentialsignal einer Eingangswellenform zu erzeugen.Each of the embodiments described below includes one first differentiating circuit with a downstream full-wave rectifier, so that the first differential of the signal to be steepened is independent of the sign, i.e. from the direction of the transition. A second differentiating circuit is included to generate a second differential signal of an input waveform.

Ein Begrenzer ist vorgesehen, um die Spitzen des zweiten Differentialsignals abzukappen und somit eine abgekappte Wellenform zu erzeugen. Das abgekappte zweite Differential und die Funktion des mit voller Welle gleichgerichteten ersten Differentials werden dann in einer als Vierquadrantenmultiplikator fungierende zweifach ausgeglichene Amplitudenmodulatorschaltung multipliziert. Das resultierende Produkt wird dann in richtiger Zeit und richtigem Vorzeichenverhältnis in einer Addierschaltung mit dem Eingangssignal addiert, um ein versteiltes Ausgangssignal zu erhalten, das eine kürzere übergangsdauer als jene des Eingangssignals hat, so daß sich das Versteilungsausgangssignal ng am Signal annähert, das aus einer Fernsehanlage zu erwarten wäre, die eine wesentlich höhere Bandbreite hat, als sie tatsächlich zur Verfügung steht.A limiter is provided to cut off the peaks of the second differential signal cut off and thus generate a cut waveform. The second cut off Differential and the function of with full Wave rectified first differential are then converted into a four-quadrant multiplier twice balanced amplitude modulator circuit multiplied. The resulting The product then becomes in the correct time and correct sign ratio in one Adding circuit with the input signal added to produce a steepened output signal that has a shorter transition time than that of the input signal, so that the steepness output signal ng approaches the signal that comes from a television system would be expected, which has a much higher bandwidth than it actually does is available.

Kombinationen von Versteielern können in eine Farbbildversteilungsanlage zur Verbesserung der Gesamtfarbbildgüte durch die Verteilung der Chrominanz-und Helligkeitssignale vorgsehen sein.Combinations of distributors can be incorporated into a color image distribution system to improve the overall color image quality by distributing the chrominance and Provide brightness signals.

In den Zeichnungen zeigen: Figur 1: ein Blockschaltbild einer ersten bevorzugten Ausführungsform einer Vorrichtung mit den Grundsätzen der vorliegenden Erfindung zur Versteilung von Fernsehbildern; Figur 2: ein Wellenformbild von Signalen an verschiedenen Stellen der Vorrichtung gemäß Figur 1; Figur 3: ein schematisches Bild der Schaltungsanordnung der Vorrichtung gemäß Figur 1; Figur 4: ein schematisches Bild eines Schaltungselements, das den hier beschriebenen Versteilerschaltungen gemeinsam ist; Figur 5: ein Blockschaltbild einer zweiten bevorzugten Ausführungsform einer Vorrichtung mit den Grundsätzen der vorliegenden Erfindung; Figur 6: ein Wellenformbild von Signalen an verschiedenen Stellen in der Vorrichtung gemäß Figur 4; Figur 7: ein schematisches bzw. Blockschaltbild der Schaltungsanordnung der Vorrichtung gemäß Figur 4; Figur 8: ein Wellenformbild von Impulssignalen an verschiedenen Stellen der Vorrichtung gemäß Figur 4; Figur 9: ein Blockschaltbild einer dritten bevorzugten Ausführungsform einer Vorrichtung mit den Grundsätzen der vorliegenden Erfindung zur Versteilung von Farbfernsehbildern; Figur 10: ein Wellenformbild von Signalen an verschiedenen Stellen in der Vorrichtung gemäß Figur 9; Figur 11: ein schematisches bzw. Blockschaltbild der Schaltungsanordnung der Vorrichtung gemäß Figur 9; und Figur 12: ein Blockschaltbild einer bevorzugten Ausführungsform einer Anlage zur Versteilung von Farbfernsehbildern, worin sowohl die Helligkeits- als auch die Chrominanzsignale entsprechend den Grundsätzen der vorliegenden Erfindung versteilt sind.The drawings show: FIG. 1: a block diagram of a first preferred embodiment of an apparatus incorporating the principles of the present invention Invention for steepening television images; Figure 2: a waveform diagram of signals at different points of the device according to Figure 1; Figure 3: a schematic Figure of the circuit arrangement of the device according to Figure 1; figure FIG. 4: a schematic diagram of a circuit element which the step-up circuits described here is common; FIG. 5: a block diagram of a second preferred embodiment an apparatus embodying the principles of the present invention; Figure 6: a waveform diagram of signals at various points in the device according to Figure 4; Figure 7: a schematic or block diagram of the circuit arrangement of the device according to FIG Figure 4; Figure 8: a waveform diagram of pulse signals at various locations the device according to Figure 4; FIG. 9: a block diagram of a third preferred one Embodiment of an apparatus embodying the principles of the present invention for steepening color television images; Figure 10: a waveform diagram of signals at various points in the device according to FIG. 9; Figure 11: a schematic or a block diagram of the circuit arrangement of the device according to FIG. 9; and figure 12: a block diagram of a preferred embodiment of an installation for steepening of color television pictures in which both luminance and chrominance signals are steepened in accordance with the principles of the present invention.

Es liegen drei nun bevorzugte Ausführungsformen der Vorrichtung mit den Grundsätzen der vorliegenden Erfindung vor. Diese drei Ausführungsformen werden nachfolgend in der Reihenfolge der steigenden Kompliziertheit und Versteilungswirksamkeit beschrieben.There are now three preferred embodiments of the device the principles of the present invention. These three embodiments are below in the order of increasing complexity and steepening effectiveness described.

Die erste Ausführungsform nach den Figuren 1 - 3 ist die am wenigsten komplizierte und am wenigsten kostspielige bei der Schaffung wesentlicher Verbesserungen in der Versteilung von Videobildern. Die in Figur 1 gezeigte erste Ausführungsform 10 weist einen Eingangsvorverstärker 12, einen ersten Differentiator 14, einen zweiten Differentiator 16, einen Vollwellengleichrichter 18, einen Begrenzungsverstärker 20, einen Vierquadrantenmultiplikator 22, eine Verzögerungsschaltung 24 und eine Addierschaltung 26 auf.The first embodiment according to FIGS. 1-3 is the least complicated and least expensive in creating major improvements in the steepening of video images. The first embodiment shown in FIG 10 has an input preamplifier 12, a first differentiator 14, a second Differentiator 16, a full wave rectifier 18, a limiting amplifier 20, a four quadrant multiplier 22, a delay circuit 24 and a Adding circuit 26.

Das zu versteilende Videosignal, Wellenform A der Figur 2 wird am Eingang des Eingangsverstärkers 12 empfangen, worin das Signal verstärkt und dem ersten Differentiator 14 zugeführt und auch dem Eingang der Verzögerungsschaltung 24 zugeleitet wird. Der Ausgang des ersten Differentiators 14, Wellenform B der Figur 2, wird dem Eingang des zweiten Differentiators 16 sowie dem Eingang des Vollwellengleichrichters zugeführt. Der Signalausgang des zweiten Differentiators 16 wird dem Begrenzungsverstärker 20 zur Erzeugung der als Wellenform D gezeigten abgekappten Wellenform zugeführt. Der Verstärker 20 mit der abgekappten Wellenform wird dann einem Eingang des Vierquadrantenmultiplikators 22 angelegt. Der Ausgang des Vollwellengleichrichters 18, Wellenform E, der stets positiv gehend und daher vom Vorzeichen unabhängig ist, wird einem anderen Eingang des Vierquadrantenmultiplikators 22 zugeführt. Der Produktausgang des Multiplikators 22, Wellenform F, dessen Polarität so ausgewählt ist, daß sie zur Polarität der Wellenform D entgegengesetzt ist, wird der Addierschaltung 26 zugeführt, genau wie ein Ausgang aus der Verzögerungsschaltung 24. Die Addierschaltung 26 summiert das Produktsignal aus dem Multiplikator 22 und das verzögerte Eingangssignal aus der Verzögerungsschaltung 24 zur Erzeugung eines Fernsehbildes mit verkürztem Übergang am Ausgang des Versteilers 10. Eine geringfügige Abrundung ist charakteristisch für den Ausgang des Versteilers 10; bei weiteren, komplizierten Ausführungsformen, welche nachfolgend beschrieben werden, wird sie aber überwunden.The video signal to be steepened, waveform A of Figure 2, is on Input of the input amplifier 12 received, wherein the signal is amplified and the first differentiator 14 and also to the input of the delay circuit 24 is forwarded. The output of the first differentiator 14, waveform B of the Figure 2, the input of the second differentiator 16 and the input of the full wave rectifier fed. The signal output of the second differentiator 16 becomes the limiting amplifier 20 to produce the clipped waveform shown as waveform D. The amplifier 20 with the clipped waveform then becomes an input of the four quadrant multiplier 22 created. The output of full wave rectifier 18, waveform E, which is always going positive and is therefore independent of the sign, will be a different input of the four-quadrant multiplier 22 is supplied. The product output of the multiplier 22, waveform F, the polarity of which is selected to match the polarity of the Waveform D is opposite is fed to adder circuit 26, just like an output from the delay circuit 24. The adder circuit 26 sums this Product signal from the multiplier 22 and the delayed input signal from the Delay circuit 24 for generating a television picture with a shortened transition at the outlet of the steeper 10. A slight rounding is characteristic for the output of the distributor 10; with further, complicated embodiments, which are described below, however, it will be overcome.

Die Schaltungsanordnung der Vorrichtung der ersten bevorzugten Ausführungsform ist in dem schematiscjien Bild der Figur 3 qezein3t. Das Eingan(Jssi(3nal wird in der Eingangsschaltung 12 an die Basis eines Transistors 32 angelegt, der als ein Emitter-Foigeverstärker ausgebildet ist. Lin Widerstand 33 ist mit der Basis verbunden, um einen Impedanzanpassungsvorspannungspunkt zu erzeugen und um die Amplitude des auf der Basis des Transistors 32 erscheinenden Signals zu regulieren.The circuit arrangement of the apparatus of the first preferred embodiment is qezein3t in the schematic image of FIG. The input (Jssi (3nal is in of the input circuit 12 is applied to the base of a transistor 32, which as a Emitter sequence amplifier is formed. Lin resistor 33 is connected to the base, to create an impedance matching bias point and to increase the amplitude of the on the base of the transistor 32 appearing signal to regulate.

Der Kollektor des Transistors 32 ist mit der Plusspannungssammelleitung V+ und der Emitter des Transistors 32 ist durch einen Emitterwiderstand mit der Minusspannungsammelleitung V- verbunden.The collector of transistor 32 is connected to the positive voltage bus V + and the emitter of transistor 32 is through an emitter resistor with the Minus voltage bus V- connected.

Das Signal am Emitter des Transistors 32 folgt zwei Wegen: Der eine Weg verläuft durch die Verzögerungsleitung 24 und der andere Weg verläuft in dem Differentiator 14 durch ein Netzwerk, das aus einer Reihenkapazität oder einem Reihenkondensator 35 und einem Nebenschlußwiderstand 36 besteht, welcher die Basisschaltung eines Transistors 37 bildet. Der Kollektor des Transistors 37 ist durch einen Belastungswiderstand 38 mit der Sammelleitung V+ und der Emitter des Transistors 37 ist mit der Sammelleitung V- durch einen Emitterwiderstand verbunden. Ein Emitterkondensator 40 ist mit Erde verbunden. Der Transistor 37 und die mit ihm verbundenen Komponenten, der Kondensator 35, der Widerstand 36, der Widerstand 39, der Kondensator 40 bilden in Kombination das erste Differentiationsnetzwerk 14. ilierbei ist zu beachten, daß der Verstärkungsfaktor oder Verstärkungswert zwischen dem Kollektor des Transistors 37 und dem Emitter des Transistors 32 mathematisch und direkt proportional zur Frequenz ohne Fehler ist, so daß das Netzwerk des Differentiators 14 eine rein mathematische Differentiation in einem sehr weiten Frequenz bereich bildet. Die Produkte der Werte des Kondensator 35, durch den Widerstan(l 36 multipliziert und des Kondensators 40, durch den Widerstand 39 multipliziert, sind gleiche.The signal at the emitter of transistor 32 follows two paths: One Path goes through delay line 24 and the other path goes in that Differentiator 14 through a network consisting of a series capacitance or a series capacitor 35 and a shunt resistor 36, which is the basic circuit of a Transistor 37 forms. The collector of the transistor 37 is through a load resistor 38 to the bus line V + and the emitter of transistor 37 is to the bus line V- connected through an emitter resistor. An emitter capacitor 40 is to ground tied together. The transistor 37 and the components connected to it, the capacitor 35, the resistor 36, the resistor 39, the capacitor 40 form in combination the first differentiation network 14. It should be noted that the gain factor or gain value between the collector of transistor 37 and the emitter of transistor 32 mathematically and directly proportional to frequency with no error is, so that the network of the differentiator 14 is a purely mathematical differentiation forms in a very wide frequency range. The products of the values of the capacitor 35, multiplied by the resistance (l 36 and the capacitor 40, by the resistance 39 multiplied are equal.

Nach der Differentiation durch den ersten Differentiator 14 wird das Signal an einen Emitterfolgetransistor 14 durch unmittelbare Verbindung aus dem Kollektor des Transistors 37 mit der Basis des Transistors 41 angelegt. Der Kollektor des Transistors 41 wird unmittelbar zur Sammelleitung V+ zurückgeführt, während der Emitter des Transistors 41 durch einen Emitterwiderstand 42 mit der Sammelleitung V-verbunden wird. Der Ausgang aus dem Emittel des Transistors 41 geht durch ein Netzwerk hindurch, das aus einem Reihenkondensator 43 und einem Nebenschlußwiderstand 44 zusammengesetzt ist, in die Basisschaltung eines Transistors 45. Der Kollektor 45 wird zur Sammelleitung V+ durch einen Belastungswiderstand 46 und der Emitter des Transistors 45 wird der Sammelleitung V- durch einen Emitterwiderstand 47 zurückgeleitet. Ein Emitterkondensator 48 ist mit Erde verbunden. Die den Transistors 45 und seine ihm zugeordneten Komponenten, die Kondensatoren 43 und 48 und die Widerstände 48 und 47 enthaltende Schaltungsanordnung bildet den zweiten Differentiator 16. Die Arbeitsweise des zweiten Differentiators 16 ist dieselbe wie jene, die in Verbindung mit dem ersten Differentiator 14 beschrieben wurde, mit Ausnahme, daß ein zweites Differential der Eingangswellenform daraus resultiert. Der Ausgang des zweiten Differentiators 16 wird von dem Kollektor des Transistors 45 durch einen Gleichstrom-Kopplungskondensator 49 zu einem ersten Eingang am Stift P7 einer integrierten Schaltung 50 genommen, welche den Begrenzungsverstärker 20 und die Vierquadrantenmultiplikatorschaltung 22 bildet. Die integrierte Schaltung 50 wird nachfolgend näher beschrieben.After the differentiation by the first differentiator 14, this becomes Signal to an emitter follower transistor 14 by direct connection from the Collector of transistor 37 is applied to the base of transistor 41. The collector of transistor 41 is immediately returned to bus V + while the emitter of transistor 41 through an emitter resistor 42 to the bus V-connected. The output from the Emittel of transistor 41 goes through Network through which consists of a series capacitor 43 and a shunt resistor 44 is composed into the base circuit of a transistor 45. The collector 45 becomes the bus V + through a load resistor 46 and the emitter of transistor 45 is fed back to bus V- through an emitter resistor 47. An emitter capacitor 48 is connected to ground. The transistor 45 and his components assigned to it, the capacitors 43 and 48 and the resistors 48 and 47 containing circuitry forms the second differentiator 16. Die Operation of the second differentiator 16 is the same as that described in connection with the first differentiator 14, except that a second Differential of the input waveform results from this. The output of the second differentiator 16 is taken from the collector of transistor 45 through a DC coupling capacitor 49 taken to a first input on pin P7 of an integrated circuit 50, which includes the limiting amplifier 20 and the four quadrant multiplier circuit 22 forms. The integrated circuit 50 is described in more detail below.

Die zuerst bzw. die erste differenzierte Wellenform, Wellenform D der Figur 2, welche am Emitter des Transistors 41 erscheint, wird unmittelbar an die Basis eines Phaseninvertertransistors oder Phasenumkehrtransistors 52 angelegt. Der Transistor 52 wird verwendet, um zwei Wellenformen gleicher Amplitude und entgegengesetzter Phase an seinem Emitter bzw. Kollektor zu erzeugen. Diese umgekehrten Signale treiben den Vollwellengleichrichter 18, der aus zwei Transistoren in einer monolithischen IC-Transistoranordnung, wie jene des von der RCA gefertigten des Typs CA 3018, besteht. Das Signal am Emitter des Transistors 52 wird durch ein RC-Netzwerk aus einem Reihenkondensator 55 und einem Nebenschlußwiderstand 56 der Basis eines Transistors 57 in einer Anordnung einer integrierten Schaltung 58 zugeführt. Das Signal am Kollektor des Transistors 52 wird auf gleiche Weise durch ein RC-Netzwerk aus einem Reihenkondensator 59 und einem Nebenschlußwiderstand 60.einer Basis eines Transistors 61 ebenso innerhalb der integrierten Schaltung 58 zugeführt.The first or first differentiated waveform, waveform D. of Figure 2, which appears at the emitter of transistor 41, is immediately on the base of a phase inverter transistor or phase inversion transistor 52 is applied. The transistor 52 is used to generate two waveforms of equal amplitude and opposite To generate phase at its emitter or collector. These reverse signals drive the full wave rectifier 18, which consists of two transistors in a monolithic IC transistor arrangement, such as that of the type CA 3018 manufactured by the RCA. The signal at the emitter of transistor 52 is made up of a series capacitor through an RC network 55 and a shunt resistor 56 of the base of a transistor 57 in one arrangement an integrated circuit 58 is supplied. The signal at the collector of the transistor 52 is similarly made up of a series capacitor 59 and through an RC network a shunt resistor 60.a base of a transistor 61 also within the integrated circuit 58 supplied.

Ein dritter Transistor 62 innerhalb der integrierten Schaltung 58 wird lediglich zum Zwecke des Ausgleiches von Temperaturschwankungen verwendet, die aus den zeitweiligen Veränderungen der Basis bezüglich der Emitterspannungen der Transistoren 57 und 61 in der integrierten Schaltung 58 resultieren.A third transistor 62 within integrated circuit 58 is only used to compensate for temperature fluctuations, those from the temporary changes in the base with regard to the emitter voltages of transistors 57 and 61 in integrated circuit 58 result.

Die Kollektoren der Transistoren 57, 61 und 62 sind miteinander und mit der Sammelleitung V+ unmittelbar verbunden. Ein vom Vorzeichen unabhängiges, vollwellengleichgerichtetes Signal, Wellenform E, wird von den gemeinsamen Emittern der Transistoren 57, 61 zum Eingang P1 der integrierten Schaltung 50 zugeführt. Die Emitter der Transistoren 57 und 61 werden ebenso zur Sammelleitung V- durch einen Widerstand 64 zurückgeführt. Eine Gleichstromspannung erscheint am Emitter des Transistors 62 und wird einem Eingang P4 der integrierten Schaltung 50 zugeführt, um jeweilige Gleichstromstromverschiebung auszugleichen, die am Eingang P 1 der integrierten Schaltung 50 erscheinen mag.The collectors of transistors 57, 61 and 62 are mutually and directly connected to the manifold V +. A sign independent, full-wave rectified signal, waveform E, is emitted by the common emitters of transistors 57, 61 to input P1 of the integrated circuit 50 supplied. The emitters of transistors 57 and 61 also become the busbar V- fed back through a resistor 64. A DC voltage appears on Emitter of transistor 62 and becomes an input P4 of the integrated circuit 50 supplied in order to compensate for the respective DC current shift that occurs at the input P 1 of the integrated circuit 50 may appear.

Die integrierte Schaltung 50 ist ein im Handel erhältlicher zweifach ausgeglichener Modulator MC des Typs MC 1496 G, der von Motorola gefertigt wird.The integrated circuit 50 is a commercially available dual balanced modulator MC of the type MC 1496 G, which is manufactured by Motorola.

Die integrierte Schaltung MC 1496 G hat, wie in Figur 4 gezeigt, eine Innenschaltungskonfiguration.As shown in FIG. 4, the integrated circuit MC 1496 G has a Internal circuit configuration.

Diese monolithische Schaltung enthält grundsätzlich einen Doppeldifferentialverstärker in Kombination mit einem Standarddifferentialverstärker, der von Konstantstromquellen angetrieben wird. Vier Transistoren 84, 85, 86 und 87 bilden den Doppeldifferentialverstärker. Dieser Standarddifferentialverstärker ist durch die Transistoren 88 und 89 und die Transistoren 90 und 91 und die zugeordneten Komponenten 92, 93, 94 und 95 zum Bilden von Konstantstromquellen für den Standarddifferentialverstärker gebildet. Die durch die Bezugszeichen P1 bis P10 gezeigten Siftverbindungen entsprechen den Stiftverbindungen mit den Stiftbezugszeichen für MC 1496 G, hier als IC 50 in Figur 3 enthalten, IC 152 in Figur 7 und IC 260 in Figur 11 enthalten.This monolithic circuit basically contains a double differential amplifier in combination with a standard differential amplifier, that of constant current sources is driven. Four transistors 84, 85, 86 and 87 form the double differential amplifier. This standard differential amplifier is made up of transistors 88 and 89 and the Transistors 90 and 91 and associated components 92, 93, 94 and 95 to form formed by constant current sources for the standard differential amplifier. By the pin connections shown by reference characters P1 to P10 correspond to the pin connections with the pen reference number for MC 1496 G, here as IC 50 in Figure 3, IC 152 in Figure 7 and IC 260 in Figure 11.

Die integrierte Schaltung 50 ist in dem Versteiler 10 so ausgebildet, daß sie als ein Vierquadrantenmultiplikator fungiert. Die integrierte Schaltung 50 empfängt das zweite Differentialsignal aus dem Kollektor des Transistors 45 durch den Kopplungskondensator 49 am Stift P 7 desselben. Sie multipliziert das Signal am Stift P7 durch das erste vollwellengleichgerichtete Differentialsignal, welches an den gemeinsamen Emittern der Transistoren 57 und 61 erscheint. Die Multiplikation durch die integrierte Schaltung 50 ist nicht gemäß einem Linearprozeß bewerkstelligt, sondern vielmehr nur dann linear herbeigeführt, wenn die Amplitude des zweiten Differentials am Kollektor des Transistors 45 niedrig ist.The integrated circuit 50 is formed in the amplifier 10 so that that it acts as a four-quadrant multiplier. The integrated circuit 50 receives the second differential signal from the collector of transistor 45 through the coupling capacitor 49 on pin P 7 of the same. It multiplies the signal at pin P7 by the first full wave rectified differential signal, which appears at the common emitters of transistors 57 and 61. The multiplication by the integrated circuit 50 is not accomplished according to a linear process, but rather only brought about linearly if the amplitude of the second differential at the collector of transistor 45 is low.

Wenn die Amplitude am Kollektor des Transistors 45 einen Pegel oder Wert erreicht hat, welcher beispielsweise einem Drei-IRE-Einheiten-Ubergangspegel entspricht, so wird die Multiplikation in Effekt durch das zweite Differential erreicht, wie durch eine interne Funktionierung der integrierten Schaltung 50 begrenzt. Als Ergebnis wird das am Eingang P7 der integrierten Schaltung 50 erscheinende Signal der Amplitude des ersten Differentials annähernd proportional sein, mit Ausnahme der sehr niedrigen Übergangspegel, wobei das Signal niedriger als der erste dem Differential proportionale Wert ist. Die innerhalb der integrierten Schaltung 50 intern erreichte Begrenzungswirkung ergibt einen Geräuschschutz sowie das Merkmal einer vollkommenen dynamischen Hellsteuerung, d.h. die Amplitude am Ausgang ist zur Amplitude des ersten Differentials proportional. Andere Komponenten, die für die richtige Funktionierung der integrierten Schaltung 50 notwendig sind, sind eine Eingangsimpedanz und ein Vorspannungsnetzwerk aus den Widerständen 65, 66, 67 und 68. Ein Kondensator 69 überbrückt oder umgeht den gemeinsamen Knotenpunkt der Widerstände 66, 67 und 68 zur Erde. Der Verstärkungsfaktor der integrierten Schaltung 50 wird durch den Wert eines Widerstandes gesteuert oder überwacht, der zwischen die Stifte P2 und P3 desselben geschaltet ist. Eine Gleichstromvorspannung wird durch einen Widerstand 71 aus dem Stift P 5 der integrierten Schaltung 50 zur Erde gesteuert, während die Gleichstromrückkehr aus dem Stift P 10 durch einen Widerstand 72 zur Sammelleitung V- vorgesehen ist. Ein Nebenschlußkondensator 73 dient zum Nebenschluß des Stiftes P 10 mit Erde.When the amplitude at the collector of transistor 45 has a level or Has reached a value which, for example, is a three IRE unit transition level corresponds, the multiplication is in effect achieved by the second differential, as limited by an internal functioning of the integrated circuit 50. as The result is the signal appearing at the input P7 of the integrated circuit 50 be approximately proportional to the amplitude of the first differential, with the exception the very low transition level, the signal being lower than the first dem Differential proportional value is. Those within the integrated circuit 50 internally achieved limiting effect results in a noise protection as well as the feature a perfect dynamic brightness control, i.e. the amplitude at the output is proportional to the amplitude of the first differential. Other components used for the right Functioning of the integrated circuit 50 is necessary are an input impedance and a bias network from the resistors 65, 66, 67 and 68. A capacitor 69 bridges or bypasses the common node of resistors 66, 67 and 68 to earth. The gain factor of the integrated Circuit 50 is controlled or monitored by the value of a resistor, the is connected between the pins P2 and P3 of the same. A DC bias is through a resistor 71 from the pin P 5 of the integrated circuit 50 to Ground controlled while the DC return from pin P 10 through a resistor 72 to the collecting line V- is provided. A shunt capacitor 73 is used for Shunted pin P 10 to earth.

Die Begrenzungsfunktion von IC 50 wird durch die Größe oder den Betrag des Signalwertes oder Signalpegels am Stift P7 gesteuert, wobei große Werte oder Pegel begrenzt werden.The limiting function of IC 50 is determined by the size or the amount of the signal value or signal level on pin P7, with large values or Level can be limited.

Der Ausgang der integrierten Schaltung 50 wird vom Stift P9 derselben zur Basis eines Transistors 74 geführt. Ein Widerstand 75 ist zwischen die Basis und den Kollektor des Transistors 74 geschaltet. Der Kollektor des Transistors 74 ist mit der Sammelleitung V+ unmittelbar verbunden, so daß der Transistor 74 ein Folgeemitter ist. Die integrierte Schaltung 50 ist mit der Sammelleitung V+ über einen Stift P6 derselben verbunden. Der Widerstand 75 wirkt, nicht nur um den Transistor 74 für eine richtige Arbeitsweise vorzuspannen, sondern auch als Belastungswiderstand am Ausgang der integrierten Schaltung 50.The output of integrated circuit 50 is from pin P9 of the same led to the base of a transistor 74. A resistor 75 is between the base and the collector of transistor 74 is switched. The collector of transistor 74 is directly connected to the bus V +, so that the transistor 74 is a Follow-up emitter is. The integrated circuit 50 is connected to the V + bus connected to a pin P6 thereof. Resistor 75 acts, not just around the transistor 74 for correct operation, but also as a load resistance at the output of the integrated circuit 50.

Der Ausgang des Transistors 74, Wellenform F der Figur 2 erscheint am Emitter desselben, der einen Emitterwiderstand 76 mit Erde verbunden hat. Der Ausgang, der das Produkt des zweiten D;fferentials und des gleichgerichteten ersten Differentials ist, das vom Vorzeichen unabhängig ist, wird durch einen Gleichstromkopplungskondensator 77 und die Reihenwiderstände 78 der Emitterschaltung des Transistors 79 zugeführt, welcher die Addierschaltung 26 bildet.The output of transistor 74, waveform F of Figure 2 appears at the emitter of the same, which has an emitter resistor 76 connected to ground. Of the Output which is the product of the second differential and the rectified first Differential, which is independent of sign, is made by a DC coupling capacitor 77 and the series resistors 78 are fed to the emitter circuit of the transistor 79, which forms the adder circuit 26.

Das von dem Emitter des Transistors 32 abgenommene Eingangs signal wird durch einen Impedanzanpassungswiderstand 80 in die Verzögerungsleitung 24 und aus dieser durch einen Reihenwiderstand 81 zum Emitter des Addiertransistors 79 gebracht, worauf die beiden Signale kombiniert werden, um eine Summenausgangswellenform W gemäß Figur 2 zu bilden. Ein Vorspannungswiderstand 82 und ein Belastungswiderstand 83 sind in der Emitter- bzw. Kollektorschaltung des Transistors 79 vorgesehen.The input signal taken from the emitter of transistor 32 is through an impedance matching resistor 80 in the delay line 24 and from this through a series resistor 81 to the emitter of the adding transistor 79 whereupon the two signals are combined to form a sum output waveform W to form according to FIG. A bias resistor 82 and a load resistor 83 are provided in the emitter and collector circuits of the transistor 79, respectively.

Bei der Würdigung der Arbeitsweise der als der ersten bevorzugten Ausführungsform in den Figuren 1, 2 und 3 gezeigten Vorrichtung ist zu verstehen, daß die durch die integrierte Schaltung 50 herbeigeführte Begrenzungswirkung sowohl einen Schutz vor Geräusch als auch eine perfekte dynamische Hellesteuerung ergibt. Die Amplitude am Ausgang des Versteilers 10 ist der Amplitude des ersten Differentials proportional, was bedeutet, daß die am Ausgang der integrierten Schaltung 50 am Emitter des Transistors 74 erscheinende Versteilungswellenform der Amplitude des Eingangsüberganges stets proportional ist, falls der Übergang höher als ein vorbestimmter Pegel oder Wert ist. Wenn das Versteilungssignal, Wellenform F, durch die Addierschaltung 26 mit dem Eingangssignal richtig addiert ist, nachdem es durch die Verzögerungsleitung 24 richtig verzögert worden ist, so wird kein bedeutsamer Vorschwung oder Überschwung vorliegen; eine perfekte dynamische Helle steuerung wird dabei zwischen annähernd drei IRE-Einheiten (was einem Geräuschpegel von 40 dB) und 100 IRE-Einheiten bewerkstelligt.In appreciating the working method of being the first preferred Embodiment shown in Figures 1, 2 and 3 device is to be understood, that the limiting effect brought about by the integrated circuit 50 both provides protection from noise as well as perfect dynamic brightness control. The amplitude at the output of the amplifier 10 is the amplitude of the first differential proportional, which means that the output of the integrated circuit 50 am Emitter of the transistor 74 appearing steepening waveform of the amplitude of Input transition is always proportional if the transition is higher than a predetermined one Level or value is. When the steepening signal, waveform F, through the adding circuit 26 is correctly added to the input signal after it has passed through the delay line 24 has been properly retarded, there will be no significant advance or overshoot exist; a perfect dynamic brightness control is between approximately accomplished three IRE units (which is a noise level of 40 dB) and 100 IRE units.

Es ist vollkommen annehmbar, den Verstärkungsfaktor des Transistors 45 zu erhöhen, um es der Anlage zu ermöglichen, auf einen niedrigeren Pegel dynamisch hellegesteuert zu werden, beispielsweise einen Pegel, der so niedrig ist, wie z.B. eine IRE-Einheit, von Spitze zu Spitze. Unter diesen Bedingungen werden äußerst geringe Übergänge erhöht, wobei dagegen das Geräusch geringfügig erhöht wird, insbesondere in den hohen Frequenzen des Signals. Keine nachteiligen Wirkungen sind auf dem Fernsehschirm aus der subjektiven Betrachtung her sichtbar festgestellt worden, wenn das Hochfrequenzgeräusch geringfügig erhöht worden ist. Der in den Figuren 1, 2 und 3 gezeigte Versteiler 10 hat demgemäß die Eigenschaft, einer vollkommenen dynamischen Hellesteuerung ohne subjektive Herabsetzung der Güte sowie die Fähigkeit, Signale zu versteilen, die im Geräusch versteckt sind.It is perfectly acceptable to adjust the gain of the transistor 45 to allow the system to dynamically down to a lower level to be light controlled, e.g. a level as low as e.g. an IRE unit, tip to tip. These conditions will be extreme increased small transitions, whereas the noise is slightly increased, in particular in the high frequencies of the signal. There are no adverse effects on the television screen has been visibly determined from subjective observation when the high-frequency noise has been increased slightly. The riser shown in FIGS. 1, 2 and 3 10 accordingly has the property of a perfect dynamic brightness control without subjective degradation of the quality and the ability to steepen the signals are hidden in the noise.

Nun folgt die Beschreibung der zweiten Ausführungsform nach den Figuren 5 - 8. Die zweite nunmehr bevorzugte Ausführungsform der Vorrichtung mit den erfindungsgemäßen Grundsätzen ist in den Figuren 5 und 7 gezeigt. Wie mit dem Wellenformbild in Figur 6 gezeigt, beseitigt diese Ausführungsform die unerwünschte Kantenabrundungswirkung, wobei jedoch dabei gewisse zusätzliche Kosten und eine gewisse Kompliziertheit in Kauf genommen werden müssen.The description of the second embodiment according to the figures now follows 5-8. The second now preferred embodiment of the device with the inventive Principles is shown in Figures 5 and 7 shown. As with the waveform picture shown in Figure 6, this embodiment eliminates the undesirable edge rounding effect, however, there is some additional cost and complexity involved Purchase must be made.

Bezugnehmend Ruf Figur 5 zeigt diese Figur, daß ein Versteiler 10 einen ersten Differentiator 102 aufweist, der angeschlossen ist, um ein Eingangssignal, Wellenform A' der Figur 6, zu empfangen, und um zwei differenzierte Ausgänge, Wellenform B', zu bilden: einen Ausgang zu einem zweiten Differentiator 104 und einen Ausgang zu einem Vollwellengleichrichter 106. Der zweite Differentiator 104 liefert einen zweiten Differentialausgang, Wellenform C', der durcheine Verzögerungsschaltung 108, Wellenform D', und einen Verstärker 10 angelegt ist, um eine abgekappte Wellenform, die Wellenform E', einem Eingang eines Vierquadrantenmultiplikators 112 zuzuführen.Referring to Ruf Figure 5, this figure shows that an amplifier 10 a first differentiator 102 which is connected to an input signal, Waveform A 'of Figure 6, to receive, and two differentiated outputs, waveform B 'to form: an output to a second differentiator 104 and an output to a full wave rectifier 106. The second differentiator 104 provides one second differential output, waveform C ', produced by a delay circuit 108, waveform D ', and an amplifier 10 is applied to a clipped waveform, to apply the waveform E 'to an input of a four quadrant multiplier 112.

Ein Ausgang des Gleichrichters 106 wird unmittelbar einer Vergleicherschaltung 114 zugeführt, während ein anderer Ausgang des Gleichrichters 106 durch eine zweite Verzögerungsschaltung dem anderen Eingang des Vergleichers 114 zugeführt wird. Der Ausgang des Vergleichers 114, Wellenform H', liefert dem anderen Eingang zum Vierquadrantenmultiplikator 112, worin der Ausgang der Verzögerungsschaltung 110 und der Ausgang des Vergleichers 114 multipliziert werden, um als ein Produkt das Versteilungssignal, Wellenform I, zu erzeugen, welches dann in einer Addierschaltung 118 mit dem ursprünglichen Eingangssignal kombiniert wird, um das versteilte Ausgangssignal, Wellenform J, zu erzeugen. Das Eingangssignal wird durch ein drittes Verzögerungselement 120 verzögert, um es mit dem richtigen Zeit- und Phasenverhältnis in bezug auf das versteilte Signal zu versehen.An output of the rectifier 106 is provided directly to a comparator circuit 114 fed, while another output of the rectifier 106 through a second Delay circuit is fed to the other input of the comparator 114. Of the Output of comparator 114, waveform H ', provides the other input to the four quadrant multiplier 112, wherein the output of the delay circuit 110 and the output of the comparator 114 can be multiplied to as a product the steepening signal, waveform I, which is then added to the original Input signal is combined to produce the steepened output signal, waveform J, to produce. The input signal is delayed by a third delay element 120, to get it with the correct time and phase relationship with respect to the steepened signal to provide.

Die Schaltungsanordnung der zweiten Ausführungsform ist in Figur 7 dargestellt. Das nichtversteilgte Eingangssignal wird durch ein Netzwerk aus einem Kondensator 121, einem Nebenschlußwiderstand 122 und einem Reihenwiderstand 123 der Basis eines Transistors 124 zugeführt. Die Emitterschaltung des Transistors 124 hat ein in Reihe geschaltetes RC-Netzwerk mit einem Kondensator 125 und einem Widerstand 126, zwischen den Emitter und Erde geschaltet. Der Emitter des Transistors 124 ist mit der Sammelschaltung der Minusspannung V- durch in Reihe geschaltete Widerstände 127 und 128 verbunden. Ein Kondensator 129 ist aus dem Knotenpunkt zwischen den Widerständen 127 und 128 mit Erde verbunden. Ein Belastungswiderstand 130 verbindet den Kollektor des Transistors 124 mit der Plusspannung der Sammelschaltung, d.h. V+.The circuit arrangement of the second embodiment is shown in FIG shown. The non-split input signal is made up of a Capacitor 121, a shunt resistor 122 and a series resistor 123 fed to the base of a transistor 124. The emitter circuit of the transistor 124 has a series connected RC network with a capacitor 125 and a Resistor 126 connected between the emitter and ground. The emitter of the transistor 124 is connected in series with the collective circuit of the negative voltage V- Resistors 127 and 128 connected. A capacitor 129 is made at the junction between the resistors 127 and 128 connected to ground. A load resistor 130 connects the collector of transistor 124 to the positive voltage of the common circuit, i. V +.

Ein Stabilisierungswiderstand 131 überführt das Ausgangssignal aus dem Kollektor des Transistors 124 zur Basis eines Transistors 132, der als ein Emitterfolger verbunden ist. Ein Niederwertnichtnebenschlußkollektorwiderstand 133 verbindet den Kollektor des Transistors 132 mit der Sammelleitung V+, während ein Emitterwidersand 134 den Emitter mit Erde verbindet.A stabilizing resistor 131 transfers the output signal the collector of transistor 124 to the base of a transistor 132 which acts as an emitter follower connected is. A low value non-shunt collector resistor 133 connects the Collector of transistor 132 with bus V +, while an emitter resistor 134 connects the emitter to earth.

Die soeben beschriebene Schaltungsanordnung bildet den ersten Differentiator 102 der zweiten Versteilungsschaltung 100.The circuit arrangement just described forms the first differentiator 102 of the second steepening circuit 100.

Das Ausgangssignal aus dem Transistor 132 wird in einer ersten Bahn aus dem Kollektor derselben durch einen Kopplungskondensator 135 und einen Reihenimpedanzanpassungswiderstand 136 zur Basis eines Emitterfolgetransistors 137 zugeführt. Ein Widerstand 138 ist von einem Knotenpunkt zwischen dem Kondensator 135 und dem Widerstand 136 mit Erde verbunden, um den Vorspannungspunkt für den Transistor 137 einzustellen. Der Kollektor des Transistors 137 ist unmittelbar zur Sammelleitung V+ zurückgeführt. Der Emitter des Transistors 137 ist durch den Widerstand 139 mit der Sammelleitung V- verbunden.The output from transistor 132 is in a first path from the collector thereof through a coupling capacitor 135 and a series impedance matching resistor 136 is fed to the base of an emitter follower transistor 137. A resistor 138 is from a junction between capacitor 135 and resistor 136 to ground connected to set the bias point for transistor 137. The collector of transistor 137 is returned directly to bus V +. The emitter of transistor 137 is connected through resistor 139 to bus V-.

Der Signalausgang aus dem Transistor 137 ist von dem Emitter durch ein Netzwerk, das aus einem Reihenkondensator 140 und einem Reihenwiderstand 141 besteht, zur Basis eines Transistors 142 geführt. Ein Nebenschlußwiderstand 143 ist von Erde mit dem Knotenpunkt zwischen dem Kondensator 140 und dem Widerstand 141 verbunden, während ein zweiter Widerstand 144 ist zwischen denselben Knotenpunkt und die Sammelleitung V- geschaltet, so daß die Widerstände 143 und 144 den Vorspannungspunkt für den Transistor 142 stellen. Der Kollektor des Transistors 142 ist zur Sammelleitung V+ durch einen Belastungswiderstand 145 zurückgeführt. Während der Emitter des Transistors 142 zur Sammelleitung V- durch einen Emitterwiderstand 146 zurückgeführt ist. Ein Reihen-RC-Netzwerk ist in der Emitterschaltung des Transistors 142 durch den Kondensator 147 und den Widerstand 148 gebildet. Die in Verbindung mit dem Transistor 137 bzw. 142 beschriebene Schaltung bildet den zweiten Differentiator 104 des Versteilers 100. Die Differenzierfunktion, die durch die Transistoren 137 und 142 und die zugeordnete Schaltungsanordnung hergestellt ist, ist in derselben Art und Weise wie durch den zuvor beschriebenen, ersten Differentiator 102 bewerkstelligt. Das am Kollektor des Transistors 142 erscheinende Signal ist somit ein zweites Differential des Eingangssignals, Wellenform C', der Figur 6. Die Funktion des Widerstandes 148 besteht darin, die Differenzierung über eine vorbestimmte hohe Frequenz außerhalb des Bandes unwirksam zu machen und Schwingungen zu vermeiden, die sonst sich aus einer unendlichen Antwort von +6db pro Oktave ergeben würden.The signal output from transistor 137 is through from the emitter a network composed of a series capacitor 140 and a series resistor 141 is led to the base of a transistor 142. A shunt resistor 143 is from ground to the junction between capacitor 140 and the resistor 141 connected while a second resistor 144 is between the same node and the bus V- switched so that resistors 143 and 144 are the bias point for transistor 142. The collector of transistor 142 is for the common rail V + fed back through a load resistor 145. While the emitter of the transistor 142 is fed back to the bus V- through an emitter resistor 146. A Series RC network is in the emitter circuit of transistor 142 through capacitor 147 and resistor 148 are formed. The in connection with the transistor 137 resp. 142 forms the second differentiator 104 of the amplifier 100. The differentiating function, through transistors 137 and 142 and the associated circuitry is established is of the same type and manner as accomplished by the first differentiator 102 previously described. The signal appearing at the collector of transistor 142 is thus a second differential of the input signal, waveform C ', of Figure 6. The function of resistor 148 consists in the differentiation over a predetermined high frequency outside to make the belt ineffective and to avoid vibrations that would otherwise result from it would give an infinite response of + 6db per octave.

Der zweite Differentialsignalausgang am Kollektor des Transistors 142 wird um 10 bis 20 Nanosekunden ohne jegliche Wellenformverzerrung durch das RC-Netzwerk verzögert, welches aus einem Reihenwiderstand 149 und dem Nebenschlußkondensator 150 besteht, um die erste Verzögerungsschaltung 110 des Versteilers 100 zu bilden. Die durch den Widerstand 149 und den Kondensator 150 erzielte Verzögerung ist ausgewählt, um die Verzögerung der Signalbahn durch den Doppelgleichrichter 106, die zweite Verzögerungseinrichtung 116 und den Vergleicher 114 anzupassen.The second differential signal output at the collector of the transistor 142 turns around 10 to 20 nanoseconds without any waveform distortion from the RC network delayed, which consists of a series resistor 149 and the shunt capacitor 150 to form the first delay circuit 110 of the amplifier 100. The delay achieved by resistor 149 and capacitor 150 is selected the delay of the signal path through the double rectifier 106, the second Delay device 116 and the comparator 114 to adapt.

Nach der Verzögerung wird das Signal an einen Eingang des Vierquadrantenmultiplikators 112 angelegt, der mit derselben, zuvor beschriebenen, integrierten Schaltung Motorola MC 1496 G implementiert ist. Das Signal wird an den Stift P8 der integrierten Schaltung 152 durch einen Kupplungskondensator 151 angelegt.After the delay, the signal is sent to one input of the four-quadrant multiplier 112 with the same Motorola integrated circuit described above MC 1496 G is implemented. The signal goes to pin P8 of the integrated circuit 152 is applied through a clutch capacitor 151.

Ein Signalausgang des ersten Differentiators 102 folgt einer zweiten Bahn aus dem Emitter des Transistors 132 durch einen Anpassungswiderstand 153 zur Basis einer PNP-Transistors 154. Der Transistor 154 fungiert als Phasenumkehreinrichtung zur Erzeugung von Ausgängen gleicher und entgegengesetzter Phase zu den Transistoren 155 und 156 durch einen Emitter zum Basiswiderstand 157 bzw. einen Kollektor zum Basiswiderstand 158. Der Emitter des Transistors 154 wird zur Sammelleitung V+ durch einen Widerstand 159 und der Kollektor des Transistors 154 wird zur Sammelleitung V- durch einen Kollektorwiderstand 160 zurückgeführt. Die Transistoren 155 und 156 sind als Emitterfolger drahtmäßig geschaltet, um eine Impedanzanpassung zum Antreiben der Vollwellengleichrichterschaltung 106 zu erhalten. Bei den Transistoren 155 ist der Kollektor zur Sammelleitung V-durch einen Widerstand 161 zurückgeführt. Bei dem Transistor 156 ist der Kollektor geerdet, wobei der Emitter zur Sammelleitung V- durch einen Widerstand 162 zurückgeführt ist. Die Emitterausgänge der Transistoren 155 und 166 sind durch Kopplungskondensatoren 163 und 164 den Basen der Transistoren 165 bzw.A signal output of the first differentiator 102 follows a second Trace from the emitter of transistor 132 through matching resistor 153 to the Base of a PNP transistor 154. The transistor 154 functions as a phase reverser to generate outputs in the same and opposite phase to the transistors 155 and 156 through an emitter to the base resistor 157 and a collector to the Base resistor 158. The emitter of transistor 154 passes through to bus V + a resistor 159 and the collector of transistor 154 becomes the common line V- fed back through a collector resistor 160. Transistors 155 and 156 are wired as emitter followers to provide an impedance matching for driving of the full wave rectifier circuit 106. At the transistors 155 is the collector is returned to the manifold V- through a resistor 161. at transistor 156 has its collector grounded, with the emitter being the common line V- is fed back through a resistor 162. The emitter outputs of the transistors 155 and 166 are through coupling capacitors 163 and 164 to the bases of the transistors 165 or

166 zugeführt. Die Transistoren 165 ind 166 bilden den Doppelgleichrichter 106 der Versteilers 100. Wie bei der ersten Ausführungsform können die Transistoren 165 und 166 zwei Transistoren einer monolithisch integrierten Schaltung 167 sein, wie z.B. die Schaltung vom Typ CA 3018 A, die von der Radio Corporation of America hergestellt wird. Die Vorspannungswiderstände 169 und 170 sind von den Basen der Transistoren 165 und 166 entsprechend jeweils mit Erde verbunden. Die Emitter und Kollektoren der Transistoren 165 und 166 sind miteinander verbunden, wobei die Kollektoren unmittelbar mit der Sammelleitung V+ und die Emitter durch einen Widerstand 171 mit der Sammelleitung V- verbunden sind. Die Kollektoren der Transtoren 155 und 166 sind mit dem Kollektor des Transistors 168 verbunden. Der Emitter des Transistors 168 ist mit der Sammelleitung V- durch einen Widerstand 172 und mit Erde durch eine Kombination der Widerstände 173, 174 und des Potentiometers 175 verbunden. Der dritte Transistor 168 der IC 167 wird lediglich zum Ausgleich von Temperaturschwankungen in derselben Art und Weise verwendet, wie dies in Verbindung mit der ersten Ausführungsfcrm der Fall war.166 supplied. The transistors 165 and 166 form the double rectifier 106 of the amplifier 100. As in the first embodiment, the transistors 165 and 166 be two transistors of a monolithic integrated circuit 167, such as the CA 3018 A circuit made by Radio Corporation of America will be produced. The bias resistors 169 and 170 are from the bases of the Transistors 165 and 166 connected to ground, respectively. The emitter and Collectors of transistors 165 and 166 are connected to each other, the collectors directly to the bus V + and the emitter through a resistor 171 is connected to the bus V-. The collectors of the Transistors 155 and 166 are connected to the collector of transistor 168. Of the The emitter of transistor 168 is connected to bus V- through a resistor 172 and to earth through a combination of resistors 173, 174 and the potentiometer 175 connected. The third transistor 168 of the IC 167 is only used to compensate from temperature fluctuations used in the same way as this in conjunction was the case with the first implementation.

Die Basisschaltung des Transistors 168 enthält zwei Reihenwiderstände 178 und 179 sowie einen Nebenschlußkondensator 180 zur Erde, der am Knotenpunkt zwischen den Widerständen 178 und 179 verbunden ist.The base circuit of transistor 168 contains two series resistors 178 and 179 and a shunt capacitor 180 to ground, which is at the node is connected between resistors 178 and 179.

Der Kontaktarm oder Schleifer des Potentiometers 175 ist mit der Basis eines PNP-Transistors 176 verbunden, der als Emitterfolger ausgebildet ist, während sein Kollektor mit der Sammelleitung V- und sein Emitter mit der Sammelleitung V+ durch einen Widerstand 177 verbunden ist. Ein Signalausgang aus dem Transistor 176 als Ausgang des Doppelgleichrichters 106 ist an die Multiplizierschaltung 152 an einer Eingangsöffnung über eine Verbindung aus dem Emitter des Transistors 176 durch einen Widerstand 181 am Stift P1 von IC 152 angelegt.The contact arm or wiper of potentiometer 175 is with the base a PNP transistor 176, which is designed as an emitter follower, while its collector with the manifold V- and its emitter with the manifold V + connected through a resistor 177. A signal output from transistor 176 the output of the double rectifier 106 is connected to the multiplier circuit 152 an input port through a connection from the emitter of transistor 176 a resistor 181 is applied to pin P1 of IC 152.

Die zwischengeschalteten Emitter der Transistoren 165 und 166 des Doppelgleichrichters sind mit dem Eingang einer Verzögerungsleitung 182 von 100 Nanosekunden durch einen Anpassungswiderstand 183 verbunden. Der Ausgang aus der Verzögerungsleitung 182 ist der Basis eines Transistors 184 durch einen Reihenwiderstand 185 zugeführt. Ein Nebenschlußwiderstand 186 zur Erde in der Basisschaltung des Transistors 184 stellt den Vorspannungspunkt. Der Kollektor des PNP-Transistors 184 ist zur Sammelleitung V- genau wie der Kollektor des PNP-Transistors 187 zurückgeführt. Der Emitter des Transistors 184 ist dem Emitter des Transistors 187 gemeinsam. Die Transistoren 184 und 187 ergeben die Vergleicherschaltung 114. Die Basisschaltung des Transistors 187 ist mit den gemeinsamen Emittern der Transistoren 165 und 166 durch die Reihenwiderstände 188 und 189 verbunden. Ein Nebenschlußwiderstand 190 zur Erde ist am Knotenpunkt zwischen den Widerständen 188 und 189 angeschlossen, um den Vorspannungspunkt des Transistors 187 einzustellen. Die gemeinsamen Emitter der Transistoren 184 und 187 sind zur Sammelleitung der Spannung V+ durch einen Belastungswiderstand 191 zurückgeführt. Die an den Basen der Transistoren 184 und 187 erscheinenden zwei Signale haben gleiche Amplitude und Polarität: sie sind mit Ausnahme der Verzögerung des Signals an der Basis der Transistoren 184 und 187, Wellenform H der Figur 6, von 100 Nanosekunden, identisch und die negativsten dieser beiden Signale, und werden zum Stift P4 des Vierquadrantenmultiplikators IC 152 durch einen Eingangsanpassungswiderstand 192 geschickt. In dem Multplikator IC 152 werden die an den Stiften P1 und P4 erscheinenden Signale stets vom Gleichstrom im Nachlauf, wobei das auf dem Stift P4 erscheinende Signal genau in derselben Art und Weise multipliziert wird, wie durch den Multiplikator 22, der in Verbindung mit der ersten bevorzugten Ausführungsform beschrieben wurde, geschehen, d.h. durch eine Funktion des zweiten Differentials, das am Stift P8 von IC 152 erscheint.The interposed emitters of transistors 165 and 166 des Double rectifiers are with the input a delay line 182 of 100 nanoseconds through a matching resistor 183 connected. The exit from the delay line 182 is the base of a transistor 184 through one Series resistor 185 supplied. A shunt resistor 186 to ground in the base circuit of transistor 184 provides the bias point. The collector of the PNP transistor 184 is returned to bus V- just like the collector of PNP transistor 187. The emitter of transistor 184 is common to the emitter of transistor 187. the Transistors 184 and 187 make the comparator circuit 114. The base circuit of transistor 187 is with the common emitters of transistors 165 and 166 connected through series resistors 188 and 189. A shunt resistor 190 to earth is connected to the junction between resistors 188 and 189, to set the bias point of transistor 187. The common emitter of transistors 184 and 187 are for collecting the voltage V + through a Load resistance 191 fed back. Those at the bases of transistors 184 and 187 appearing two signals have the same amplitude and polarity: they are with Except for the delay in the signal at the base of transistors 184 and 187, Waveform H of Figure 6, of 100 nanoseconds, identical and the most negative of these two signals, and become pin P4 of four quadrant multiplier IC 152 sent through an input matching resistor 192. In the multiplier IC 152 the signals appearing on pins P1 and P4 are always direct current in the wake, the signal appearing on pin P4 in exactly the same way and way multiplied becomes, as by the multiplier 22, the has been described in connection with the first preferred embodiment, happen, i.e., by a function of the second differential appearing on pin P8 of IC 152.

Wie in Verbindung mit der zuvor beschriebenen Ausführungsform erläutert, steuert ein zwischen die Stifte P2 und P3 von IC 152 geschalteter Widerstand 193 den Verstärkungsfaktor. Die Widerstände 194, 194a, 195 und 195a wirken, um die Transistoren in IC 152 im Anschluß an die Stifte P7 bzw. P8 vorzuspannen.As explained in connection with the embodiment described above, controls a resistor 193 connected between pins P2 and P3 of IC 152 the gain factor. Resistors 194, 194a, 195 and 195a act to drive the transistors bias in IC 152 following pins P7 and P8, respectively.

Der durch die Widerstände 194, 194a, 195, 195a gebildete gemeinsame Knotenpunkt befindet sich im Nebenschluß durch einen Kondensator 195b . Die Widerstände 196 und 196a sind von den Stiften P9 bzw. P6 von IC 152 mit der Sammelleitung V+ verbunden, während eine Verbindung mit der Sammelleitung V- mit IC 152 durch einen Widerstand 197 erzielt ist. Der Stift P10 von IC 152 wird durch einen Nebenschlußkondensator 198 entkuppelt. Der Ausgang wird vom IC 152 vom Stift P 6 desselben über einen Kopplungskondensator 199 genommen. Der Ausgang wird durch eine Addierschaltung 118 zugeführt, worin er mit dem Eingangssignal, das durch das Verzögerungselement 120 verzögert wird, addiert wird. Die Schaltungselemente 118 und 120 der Figur 6 entsprechen den in Hinsicht auf die Schaltungen 24 und 26 der enden bevorzugten Ausführungsform zuvor beschriebenen Elementen. Diese Beschreibungen sind hier einverleibt, wobei sie nicht weiter erwähnt werden.The common one formed by the resistors 194, 194a, 195, 195a The node is shunted by a capacitor 195b. The resistances 196 and 196a are from pins P9 and P6, respectively, of IC 152 with the V + bus connected, while a connection to the manifold V- with IC 152 through a Resistance 197 is achieved. The P10 pin of IC 152 is shunted by a capacitor 198 uncoupled. The output is from IC 152 from pin P 6 of the same through a coupling capacitor 199 taken. The output is fed through an adder circuit 118 in which it with the input signal delayed by the delay element 120 is added will. The circuit elements 118 and 120 of Figure 6 correspond to those in respects to circuits 24 and 26 of the final preferred embodiment previously described Elements. These descriptions are incorporated here without further mentioning them will.

Der Versteiler 100 der zweiten bevorzugten Ausführungsform ergibt dieselben Charakteristiken wie der Versteiler 10 der ersten Ausführungsform, insofern als die dynamische Hellesteuerung und der Schutz vor Geräusch oder Störungen betroffen sind. Eine interessante Seitenwirkung des Vergleiches zwischen dem gleichgerichteten ersten Differential und den verzögerten gleichgerichteten ersten Differentialsignalen ist ein offensichtlicher Anstieg im Kontrast kleiner Zeileneinzelheiten, beispielsweise in bezug auf den sin2 -Impuls, was dem subjektiven Erscheinen einer hohen Bandbreite, welche von einer Linearverarbeitung unmittelbar erhalten wird, sich eng annähert.The riser 100 of the second preferred embodiment yields the same characteristics as the booster 10 of the first embodiment so far as the dynamic brightness control and protection from noise or interference are. An interesting side effect of the comparison between the rectified first differential and the delayed rectified first differential signals is an obvious increase in the contrast of small line items, for example with respect to the sin2 pulse, which corresponds to the subjective appearance of a high bandwidth, which is immediately obtained from linear processing closely approximates.

Die Verarbeitung kleiner Zeileneinzelheiten, wie beispielsweise durch sin2-Impulse dargestellt, ist durch die Wellenformen der Figur 8 veranschaulicht. Der sin2 -Eingangsimpuls ist als Wellenform A' gezeigt. Das erste Differentialsignal aus dem ersten Differentiator 102 gemäß Figur 5 ist die Wellenform B'. Der zweite Differentiator 104 erzeugt die Wellenform C'.The processing of small line details, such as through sin2 pulses is illustrated by the waveforms of FIG. The sin2 input pulse is shown as waveform A '. The first differential signal from the first differentiator 102 according to FIG. 5 is the waveform B '. The second Differentiator 104 generates waveform C '.

Der Vollwellengleichrichter 106 erzeugt die Wellenform F', während die Wellenform G' durch die 100-Verzögerungsschaltung 116 erzeugt wird. Der Ausgang des Vergleichers 114 ist als Wellenform H' gezeigt, während das Versteilungssignal für den sin2-Impuls, durch den Multiplikator 112 erzeugt, die Wellenform I' ist. Nachdem das Versteilungssignal mit dem richtig verzögerten Eingangssignal in der Addierschaltung 118 addiert worden ist, so ist der versteilte Impuls, Wellenform J', Ausgang.The full wave rectifier 106 generates the waveform F 'while the waveform G 'is generated by the 100 delay circuit 116. The exit of comparator 114 is shown as waveform H 'during the slope signal for the sin2 pulse generated by multiplier 112 is waveform I '. After the steepening signal with the correctly delayed input signal in the Adder 118 has been added, the steeped pulse is waveform Y ', exit.

Ein einer Linearverarbeitung oder Linearaufbereitung innerhalb einer Fernseheinrichtung mit hoher Bandbreite unterworfener sin2-Impuls ist als Bezugsimpuls in der Wellenform L gemäß Figur 8 dargestellt.One of a linear processing or linear preparation within one High bandwidth television equipment subject to sin2 pulse is as reference pulse shown in the waveform L of FIG.

Der Vergleich der Wellenform L' mit der Wellenform J' zeigt die Wirksamkeit des Versteilers 100 zur Erzeugung eines Ausganges, der sich von jenem nicht unterscheidet, der in hochlinearen Fernsehsignalbahnen hoher Bandbreite erhalten wird.Comparison of waveform L 'with waveform J' shows the effectiveness of the amplifier 100 to produce an output that does not differ from that, which is obtained in highly linear, high bandwidth television signal paths.

Nun wird die dritte Ausführungsform gemäß den Figuren 9, 10, 11 und 12 beschrieben. Die dritte nunmehr bevorzugte Ausführungsform unterscheidet sichvon den zuvor beschriebenen beiden Ausführungsformen darin, daß ein erstes Signal durch ein zweites Signal erhöht ist, das mit dem ersten Signal in seinem Inhalt in enger Beziehung steht und vorzugsweise eine höhere Bandbreite aufweist. Ein guter praktischer Verwendungszweck ist dann hervorzuheben, wenn das erste Signal eine Chrominanz und das zweite Signal eine Helligkeit in einem Farbfernsehsignalformat ist. Die Schaltungsarbeitsweise bzw. der darauffolgende Schaltungsvorgang wird unter Verwendung von Chrominanz-bzw. Helligkeitsmerkmalen als Beispiele für die beiden Signale beschrieben, wobei jedoch ersichtlich ist, daß die Verwendung dieser Schaltung nicht auf Chrominanz- bzw. Helligkeitsmerkmale begrenzt ist und daß auch andere miteinander in Beziehung stehende Signale zur Versteilung verwendet werden können. So werden beispielsweise zwei Farben bei einer Farbfernsehkamerakette mit grün (typisch für eine größere Bandbreite) zur Verbesserung oder Erhöhung der Rot- bzw. Blau-Information Verwendung finden.The third embodiment according to FIGS. 9, 10, 11 and 12 described. The third now preferred embodiment differs from this the two embodiments described above in that a first signal through a second signal is increased, the content of which is closer to the first signal Relationship and preferably has a higher bandwidth. A good practical one The intended use should be emphasized if the first signal has a chrominance and the second signal is a brightness in a color television signal format. The circuit operation or the subsequent switching process is performed using chrominance or. Luminance characteristics are described as examples for the two signals, however it can be seen that the use of this circuit does not apply to chrominance or Brightness features is limited and that others are related Signals can be used for steepening. For example, two colors for a color television camera chain with green (typical for a larger bandwidth) to improve or increase the red or blue information use.

Bezugnehmend nun zunächst auf Figur 9 weist ein Versteiler 200 einen Helligkeitskanaleingang und einen Chrominanzkanaleingang auf. Der Helligkeitskanal enthält die miteinander verbundene Kombination eines ersten Differentiators 202, eines Vollwellengleichrichters 204, eines zweiten Differentiators 206, eines Tiefpaßfilters 208 und eines Begrenzungsverstärkers 210. Der Chrominanzkanal enthält einen ersten Differentiator 212 und eine Verzögerungsleitung 214.Referring now first to FIG. 9, an amplifier 200 has a Brightness channel input and a chrominance channel input. The brightness channel contains the interconnected combination of a first differentiator 202, a full wave rectifier 204, a second differentiator 206, a low pass filter 208 and a limiting amplifier 210. The chrominance channel includes a first Differentiator 212 and a delay line 214.

Ein Vielquadrantenmultiplikator 216 der zuvor beschriebenen Bauart empfängt Signale aus dem Begrenzungsverstärker 210 und aus der Verzögerungsleitung 214 und multipliziert sie zur Erzeugung eines Versteilungssignals als Produkt, das dann einer Addierschaltung 218 zugeführt wird. Das Eingangschrominanzsignal wird durch ein Verzögerungselement 220 abgenommen und dann an die Addierschaltung 218 angelegt, worin es mit einem Versteilungssignal aus dem Vierquadrantenmultiplitkator 216 addiert wird.A multi-quadrant multiplier 216 of the type previously described receives signals from limiting amplifier 210 and from the delay line 214 and multiply them to produce a steepening signal as the product, the is then fed to an adder circuit 218. The input chrominance signal becomes taken by a delay element 220 and then to the adding circuit 218 applied, wherein it is with a steepening signal from the four-quadrant multiplier 216 is added.

Nun wird die Arbeitsweise des Versteilers 200 in Verbindung mit dem Wellenformbild gemäß Figur 10 erläutert. Der als Wellenform A'' gemäß Figur 10 gezeigte Helligkeitsübergang wird einmal durch den ersten Differentiator 202 zur Erzeugung der Wellenform B" differenziert. Der differenzierte Helligkeitsübergang wird dann durch den Vollwellengleichrichter 204 zur Erzeugung der Wellenform C" gleichgerichtet.The operation of the amplifier 200 in connection with the Waveform diagram according to FIG. 10 explained. That shown as waveform A ″ according to FIG Brightness transition is generated once by the first differentiator 202 of waveform B ". The differentiated brightness transition is then rectified by full wave rectifier 204 to produce waveform C ".

Das vollwellengerichtete Signal wird dann noch einmal durch den zweiten Differentiator 206 zur Erzeugung der Wellenform D" differenziert und dann durch einen Tiefpaßfilter 208 hindurchgeleitet, um die als Wellenform E" gezeigte Wellenform zu erzeugen. Das Tiefpaßfiltersignal wird dann einem Begrenzungsverstärker zugeführt, um Amplituden zu begrenzen und eine als Wellenform F' gezeigte Rechteckwelle zu erzeugen. In der Chrominanzbahn wird der Chrominanzeingangsübergang mit der niedrigeren Frequenz, die Wellenform G", durch den ersten Chrominanzdifferentiator 212 zur Erzeugung der Wellenform H" differenziert. Das erste Chrominanzdifferential wird dann durch die Verzögerungsschaltung 214 um eine Zeit verzögert, um mit der Verzögerung zusammenzufallen, welche erforderlich ist, daß das Helligkeitssignal durch den Helligkeitskanal hindurchgeleitet wird. Das verzögerte, erste, differenzierte chrominanzsignal und das gefilterte und begrenzte, zweite Differential der Helligkeit werden durch den Vierquadrantenmultiplikator 216 multipliziert, um als Produkt das Versteilungssignal, das als Wellenform 1" gemäß Figur 10 gezeigt ist, zu erzeugen. Der Produktausgang des Vierquadrantenmultiplikators 216 wird der Addierschaltung 218 zusammen mit dem Eingangschrominanzsignal G" zugeführt, das durch das Verzögerungselement 220 verzögert worden ist. Die beiden Signale werden dann durch die Addierschaltung 218 zur Erzeugung eines versteilten Ausgangssignals summiert, das als Wellenform J" in Figur 10 gezeigt ist.The fully wave-directed signal is then once again through the second Differentiator 206 differentiates to generate waveform D "and then through a low pass filter 208 is passed through it to produce the waveform shown as waveform E " to create. The low-pass filter signal then becomes a limiting amplifier to limit amplitudes and a square wave shown as waveform F ' to create. In the chrominance trajectory, the chrominance input transition becomes the lower Frequency, waveform G ", by the first chrominance differentiator 212 for generation of waveform H ". The first chrominance differential is then differentiated by delay circuit 214 delayed by a time to coincide with the delay, which is required that the brightness signal passed through the brightness channel will. The delayed, first, differentiated chrominance signal and the filtered one and limited, second differential of brightness are given by the four-quadrant multiplier 216 is multiplied to produce the product of the steepening signal, which is expressed as waveform 1 " is shown according to Figure 10 to generate. The product output of the four quadrant multiplier 216 is fed to the adder circuit 218 together with the input chrominance signal G ", that has been delayed by the delay element 220. The two signals will then by adding circuit 218 to produce a steepened output signal which is shown as waveform J "in FIG.

Eine spezifische Ausführungsform des Versteiers 200 ist in Figur 11 gezeigt. Ein Helligkeitssignal wird durch ein Netzwerk eingegeben, das aus einem Kondensator 221, einem Nebenschlußwiderstand 222, einem Reihenwiderstand 223 zur Basis des Transistors 224 besteht, das zusammen mit ihrer zugeordneten Schaltungsanordnung wirkt, um den ersten Differentiator 202 zu ergeben. Der Kollektor des Trnasistors 224 ist mit einem Belastungswiderstand 225 versehen, der zur Sammelleitung der Plus spannung V+ zurückgeführt wird. Die Emitterschaltung enthält ein RC-Netzwerk aus einem Kondensator 226 und einem Widerstand 227.A specific embodiment of the steer 200 is shown in FIG shown. A brightness signal is input through a network consisting of a Capacitor 221, a shunt resistor 222, a series resistor 223 to Base of transistor 224, together with its associated circuitry acts to give the first differentiator 202. The collector of the transistor 224 is provided with a load resistor 225, which is connected to the manifold the plus voltage V + is fed back. The emitter circuit contains an RC network composed of a capacitor 226 and a resistor 227.

Die Emitterschaltung enthält auch den Emitterwiderstand 228, der zur Minusspannungssammelleitung V-zurückgeführt wird.The emitter circuit also includes the emitter resistor 228, which is used to Negative voltage bus V-is fed back.

Der Ausgang des Differentiatortransistors 224 wird durch einen Widerstand 229 mr Basis des Transistors 230 genommen, der als Phasenumkehrelement zur Erzeugung gleicher und in Phase entgegengesetzter Signale am Kollektor und am Emitter wirkt. Ein Emitterwiderstand 231 ist zur Sammelleitung V+ und ein Kollektorwiderstand 232 ist zur Sammelleitung V- zurückgeführt. Das Signal am Emitter des Transistors 230 ist durch einen Kopplungskondensator 233, den Nebenschlußwiderstand 234 und den Reihenwiderstand 235 zur Basis eines Transistors 236 geführt. Das Signal aus dem Kollektor des Transistors 230 wird durch einen Kopplungskondensator 237, den Nebenschlußwiderstand 238 und den Reihenwiderstand 239 zur Basis des Transistors 240 geführt. Die Kollektoren und Emitter der Transistoren 236 und 240 sind miteinander verbunden, um die Vollwellengleichrichterschaltung 204 zu bilden.The output of differentiator transistor 224 is through a resistor 229 mr base of transistor 230 taken as a phase reversal element for generating the same and in phase opposite signals at the collector and at the emitter. An emitter resistor 231 is to the bus V + and a collector resistor 232 is returned to the manifold V-. The signal at the emitter of transistor 230 is through a coupling capacitor 233, the shunt resistor 234 and the Series resistor 235 led to the base of a transistor 236. The signal from the The collector of transistor 230 is through a coupling capacitor 237, the shunt resistor 238 and series resistor 239 to the base of transistor 240. The collectors and emitters of transistors 236 and 240 are connected together to form the full-wave rectifier circuit 204 to form.

Die gemeinsamen Emitter sind mit der Sammelleitung V-durch einen Belastungswiderstand 241 verbunden, während die gemeinsamen Emitter unmittelbar mit der Sammelleitung V+ verbunden sind.The common emitters are connected to the bus V- through a load resistor 241 connected, while the common emitter is directly connected to the bus V + are connected.

Das voll gleichgerichtete Signal an den verbundenen Emittern der Transistoren 236 und 240 ist einer zweiten Differentiatorschaltung 206 ausgesetzt, welche eine Eingangsschaltung aus dem Reihenkondensator 242, dem Nebenschlußwiderstand 243 und dem Reihenwiderstand 244 an der Basis eines Transistors 245 besteht. Die Emitterschaltung des Transistors 245 ist mit der Sammelleitung V- durch einen Widerstand 246 verbunden.The fully rectified signal at the connected emitters of the transistors 236 and 240 is a second Differentiator circuit 206 suspended, which is an input circuit made up of the series capacitor 242, the shunt resistor 243 and the series resistor 244 at the base of a transistor 245. the The emitter circuit of the transistor 245 is connected to the bus V- through a resistor 246 connected.

Die Emitterschaltung enthält auch ein Reihen-RC-Netzwerk, das den Kondensator 247 und den Widerstand 248 enthält. Der Kollektor des Transistors 245 ist über einen Belastungswiderstand 249 zur Sammelleitung V+ zurückgeführt.The emitter circuit also includes a series RC network that provides the Capacitor 247 and resistor 248 includes. The collector of transistor 245 is fed back to the bus V + via a load resistor 249.

Das zweite Differential des Helligkeitssignals wird von dem Kollektor des Transistors 245 durch ein Tiefpaßnetzwerk 208 hindurchgeleitet, das die Reiheninduktoren 250 und 253 und die Nebenschlußkondensatoren 252, 253 und 254 enthält. Der Ausgang des Tiefpaßfilters 208 ist durch einen Reihenwiderstand 255 hindurch zur Basis eines Transistors 256 geleitet, der als Emitterfolger ausgebildet ist, wobei sein Kollektor unmittelbar zur Sammelleitung V+ zurückgeführt ist. Ein Belastungswiderstand 247 ist zwischen den Emitter des Transistors 256 und die Sammelleitung V- geschaltet.The second differential of the brightness signal is taken from the collector of transistor 245 passed through a low-pass network 208, the series inductors 250 and 253 and the bypass capacitors 252, 253 and 254. The exit of the low pass filter 208 is through a series resistor 255 to the base of a Conducted transistor 256, which is designed as an emitter follower, with its collector is returned directly to the V + manifold. A load resistor 247 is connected between the emitter of transistor 256 and the bus V-.

Das Ausgangssignal aus dem Transistor 256 ist durch einen Kopplungskondensator 258 hindurch und von dort zu einem Stift P8 einer doppelt ausgeglichenen integrierten AM-Modulatorschaltung 260 zugeführt, welche die Funktion des Vierquadrantenmultiplikators 216 sowie die Funktion des Begrenzungsverstärkers 210 ergibt, wie im Blockschaltbild gemäß Figur 9 veranschaulicht.The output from transistor 256 is through a coupling capacitor 258 through and from there to a pin P8 of a double balanced integrated AM modulator circuit 260, which performs the function of the four quadrant multiplier 216 as well as the function of the limiting amplifier 210 results, as in the block diagram illustrated in FIG.

Die Chrominanzinformation wird in die erste Chrominanzdifferentiatorschaltung 212 durch einen Kondensator 261 einen Nebenschlußwiderstand 262, sowie einen Reihenwiderstand 263 zur Basis eines Transistors 264 eingegeben. Der Emitter des Transistors 264 wird durch einen Widerstand 265 zur Sammelleitung V- zurückgeleitet. Die Emitterschaltung enthält auch ein Serien-RC-Netzwerk aus einem Kondensator 266 und dem Widerstand 267. Der Kollektor des Transistors 264 ist zur Spannungssammelleitung durch einen Belastungswiderstand 268 zurückgeführt.The chrominance information is put into the first chrominance differentiator circuit 212 through a capacitor 261 a shunt resistor 262, and a series resistor 263 is input to the base of a transistor 264. Of the The emitter of transistor 264 is connected through a resistor 265 to the bus V- returned. The emitter circuit also includes a series RC network from one Capacitor 266 and resistor 267. The collector of transistor 264 is to Voltage bus fed back through a load resistor 268.

Das differenzierte Ausgangssignal wird von dem Kollektor des Transistors 264 durch eine Tiefpaßfilterschaltung 214 genommen, welche eine Reiheninduktivität 269 und zwei Parallelkondensatoren 270 und 271 enthält.The differentiated output signal is from the collector of the transistor 264 is taken by a low pass filter circuit 214 which is a series inductor 269 and two parallel capacitors 270 and 271.

Der Ausgang des Tiefpaßfilters 214 ist mit der Basis eines Transistors 272 verbunden, welcher als Emitterfolger dargestellt ist. Der Kollektor des Transistors 270 ist unmittelbar zur Sammelleitung V+ zurückgeführt, während ein Widerstand 273 von der Basis mit der Sammelleitung V+ verbunden ist, um den Vorspannungspunkt für den Transistors 272 festzulegen. Ein Belastungswiderstand 274 verbindet den Emitter des Transistors 272 mit der Sammelleitung V-.The output of the low pass filter 214 is connected to the base of a transistor 272, which is shown as an emitter follower. The collector of the transistor 270 is returned directly to the bus V +, while a resistor 273 from the base connected to the bus V + to the bias point for to set transistor 272. A load resistor 274 connects the emitter of transistor 272 to bus V-.

Das verzögerte Signal wird von dem Emitter des Transistors 272 zum Stift P1 der integrierten Schaltung 260 durch einen Kopplungskondensator 275, den Nebenschlußwiderstand 276 und den Reihenwiderstand 277 geführt. Die Arbeitsweise des Multiplikators 260 der integrierten Schaltung ist dieselbe wie die zuvor beschriebene, so daß sie nicht näher beschrieben wird, mit Ausnahme mit der Bemerkung, daß der Verstärkungsfaktor durch den Wert des Widerstandes 278 zwischen den Stiften P2 und P3 festgestellt ist, während die Vorspannung durch einen Widerstand 279 aus dem Stift P 5 zur Erde festgestellt und Spannungen von der Sammelleitung V- durch einen Widerstand 280 zum Stift P10 und von der Sammelleitung V+ durch einen Widerstand 281 zum Stift P6 und von 282 zum Stift P9 geliefert werden. Die Eingangsimpedanz und die Vorspannungen sind durch die Widerstände 282, 284, 285 und 286 festgelegt. Das Entkuppeln ist am gemeinsamen Knotenpunkt der Widerstände 283, 284, 285 und 286 durch einen Kondensator 287 erzielt. Die Begrenzungswirkung innerhalb der integrierten Schaltung 260 ist durch die Auswahl eines richtigen Signalpegels am Stift P8 erzielt. Der Stift P4 von IC 260 ist mit Erde durch einen Widerstand 288 verbunden, wobei auch ein Entkupplungskondensator 289 von dem Stift P10 von IC 260 mit Erde verbunden ist.The delayed signal is sent from the emitter of transistor 272 to Pin P1 of the integrated circuit 260 through a coupling capacitor 275, the Shunt resistor 276 and the series resistor 277 out. The way of working of the multiplier 260 of the integrated circuit is the same as that previously described, so that it is not described in detail, with the exception of the remark that the Gain factor by the value of resistor 278 between pins P2 and P3 is established while the bias is established by a resistor 279 from pin P 5 to earth and voltages from the busbar V- through resistor 280 to pin P10 and from bus V + through one Resistor 281 can be supplied to pin P6 and from 282 to pin P9. The input impedance and the bias voltages are set by resistors 282, 284, 285 and 286. The decoupling is at the common node of resistors 283, 284, 285 and 286 achieved by a capacitor 287. The limiting effect within the integrated Circuit 260 is achieved by selecting a proper signal level on pin P8. Pin P4 of IC 260 is connected to ground through resistor 288, where also a decoupling capacitor 289 from pin P10 of IC 260 connected to ground is.

Das von dem Vierquadrantenmultiplikator 260 erzeugte Produkt ist vom Stift P9 zur Addierschaltung 218 durch einen geeigneten Kupplungskondensator 290 geführt.The product produced by the four quadrant multiplier 260 is of the Pin P9 to adder circuit 218 through a suitable coupling capacitor 290 guided.

Die Addierschaltung 218 und die Verzögerungsschaltung 220 sind in Verbindung mit der ersten Ausführungsform beschrieben worden, wobei diese Beschreibung hier als Bezugnahme einverleibt ist.The adder circuit 218 and the delay circuit 220 are in FIG Connection with the first embodiment has been described, keeping this description is incorporated herein by reference.

Aus der obigen Beschreibung ist ersichtlich, daß die Vorteile des Versteilers 200 bei seiner Verwendung beim Farbfernsehen sehr bedeutend sind. Bei einer Kamera kann beispielsweise der Versteiler zur Versteilung roter, blauer und grüner Kanäle entweder durch grün in drei Röhrenkameras oder durch ein Helligkeitskanal in vier Röhrenkameras verwendet werden. Zusätzlich zur Erhöhung der ersichtlichen Bandbreite des versteilten Kanals wird durch eine derartige Schaltung jegliche Diskrepanz in bezug auf die Stellung zwischen den Kanälen in der Horizontalrichtung selbsttätig beseitigt, wobei folgerichtig die Registration oder Ausrichtung der Kameraröhre leichter gemacht wird.From the above description it can be seen that the advantages of Versteilers 200 are very important in its use in color television. at a camera can, for example, the steeper for steepening red, blue and green channels either through green in three tube cameras or by a brightness channel can be used in four tube cameras. In addition to the increase the apparent bandwidth of the steepened channel is determined by such a circuit any discrepancy in position between the channels in the horizontal direction eliminated automatically, with consequent registration or alignment of the Camera tube is made easier.

Auch die Verwendung einer geringeren Bildauflösung und von weniger empfindlichen und weniger kostspieligen Röhren in den verbesserten oder erhöhten bzw.Also the use of a lower image resolution and less sensitive and less expensive tubes in improved or enhanced ones respectively.

versteilten Kanälen ermöglicht, wobei nur ein Kanal erforderlich ist, damit eine höhere Bildgüte erzielt wird.steep canals, whereby only one canal is required, so that a higher image quality is achieved.

Bei Verwendung nach einer matrixgemäßen Behandlung auf den I- und Q-Kanälen wird eine derartige Schaltung 200 nicht nur die I- und Q-Bildauflösung erhöhen, sondern auch die Chrominanz-Helligkeitsverzögerung (falls eine solche Verzögerung am Beginn nicht übermäßig groß ist) beseitigen, und zwar infolge der Funktion des sichtbaren Schrittes, welcher für einen Farbübergang charakteristisch ist, wie nun erreicht und zeitmäßig gesteuert, um mit dem Helligkeitsübergang zusammenzufallen.When used after a matrix-like treatment on the I and Q channels, such a circuit 200 will not only adjust the I and Q picture resolution increase, but also the chrominance brightness delay (if such a delay is not excessively large at the beginning), as a result of the function of the visible step, which is characteristic of a color transition, as now reached and timed to coincide with the transition in brightness.

Nun wird der Farbversteiler gemäß Figur 12 beschrieben.The color splitter according to FIG. 12 will now be described.

Ein Versteilersystem 300, das zur Versteilung von Farbfernsehsignalen geeignet ist, ist in Figur 12 dargestellt. Das Eingangssignal ist einer Chrominanz-Helligkeitstrennschaltung 302 zugeführt. Eine derartige Trennschaltung ist vorzugsweise eine Hochleistungseinheit und kann vorteilhafterweise einen Kammfilter mit Videosignalen in dem Format gemäß dem Nordamerikanischen Nationalen Fernsehausschuß verwenden, um an ihrem Ausgang Chrominanz- und Helligkeitssignale ohne Bandbreitenverringerung und ohne Nebenwiedergabe zu liefern. Chrominanz- und Helligkeitssignale werden dann in bezug auf die Chrominanz durch den Chrominanzversteiler 304 und in bezug auf die Helligkeit durch einen Helligkeitsversteiler 206 gesondert versteilt. Der Chrominanzversteiler 304 gehört vorzugsweise dem Typ an, der als die erste Ausführungsform hier gezeigt ist, obwohl entweder die erste oder die zweite Ausführungsform genauso Verwendung finden kann. Der Helligkeitsverteiler gehört der ersten oder zweiten Ausführungsform hier an und kann auch einige Merkmale zur Unterdrückung von Geräusch enthalten, welche dem Fachmann wohl bekannt sind. Die beiden versteilten Signale werden dann in einer Addierschaltung 308 addiert, nachdem das Chrominanzsignal richtig verzögert worden und seine Amplitude verstellt worden ist, um der Helligkeitsamplitude zu entsprechen, und zwar durch eine zweckmäßige Schaltung 310. Jede der beiden in dem Versteiler 300 gezeigten Versteilungen können entfallen, falls die Signalbedingungen und die Überlegungen in Hinsicht auf die Kosten der Anlage es erfordern.A steepening system 300, which is used to steepen color television signals is shown in FIG. The input signal is a chrominance-luminance separation circuit 302 supplied. Such an isolating circuit is preferably a high performance unit and can advantageously use a comb filter with video signals in the format according to to the North American National Television Committee use to at their output chrominance and brightness signals without bandwidth reduction and to deliver without secondary reproduction. Chrominance and luminance signals are then with respect to the chrominance through the chrominance splitter 304 and with respect to the brightness is steepened separately by a brightness distributor 206. The chrominance distributor 304 is preferably of the type shown as the first embodiment here although either the first or second embodiment is equally useful Can be found. The brightness distributor belongs to the first or second embodiment here and may also contain some noise suppression features, which are well known to those skilled in the art. The two steepened signals are then added in an adder circuit 308 after properly delaying the chrominance signal and its amplitude has been adjusted to match the brightness amplitude by an appropriate circuit 310. Either of the two in the The steepnesses shown in steepeners 300 can be omitted if the signal conditions are met and considerations of the cost of the facility require it.

Dem Fachmann, an den die vorliegende Erfindung gerichtet ist, werden viele Abänderungen in bezug auf die Konstruktion sowie bei weitem unterschiedliche Ausführungsformen und Verwendungszwecke des Erfindungsgegenstandes innerhalb des Schutzumfanges der Patentansprüche nahegelegt. Die Offenbarungen und die Beschreibung vorliegend sind rein beispielhaft und in keiner Hinsicht begrenzend. Diese Methoden sind insbesondere unmittelbar bei den Fernsehsignalen gemäß dem PAL- und Secam-Format sowie bei Bilderzeugungssystemen, wie z.B. Bildübertragungssystemen oder bei Faksimile anwendbar, die nicht unbedingt mit dem Fernsehen in Beziehung stehen.Those skilled in the art to which the present invention pertains will be appreciated many changes in construction as well as vastly different ones Embodiments and uses of the subject matter of the invention within the The scope of protection of the claims is suggested. The revelations and the description present are purely exemplary and in no way limiting. These methods are particular directly with the television signals according to the PAL and Secam format as well as in image generation systems such as image transmission systems or applicable to facsimile, which is not necessarily related to television stand.

L e e r s e i t eL e r s e i t e

Claims

Claims 1, method for shortening the transition period of transitions, the related high speed aperiodic signals take place, by the fact that a first coherent Signal with transitions to be shortened to generate a first differential of the said first signal differentiates a second signal that coincides with the first signal related to produce a second differential of said second signal differentiated twice, a function of said first differential of said first signal is a function of said second differential of said second signal, said function of said differential of said first signal with said function of said second differential des said second signal for generating a product, said first signal by a time factor which is equal to the propagation delay that occurs during generation of said product is introduced to generate a delayed first signal delayed and said product and said delayed first signal for generation a sum which is the first signal whose transitions have been truncated, in phase, is added.

2. The method according to claim 1, characterized in that g e k e n nz e i c h n e t, that said aperiodic contiguous signals enter high speed Result in a video signal or composite signal.

3. The method according to claim 1, characterized in that g e k e n nz e i c h n e t, that the first signal is substantially identical to said second signal.

4. The method according to claim 1, characterized in that g e k e n nz e i c h n e t, that the first signal is the same as the second signal.

5. The method according to claim 1, characterized in that g e k e n nz e i c h n e t, that the second differential of the second signal is below a predetermined limit level amplified and the amplitude of the second differential of the second signal over the predetermined level is limited to said function of said second Differential of said second signal.

6. The method according to claim 5, characterized in that g e k e n nz e i c h n e t, that the first signal is essentially identical to the second signal.

7. The method according to claim 5, characterized in that g e k e n nz e i c h n e t, that the first signal is the same as the second signal.

8. The method according to claim 1, characterized in that g e k e n nz e i c h n e t, that the first differential of the first signal is independent of the sign and of the Direction of transition of the first signal is made to the said function of the first differential of said first signal.

9. The method according to claim 8, characterized in that g e k e n nz e i c h n e t, that the method step with which the first differential of the first signal is made into a sign independent function by the full wave rectification of the first differential of the first signal is obtained.

10. The method according to claim 8, characterized in that g e k e n nz e i c h n e t, that the first signal is essentially identical to the second signal.

11. The method according to claim 8, characterized in that g e k e n nz e i c h n e t, that the first signal is the same as the second signal.

12. The method according to claim 5, characterized in that g e k e n nz e i c h n e t, that the function of the first differential of the first signal by the method steps which consist in that the first differential of the first signal regardless of the sign and direction of the transition of the first signal by the full wave rectification of the same is made to a rectified first differential signal, the first rectified differential signal delayed, the rectified first differential signal by one a predetermined amount or value is delayed and a comparison signal is generated, always with the smaller of said rectified first differential signals is identical, and the delayed, rectified first differential signal, to obtain said function of the first differential of the first signal.

13. The method according to claim 12, characterized in that g e k e n nz e i c h n e t, that the coherent, aperiodic high speed signals form a composite color television signal and that the first signal is color chrominance information and the second signal contains image brightness information.

14. The method according to claim 1, characterized in that g e k e n nz e i c h n e t, that said contiguous high speed aperiodic signals form a composite color television signal and the first signal color chrominance information and the second signal contains image brightness information, wherein within the Step of the two-fold differentiation of said second signal the process steps are present, which consist in that the first differential of the second signal to a value independent of the sign by the full-wave rectification and by amplifying the second differential below a predetermined limit level and by limiting the amplitudes of the second Differential of the second signal is made to have said function of said second differential to obtain said second signal, the further method step of Delaying said first differential of said first signal by one predetermined value for generating said function of said first differential of said first signal is provided.

15. The method according to claim 1, characterized in that g e k e n nz e i c h n e t, that the coherent, aperiodic high speed signals form a composite color television signal result and that the first step is the further step of separating the Color chrominance information and the image brightness information in said composite remote signal or video signal is provided, whereupon the method steps according to claim 1 at the separate brightness information is applied to the time of the transitions reduce the same in one operation, the first signal and the second Signal are the same brightness information, and the method steps according to claim 1 apply to the separated chrominance information, around the times of the transition in a method step, after which the first signal the chrominance information and the second signal is the brightness information, the further subsequent ones Process steps are provided, after which the amplitude and timing of the Chrominance information with a shortened transition time with the brightness information with shortened transition time and then adjusted the amplitude and the time-adjusted chrominance and brightness with a shortened transition time can be combined to provide a processed or conditioned composite color television signal output or a color television output signal with a noticeably higher picture resolution produce.

16. Device to reduce the transition time of the transitions, which take place in coherent, aperiodic {signals of high speed, g e k e n n n z e i c h n e t by a first differentiator device (14) for Differentiation of a first coherent signal with transitions to be shortened for generating a first differential of the first signal, a multiple differentiation device for two-fold differentiation of the second signal, which with the first signal related to obtain a second differential of the second signal, a first processing or preparation device, which is connected to the first differentiating device (14) for generating a function of the first differential of the first signal is. A second processing or conditioning device (16) associated with the Multiple differentiating device for generating a function of the second differential of the second signal is connected, a Multiplikatoreinrichtunq (22) which with the first processing device and with the second processing device to multiply said function of said first differential of said first signal with said function of the second differential of said second signal is connected to produce a product, a first Delay means (24) for delaying said first signal by one Time factor, which equals the transition delay or the transit time delay that was introduced in the manufacture of said product to a to generate delayed first signal, and by an adder (26) which with the multiplier device (22) and with said first delay device (24) is connected to said product and said delayed first signal in phase to get a sum which is the first signal whose Transitions are reduced or shortened.

17. The device according to claim 16, characterized in that it is e t that said contiguous, aperiodic signals at high speed result in a video signal or a composite signal.

18. The device according to claim 16, characterized in that it is e t that said first signal substantially coincides with said second signal is identical.

19. The device according to claim 16, characterized in that it is not e t that said first differentiator device (14) is connected to a To form part of said multiple differentiator and that said first signal is the same as said second signal.

20. The device according to claim 16, characterized in that there is no e t that said second processing or conditioning device is a limiting amplifier device (20, 220) for amplifying said second differential of said second Signal below a predetermined limit level and to limit the amplitude of said second differential of said second signal over said predetermined level for generating said function of said second differential of said second signal.

21. The device according to claim 20, characterized in that it is not t that the first differentiator means. (14) is attached to a part of said multiple differentiator and that said first Signal is the same as said second signal.

22. The device according to claim 16, characterized in that there is no e t that said first processing or editing device can be actuated is to be said first differential of said first signal independent of the To make the sign and of the direction of the transition of said first signal.

23. The device according to claim 22, characterized in that it is not e t that the first processing or. Processing device a full wave rectifier circuit (18).

24. The device according to claim 23, characterized in that it is not t that the first differentiator device (14) is connected to a part of said multiple differentiator and that said first Signal is the same as said second signal.

25. The device according to claim 20, characterized in that it is not t that the first processing or conditioning device (14) is a full-wave rectifier circuit (18) has said first differential of said first signal independently the sign and the direction of the transition of the first signal to the generation to make a rectified, first differential signal and a second Delay means (108, 116) associated with said full wave rectifier (106) is connected to said rectified first differential signal to delay a predetermined value and a comparator device (114), which with said full wave rectifier circuit (106) and with said second delay device (116) is connected to a comparison signal generate that at any point in time with the lesser of the rectified first Differential signals and with the delayed, rectified, first Differential is identical to said function of said first differential of said first signal.

26. The device according to claim 25, characterized in that it is not e t that said coherent high speed aperiodic signals result in a composite color television signal and that the first signal comprises color chrominance information and the second signal contains image brightness information.

27. The device according to claim 16, characterized in that it is not t that said coherent high speed aperiodic signals result in a composite color television signal and that the first signal comprises color chrominance information and the second signal includes image brightness information, said Multiple differentiator includes a first differentiator (102, 202), a full wave rectifier circuit (106, 204) connected to the first differentiator (102, 202), and one second differentiator (104, 206) associated with the full wave rectifier circuit (106), said second processing means limiting amplification means (110, 210) for amplifying said second Differential of said second signal below a predetermined value and the Has amplitude of said second differential of said second signal and where the first processing device third delay means (120, 220) for delaying the first differential of the first signal has a value which corresponds to the transition or transit time delay is the same, which results from the processing or conditioning of the second signal, by said multiple differentiator and said second Processing or preparation facility.

28. The device according to claim 16, characterized in that it is not t that said coherent high speed aperiodic signals result in a composite color television signal and that the first signal comprises color chrominance information and the second signal contains image brightness information, further comprising a Isolation circuit is provided with the first differentiator and with of said multiple differentiator is connected to said first Signal and said second signal and to separate said first signal to said first differentiator means and to supply the second signal to said multiple differentiating device, as well as through a second Signal transition shortening means connected to said second Receive a signal from said isolating circuit to reduce the time of the transitions, occurring in said second signal, said second signal transition degrading means a first differentiator (14, 102, 202), a full wave rectifier circuit (18, 106, 204), which is connected to the first differentiator, a second differentiator (16, 104, 206) connected to the first differentiator, a limiting amplifier (20, 110, 210) connected to the second differentiator, a four-quadrant multiplier (22, 112, 216), the one with the full wave rectifier circuit and with the limiting amplifier is connected, an adder circuit (26, 118, 218) which is connected to the four-quadrant multiplier is connected, and a delay device interposed between the separating device (302) and the adding device is connected, furthermore by a delay and amplitude adjustment means connected to the adding means for delay and amplitude matching the first signal with the shortened transition to said one second signal with the shortened transition, and finally through a video adding circuit (26, 118, 218) connected to said adding circuit in said second signal transition shortening device and with said delay and amplitude adjustment means for generating of a video signal, wherein both chrominance and luminance information Have transitions whose duration is reduced or shortened.