DE2704404C3

DE2704404C3 - Electrical control device with PID behavior without integral saturation

Info

Publication number: DE2704404C3
Application number: DE19772704404
Authority: DE
Inventors: Hans Dipl.-Ing. 6368 Bad Vilbel Proels
Original assignee: Hartmann and Braun AG
Current assignee: ABB Training Center GmbH and Co KG
Priority date: 1977-02-03
Filing date: 1977-02-03
Publication date: 1981-05-21
Also published as: DE2704404B2; DE2704404A1

Description

Die Erfindung bezieht sich auf eine elektrische Regeleinrichtung gemäß dem Oberbegriff des Patentanspruchs 1.The invention relates to an electrical control device according to the preamble of the patent claim 1.

In der Zeitschrift »Regelungstechnische Praxis und Prozeß-Rechentechnik«, 1973, Seiten 237 bis 240, insbesondere Bild 4 und die zugehörige Beschreibung auf Seite 239, ist die Struktur eines PID-Reglers mit kontinuierlichem Ausgangssignal beschrieben, die bei Übersteuerung des Reglers, z. B. beim Anfahren, eine Integralsättigung verhindert. Hierzu wird einerseits das Potential des Summenpunktes des invertierenden Rechenverstärkers durch eine bei Übersteuerung des Reglerausgangssignals wirksam werdende Begrenzungsschaltung auf Bezugspotential festgehalten und andererseits der D-Anteil im Eingangsnetzwerk des Reglers erzeugt. Die Begrenzungsschaltung besteht aus zwei Spannungsteilern und zwei Dioden. Damit die Begrenzungsschaltung den Nullpunkt des Reglers nicht beeinflußt, wenn sich die Ausgangsspannung des Reglers in ihrem Arbeitsbereich befindet, also der Regler nicht übersteuert ist, müssen hochsperrende Dioden verwendet werden, die sehr teuer sind. Diese Reglerstruktur ist jedoch nur für Regler mit kontinuierlichem Ausgangssignal geeignet. Wird dagegen ein PID-Regler ohne Integralsättigung mit geschaltetem Ausgangssignal gewünscht, z. B. zur Ansteuerung von Thyristor-Schaltern oder Schützen, so muß dem Regler ein zusätzlicher Modulator nachgeschaltet werden, der die kontinuierliche Ausgangsspannung des Reglers in ein impulsbreitenmoduliertes Signal umformt, dessen Tastverhältnis der Ausgangsspannung des Reglers proportional ist.In the magazine "Regelstechnische Praxis und Prozess-Rechentechnik", 1973, pages 237 to 240, in particular Fig. 4 and the corresponding description on page 239, is the structure of a PID controller with continuous output signal described, which when the controller is overridden, z. B. when starting, a Integral saturation prevented. For this purpose, on the one hand, the potential of the summation point of the inverting Computing amplifier by a limiting circuit that becomes effective when the controller output signal is overdriven on the reference potential and on the other hand the D component in the input network of the Controller generated. The limiting circuit consists of two voltage dividers and two diodes. So that Limiting circuit does not affect the zero point of the controller if the output voltage of the Controller is in their work area, i.e. the controller is not overridden, high blocking must be used Diodes are used, which are very expensive. However, this controller structure is only for controllers with continuous Output signal suitable. If, on the other hand, a PID controller without integral saturation is switched on Output signal desired, e.g. B. to control thyristor switches or contactors, the controller must an additional modulator can be connected downstream, which converts the continuous output voltage of the controller into transforms a pulse-width-modulated signal, the duty cycle of which corresponds to the output voltage of the regulator is proportional.

Der Erfindung liegt die Aufgabe zugrunde, eine elektrische Regeleinrichtung der eingangs genannten Art zu schaffen, bei der weder ein zusätzlicher Modulator noch die aus den beiden Spannungsteilern ind den beiden hochsperrenden Dioden bestehende liegrenzungsschaltung erforderlich ist.The invention is based on the object of providing an electrical control device of the type mentioned at the beginning Art to create in which neither an additional modulator nor the one from the two voltage dividers ind the two high blocking diodes existing limit circuit is required.

Diese Aufgabe wird erfindungsgemäß durch die imThis object is achieved according to the invention by the im

Patentanspruch 1 gekennzeichneten Merkmale gelöst Vorteilhafte Weiterbildungen und Ausgestaltungen der Regeleinrichtung nach Patentanspruch 1 sind in den Unteransprüchen gekennzeichnetPatent claim 1 characterized features solved. Advantageous developments and refinements of the Control device according to claim 1 are characterized in the subclaims

Die Erfindung wird im folgenden mit inren weiteren Einzelheiten und Vorteilen an Hand der in den Zeichnungen dargestellten Ausführungsbeispiele näher erläutert Es zeigtThe invention is described below with further details and advantages on the basis of the in the Drawings illustrated embodiments explained in more detail

F i g. 1 das Prinzipschaltbild der erfindungsgemäßen Regeleinrichtung, ι οF i g. 1 shows the basic circuit diagram of the control device according to the invention, ι ο

F i g. 2 eine Schaltung zur Widerstandswandlung undF i g. 2 a circuit for resistance conversion and

F i g. 3 das Prinzipschaltbild einer als doppelter Zweipunktregler ausgestalteten Regeleinrichtung gemäß der Erfindung.F i g. 3 shows the basic circuit diagram of a control device configured as a double two-point controller according to FIG the invention.

Gleiche Teile sind in den Figuren mit den gleichen Bezugszeichen versehen.The same parts are provided with the same reference symbols in the figures.

F i g. 1 zeigt das Prinzipschaltbild der erfindungsgemäßen Regeleinrichtung. Der Klemme 1, die den Reglereingang bildet, ist die Regelabweichung av als Eingangsspannung zugeführt An der Kle/nme 2 steht das Ausgangssignal y in Form einer Impulsbreiten modulierten Spannung mit konstanter Amplitude an. Dem invertierenden Eingang eines Differenzverstärkers 3 ist über einen Widerstand 4 die Regelabweichung x_w und über einen Kondensator 5 die >■> Ausgangsspannung des Differenzverstärkers 3 zugeführt. Dem Differenzverstärker 3 ist ein Schaltverstärker 6 mit Hysterese nachgeschaltet, dessen Ausgang mit der Klemme 2 verbunden ist. Die Ausgangsspannung des Schaltverstärkers 6 ist einem Spannungsteiler jo 7 zugeführt. Dem Eingang eines invertierenden Rechenverstärkers 8 ist die an dem Abgriff des Spannungsteilers 7 anstehende Spannung über die Reihenschaltung eines einstellbaren Widerstandes 9 und eines Kondensators 10 zugeführt und die Regelab- r> weichung x_w über die Reihenschaltung eines Widerstandes 11 und eines Kondensators 12. Die Ausgangsspannung des invertierenden Rechenverstärkers 8 ist einem Spannungsteiler 13 zugeführt. Die an dein Abgriff des Spannungsteilers 13 anstehende Spannung ist dem w Eingang des invertierenden Rechenverstärkers 8 über einen Widerstand 14 zugeführt. Der Ausgang des invertierenden Rechenverstärkers 8 ist mit dem nichtinvertierenden Eingang des Differenzverstärkers 3 verbunden. Der Spannungsteiler 7, der einstellbare -r, Widerstand 9 und der Spannungsteiler 13 ermöglichen eine stetige Einstellung des Proportionalbereichs X_p, der Vorhaltzeit T_y bzw. der Nachstellzeit T_n entsprechend den Parametern der Regelstrecke. Die Bereiche, innerhalb derer die Parameter des Reglers stetig ->o einstellbar sind, ergeben sich aus der Dimensionierung der Widerstände 9,11 und 14 sowie der Kondensatoren 10 und 12. Der Widerstand 4 und der Kondensator 5 sind so dimensioniert, daß die aus ihnen gebildeto Zeitkonstante 74/5 = IUCi mindestens zehnmal kleiner ^;st als die aus dem kleinsten einstellbaren Wert des Widerstandes 9 und dem Kondensator 10 gebildete Zeitkonstante 7(9/io)min=/?9minCio. Der invertierende Rechenverstärker 8 bildet zusammen mit dem Widerstand 11, dem Kondensator 12 sowie der Gegenkopplung über den wi Spannungsteiler 13 und den Widerstand 14 ein erstes Dt ι -Glied für die der Klemme 1 zugeführte Regelabweichung AV. Weiterhin bildet der invertierende RechenVerstärker8 mit dem einstellbaren Widerstand 9, dem Kondensator 10 sowie der Gegenkopplung über t>-> den Spannungsteiler 13 und den Widerstand 14 ein D7 i-Glied für den zeitlichen Mittelwert der Ausgangsspannung des Schaltverstärkers 6.F i g. 1 shows the basic circuit diagram of the control device according to the invention. Terminal 1, which forms the controller input, is supplied with the control deviation av as an input voltage. At terminal 2, the output signal y is present in the form of a pulse-width modulated voltage with constant amplitude. The inverting input of a differential amplifier 3 is supplied with the control deviation x _w via a resistor 4 and the output voltage of the differential amplifier 3 via a capacitor 5. The differential amplifier 3 is followed by a switching amplifier 6 with hysteresis, the output of which is connected to terminal 2. The output voltage of the switching amplifier 6 is fed to a voltage divider jo 7. The input of an inverting computing amplifier 8 is supplied with the voltage at the tap of the voltage divider 7 via the series connection of an adjustable resistor 9 and a capacitor 10 and the control deviation x _w via the series connection of a resistor 11 and a capacitor 12. The output voltage of the inverting computing amplifier 8 is fed to a voltage divider 13. The voltage present at the tap of the voltage divider 13 is fed to the w input of the inverting computing amplifier 8 via a resistor 14. The output of the inverting computing amplifier 8 is connected to the non-inverting input of the differential amplifier 3. The voltage divider 7, the adjustable -r resistor 9 and the voltage divider 13 enable the proportional range X _p , the lead time T _y and the reset time T _n to be set continuously according to the parameters of the controlled system. The ranges within which the parameters of the controller are continuously -> o adjustable, result from the dimensioning of the resistors 9, 11 and 14 and the capacitors 10 and 12. The resistor 4 and the capacitor 5 are dimensioned so that the from them formedo time constant 74/5 = IUCi at least ten times smaller ^; st as the time constant 7 (9 / io) min = /? 9minCio formed from the smallest adjustable value of the resistor 9 and the capacitor 10. The inverting computing amplifier 8, together with the resistor 11, the capacitor 12 and the negative feedback via the wi voltage divider 13 and the resistor 14, forms a first Dt ι element for the control deviation AV supplied to the terminal 1. Furthermore, the inverting arithmetic amplifier 8 with the adjustable resistor 9, the capacitor 10 and the negative feedback via t>-> the voltage divider 13 and the resistor 14 forms a D7 i element for the time average of the output voltage of the switching amplifier 6.

Die stetige Einstellung des Proportionalbereichs X_p kann durch Verstellung des Verstärkungsfaktors eines Verstärkers mit stetig einstellbarem Verstärkungsfaktor erfolgen, dessen Ausgang mit der Klemme 1 verbunden ist und dessem Eingang die Regelabweichung av zugeführt ist In diesem Fall kann der einstellbare Spannungsteiler 7 durch eineo auf einen festen Wert eingestellten Spannungsteiler ersetzt werden.The constant setting of the proportional range X _p can be done by adjusting the amplification factor of an amplifier with a continuously adjustable amplification factor, the output of which is connected to terminal 1 and the input of which is supplied with the control deviation av the set voltage divider must be replaced.

Bei der folgenden Erläuterung des Schaltverhaitens der erfindungsgemäßen Regeleinrichtung wird davon ausgegangen, daß an der Klemme 1 die Regelabweichung AV=O liegt und sich ein eingeschwungener Zustand eingestellt hat Weiterhin wird davon ausgegangen, daß die Ausgangsspannung des Differenzverstärkers 3 die obere Schaltschwelle des Schaltverstärkers 6 gerade erreicht hat und die Ausgangsspannung des Schaltverstärkers 6 von dem niedrigen Wert auf den höheren Wert springt. Dieser Sprung der Ausgangsspannung des Schaltverstärker 6 wird über den Spannungsteiler 7, den einstellbaren Widerstand 9, den Kondensator 10, den invertierenden Rechenverstärker 8, den Spannungsteiler 13 und den Widerstand 14 auf den Ausgang des invertierenden Rechenverstärkers 8 übertragen. Dabei erfolgt eine Umkehr des Vorzeichens der Ausgangsspannung des invertierenden Rechenverstärkers 8. Die Ausgangsspannung des invertierenden Rechenverstärkers 8 springt auf einen negativen Wert. Der Differenzverstärker 3 mit dem Widerstand 4 und dem Kondensator 5 wirkt für eine auf den nichtinvertierenden Eingang des Differenzverstärkers 3 geschaltete Spannung als PI-Glied. Bei einem Sprung der Ausgangsspannung des invertierenden Rechenverstärkers 8 von einem positiven auf einen negativen Wert erfolgt zuerst eine sprungartige Verringerung der Ausgangsspannung des Differenzverstärkers 3 und daran anschließend eine lineare Verringerung. Hat die Ausgangsspannung des Differenzverstärkers 3 die untere Schaltschwelle des Schaltverstärkers 6 erreicht, so springt die Ausgangsspannung des Schaltverstärkers 6 von dem höheren Wert auf den niedrigen Wert und die Ausgangsspannung des invertierenden Rechenverstärkers 8 springt von dem negativen Wert auf einen positiven Wert. Die Ausgangsspannung des invertierenden Rechen verstärken 8 stellt sich so ein, daß der über den Widerstand 14 fließende Strom gleich dem über den einstellbaren Widerstand 9 fließenden Strom ist. Die Ausgangsspannung des Differenzverstärkers 3 springt um denselben Betrag in positiver Richtung wie die Ausgangsspannung des invertierenden Rechenverstärkers 8 und steigt daran anschließend linear an bis sie wieder die obere Schaltschwelle des Schaltverstärkers 6 erreicht. Diese Vorgänge wiederholen sich, so daß am Ausgang des Differenzverstärkers 3 eine im wesentlichen dreieckförmige Wechselspannung und am Ausgang des Schaltverstärkers 6 eine rechteckförmige Wechselspannung mit der Periodendauer T_y ansteht. Auf Grund der oben beschriebenen Bemessung des Widerstandes 4 und des Kondensators 5 ist die Periodendauer 7} der rechteckförmigen Ausgangsspannung des Schaltverstärkers 6 kleiner als die aus dem kleinsten einstellbaren Wert des Widerstandes 9 und dem Kondensator 10 gebildete Zeitkonstante 7(<i/io)_min-In the following explanation of the switching behavior of the control device according to the invention, it is assumed that the control deviation AV = 0 at terminal 1 and that a steady state has set in. Furthermore, it is assumed that the output voltage of the differential amplifier 3 has just reached the upper switching threshold of the switching amplifier 6 and the output voltage of the switching amplifier 6 jumps from the low value to the higher value. This jump in the output voltage of the switching amplifier 6 is transmitted via the voltage divider 7, the adjustable resistor 9, the capacitor 10, the inverting computing amplifier 8, the voltage divider 13 and the resistor 14 to the output of the inverting computing amplifier 8. In this case, the sign of the output voltage of the inverting arithmetic amplifier 8 is reversed. The output voltage of the inverting arithmetic logic amplifier 8 jumps to a negative value. The differential amplifier 3 with the resistor 4 and the capacitor 5 acts as a PI element for a voltage switched to the non-inverting input of the differential amplifier 3. In the event of a jump in the output voltage of the inverting computing amplifier 8 from a positive to a negative value, there is first a sudden decrease in the output voltage of the differential amplifier 3 and then a linear decrease. If the output voltage of the differential amplifier 3 has reached the lower switching threshold of the switching amplifier 6, the output voltage of the switching amplifier 6 jumps from the higher value to the low value and the output voltage of the inverting computing amplifier 8 jumps from the negative value to a positive value. The output voltage of the inverting rake amplify 8 is set so that the current flowing through the resistor 14 is equal to the current flowing through the adjustable resistor 9. The output voltage of the differential amplifier 3 jumps in the positive direction by the same amount as the output voltage of the inverting computing amplifier 8 and then rises linearly until it reaches the upper switching threshold of the switching amplifier 6 again. These processes are repeated, so that an essentially triangular alternating voltage is present at the output of the differential amplifier 3 and a square-wave alternating voltage with the period T _y is present at the output of the switching amplifier 6. Due to the above-described dimensioning of the resistor 4 and the capacitor 5, the period 7} of the square-wave output voltage of the switching amplifier 6 is smaller than the time constant 7 (<i / io) _m in formed from the smallest adjustable value of the resistor 9 and the capacitor 10 -

Die Hysterese des Schaltverstärkers 6, also der Absiand zwischen der oberen und der unteren Schaltschwelle, ist größer gewählt als der größtmögliche Sprung der Ausgangsspannung des Differenzverstärkers 3 und, da die Ausgangsspannung des Differenz-The hysteresis of the switching amplifier 6, that is, the distance between the upper and the lower Switching threshold is selected to be greater than the largest possible jump in the output voltage of the differential amplifier 3 and, since the output voltage of the differential

Verstärkers 3 um denselben Betrag springt wie die Ausgangsspannung des invertierenden Rechenverstärkers 8, auch größer als der größtmögliche Sprung der Ausgangsspannung des Rechenverstärkers 8. Die Höhe des Sprungs der Ausgangsspannung des invertierenden Rechenverstärkers 8 ergibt sich aus der am Abgriff des Spannungsteilers " anstehenden Spannung, den Widerständen 9 und 14 und dem Teilungsverhältnis des Spannungsteilers 13.Amplifier 3 jumps by the same amount as the output voltage of the inverting computing amplifier 8, also greater than the largest possible jump in the output voltage of the processing amplifier 8. The height the jump in the output voltage of the inverting computing amplifier 8 results from the at the tap of the Voltage divider "applied voltage, the resistors 9 and 14 and the division ratio of the Voltage divider 13.

Bei der weiteren Erläuterung des Schaltverhaltens der erfindungsgemäßen Regeleinrichtung wird davon ausgegangen, daß die Regelabweichung x_w sich linear vergrößert Der Differenzverstärker 3 mit dem Widerstand 4 und dem Kondensator 5 wirkt für die Regelabweichung x_w als invertierendes I-Glied. Die Ausgan.gsspannung des Differenzverstärkers 3 entspricht der Ausgangsspannung eines nichtinvertierenden PI-Gliedes, der die Ausgangsspannung eines invertierenden I-GIiedes additiv überlagert ist, wobei dem Eingang des nichtinvertierenden PI-Gliedes die Ausgangsspannung des invertierenden Rechenverstärkers 8 und dem Eingang des invertierenden I-Gliedes die Regelabweichung x_w zugeführt ist. Dem Anteil der Ausgangsspannung des Differenzverstärkers 3, der von der dem nichtinvertierenden Eingang des Differenzverstärkers 3 zugeführten Spannung erzeugt wird, wird eine durch die dem invertierenden Eingang des Differenzverstärkers 3 zugeführte Regelabweichung erzeugte, stetig größer werdende negative Spannung überlagert, die die Anstiegsgeschwindigkeit der Ausgangsspannung des Differenzverstärkers 3 verringert und die Abfallgeschwindigkeit der Ausgangsspannung des Differenzverstärkers 3 vergrößert Durch diese gegenläufig wirkende Veränderung der Anstiegsgeschwindigkeit und der Abfallgeschwindigkeit der Ausgangsspannung des Differenzverstärkers 3 erfolgt eine Änderung des Tastverhältnisses der Ausgangsspannung des Schaltverstärkers 6 im Sinne einer Verringerung des Tastverhältnisses. Als Tastverhältnis ist das Verhältnis des Zeitraums, in dem die Ausgangsspannung des Schaltverstärkers 6 den höheren Wert aufweist zu der Periodendauer T_y der Ausgangsspannung des Schaltverstärkers 6 bezeichnet. Auf Grund der über den Widerstand 11 und den Kondensator 12 zugeführten linear ansteigenden Regelabweichung x_w verringert sich der zeitliche Mittelwert der Ausgangsspannung des invertierenden Rechenverstärkers 8 um einen konstanten Wert, der die Anstiegsgeschwindigkeit der Ausgangsspannung des Differenzverstärkers 3 weiter verringert und entsprechend die Abfallgeschwindigkeit der Ausgangsspannung des Differenzverstärkers 3 weiter erhöht Hieraus ergibt sich eine weitere Verringerung des Tastverhältnisses der Ausgangsspannung des Schaltverstärkers 6. Hält man nun den Wert der Regelabweichung x_w auf einem positiven Wert fest so fließt über den Widerstand 11 und den Kondensator 12 kein Strom mehr zu dem Summenpunkt des invertierenden Rechenverstärkers 8. Das Zeitverhalten des Reglers wird jetzt nur noch durch das DrrGlied in der Rückführung bestimmt da der Mittelwert der Ausgangsspannung des Schaltverstärkers 6 einen Ladestrom in den Kondensator 10 fließen läßt der den Mittelwert der Ausgangsspannung des invertierenden Rechenverstärkers 8 verringert Entsprechend dem Mittelwert der Ausgangsspannung des invertierenden Rechenverstärkers 8 verändern sich bei konstanter Regelabweichung x_w die Anstiegs- und Abfallgeschwindigkeit der Ausgangsspannung des Differenzverstärkers 3 und damit verringert sich das Tastverhältnis der Ausgangsspannung des Schaltverstärkers 6 linear. Es ist also nur noch der !-Anteil des Zeitverhaltens des Reglers wirksam.
Der Summenpunkt des invertierenden Rechenverstärkers 8 kann sich — auch bei Übersteuerung des Reglers — nicht vom Bezugspotential entfernen. Der Kondensator 10 kann sich daher höchstens auf die am Abgriff des Spannungsteilers 7 anstehende SpannungIn the further explanation of the switching behavior of the control device according to the invention, it is assumed that the control deviation x _w increases linearly. The differential amplifier 3 with the resistor 4 and the capacitor 5 acts as an inverting I element for the control deviation x _w. The output voltage of the differential amplifier 3 corresponds to the output voltage of a non-inverting PI element which is additively superimposed on the output voltage of an inverting I element, the input of the non-inverting PI element being the output voltage of the inverting computing amplifier 8 and the input of the inverting I element the control deviation x _{w is} supplied. The component of the output voltage of the differential amplifier 3, which is generated by the voltage fed to the non-inverting input of the differential amplifier 3, is superimposed by a steadily increasing negative voltage generated by the inverting input of the differential amplifier 3, which increases the rate of increase of the output voltage of the differential amplifier 3 is reduced and the rate of fall of the output voltage of the differential amplifier 3 is increased. This counteracting change in the rate of rise and the rate of fall of the output voltage of the differential amplifier 3 results in a change in the duty cycle of the output voltage of the switching amplifier 6 in the sense of a reduction in the duty cycle. The ratio of the period in which the output voltage of the switching amplifier 6 has the higher value to the period T _{y of} the output voltage of the switching amplifier 6 is referred to as the pulse duty factor. Due to the linearly increasing control deviation x _w supplied via the resistor 11 and the capacitor 12, the time average value of the output voltage of the inverting computing amplifier 8 is reduced by a constant value, which further reduces the rate of rise of the output voltage of the differential amplifier 3 and, accordingly, the rate of fall of the output voltage of the Differential amplifier 3 further increased This results in a further reduction in the duty cycle of the output voltage of the switching amplifier 6. If you now hold the value of the control deviation x _w at a positive value, no more current flows through the resistor 11 and the capacitor 12 to the summing point of the inverting Computing amplifier 8. The time behavior of the controller is now only determined by the Drr member in the feedback because the mean value of the output voltage of the switching amplifier 6 allows a charging current to flow into the capacitor 10, which is the mean value of the off output voltage of the inverting computing amplifier 8 reduced Corresponding to the mean value of the output voltage of the inverting computing amplifier 8, the rise and fall speed of the output voltage of the differential amplifier 3 change with constant control deviation x _w and thus the duty cycle of the output voltage of the switching amplifier 6 is reduced linearly. So only the! Part of the controller's time response is effective.
The summation point of the inverting computing amplifier 8 cannot move away from the reference potential - even if the controller is overdriven. The capacitor 10 can therefore at most refer to the voltage present at the tap of the voltage divider 7

ίο aufladen. Der Kondensator 12 kann unabhängig von dem Ladezustand des Kondensators 10 die Ausgangsspannung des invertierenden Rechenverstärkers 8 ins Negative steuern. Damit sind die Bedingungen erfüllt, die in der Zeitschrift »Regelungstechnische Praxis und Prozeß-Rechentechnik«, 1973, Seite 239, linke Spalte für ein überschwingfreies Anfahren und damit auch für einen Regler ohne Integralsättigung genannt sind.ίο charge. The capacitor 12 can be independent of the state of charge of the capacitor 10, the output voltage of the inverting computing amplifier 8 ins Taxes negatives. This fulfills the conditions set out in the journal »Control Engineering Practice and Process computing technology «, 1973, page 239, left column for a start-up without overshoot and thus also for a controller without integral saturation are mentioned.

Während die' Spannungsteiler 7 und 13 durch gewöhnliche niederohmige Potentiometer realisierbar sind, ist als einstellbarer Widerstand 9 ein hochohmiges Bauteil zu verwenden, um die in der Verfahrenstechnik erforderlichen Reglerparameter zu erhalten. Durch die in F i g. 2 dargestellte Widerstandswandlungsschaltung, die den einstellbaren Widerstand 9 in F i g. 1 ersetzt, ist es möglich, auch die Vorhaltzeit 7V durch ein niederohmiges Potentiometer einzustellen. Die Widerstandswandlungsschaltung besteht aus einem Differenzverstärker 15, dessen nichtinvertierender Eingang mit dem Schaltungspunkt a und über einen Widerstand 16While the 'voltage dividers 7 and 13 can be implemented by ordinary low-resistance potentiometers are, a high-ohmic component is to be used as the adjustable resistor 9 in order to avoid that in process engineering to obtain the required controller parameters. Through the in F i g. 2 shown resistance conversion circuit, the adjustable resistor 9 in F i g. 1, it is possible to also change the derivative action time 7V by a set low-resistance potentiometer. The resistance conversion circuit consists of a differential amplifier 15, whose non-inverting input is connected to node a and via a resistor 16

jo mit seinem Ausgang verbunden ist und dessen invertierender Eingang über einen niederohmigen einstellbaren Widerstand 17 mit seinem Ausgang verbunden ist. Zwischen dem invertierenden und dem nichtinvertierenden Eingang des Differenzverstärkers 15 liegt die Reihenschaltung eines Widerstandes 18 und eines Widerstandes 19. Der Verbindungspunkt dieser beiden Widerstände kann entweder direkt oder über ein weiteren Widerstand 20 mit dem Schaltungspunkt b verbunden werden. Der resultierende Widerstand R_ab der Widerstandswandlungsschaltung ergibt sich zujo is connected to its output and its inverting input is connected to its output via a low-resistance adjustable resistor 17. The series connection of a resistor 18 and a resistor 19 is located between the inverting and the non-inverting input of the differential amplifier 15. The connection point of these two resistors can be connected either directly or via a further resistor 20 to the circuit point b . The resulting resistance R _a b of the resistance conversion circuit results in

+ K₂₀ ++ K ₂₀ +

"18 "20"18" 20

/?„„ =/? "" =

1 -1 -

Wie diese Beziehung zeigt läßt sich durch den Widerstand 20 eine zusätzliche Erhöhung des resultierenden Widerstandes erzielen. Der einstellbare Widerstand 17 der Widerstandswandlungsschaltung nach F i g. 2 weist bezüglich der Vorhaltzeit 7V die gleiche Einstellcharakteristik wie der Spannungsteiler 13 bezüglich der Nachstellzeit T_n auf. Dadurch ist es möglich, durch Kopplung des Abgriffs des einstellbaren Widerstandes 17 mit demjenigen des Spannungsteilers 13 mit einem einzigen Einsteller die Nachstellzeit T_n undAs this relationship shows, an additional increase in the resulting resistance can be achieved by means of the resistor 20. The adjustable resistor 17 of the resistance conversion circuit according to FIG. 2 has the same setting characteristics with regard to the derivative time 7V as the voltage divider 13 with regard to the reset time T _n . This makes it possible, by coupling the tap of the adjustable resistor 17 to that of the voltage divider 13 with a single adjuster, the reset time T _n and

die Vorhaltzeit 7Vbei konstantem Verhältnis ~? und mitthe derivative time 7V at a constant ratio ~? and with

* V* V

konstantem Proportionalbereich X_p gemeinsam zu verstellen.to adjust constant proportional range X _{p together.}

F i g. 3 zeigt das Prinzipschaltbild der Schaltung nach F i g. 1, die als doppelter Zweipunktregler (z. B. für Heizen-Kühlen-Regelung mit geschaltetem Ausgangssignal) ausgestaltet ist Dem Differenzverstärker 3 sind der Schaltverstärker 6 mit Hysterese und ein weiterer Schaltverstärker 21 mit Hysterese nachgeschaltet Die Schaltverstärker 6 und 21 weisen entgegengesetztes Schaltverhalten und entgegengesetzte Polarität auf.F i g. 3 shows the basic circuit diagram of the circuit according to F i g. 1, which is used as a double two-point controller (e.g. for heating-cooling control with a switched output signal) The differential amplifier 3 is the switching amplifier 6 with hysteresis and another Switching amplifier 21 with hysteresis connected downstream. Switching amplifiers 6 and 21 have the opposite effect Switching behavior and opposite polarity.

Jedem Schaltverstärker ist ein eigner Spannungsteiler zur Einstellung des Proportionalbereichs zugeordnet. Der Ausgang des Schaltverstärkers 6 ist über eine Diode 22, den Spannungsteiler 7, eine Diode 23 und eine Spannungsquelle 24 mit Bezugspotential verbunden. Der Ausgang des Schaltverstärkers 21 ist über eine Diode 25, einen Spannungsteiler 26, eine Diode 27 und eine weitere Spannungsquelle 28 mit Bezugspotential verbunden. Die Dioden 22, 23, 25 und 27 dienen zur Entkopplung. Die Spannungsquellen 24 und 28 kompensieren die Durchlaßspannung der Dioden 23 bzw. 27. Auf Grund dieser Maßnahme ist es möglich, den Proportionalbereich X_p\ bzw. X_n 2 bis auf Null zu verringern. Ist dies nicht erforderlich, so können die Dioden 23 und 27 direkt mit dem Bezugspotential verbunden werden, ist die Ausgangsspannung des Differenzverstärkers 3 größer als die obere Schaltschwelle des Schaltverstärkers 6, so ist die an der Klemme 2 anstehende Spannung yi positiv, ist die Ausgangsspannung des Differenzverstärkers 3 kleiner als die untere Schaltschwelle des Schaltverstärkers 6, so liegt die Klemme 2 auf Bezugspotential. Ist dagegen die Ausgangsspannung des Differenzverstärkers 3 kleiner als die untere Schaltschwelle des Schaltverstärkers 2\, so ist die an der Klemme 29 anstehende Spannung yi negativ, ist die Ausgangsspannung des Differenzverstärkers 3 größer als die obere Schaltschwelle des Schaltverstärkers 6, so liegt die Klemme 29 auf Bezugspotential. Gegenüber bekannten Strukturen hat diese Anordnung den Vorteil, daß keine tote Zone zwischen den beiden Regelbereichen (z. B. Küh'en und Heizen) vorhanden ist und daß damit keine bleibende Regelabweichung beim Übergang von dem einen zum anderen Regelbereich auftritt. Trotzdem kann aber ein gleichzeitiges Einschalten der beiden Schaltverstärker (z. B. Kühlen und Heizen gleichzeitig) nicht auftreten. Auch in der Schaltungsanordnung nach F i g. 3 kann der einstellbare Widerstand 9 zwischen den Anschlußpunkten a und b durch die an Hand der Fig. 2 beschriebene Widerstandswandlungsschaltung ersetzt werden.Each switching amplifier is assigned its own voltage divider for setting the proportional range. The output of the switching amplifier 6 is connected to reference potential via a diode 22, the voltage divider 7, a diode 23 and a voltage source 24. The output of the switching amplifier 21 is connected to reference potential via a diode 25, a voltage divider 26, a diode 27 and a further voltage source 28. The diodes 22, 23, 25 and 27 are used for decoupling. The voltage sources 24 and 28 compensate the forward voltage of the diodes 23 and 27. Due to this measure, it is possible to reduce the proportional range X _p \ or X _n 2 to zero. If this is not necessary, the diodes 23 and 27 can be connected directly to the reference potential, if the output voltage of the differential amplifier 3 is greater than the upper switching threshold of the switching amplifier 6, then the voltage yi at terminal 2 is positive, the output voltage is des If the differential amplifier 3 is less than the lower switching threshold of the switching amplifier 6, then terminal 2 is at reference potential. If, on the other hand, the output voltage of the differential amplifier 3 is less than the lower switching threshold of the switching amplifier 2 \, the voltage yi at terminal 29 is negative; if the output voltage of the differential amplifier 3 is greater than the upper switching threshold of the switching amplifier 6, terminal 29 is applied Reference potential. Compared to known structures, this arrangement has the advantage that there is no dead zone between the two control ranges (e.g. cooling and heating) and that there is no permanent control deviation during the transition from one control range to the other. Nevertheless, the two switching amplifiers cannot be switched on at the same time (e.g. cooling and heating at the same time). Also in the circuit arrangement according to FIG. 3, the adjustable resistor 9 between the connection points a and b can be replaced by the resistance conversion circuit described with reference to FIG.

Hier/u 2 Bla'.t ZeichnungenHere / u 2 Bla'.t drawings

Claims

Patent claims:

1. Electrical control device with PID behavior without integral saturation and with a switched output signal, characterized in that the inverting input of a first differential amplifier (3) has its output voltage via a first capacitor (5) and the input voltage fx ^ the via a first resistor (4) Control device is fed that the first differential amplifier (3) is followed by a first switching amplifier (6) with hysteresis, the output voltage of which is the output signal (y) of the control device and a first voltage divider (7) is fed to the input of an inverting arithmetic amplifier (8 ) the voltage at the tap of the first voltage divider (7) via the series connection of a second resistor (9) and a second capacitor (10), the input voltage (x _w ) of the control device via the series connection of a third resistor (11) and a third Capacitor (12) and at the tap of a second voltage part lers (13), to which the output voltage of the inverting computing amplifier (8) is supplied, the applied voltage is supplied via a fourth resistor (14) and the output of the inverting computing amplifier (8) is connected to the non-inverting input of the first differential amplifier (3), that the first capacitor (5) and the first resistor (4) are dimensioned so that the time constant (C5R4) formed from them is at least ten times smaller than the time constant i formed from the second capacitor (10) and the second resistor (9) > (R9Q0), and that the hysteresis of the switching amplifier (6) is selected to be greater than the largest possible jump in the output voltage of the inverting computing amplifier (8).

2. Control device according to claim 1, characterized -ui characterized in that the second resistor (9) is realized by a resistance conversion circuit which has a second differential amplifier (15), the non-inverting input of which with one terminal of a fifth resistor (18) 4 ^r > and a sixth resistor (16) and its inverting input is connected to one terminal of a seventh (19) and an eighth resistor (17), the other terminal of the sixth (16) and the eighth resistor (17) with -> o the output of the second differential amplifier (15) is connected, the other terminal of the fifth resistor (18) is connected to the other terminal of the seventh resistor (19) and the two terminals of the fifth resistor (18) are the v> terminals of the resistance conversion circuit.

3. Control device according to claim I or 2, characterized in that the output of the first differential amplifier (3) is followed by a second switching amplifier (21) with hysteresis, the switching behavior of which is opposite to that of the first switching amplifier (6) with hysteresis, that between the output of the first switching amplifier (6) with hysteresis and the one connection b ^r > of the first voltage divider (7) a first diode (22) and between the other connection of the first voltage divider (7) and the reference potential a second diode (23 ) is arranged that the output voltage (yi) of the second switching amplifier (21) with hysteresis is fed to a third voltage divider (26), between the output of the second switching amplifier (21) with hysteresis and one terminal of the third voltage divider (26) a third Diode (25) and between the other terminal of the third voltage divider (26) and the reference potential, a fourth diode (27) is arranged and the Fl The direction of flow of the first (22) and the second diode (23) is opposite to that of the third (25) and the fourth diode (27) and that the second resistor (9) both with the tap of the first voltage divider (7) and with that of the third voltage divider (26) is connected.

4. Control device according to claim 3, characterized in that between the second diode (23) and the reference potential a first voltage source (24) and between the fourth diode (27) and Reference potential a second voltage source (28) is arranged and that each of the two voltage sources (24 and 28) is dimensioned so that they Discharge voltage of the associated diode (23 or 27) compensated.