DE2703322A1 - PROCESS FOR PRODUCING METAL SEMICONDUCTOR CONTACTS WITH LARGE CURRENT INJECTION DENSITY - Google Patents

PROCESS FOR PRODUCING METAL SEMICONDUCTOR CONTACTS WITH LARGE CURRENT INJECTION DENSITY

Info

Publication number
DE2703322A1
DE2703322A1 DE19772703322 DE2703322A DE2703322A1 DE 2703322 A1 DE2703322 A1 DE 2703322A1 DE 19772703322 DE19772703322 DE 19772703322 DE 2703322 A DE2703322 A DE 2703322A DE 2703322 A1 DE2703322 A1 DE 2703322A1
Authority
DE
Germany
Prior art keywords
semiconductor
layer
metal
semiconductor material
micron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19772703322
Other languages
German (de)
Inventor
Jacques Montel
Paul Cyril Moutou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of DE2703322A1 publication Critical patent/DE2703322A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0277—Electrolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H01L21/244—Alloying of electrode materials
    • H01L21/246—Alloying of electrode materials with AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

PaientanwäUePatient prospects

Dipl.-Ing. Dipl.-Chem. Oipl.-Ing.Dipl.-Ing. Dipl.-Chem. Oipl.-Ing.

E. Prinz - Dr. G. Hauser - G. LeiserE. Prince - Dr. G. Hauser - G. Leiser

Ernsbergerstrasse 19Ernsbergerstrasse 19

8 München 608 Munich 60

TH*OMSON - CSF 26. Januar 1977TH * OMSON - CSF January 26, 1977

173f Bd. Haussmann
75008 Paris / Frankreich 173f vol. Haussmann
75008 Paris / France

Unser Zeichen; TOur sign; T

Verfahren zur Herstellung von Metall-Halbleiter-Kontakten mit großer StrominjektionsdichteProcess for the production of metal-semiconductor contacts with a high current injection density

Die Erfindung betrifft ein Verfahren zur Bildung von "Metall-Halbleiter"-Kontakten mit großer Strominjektionsdichte sowie die nach diesem Verfahren erhaltenen Vorrichtungen. Es handelt sich insbesondere um sogenannte "ohmsche" Kontakte in Halbleiterkomponenten, welche den Ein- und Austritt des elektrischen Stroms zwischen einem Anschluß und einem bestimmten Bereich des Halbleitermaterial ermöglichen sollen.The invention relates to a method of forming "metal-semiconductor" contacts with high current injection density as well as the devices obtained by this process. In particular, these are so-called "Ohmic" contacts in semiconductor components, which allow the entry and exit of electrical current between a Connection and a certain area of the semiconductor material should enable.

Im folgenden versteht man unter "Kontaktfläche" den für die Anbringung eines Anschlusses vorgesehenen Bereich des Halbleiters, beispielsweise die metallisierte Oberfläche des Halbleitermaterials. Unter "Strominjektionsdichte11 versteht man das Verhältnis zwischen der Gesamtstärke desIn the following, “contact area” is understood to mean the area of the semiconductor provided for attaching a connection, for example the metallized surface of the semiconductor material. “Current injection density 11 is understood to mean the ratio between the total strength of the

Dr.Ha/MaDr Ha / Ma

709831/0722709831/0722

den Anschluß durchquerenden Stroms und dieser Kontaktfläche. Im Fall eines Kontakts mittels mikroskopisch kleiner Kontaktstellen, was bei der Erfindung der Fall ist, wobei Kontaktstellen auf der ganzen Kontaktfläche verteilt sind, erhält man die Injektionsdichte, indem man die sich aus der Summierung der durch die Kontaktstellen injizierten Ströme ergebende Stromstärke durch die vorstehend definierte Kontaktfläche teilt.the connection of the traversing current and this contact surface. In the case of contact by means of microscopic small contact points, which is the case with the invention, with contact points over the entire contact surface are distributed, the injection density is obtained by adding up the amount of the contact points injected currents resulting current strength divides by the contact area defined above.

üblicherweise stellt man einen "Metall-Halbleiter"-Kontakt her, indem man eine kleine Menge Metall oder Metallegierung auf der Oberfläche des Halbleitermaterials aufbringt und dann eine geeignete Wärmebehandlung durchführt, während welcher das Metall oder die Legierung schmelzen und sich mit dem Halbleitermaterial legieren· Bei der Abkühlung bildet sich eine umkristallisierte, durch das Metall oder die Legierung stark dotierte Halbleiterschicht. Die Injektionsstromdichte wird für ein gegebenes elektrisches Feld umso größer sein, je stärker die Schicht dotiert ist: der entsprechende elektrische Widerstand wird umso geringer sein. Es ist klar, daß man bei dieser Technologie versucht, auf der ganzen Kontaktoberfläche eine gleichmäßige Legierungsschicht zu erzielen: die Legierung soll den Halbleiter so vollständig wie möglich benetzen.Usually a "metal-semiconductor" contact is made by putting a small amount of metal or metal alloy on the surface of the semiconductor material applies and then carries out a suitable heat treatment, during which the metal or alloy melt and alloy with the semiconductor material.When cooling down, a recrystallized, semiconductor layer heavily doped by the metal or alloy. The injection current density is for a The more heavily the layer is doped, the greater the given electric field: the corresponding electric field The less resistance will be. It is clear that one tries at this technology on the whole Contact surface to achieve a uniform alloy layer: the alloy is supposed to completely remove the semiconductor wet as possible.

Die vorliegende Erfindung bezweckt die Erzielung einer höheren Strominjektionsdichte als sie bisher erhältlich war. Die Erhöhung der Strominjektionsdichte besitzt ein technisches Interesse insbesondere im Fall der sehr hohen Frequenzen, und zwar aus den beiden folgenden Gründen:The present invention aims to achieve a higher current injection density than heretofore available was. Increasing the current injection density is of technical interest, particularly in the case of the very high frequencies for the following two reasons:

709831/0722709831/0722

- die Kontaktwiderstände sollen so weit wie möglich beseitigt werden, was durch eine Erhöhung der Strominjektion für eine gegebene Oberfläche möglich ist;- the contact resistances should be eliminated as much as possible, which is achieved by increasing the current injection is possible for a given surface;

- die Kontaktfläche soll so weit wie möglich wegen der kleinen Abmessung der für gewöhnlich bei sehr hoher Frequenz verwendeten Komponenten begrenzt werden.- The contact area should be as wide as possible because of the small size, which is usually very high Frequency components used are limited.

Das erfindungsgemäße Verfahren umfaßt mindestens die beiden folgenden Verfahrensstufen:The process according to the invention comprises at least the following two process stages:

A) Herstellung einer Matrix aus mikroskopisch kleinen Näpfchen auf der Halbleiteroberfläche, wobei diese Näpfchen durch eine den Stromdurchgang verhindernde Schicht voneinander getrennt sind.A) Production of a matrix of microscopic cells on the semiconductor surface, these Wells are separated from one another by a layer preventing the passage of current.

B) Abscheidung von Leitermaterial in diesen Näpfchen, so lange, bis dieses Material eine einzige, die Näpfchenmatrix bedeckende Leiterschicht bildet.B) Deposition of conductor material in these cells until this material is a single one Cell matrix covering conductor layer forms.

In der Zeichnung zeigen:In the drawing show:

Fig. 1a eine Draufsicht undFig. 1a is a plan view and

Fig. 1b eine Schnittansicht englang einer Zeichenebene AA in Fig. 1a eines Halbleitermaterials, nachdem dieses die Stufe (A) des erfindungsgemäßen Verfahrens durchlaufen hat;FIG. 1b shows a sectional view along a plane AA in FIG. 1a of a semiconductor material after this stage (A) of the process according to the invention has gone through;

Fig. 2 bis 5 verschiedene Stufen einer beispielsweisen Ausführungsform des erfindungsgemäßen Verfahrens;2 to 5 different stages of an exemplary embodiment of the method according to the invention;

Fig. 6 eine Schaltungsanordnung und6 shows a circuit arrangement and

Fig. 7 ein Anwendungsbeispiel der Erfindung.7 shows an application example of the invention.

709831/0722709831/0722

Ein Teil der während der Stufe (A) des erfindungsgemäßen Verfahrens erhaltenen Näpfchen ist in Fig. 1a dargestellt« Der Schnitt 1b zeigt das Profil der hohlen Näpfchen 10 in einem Halbleitermaterial 1, beispielsweise in N dotiertem Galliumarsenid, das mit einer Isolierschicht 2, z.B. aus Siliziumdioxid, bedeckt und an der Stelle der Näpfchen 10 mit Fenstern 12 versehen ist. Dieses Profil hat beispielsweise die Form eines Trapez, dessen kleine Grundfläche den Boden des Näpfchens bildet und dessen Höhe einen Bruchteil der großen Grundfläche von 1/3 oder 1/5 aufweist. Dieses Profil könnte auch kreisförmig oder ellipsenförmig sein.Some of the cells obtained during stage (A) of the process according to the invention are shown in FIG. 1a. The section 1b shows the profile of the hollow wells 10 in a semiconductor material 1, for example in N-doped gallium arsenide, which is coated with an insulating layer 2, e.g. made of silicon dioxide, and is provided with windows 12 at the location of the wells 10. This profile has for example the shape of a trapezoid, the small base of which forms the bottom of the bowl and its height has a fraction of the large base area of 1/3 or 1/5. This profile could also be circular or be elliptical.

In der Draufsicht sind die Näpfchen beispielsweise kreisförmig und besitzen alle den gleichen Durchmesser d in der Größenordnung von 0,5 bis 10 Mikron.In the plan view, the cells are, for example, circular and all have the same diameter d in on the order of 0.5 to 10 microns.

Sie sind beispielsweise in Reihen und Kolonnen mit dem gleichen Abstand e (1,5 bis 30 Mikron z.B.) auf der gesamten Matrixoberfläche verteilt. Bezeichnet man das Verhältnis der Summe der einzelnen Näpfchenoberflächen (in Projektion auf der Halbleiteroberfläche) zu der Gesamtoberfläche der Matrix mit r, so kann man leicht dieses Verhältnis in Abhängigkeit von dem Durchmesser d und dem Abstand e berechnen, was zu der folgenden angenäherten Gleichung führt:For example, they are in rows and columns with the same spacing e (1.5 to 30 microns e.g.) on the distributed over the entire matrix surface. One denotes the ratio of the sum of the individual cell surfaces (in projection on the semiconductor surface) to the total surface of the matrix with r, one can easily do this Calculate the ratio as a function of the diameter d and the distance e, which approximates to the following Equation leads:

r βr β

4 e4 e

Beispielsweise ist:For example:

709831/0722709831/0722

für d = 6 Mikron und e = 10 Mikron, r = 0,27for d = 6 microns and e = 10 microns, r = 0.27

für d = 3 Mikron und e = 10 Mikron, r = etwa 0,07for d = 3 microns and e = 10 microns, r = about 0.07

für d = 2 Mikron und e = 5 Mikron, r = 0,12for d = 2 microns and e = 5 microns, r = 0.12

für d = 1 Mikron und e = 3 Mikron, r « etwa 0,08.for d = 1 micron and e = 3 microns, r «about 0.08.

Allgemeiner ausgedrückt könnte man die folgenden Variationsbereiche angeben: In more general terms, one could specify the following ranges of variation:

1,5 M ^ d 4 10 u
1»5yu^.e<:.30/u
0,05 ^ r ^0,5.1.5 M ^ d 4 10 u
1 »5yu ^ .e < : .30 / u
0.05 ^ r ^ 0.5.

Die Stufen (A) und (B) des erfindungsgemäßen Verfahrens umfassen jeweils verschiedene Schritte:The steps (A) and (B) of the method according to the invention each comprise different steps:

1. Stufe A1. Stage A

Erster Schritt: Auf der vorher durch sorgfältiges Läppen geglätteten Oberfläche 100 ( Fig. 2) eines Halbleitermaterials, z.B. Galliumarsenid, scheidet man aus der Dampfphase eine etwa 0,5 bis 5 Miäron dicke Siliziumdioxidschicht 2 ab.First step: On the surface 100 (Fig. 2) of a semiconductor material that was previously smoothed by careful lapping, E.g. gallium arsenide, a layer of silicon dioxide about 0.5 to 5 milerons thick is deposited from the vapor phase 2 from.

Zweiter Schritt: Man öffnet in der Schicht 2 unter Freilegung des Halbleitermaterials Fenster 12 (Fig. 3). Bei Anwendung des Lichtdruckverfahrens geht dies wie folgt vor eich:Second step: Window 12 is opened in layer 2, exposing the semiconductor material (FIG. 3). at Using the collotype printing process, this is done as follows:

- man bedeckt die Oberfläche 100 nit einem lichtempfindlichen Harz;the surface 100 is covered with a photosensitive resin;

- die Oberfläche 100 wird durch e ne das Muster der Fenster 12 wiedergebende Schieb: maskiert (je nachdem positiv oder negativ);- The surface 100 is masked by a slide reproducing the pattern of the windows 12 (as the case may be positive or negative);

709831 /0722709831/0722

- das lichtempfindliche Harz wird mit aktinischem Licht belichtet;the photosensitive resin is exposed to actinic light;

- das so belichtete Harz wird entwickelt;the resin exposed in this way is developed;

- das an den nicht durch das Harz geschützten Stellen sichtbare Siliziumdioxid wird chemisch weggeätzt.- The silicon dioxide visible in the areas not protected by the resin is chemically etched away.

Dritter Schritt: Das in den Fenstern 12 freigelegte Galliumarsenid wird durch Ionenbearbeitung entfernt. Das Galliumarsenid wird dabei leichter entfernt als das Siliziumdioxid. Im Falle eines anderen Halbleitermaterials muß gegebenenfalls die Siliziumdioxidschicht dicker gemacht werden, um während der Ionenbearbeitung zu verbleiben.Third step: The gallium arsenide exposed in the windows 12 is removed by ion processing. That Gallium arsenide is more easily removed than silicon dioxide. In the case of a different semiconductor material, the silicon dioxide layer may have to be used can be made thicker to remain during ion processing.

Man erhält so ein Näpfchenprofil 40. 2. Stufe B A cell profile 40 is thus obtained. 2. Stage B

Durch Vakuumaufdampfung wird ein elektrisch gut leitendes Metall, z.B. Gold oder Silber, (im Falle von Galliumarsenid) auf allen Fenstern 12 abgeschieden. Das erfolgt so lange, bis man eine die Schicht 2 bedeckende Schicht erhält.A metal with good electrical conductivity, e.g. gold or silver, (in the case of gallium arsenide) is deposited on all windows 12 by vacuum vapor deposition. That happens until a layer covering layer 2 is obtained.

Die so behandelte Komponente ist für die Fertigstellung bereit, die gegebenenfalls eine Legierungskontakte in den verschiedenen Näpfchen bewirkende Wärmebehandlung umfaßt. Die Bildung einer Mikrolegierung verhindert keineswegs, daß die Näpfchen ihre wesentliche Rolle zur Verbesserung der Strominjektionsdichte spielen, wie dies nachstehend näher erläutert wird.The component treated in this way is ready for completion, which may have alloy contacts in the comprises various wells effecting heat treatment. The formation of a micro-alloy in no way prevents that the wells play their essential role in improving the current injection density, as follows is explained in more detail.

709831/0722709831/0722

-r~- r ~

Eine Variante des zweiten Verfahrensschritts der Stufe A besteht darin, anstelle des Lichtdrucks eine elektronenempfindliche Schicht mittels einer elektronischen Maskierung zu bedrucken, was eine Erhöhung des Auflösungsvermögens und als Folge davon eine Verkleinerung des Durchmessers der Fenster unter gleichzeitiger Bewahrung einer ausgezeichneten Genauigkeit ihrer Umrisse gestattet. Man könnte auch die Gravierung mittels eines durch einen Elektronenrechner in Abhängigkeit von der Zeichnung der in dem lichtempfindlichen Material zu bildenden Fenster gesteuerten Laserstrahls durchführen.A variant of the second process step of stage A consists in using an electron-sensitive one instead of light printing Layer to be printed by means of an electronic mask, which increases the resolution and as a result, a reduction in the diameter of the windows while maintaining an excellent one Accuracy of their outlines allowed. One could also do the engraving by means of an electronic computer controlled depending on the drawing of the windows to be formed in the photosensitive material Perform laser beam.

Bei einer Variante der Stufe A ersetzt man das Isoliermaterial der Schicht 2 durch ein Metall, das so gewählt wird, daß das Halbleitermaterial während einer Wärmebehandlung oberflächlich dotiert wird, wobei dies« Dotierung eine derjenigen des Halbleitermaterials entgegengesetzte Leitfähigkeit ergibt. Im Falle von Galliumarsenid wäre dieses Metall z.B. Zink, das der Oberfläche eines N dotierten Materials eine P Dotierung verleiht, und Zinn, das der Oberfläche von P dotiertem Galliumarsenid eine N Dotierung verleiht. Der Nutzen eines solchen gleichrichtenden Übergangs wird nachstehend erläutert.In a variant of stage A, the insulating material of layer 2 is replaced by a metal that has been chosen in this way is that the semiconductor material is superficially doped during a heat treatment, this being «doping gives a conductivity opposite to that of the semiconductor material. In the case of gallium arsenide it would be this metal e.g. zinc, which imparts a P doping to the surface of an N-doped material, and tin, the imparts an N doping to the surface of P doped gallium arsenide. The benefit of such a rectifying Transition is explained below.

Bei einer AusfUhrungsform der Stufe B scheidet man auf dem Boden der Näpfchen, beispielsweise durch Epitaxie, eine bestimmte Menge Halbleitermaterial ab, das stärker dotiert ist als das Ausgangsmaterial und den gleichen Leitungstyp besitzt. Dieses stark dotierte Material kann gleich wie das Ausgangsmaterial oder davon verschieden sein, z.B. kann Germanium auf Galliumarsenid abgeschieden werden. In diesem letzteren Falle kann man das Germanium auf dem Boden der Näpfchen, d.h. in Form kleinerer Kontaktstellen als die Näpfchen, abscheiden, wobei die Form dieser Abscheidungen durch Fotogravierung oder elektronische Maskierung erzielt wird.In an embodiment of stage B, one separates on the bottom of the wells, for example by epitaxy, a certain amount of semiconductor material, which is more heavily doped than the starting material and the same Line type possesses. This heavily doped material can be the same as or different from the starting material e.g. germanium can be deposited on gallium arsenide. In the latter case one can use germanium on the bottom of the wells, i.e. in the form of smaller contact points than the wells, with the shape of these Deposits are achieved by photo-engraving or electronic masking.

709831/0722709831/0722

Eine in Fig. 6 dargestellte Versuchsschaltung ermöglicht eine genaue Angabe der Größenordnung der Erhöhung des Injektionsstroms im Falle eines erfindungsgemäß erhaltenen Kontakts. Ein rechteckiges Substrat 61 aus mit AntimonA test circuit shown in Fig. 6 allows a precise indication of the magnitude of the increase in Injection current in the case of a contact obtained according to the invention. A rectangular substrate 61 made of antimony

18 218 2

in einer Dichte von 10 Atome pro cm dotiertem Galliumarsenid trägt auf seiner Oberfläche einen kleinflächigenGallium arsenide doped at a density of 10 atoms per cm has a small area on its surface

■χ ρ ■ χ ρ

Kontakt 62, z.B. von 0,7 · 10 J cm , während die Unterseite vollständig mit einer Metallisierung 63 bedeckt ist. Anschlußdrähte verbinden die Kontakte 62 bzw. 63 mit dem Minus- und Pluspol einer 1 Volt-Batterie. Bei einer ersten Ausführungsform der Schaltungsanordnung von Fig. 6 ist der Kontakt 62 ein üblicher und man mißt einen Strom von 0,35 mA. Bei einer zweiten Ausführungsform besitzt der Kontakt 62 auf seiner ganzen Oberfläche eine Matrix aus kreisförmigen Näpfchen mit einem Durchmesser von 6 Mikron in einem Abstand von 10 Mikron, und in diesem Fall beträgt der gemessene Strom 3>5 mA. Unter Berücksichtigung des vorstehend definierten Verhältnisses r, das in dem hier betrachteten Falle der beiden Schaltungsanordnungen 0,27 beträgt, wurde die Injektionsstromdichte um etwa 37 vervielfacht. Contact 62, for example 0.7 × 10 J cm, while the underside is completely covered with a metallization 63. Connecting wires connect the contacts 62 and 63 to the minus and plus poles of a 1 volt battery. In a first embodiment of the circuit arrangement of FIG. 6, the contact 62 is a conventional one and a current of 0.35 mA is measured. In a second embodiment, the contact 62 has a matrix of circular wells 6 microns in diameter spaced 10 microns apart over its entire surface, and in this case the measured current is 3> 5 mA. Taking into account the ratio r defined above, which is 0.27 in the case of the two circuit arrangements considered here, the injection current density was multiplied by approximately 37.

Eine mögliche Erklärung der Wirkungsweise der erfindungsgemäßen Struktur ist die folgende: Bekanntlich spielt der Tunnel-Effekt bei der Injektion der Elektronen zwischen Metall und Halbleiter eine wichtige Rolle. Nun bringt jedoch die Näpfchenstruktur eine starke Erhöhung des elektrischen Feldes infolge eines Rand- oder Spitzeneffekts mit sich, welche Erhöhung den Tunnel-Effekt verstärkt. Die Erfahrung zeigt, daß unter bestimmten Bedingungen diese Verstärkung die Verringerung der auf die Näpfchenstruktur zurückzuführenden Oberfläche mehr als kompensiert.A possible explanation of the mode of operation of the structure according to the invention is as follows: As is well known, the Tunnel effect plays an important role in the injection of electrons between metal and semiconductor. Well brings however, the well structure has a strong increase in the electric field as a result of an edge or tip effect with which increase increases the tunnel effect. Experience shows that under certain conditions this reinforcement more than reduces the surface area to be attributed to the cell structure compensated.

709831/0722709831/0722

Die örtliche Erhöhung des elektrischen Feldes und infolgedessen die Verstärkung des Tunneleffekts wird durch die Existenz von Scheitelpunkten in dem Näpfchenprofil begünstigt.The local increase in the electric field and, as a result, the amplification of the tunnel effect favored by the existence of vertices in the cell profile.

Der Aufbau eines gleichrichtenden Übergangs in den Zwischenräumen der Matrix ist ebenfalls ein günstiges Element bei der lokalen Verstärkung des Feldes, indem dadurch die Diskontinuität zwischen Näpfchen und Zwischenräumen zwischen Näpfchen zunimmt.The construction of a rectifying junction in the interstices of the matrix is also a favorable one Element in the local reinforcement of the field, thereby reducing the discontinuity between wells and Gaps between cells increases.

Die Erfindung findet insbesondere auf die Herstellung von Feldeffekttransistoren, die für einen Betrieb bei sehr hoher Frequenz bestimmt sind, Anv/endung, bei welchen die Kontaktwiderstände minimal sein sollen. Bei dem in Beispiel 7 dargestellten Beispiel handelt es sich um einen Transistor mit einem P dotierten Galliumarsenidsubstrat 70, auf dem epitaktisch eine N dotierte Galliumarsenidschicht 71 abgeschieden wurde. Zwei identische Kontakte, welche die Rolle von Source und Drain spielen, wurden auf der Oberfläche der Schicht 71 in zwei örtlich durch N+ Störstoffe dotierten kleinen Bereichen 72 und verwirklicht. Diese Kontakte erhielt man nach dem erfindungsgemäßen Verfahren. Im Gegensatz dazu ist das eine Schottky-Sperrschicht bildende Gaie 71 eine einfache Metallabscheidung. The invention is used in particular for the production of field effect transistors which are intended for operation at a very high frequency and in which the contact resistances should be minimal. The example shown in Example 7 is a transistor with a P-doped gallium arsenide substrate 70, on which an N-doped gallium arsenide layer 71 has been epitaxially deposited. Two identical contacts, which play the role of source and drain, were realized on the surface of the layer 71 in two small areas 72 and 72 locally doped by N + impurities. These contacts were obtained by the method according to the invention. In contrast, the Schottky barrier layer 71 is a simple metal deposit.

Die auf die Erfindung zurückzuführende Erhöhung der Injektionsstromdichte kann in vorteilhafter Weise auf zwei mögliche Arten ausgenutzt werden:The increase in the injection current density attributable to the invention can advantageously be increased to two possible ways can be exploited:

709831/0722709831/0722

1. Bei einer a priori vorgenommenen Dotierung kamman, insbesondere im Falle von Kontakten zwischen Metall und N dotiertem Halbleiter, extrem geringe Kontaktwiderstände erzielen, was insbesondere bei sehr hoher Freqnenz günstig ist.1. In the case of doping carried out a priori, particularly in the case of contacts between metal and N-doped semiconductor, extremely low contact resistances can be achieved, which is particularly advantageous in the case of a very high frequency.

2. Bei einer geringeren Dotierung, welche für bestimmte Halbleiterkomponenten zweckmäßig sein kann, kann man ebenso geringe Kontaktwiderstände erzielen wie wenn die Dotierung stärker gewesen wäre.2. With a lower doping, which can be useful for certain semiconductor components, you can achieve just as low contact resistances as if the doping had been stronger.

709831/0722709831/0722

Claims (12)

PatentansprücheClaims M) !Verfahren zur Herstellung von Metall-Halbleiter-Kontakten mit hoher Injektionsstromdichte, gekennzeichnet durch mindestens die folgenden Verfahrenstufen: M)! Process for the production of metal-semiconductor contacts with high injection current density, characterized by at least the following process stages: A) Herstellung einer Matrix aus mikroskopisch kleinen Näpfchen auf einer Halbleiteroberfläche, wobei diese Näpfchen durch eine den Stromdurchgang verhindernde Schicht voneinander getrennt sind;A) Production of a matrix of microscopic cells on a semiconductor surface, these Cells are separated from one another by a layer preventing the passage of current; B) Abscheidung von Halbleitermaterial in den Näpfchen, so lange, bis eine die Näpfchenmatrix bedeckende und diese ausfüllende einzige Leiterschicht gebildet ist,B) Deposition of semiconductor material in the wells until a well matrix covering and this filling single conductor layer is formed, 2) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß2) Method according to claim 1, characterized in that 0,1 Mikron ^ d ^ 10 Mikron 1,5 Mikron ^ e ^ 30 Mikron,0.1 micron ^ d ^ 10 micron 1.5 micron ^ e ^ 30 micron, wobei d der größte Durchmesser eines Näpfchens und e der Abstand der Näpfchen voneinander ist.where d is the largest diameter of a cell and e is the distance between the cells. 3) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Stufe A eine Bearbeitung der Näpfchenmatrix durch Ionenbearbeitung umfaßt.3) Method according to claim 1, characterized in that step A is a processing of the cell matrix covered by ion machining. 4) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Stufe A die folgenden Schritte umfaßt:4) Method according to claim 1, characterized in that step A comprises the following steps: 709831/0722 ORIGINAL INSPECTED709831/0722 ORIGINAL INSPECTED - Abscheidung einer Siliziumdioxidschicht auf der Oberfläche;- Deposition of a silicon dioxide layer on the surface; - öffnung von Fenstern mittels Fotoätzung in der Schicht;- opening of windows by means of photo-etching in the layer; - Bearbeitung des Näpfchenbodens durch Ionenbehandlung.- Processing of the cell bottom by ion treatment. 5) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Stufe B eine Wärmebehandlung nach Abscheidung des Leitermaterials umfaßt.5) Method according to claim 1, characterized in that step B is a heat treatment after deposition of the conductor material includes. 6) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Stufe A eine elektronische Maskierung umfaßt.6) Method according to claim 1, characterized in that stage A comprises an electronic masking. 7) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Stufe A eine Gravierung mittels Laserstrahl umfaßt.7) Method according to claim 1, characterized in that that stage A comprises engraving by means of a laser beam. 8) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die den Stromdurchgang verhindernde Schicht eine Metallschicht ist.8) Method according to claim 1, characterized in that the layer preventing the passage of current is a Metal layer is. 9) Verfahren nach Anspruch 8, dadurch gekennzeichnet,9) Method according to claim 8, characterized in that daß das Metall infolge Dotierung des Halbleitermaterials einen gleichrichtenden Übergang bildet.that the metal forms a rectifying junction as a result of doping the semiconductor material. 10) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in der Stufe B vorab auf d^ra Boden der Näpfchen Halbleitermaterial abgeschieden wird, das stärker dotiert ist als das den Boden der Näpfchen bildende Halbleitermaterial.10) The method according to claim 1, characterized in that in stage B in advance on d ^ ra bottom of the wells Semiconductor material is deposited, which is more heavily doped than that forming the bottom of the wells Semiconductor material. 709831/0722709831/0722 11) Halbleitervorrichtung, dadurch gekennzeichnet, daß sie einen nach einem der vorhergehenden Ansprüche erhaltenen Metall-Halbleiter-Kontakt besitzt.11) semiconductor device, characterized in that it has one according to one of the preceding claims obtained metal-semiconductor contact. 12) Feldeffekttransistor, dadurch gekennzeichnet, daB er nach einem Verfahren gemäß einem der Ansprüche12) field effect transistor, characterized in that it according to a method according to one of the claims 1 bis 10 erhaltene Source- und Drainkontakte besitzt.Has 1 to 10 received source and drain contacts. 709831/0722709831/0722
DE19772703322 1976-01-30 1977-01-27 PROCESS FOR PRODUCING METAL SEMICONDUCTOR CONTACTS WITH LARGE CURRENT INJECTION DENSITY Withdrawn DE2703322A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7602588A FR2339956A1 (en) 1976-01-30 1976-01-30 PROCESS FOR MAKING "METAL-SEMICONDUCTOR" CONTACTS WITH LARGE INJECTION DENSITY, AND DEVICES OBTAINED BY LEDIT PROCEDE

Publications (1)

Publication Number Publication Date
DE2703322A1 true DE2703322A1 (en) 1977-08-04

Family

ID=9168581

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772703322 Withdrawn DE2703322A1 (en) 1976-01-30 1977-01-27 PROCESS FOR PRODUCING METAL SEMICONDUCTOR CONTACTS WITH LARGE CURRENT INJECTION DENSITY

Country Status (4)

Country Link
JP (1) JPS5294071A (en)
DE (1) DE2703322A1 (en)
FR (1) FR2339956A1 (en)
GB (1) GB1539294A (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5025306B1 (en) * 1968-04-04 1975-08-22
DE2111089A1 (en) * 1970-03-10 1971-09-23 Westinghouse Electric Corp Method for producing a semiconductor switching element

Also Published As

Publication number Publication date
GB1539294A (en) 1979-01-31
JPS5294071A (en) 1977-08-08
FR2339956B1 (en) 1979-07-13
FR2339956A1 (en) 1977-08-26

Similar Documents

Publication Publication Date Title
DE1614283C3 (en) Method for manufacturing a semiconductor device
EP0140095B1 (en) Semiconductor diode
DE2541548A1 (en) INSULATING LAYER FIELD EFFECT TRANSISTOR AND METHOD FOR MANUFACTURING IT
DE1955221A1 (en) Integrated semiconductor circuits
DE2547828B2 (en) Process for the production of a memory element with a double gate insulated gate field effect transistor
DE4013643A1 (en) BIPOLAR TRANSISTOR WITH INSULATED CONTROL ELECTRODE AND METHOD FOR THE PRODUCTION THEREOF
EP0005185B1 (en) Method for simultaneously forming schottky-barrier diodes and ohmic contacts on doped semiconductor regions
DE2716691A1 (en) FIELD EFFECT TRANSISTOR AND METHOD OF MANUFACTURING IT
DE2749607C3 (en) Semiconductor device and method for the production thereof
DE3043289A1 (en) MANUFACTURING METHOD FOR A SEMICONDUCTOR DEVICE
DE2713532A1 (en) METHOD FOR PRODUCING WIRING ABOVE AND BELOW AN EARTH PLANE LOCATED ON ONE SIDE OF A SUBSTRATE
DE2453279C3 (en) Semiconductor device
DE2410628A1 (en) CHARGE-COUPLED SEMI-CONDUCTOR ARRANGEMENT
DE2839044A1 (en) SEMICONDUCTOR DEVICE WITH SCHOTTKY BARRIER TRANSITION
DE19618866B4 (en) Method for producing a component isolation in a semiconductor component
DE1589076C3 (en) Process for the production of semiconductor arrangements with stable electrical conductors
DE2556038A1 (en) PROCESS FOR PRODUCING FIELD EFFECT TRANSISTORS FOR VERY HIGH FREQUENCIES ACCORDING TO THE TECHNOLOGY OF INTEGRATED CIRCUITS
DE4445565C2 (en) Column bipolar transistor and process for its manufacture
DE2800363C2 (en) Semiconductor device and method for the production thereof
DE1489193C3 (en) Method for manufacturing a semiconductor device
DE2357640C3 (en) Contacting a planar Gunn effect semiconductor component
DE2703322A1 (en) PROCESS FOR PRODUCING METAL SEMICONDUCTOR CONTACTS WITH LARGE CURRENT INJECTION DENSITY
DE2111089A1 (en) Method for producing a semiconductor switching element
DE2426529A1 (en) PLANAR DIFFUSION METHOD
DE2854995C2 (en) Integrated Darlington circuit arrangement

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee