DE2657618A1 - Application of protective insulating layer to semiconductor - includes injection of material fluidic form in mould with subsequent hardening - Google Patents

Application of protective insulating layer to semiconductor - includes injection of material fluidic form in mould with subsequent hardening

Info

Publication number
DE2657618A1
DE2657618A1 DE19762657618 DE2657618A DE2657618A1 DE 2657618 A1 DE2657618 A1 DE 2657618A1 DE 19762657618 DE19762657618 DE 19762657618 DE 2657618 A DE2657618 A DE 2657618A DE 2657618 A1 DE2657618 A1 DE 2657618A1
Authority
DE
Germany
Prior art keywords
carrier
semiconductor
insulating material
cover plates
pressed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19762657618
Other languages
German (de)
Inventor
Manfred Riermeier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19762657618 priority Critical patent/DE2657618A1/en
Priority to JP14771077A priority patent/JPS5928053B2/en
Publication of DE2657618A1 publication Critical patent/DE2657618A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

A protective layer of insulating material is applied to a semiconductor element (4) by injecting it around the latter in fluid form and subsequently hardening it. The semiconductor element (4) is sandwiched between two metal plates (2, 3) with which it is thermally and electrically in contact. One of the plates (2) is pushed into an opening in a carrier (7) and the fluid material is then applied to the surface of the carrier (7) so as to surround the semiconductor element held at a slight distance above it. The fluid material is hardened before separating the semiconductor device (1) from the carrier (7).

Description

Verfahren zum TSerstell.en einer Schutzschicht fürMethod for creating a protective layer for

Halbleiterelemente Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Aufbringen einer Schu»)tzc.'ciicht aus isolierendem, aushärtbarem Material auf den Rand eines zwischen zwei metallenen Deckplatten angeordneten, thermisch und elektrisch mit diesen verbundenen Halbleiterelementes, dessen Flächen kleiner als die dem Halbleiterelement zugekehrten Flächen der Deckplatten sind.Semiconductor Elements The present invention relates to a Method for applying a protective material that is not made of insulating, curable material Material on the edge of a thermally arranged between two metal cover plates and semiconductor element electrically connected to it, the areas of which are smaller than the surfaces of the cover plates facing the semiconductor element.

Halbleiterelemente werden vor dem Ei.nkapseln mit Lack, Kautschuk, Glas oder ähnlichen Substanzen gegen äußere Einflüsse geschützt.Semiconductor elements are encapsulated with lacquer, rubber, Glass or similar substances protected against external influences.

Dies erfordert im allgemeinen aufwendige-Fertigungseinrichtungen wie zum Beispiel Lackiereinrichtungen, Beschichtungsautomaten oder ähnliches, da die Kontaktflächen von den genannten Substanzen frei gehalten werden müssen. Diese müssen also gezielt aufgebracht werden, Ein Beschichten von Hand scheidet aber mit größer werdender Stückzahl und kleineren Halbleitereleinenten aus.This generally requires complex manufacturing facilities such as For example painting equipment, automatic coating machines or the like, as the Contact surfaces must be kept free of the substances mentioned. These must can therefore be applied in a targeted manner, but coating by hand is more important increasing number of pieces and smaller semiconductor elements.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der genannten Art so weiterzubilden, daß es der erwähnten aufwendigen Fertigungseinrichtungen nicht bedarf.The invention is based on the object of a method of the above Kind of further training that the complex manufacturing facilities mentioned not required.

Die Erfindung ist dadurch gekennzeichnet, daß die eine der Deckplatten so weit in eine Öffnung eines Trägers eingepreßt wird, daß die genannte Fläche dieser Deckplatte wenigstens etwa auf gleicher Höhe mit der Oberfläche des Trägers liegt, daß dann auf den Träger das isolierende I;aterial in flüssiger Form aufgebracht wird und daß nach dem Aushärten des isolierenden Materials dieses zusammen mit dem Träger 50 ausgeschnitten wird, daß das isolierende Material die Deckplatten allseitig überragt.The invention is characterized in that one of the cover plates is pressed so far into an opening of a carrier that said surface of this Cover plate at least about the same Height with the surface of the carrier is that then on the carrier the insulating I; aterial in liquid Form is applied and that after hardening of the insulating material this is cut out together with the carrier 50 that the insulating material the Cover plates protruding on all sides.

Zweckmäßigerlfeise wird die Deckplatte in einen aus Karton bestehenden Träger eingepreßt. Als isolierendes Material kann vorzugsweise Lack aufgebracht werden. Zweckmäßigerweise wird die isolierende Masse nach dem Aushärten vollständig durchschnitten, der Träger aber nur eingeschnitten, worauf das Iialbleiterbauelement zusammen mit der isolierenden Masse aus dem Träger herausgedrückt wird. Eine rationelle Gestaltung des Verfahrens besteht darin, daß der Träger eine Vielzahl von in regelmäßiger Folge angeordneten Öffnungen aufweist, in die gleichzeitig die Deckplatten einer Vielzahl von Halbleiterbauelementen eingepreßt werden, daß das isolierende Material auf den ganzen Träger aufgebracht wird und daß nach dem Aushärten des isolierenden Materials alle Halbleiterbauelemente mit Hilfe eines Vielfachwerkzeuges gleichzeitig aus dem Träger ausgeschnitten werden.The cover plate is expediently placed in a cardboard box Pressed-in carrier. Varnish can preferably be applied as an insulating material will. The insulating mass is expediently complete after hardening cut through, but only cut into the carrier, whereupon the Iialbleiterbauelement is pressed out of the carrier together with the insulating mass. A rational one Design of the procedure consists in the fact that the carrier a multitude of in regular Has a sequence arranged openings, in which the cover plates of a Variety of semiconductor components are pressed in that the insulating material is applied to the entire carrier and that after curing of the insulating Material all semiconductor components simultaneously with the help of a multiple tool can be cut out of the carrier.

Die Erfindung wird an Hand eines Ausführungsbeispiels in Verbindung mit den Fig. 1 bis 4 näher erläutert. Die Fig. 1 bis 3 zeigen aufeinanderfolgende Verfahrensschritte, während in Fig. 4 ein zur Aufnahme einer Vielzahl von Halbleiterbauelementen geeigneter Träger dargestellt ist.The invention is based on an exemplary embodiment in conjunction with FIGS. 1 to 4 explained in more detail. Figs. 1 to 3 show consecutive Method steps, while in Fig. 4 one for receiving a plurality of semiconductor components suitable carrier is shown.

In Fig. 1 ist das Halbleiterbauelement mit 1 bezeichnet. Es weist zwei metallene Deckplatten 2, 3 auf, zwischen denen ein Halbleiterelement 4 angeordnet ist. Das Halbleiterelement 4 steht mit den Deckplatten 2, 3 thermisch und elektrisch in Kontakt. Es ist beispielsweise mit diesen verlötet. Das Halbleiterbauelement 1 wird auf eine Grundplatte 5 aufgelegt und durch eine Lochplatte 6 in seiner Lage gehalten. Als nächstes wird ein mit einer Öffnung 8 versehener Träger 7 auf den Rand der oberen metallenen Deckplatte 2 aufgepreßt. Der Träger besteht beispielsweise aus Karton, Kunststoff oder einem anderen leicht schneidbaren Material. Um ein Durchtreten der isoll-erenden Masse zwischen dem Außenrand der metallenen Deckplatte 2 und dem Rand der Öffnung 8 zu verhindern, wird der Durchmesser der Öffnung 8 etwas kleiner als der Außendurchmesser der Deckplatte 2 gewählt. Auf den Träger 7 wird nun eine Druckplatte 9 aufgesetzt und der Träger 7 wird auf den Rand der Deckplatte 2 aufgepreßt. Dabei wird der Träger 7 zweckmäßigerweise so weit aufgepreßt5 daß die dem Halbleiterelement 4 zugewandle Fläche 10 der Deckplatte 2 wenigstens etwa auf gleicher Höhe mit der nach unten gekehrten Fläche 11 des Trägers 7 liegt.The semiconductor component is denoted by 1 in FIG. 1. It shows two metal cover plates 2, 3, between which a semiconductor element 4 is arranged is. The semiconductor element 4 is thermally and electrically connected to the cover plates 2, 3 in contact. For example, it is soldered to these. The semiconductor component 1 is placed on a base plate 5 and in its position through a perforated plate 6 held. Next, a carrier 7 provided with an opening 8 is placed on the Edge of the upper metal cover plate 2 pressed on. The carrier consists for example made of cardboard, plastic or another easily cut material. To a Step through the isoll-erenden mass between the outer edge of the metal cover plate 2 and the To prevent the edge of the opening 8, the diameter of the opening 8 becomes slightly smaller selected as the outer diameter of the cover plate 2. On the carrier 7 is now a The pressure plate 9 is placed and the carrier 7 is pressed onto the edge of the cover plate 2. The carrier 7 is expediently pressed on so far that the semiconductor element 4 facing surface 10 of the cover plate 2 at least approximately at the same height as the downward facing surface 11 of the carrier 7 is located.

In Fig. 2 ist dargestellt, daß das Halbleiterbauelement 1 mit sei ner Deckplatte 2 in die Öffnung einer weiteren Lochplatte 12 ein gelegt ist und der Träger 7 auf der Oberfläche der weiteren Loch platte 12 aufsitzt. Mschließend wird auf den Träger 7 eine isolierende, aushärtbare, flüssige Masse 3, beispielsweise ein S1-liconlack aufgebracht. Dieser Lack verteilt sich auf dem Träger und fließt in den Zwischenraum zwischen den metallenen Deckplat ten 2 und 3 und umhüllt das Halbleiterelement 4 allseitig. Nach dem Aushärten des Lackes 13 wird dieser mittels eines Messers 14, dessen Schneidkante der Form des Umfanges des Halbleiterbauelementes 1 angepaßt ist, so aus dem Träger 7 ausgeschnitten, daß ein die-metallenen Deckplatten 2, 3 allseitig überragender Ring aus Isoliermaterial stehenbleibt. Das Messer sitzt zweckmäßigerweise zentrisch zu der Öffnung der weiteren Lochplatte 12.In Fig. 2 it is shown that the semiconductor component 1 is with ner cover plate 2 is placed in the opening of another perforated plate 12 and the carrier 7 is seated on the surface of the further perforated plate 12. In conclusion an insulating, hardenable, liquid mass 3, for example an S1-Liconlack applied. This varnish spreads over the carrier and flows in the space between the metal cover plates 2 and 3 and envelops that Semiconductor element 4 on all sides. After curing of the paint 13 this is means a knife 14, the cutting edge of which has the shape of the circumference of the semiconductor component 1 is adapted, cut out of the carrier 7, that a die-metal cover plates 2, 3 is a ring of insulating material protruding on all sides. The knife sits expediently centrally to the opening of the further perforated plate 12.

Um einen vorzeitigen Verschleiß des Messers 14 zu verhindern, kann es auch genügen, wenn der Lack 13 vollständig durchschnitten, der Träger 7 dagegen nur teilweise eingeschnitten wird, wodurch das Messer 14 nicht bis auf die weitere Lochplatte 12 abgesenkt werden muß. Der solchermaßen vorbereitete Träger wird mit den Halbleiterbauelementen auf eine mit einer Öffnung versehene Auflage 15 (Fig. 3) mit dem Lack 13 nach unten und dem Träger 7 nach oben aufgelegt. Mittels eines Druckstempels 16 wird das Halbleiterbauelement 1 aus dem Träger 7 herausgedrückt. Dabei ist es zweckmäßig, wenn der Träger 7 durch das Messer 14 nur so weit eingeschnitten worden ist, daß dieser an der Schnittstelle nicht reißt t. Das Halbleiterelement 4 ist dam:it so weit gegen äußere Einfllisse geschützt, daß es bis zur endgültigen Einkapselung ohne Verschlechterung seiner elektrischen Eigenschaften gelagert werde kann.In order to prevent premature wear of the knife 14, can it is also sufficient if the lacquer 13 is completely cut through, but the carrier 7, on the other hand is only partially cut, whereby the knife 14 is not up to the further Perforated plate 12 must be lowered. The carrier prepared in this way will be with the semiconductor components on a support 15 provided with an opening (Fig. 3) is placed with the lacquer 13 facing down and the carrier 7 facing up. By means of a With the stamp 16, the semiconductor component 1 is pressed out of the carrier 7. It is useful if the carrier 7 is only cut so far by the knife 14 has been that this is not at the interface tears t. The semiconductor element 4 is then so far protected against external influences that it is final Encapsulation is stored without deterioration of its electrical properties can.

Zur besonders rationellen Ausgestaltung des Verfahrens kann, wie in Fig. 4 dargestellt, ein Trägevielfach mit einer Vielzahl von Öffnungen, zum Beispiel 5 x 20, verwendet werden. In diese Öffnungen 8 werden gleichzeitig 100 Halbleiterbauelemente eingepreßt.For a particularly efficient design of the method, as in Fig. 4 shows a multiple carrier with a plurality of openings, for example 5 x 20, can be used. 100 semiconductor components are simultaneously inserted into these openings 8 pressed in.

Der Träger, der auch hier zum Beispiel aus Karton bestehen kann, wird dann gleichmäßig, zum Beispiel mittels eines Mehrfach-Düsensatzes, mit einer Lackschicht bedenkt. Der Lack umhüllt dann auf die in Verbindung mit Fig. 2 beschriebene Weise die Halbleiterelemente. Die weitere Verarbeitung geschieht entsprechend mit einem Vielfachmesser und weiteren, im entsprechenden Vielfach vorhande nen Werkzeugen.The carrier, which can also consist of cardboard here, for example, is then evenly, for example by means of a multiple nozzle set, with a layer of lacquer consider. The lacquer then envelops in the manner described in connection with FIG the semiconductor elements. Further processing takes place accordingly with a Multiple knives and other tools available in the corresponding multiple.

Ein besonderer Vorteil des Verfahrens besteht darin, daß die Halbleiterelemente 4 nicht zentrisch zu den metallenen Deckplatten 2t 3 angeordnet sein müssen. Es ist beispielsweise im Extremfall möglicht daß das Halbleiterelement an einer Seite etwas über die metallenen Deckplatten herausragt. Dadurch, daß der Innendurchmesser des Messers 14 größer als der Außendurchmesser der Deckplatten 2, 3 liegt und das Halbleiterbauelement 1 relativ zum Messer 14 zentriert ist, wird das Halbleiterelement 4 auf jeden Fall einwandfrei umhüllt und damit geschützt.A particular advantage of the method is that the semiconductor elements 4 need not be arranged centrically to the metal cover plates 2t 3. It For example, in extreme cases it is possible that the semiconductor element is on one side something protrudes over the metal cover plates. Because the inside diameter of the knife 14 is larger than the outer diameter of the cover plates 2, 3 and that Semiconductor component 1 is centered relative to knife 14, the semiconductor element is 4 in any case perfectly encased and thus protected.

5 Patentansprüche 4 Figuren Leerseite5 claims 4 figures Blank page

Claims (5)

Patentansprüche 1. Verfahren zum Aufbringen einer Schutzschicht aus isolierendem, ausbärtbarem Material auf den Rand eines zwischen zwei metallenen Deckplatten angeordneten, thermisch und elektrisch mit diesen verbundenen Halbleiterelementes, dessen Flächen kleiner als die dem Halbleiterelement zugekehrten Flächen der Deckplatten sind, d a d u r c h g e k e n n z e i c h n e t , daß die eine der Deckplatten (2) so weit in eirse Öffnung (8) eines Trägers s (7) eingepreßt wird, daß die genannte Fläche (10) dieser Deckplatte (2) wenigstens etwa auf gleicher Höhe mit der Oberfläche des Trägers (7) liegt, daß dann auf den Träger das isolierende Material (13) in flüssiger Form aufgebracht wird und daß nach dem Aushärten des isolierenden Materials dieses zusammen mit dein Träger so ausgeschnitten wird, daß das isolierende Material (13) die Deckplatten (2, 3) allseitig überragt. Claims 1. A method for applying a protective layer insulating, hardenable material on the edge of one between two metal Cover plates arranged, thermally and electrically connected to these semiconductor elements, whose areas are smaller than the areas of the cover plates facing the semiconductor element that one of the cover plates (2) is pressed so far into eirse opening (8) of a carrier (7) that said Area (10) of this cover plate (2) at least approximately level with the surface of the carrier (7) is that then on the carrier, the insulating material (13) in liquid form is applied and that after hardening of the insulating material this is cut out together with your carrier so that the insulating material (13) protrudes beyond the cover plates (2, 3) on all sides. 2. Verfahren nach Anspruch 1, d a d u r c h g e k e n n -z e i c h n e t , daß die Deckplatte (2) in einen aus Karton bestehenden Träger t7) eingepreßt wird.2. The method according to claim 1, d a d u r c h g e k e n n -z e i c h n e t that the cover plate (2) is pressed into a carrier t7) made of cardboard will. 3. Verfahren nach Anspruch 1 oder 2, d a d u r c h g e -k e n n z e i-c h n e t , daß als isolierendes Material ein Lack aufgebracht wird.3. The method according to claim 1 or 2, d a d u r c h g e -k e n n z e i-c h n e t that a lacquer is applied as an insulating material. 4. Verfahren nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t , daß die isolierende Masse nach dem Aushärten vollständig durchschnitten, der Träger aber nur eingeschnitten wird und daß dann das Halbleiterbauelement (1) zusammen mit der isolierenden Masse aus dem Träger herausgedrückt wird.4. The method according to any one of claims 1 to 3, d a d u r c h g e k It is noted that the insulating compound is completely after hardening cut through, but the carrier is only cut and that then the semiconductor component (1) is pressed out of the carrier together with the insulating mass. 5. Verfahren nach einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t , daß der Träger eine Vielzahl von in regelmäßiger Folge angeordneten Öffnungen aufweist, in die gleichzeitig die Deckplatten einer Vielzahl von Halbleiterbauelementen eingepreßt werden, daß das isolierende Material auf den ganzen Träger aufgebracht wird und daß nach dem Aushärten des isolierenden Materials alle Halbleitorbauelernente mit Hilfe eines Vielfachwerkzeuges gleichzeitig aus dem Träger ausgeschnitten werden.5. The method according to any one of claims 1 to 4, d a d u r c h g e k It should be noted that the wearer has a plurality of arranged in a regular sequence Has openings in which at the same time the cover plates of a large number are pressed in by semiconductor components that the insulating material on the whole carrier is applied and that after hardening of the insulating material all semiconductor components at the same time with the help of a multiple tool be cut out of the carrier.
DE19762657618 1976-12-20 1976-12-20 Application of protective insulating layer to semiconductor - includes injection of material fluidic form in mould with subsequent hardening Withdrawn DE2657618A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19762657618 DE2657618A1 (en) 1976-12-20 1976-12-20 Application of protective insulating layer to semiconductor - includes injection of material fluidic form in mould with subsequent hardening
JP14771077A JPS5928053B2 (en) 1976-12-20 1977-12-08 Method for forming protective layer of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762657618 DE2657618A1 (en) 1976-12-20 1976-12-20 Application of protective insulating layer to semiconductor - includes injection of material fluidic form in mould with subsequent hardening

Publications (1)

Publication Number Publication Date
DE2657618A1 true DE2657618A1 (en) 1978-06-22

Family

ID=5995964

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762657618 Withdrawn DE2657618A1 (en) 1976-12-20 1976-12-20 Application of protective insulating layer to semiconductor - includes injection of material fluidic form in mould with subsequent hardening

Country Status (2)

Country Link
JP (1) JPS5928053B2 (en)
DE (1) DE2657618A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0427789Y2 (en) * 1987-01-21 1992-07-03
JPH0430112Y2 (en) * 1987-10-01 1992-07-21

Also Published As

Publication number Publication date
JPS5928053B2 (en) 1984-07-10
JPS5376746A (en) 1978-07-07

Similar Documents

Publication Publication Date Title
DE69737248T2 (en) Method for encapsulating a semiconductor integrated circuit
DE68908571T2 (en) Preformed sealing cap and its application.
DE1514827C2 (en) Process for the serial production of semiconductor components
DE3937996A1 (en) METHOD FOR PRODUCING SEMICONDUCTOR ARRANGEMENTS
DE3626604A1 (en) ELECTRONIC DEVICE IN THE FORM OF A CREDIT CARD
DE19754645A1 (en) Seal insert
DE1640436B2 (en) Process for the production of electrical film resistors
DE2363833C2 (en) Method for electrically and mechanically connecting a plurality of semiconductor chips contacted with strip-shaped conductors (beamlead), each with an outer lead frame
DE3524301C2 (en)
DE2535923B2 (en) METHOD AND FORM FOR ENCAPSULATING ELECTRICAL COMPONENTS
DE1274694B (en) Electrical circuit unit with pins for attachment to circuit carriers
DE2101028C2 (en) Method for manufacturing a plurality of semiconductor components
DE3819207C2 (en)
DE2900114A1 (en) Encapsulating semiconductor devices with plastic - where device has heat sealing plate in a recess which is either sealed or has grooves to allow easy removal of hardened plastic (NL 11.2.80)
DE102017219325A1 (en) Injection tool and method for sealing inserts
DE69315172T2 (en) Process for inserting a metal insert into plastic
DE2657618A1 (en) Application of protective insulating layer to semiconductor - includes injection of material fluidic form in mould with subsequent hardening
WO2017144691A1 (en) Optoelectronic component with a lead frame section
DE2523361A1 (en) Plug connector with tubular sheet metal contact element - has contact separating bottom with solder flux inhibiting gap
DE1292755B (en) Process for the serial socket and housing installation of semiconductor components
DE2914466A1 (en) METHOD OF ATTACHING WIRES TO THE TERMINALS OF A MICROCIRCUIT
DE3786132T2 (en) Process for connecting metallic strips in the manufacture of electrical components and components with such strips.
DE10339022A1 (en) Semiconductor device
DE2940582C2 (en) Method and device for coating elements for sorting, classifying and / or separating goods
DE3700257C2 (en) Device for connecting electrical conductors

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee