DE2655056B2 - Device for setting the output frequency of a frequency divider - Google Patents
Device for setting the output frequency of a frequency dividerInfo
- Publication number
- DE2655056B2 DE2655056B2 DE19762655056 DE2655056A DE2655056B2 DE 2655056 B2 DE2655056 B2 DE 2655056B2 DE 19762655056 DE19762655056 DE 19762655056 DE 2655056 A DE2655056 A DE 2655056A DE 2655056 B2 DE2655056 B2 DE 2655056B2
- Authority
- DE
- Germany
- Prior art keywords
- output
- frequency
- circuit
- outputs
- reducer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/662—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G3/00—Producing timing pulses
- G04G3/02—Circuits for deriving low frequency timing pulses from pulses of higher frequency
- G04G3/022—Circuits for deriving low frequency timing pulses from pulses of higher frequency the desired number of pulses per unit of time being obtained by adding to or substracting from a pulse train one or more pulses
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
- Feedback Control In General (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
Description
1010
Es ist bekannt, daß mar· auf die Untersetzung einwirken kann, indem man in der Verteilerkette einen oder mehrere Untersetzer überspringt Im vorliegenden j > Fall ist die Zahl der Frequenzuntersetzer konstant; man wirkt elektronisch auf ihren Verteilungsfaktor und nicht auf ihre Anzahl ein.It is known that the reduction ratio can act by adding a or skips several coasters In the present j> Case, the number of frequency dividers is constant; one acts electronically on their distribution factor and not on their number.
Um den präzisen Gang einer elektronischen Uhr mit einem Quarzoszillator, einem Frequenzuntersetzer und <tii einem elektronischen oder elektromechanischen Zähler der Sekunden, Minuten und Stunden zu sichern, ist es sehr wichtig, die Ausgangsfrequenz des Frequenzuntersetzers genau einstellen zu können. Im allgemeinen ist man bis jetzt so verfahren, daß man die Frequenz des r> Oszillators mittels eines im Oszillationsstromkreis des Oszillators eingeschalteten Trimmerkondensators eingestellt hat. Diese Verfahrensart ist aber aus den folgenden Gründen nachteilig: die nichtlineare Änderung der Frequenz mit Bezug auf den Drehungswinkel -,o des Trimmers, die schlechte Stabilität dieses letzteren und die umfaßte, relativ kleine Korrekturmöglichkeit. Die Benutzung dieses Verfahrens ist hingegen sehr leicht, die Korrektur der Frequenz hängt von der Einstellung des Trimmers ab und wird durch Einsetzen r, frischer Batterien nicht beeinflußt.About the precise rate of an electronic clock with a quartz oscillator, a frequency divider and <tii It is to secure an electronic or electromechanical counter of the seconds, minutes and hours It is very important to be able to set the output frequency of the frequency divider precisely. In general is So far, one has proceeded in such a way that the frequency of the r> oscillator is determined by means of an in the oscillation circuit of the Has set the trimmer capacitor switched on. This type of procedure is from the disadvantageous for the following reasons: the non-linear change in frequency with respect to the angle of rotation -, o of the trimmer, the poor stability of the latter and the relatively small possibility of correction involved. However, using this method is very easy, the frequency correction depends on the Setting of the trimmer off and is not affected by inserting fresh batteries.
Andere Verfahren benutzen eine Kombination von Speichern, welche auf die Untersetzung des Untersetzers wirken, wobei die Größe dieses Eingriffe.» von einem gespeicherten Programm abhängt. Dieses Pro- mi gramm ist aber ziemlich schwer einzugeben und kann bei Auswechseln der Batterien vollständig verschwinden. Es ist also notwendig, einen Pufferakkum-.ilator vorzusehen, was zur Zeit eine unzuverlässige und kostspielige Lösung bedeutet. b-,Other methods use a combination of memories which act on the reduction of the reducer act, whereby the size of this intervention. " depends on a stored program. This promi However, gram is quite difficult to enter and can disappear completely when the batteries are replaced. It is therefore necessary to provide a buffer accumulator, which is currently an unreliable and costly solution means. b-,
Aufgabe der Erfindung ist es, eine Vorrichtung Öler im Oberbegriff des Patentanspruchs 1 genannten Art verfügbar zu machen, die unter Einsatz besonders einfacher schaltungstechnischer Maßnahmen eine zuverlässige und genaue Einstellung der Ausgangsfrequenz des Frequenzuntersetzers gestattetThe object of the invention is to provide a device in the oiler To make the preamble of claim 1 mentioned type available, the use especially simple circuit measures a reliable and precise setting of the output frequency of the frequency divider allowed
Die erfindungsgemäße Lösung, welche die beschriebenen Nachteile beseitigt, wirkt gleichfalls auf den mittleren Untersetzuntswert des Untersetzers, jedoch ohne programmierte Speicher zu verwenden.The solution according to the invention, which eliminates the disadvantages described, also acts on the mean reduction value of the reduction unit, but without using programmed memory.
Sie ist dadurch gekennzeichnet, daß ein einen Widerstand R und eine Kapazität C aufweisender Stromkreis zwischen einem Ausgang des Frequenzunterteilers vom Unterteilungswert nox und dem Eingang eines Verstärkers liegt, derart, daß zwischen dem Ausgang dieses Verstärkers und dem Ausgang des Untersetzers eine Verzögerung i, proportional der Zeitkonstante RC erscheint, wobei besagte Ausgänge mit einem Vergleichsstromkreis verbunden sind, welcher Steuerimpulse von der Dauer t einem Umschaltstromkreis übergibt, welcher den Untersetzungswert des Frequenzuntersetzers während der Dauer der Steuerimpulse auf einen Wert n'x umschaltetIt is characterized in that a circuit having a resistor R and a capacitance C is located between an output of the frequency divider of the division value nox and the input of an amplifier, such that a delay i, proportional to the output of this amplifier and the output of the reducer Time constant RC appears, said outputs being connected to a comparison circuit which transfers control pulses of duration t to a switching circuit which switches the reduction value of the frequency reducer to a value n'x during the duration of the control pulses
Man erhält somit einen mittleren Umerseizungswerl, welcher von der Konstante RC abhängt, welchen man einschalten kann und gleichzeitig die Ausgangsfrequenz des Frequenzuntersetzers und dies, wie ersichtlich, durch Ändern des Wertes R mit Hilfe eines Potentiometers. A mean Umerseizungswerl is thus obtained, which depends on the constant RC , which can be switched on and at the same time the output frequency of the frequency reducer and this, as can be seen, by changing the value R with the aid of a potentiometer.
Die Zeichnung zeigt zwei als Beispiel gegebene Ausführungsformen des Erfindungsgegenstandes.The drawing shows two exemplary embodiments of the subject matter of the invention.
Die F i g. 1 ist ein der ersten Ausführungsform entsprechendes Schaltbild.The F i g. 1 is a circuit diagram corresponding to the first embodiment.
Die F i g. 2 zeigt den Verlauf der Spannung an verschiedenen Stellen des Stromkreises der Fig. 1.The F i g. FIG. 2 shows the course of the voltage at various points in the circuit of FIG. 1.
Die Fig.3 ist ein der zweiten Ausführungsform entsprechendes Schaltbild, bei welchem vorhandene Ausgänge des Untersetzungsstromkreises benützt werden. 3 is a circuit diagram corresponding to the second embodiment, in which existing Outputs of the reduction circuit can be used.
Die Fig.4 zeigt den Verlauf der Spannjng an verschiedenen Stellen des Stromkreises der F i g. 3.The Fig.4 shows the course of the tension various points in the circuit of FIG. 3.
Bei der Ausführungsform gevsäQ Fig. I findet die Unterhaltung der Schwingungen des Quartzes Q durch den Oszillator 1 statt, dessen Ausgang mit dem Eingang 2 des mit dem Untersetzungswert no arbeitenden Untersetzers verbunden ist. Die dem Zustand dieses Untersetzers entsprechenden Ausgänge sind mit dem Eingang des Dekodiergerätes 3 verbunden, welches am Eingang des Tores »AND« 4 einen positiven Impuls ausgibt, wenn sich der Untersetzer in einer vorerwählten Lage «'befindet. Der Ausgang dieses Tores 4 ist mit der Nullstellung des Untersetzers 2 verbunden, dessen Ausgang mit dem Eingang des Untersetzers 5 mit dem Untersetzungswert Xverbunden ist.In the embodiment according to FIG. I, the oscillations of the quartz Q are maintained by the oscillator 1, the output of which is connected to the input 2 of the reducer operating with the reduction value no . The outputs corresponding to the state of this coaster are connected to the input of the decoding device 3, which outputs a positive pulse at the input of the gate "AND" 4 when the coaster is in a preselected position "'. The output of this gate 4 is connected to the zero position of the reducer 2, the output of which is connected to the input of the reducer 5 with the reduction value X.
Der Ausgang dieses Untersetzers liegt einerseits am ersten Eingang eines »exklusiven-ODER« 7 des Untersetzers 2, andererseits an einer Klemme des veränderlichen Widerstandes R1 dessen andere Klemme mit dem Eingang des Verstärkers 6 und einer an Masse liegenden Kapazität verbunden ist. Der Ausgang des Verstärkers 6 liegt am zweiten Eingang des Tores 7, dessen Ausgang mit dem zweiten Eingang des Tores 4 verbunden ist.The output of this reducer is on the one hand at the first input of an "exclusive OR" 7 of the reducer 2, on the other hand to a terminal of the variable resistor R 1, the other terminal of which is connected to the input of the amplifier 6 and a grounded capacitance. The output of the amplifier 6 is at the second input of the gate 7, the output of which is connected to the second input of the gate 4.
Die beschriebene Vorrichtung arbeitet wie folgt (siehe F i g. 2):The device described works as follows (see Fig. 2):
Geht der Ausgang a des Unterteilers 5 auf den Wert 2 über, so lädt sich die Kapazität Cüber den Widerstand R. Nach Ablauf einer gewissen Zeit /, die von der Zeitkonstante RC abhängt, erreicht die Spannung an den Klemmen der Kapazität C den Ausschaltwert des Verstärkers 6, dessen Ausgang b gleichfalls auf denIf the output a of the divider 5 changes to the value 2, the capacitance C is charged via the resistor R. After a certain time /, which depends on the time constant RC , the voltage at the terminals of the capacitance C reaches the switch-off value of the amplifier 6, whose output b is also on the
Wert 1 übergeht. Das »exklusive ODER« 7 zeigt die zwischen den Ausgängen a und b erscheinende Verzögerung an und gibt positive Impulse von der Breite t auf das Tor 4 aus, welches als Schalter dient und die durch den Dekoder 3 dekodierten Impulse an seinem Ausgang durchgehen läßt und den Unterteiler 2 auf Null bringt wenn der Unterteiler auf n' steht Der Unterteilungsfaktor des Unterteilers 2 ist also gleich n' während dei Dauer tder Impulse im Punkt CValue 1 skips. The "exclusive OR" 7 indicates the delay appearing between the outputs a and b and outputs positive pulses of width t to gate 4, which serves as a switch and lets the pulses decoded by decoder 3 pass through at its output and the Brings subdivider 2 to zero when the subdivider is at n ' . The subdivision factor of the subdivider 2 is therefore equal to n' during the duration t of the pulses at point C.
Man kann die mittlere Ausgangsfrequenz wie folgt berechnen:The mean output frequency can be calculated as follows:
/ο =/ ο =
/ο/ ο
/Wo /ο/Where / ο
' /"ο Λ'/ "ο Λ
fQ = Frequenz des Oszillators
fs = Ausgangsfrequenz
T = Ausgangsperiode. fQ = frequency of the oscillator
fs = output frequency
T = output period.
Diese Formel zeigt, daß die relative Korrektur der Ausgangsfrequenz proportional ist der Zeit t, welche selbst der Konstante ÄCproportional ist Wird R mittels einem linearen Potentiometer verändert, so erhält man eine Korrektur der Frequenz, die dem Drehungswinkel des Potentiometers proportional ist, was gegenüber dem kapazitiven Trimmer von Vorteil ist.This formula shows that the relative correction of the output frequency is proportional to the time t, which is itself proportional to the constant ÄC.If R is changed using a linear potentiometer, a correction of the frequency is obtained that is proportional to the angle of rotation of the potentiometer, which is compared to the capacitive Trimmer is beneficial.
Im Stromkreis der F i g. 1 ist es nicht unbedingt notwendig, daß n' kleiner als /Io ist, was zu positiven Korrekturen der Frequenz führt. Man kann die Schaltung selbstverständlich auch so kombinieren, daß n' größer als no ist, was zu negativen Korrekturen der negativen Frequenz führt Man kann sogar in ein und derselben Schaltung beide Möglichkeiten vorsehen mit Mitteln zum selbsttätigen Umschalten.In the circuit of FIG. 1 it is not absolutely necessary that n 'be less than / Io, which leads to positive corrections of the frequency. The circuit can of course also be combined in such a way that n 'is greater than no , which leads to negative corrections of the negative frequency. One can even provide both possibilities in one and the same circuit with means for automatic switching.
Die Schaltung gemäß der zweiten Ausführungsform der F i g. 3 zeigt eine derartige Anordnung.The circuit according to the second embodiment of FIG. 3 shows such an arrangement.
Der Ausgang des Oszillators 11 liegt hier am Eingang des Unterteilers 12, dessen Ausgänge mit einem Dekoder 13 verbunden sind, welcher die Zustände no, na' und n'r des Unterteilers dekodiert. Der dem Zustand n0 entsprechende Ausgang liegt an einen elektronischen Umschalter /ι an, während die den Zuständen n'„ und n'r entsprechenden Ausgänge mit dem elektronischen Umschalter h verbunden sind, dessen Ausgang mit U verbunden ist, dessen Ausgang mit dem des Unterteilers 12 verbunden ist. Der Ausgang dieses letzteren ist mit dem Eingang des Unterteilers 14 verbunden, welcher geradzahlige Steuerimpulse d und ungeradzahlige Steuerimpulse d' an die Klemmen des Motores M abgibt. Der Umschalter /j verbindet entweder die eine Klemme des Potentiometers R mit den geradzahligen Impulsen oder die andere Klemme mit den ungeradzahligen Impulsen. Der Schleifkontakt des Potentiometers liegt am Eingang des Verstärkers 15, dessen Ausgang mit den »ODER exklusiven« Toren 16 und 17, dessen Ausgänge mit dem elektronischen Umschalter U verbunden sind, Hessen Ausgang den elektronischen Umschalter 1\ steuertThe output of the oscillator 11 is here at the input of the divider 12, the outputs of which are connected to a decoder 13 which decodes the states no, n a ' and n'r of the divider. The output corresponding to the state n 0 is applied to an electronic switch / ι, while the outputs corresponding to the states n '" and n' r are connected to the electronic switch h , the output of which is connected to U , the output of which is connected to that of the divider 12 is connected. The output of the latter is connected to the input of the divider 14, which outputs even-numbered control pulses d and odd-numbered control pulses d ' to the terminals of the motor M. The switch / j connects either one terminal of the potentiometer R with the even-numbered pulses or the other terminal with the odd-numbered pulses. The sliding contact of the potentiometer is at the input of the amplifier 15, the output of which controls the "OR exclusive" gates 16 and 17, the outputs of which are connected to the electronic switch U , the output controls the electronic switch 1 \
In der Zeichnung werden die Umschalter zur Erleichterung des Verständnisses in der üblichen Weise dargestellt In Wirklichkeit sollen diese elektronischen Umschalter aus der Technik C-MOS ausgebildeten »Übertragungstoren« bestehen. Der zweite Eingang dec, Tores 17 ist mit dem Ausgang d von 15 verbunden. Der Ausgang des Tores 16 ist mit dem Dateneingang des Flip-Flop 18 verbunden, dessen Ausgang die Umschalter h und h steuert Der »clockw-Eingang des Flip-Flop 18 ist mit einem Umschaltverstärker 19 verbunden, welch letzterer mit dem Ausgang D verbunden ist.In the drawing, the changeover switches are shown in the usual way to facilitate understanding. In reality, these electronic changeover switches should consist of "transmission gates" made from C-MOS technology. The second input dec, gate 17 is connected to the output d of 15. The output of the gate 16 is connected to the data input of flip-flop 18 whose output is, the switch and h controls the "CLOCKW input of the flip-flop 18 is connected to a Umschaltverstärker 19, the latter being connected to the output D.
Diese zweite Ausführungsform arbeitet wie folgt (siehe F i g. 4):This second embodiment works as follows (see Fig. 4):
is Ist /3 geschlossen und /'3 offen, so erscheint die negative Flanke des geradzahligen Impulses d in dem Augenblick in dem der Dateneingang des Flip-Flop 18 auf 1 steht. Der andere Eingang schaltet folglich auf 0 um. Dio Umschalter /2 und U befinden sich imis If / 3 is closed and / ' 3 is open, the negative edge of the even-numbered pulse d appears at the moment when the data input of the flip-flop 18 is at 1. The other input consequently switches to 0. The switches / 2 and U are in the
.'η Ruhezustand, und der Ausgang / .!es Tores 17 steuert den Umschalter I1. Der UmsetzungsfaLior des Untersetzers 12 wird also /Jo während der Zeitdauer T- t sein und von n'a während der Dauer t, die der Dauer der positiven Impulse von /entspricht Die Korrektur der Frequenz.'η idle state, and the output /.! es gate 17 controls the switch I 1 . The UmsetzungsfaLior of the reducer 12 is thus / Jo be during the time period T t, and n 'a during the period t, which corresponds to the duration of the positive pulses from / The correction of the frequency
.?-) ist folglich:.? -) is consequently:
I/OI / O
/i./ i.
Ist /3 offen und /Ί geschlossen, so wird die negative Flanke des geradzahligen Impulses d\m Augenblick wo der Dateneingang d des Flip-Flop 18 auf Null liegt (Punkt g) ausgegeben. Der andere Ausgang q schaltet somit auf 1 und die Umschalter I2 und h gehen in die Arbeitslage über. Der Ausgang g des Tores 16 steuert den Umschalter l\. Der Untersetzungsfaktor des Untersetzers 12 ist folglich gleich no, wähscnd der Zeitdauer T— t und n'r während der in g auftretenden positiven Impulse (Zeit t). Die Korrektur der Frequenz ibt folglich:If / 3 is open and / Ί is closed, the negative edge of the even-numbered pulse d \ m the moment when the data input d of the flip-flop 18 is at zero (point g) . The other output q thus switches to 1 and the switches I 2 and h go into the working position. The output g of the gate 16 controls the switch l \. The reduction ratio of the reducer 12 is therefore equal to no, wähscnd the time period T t and n 'r while in g occurring positive pulses (time t). The correction of the frequency is thus:
l/r ' /«, Λl / r '/ «, Λ
/» 7 \ nr ) / »7 \ n r )
Es ist also möglich, durch einfaches Umschalten die Korrekturwirkung des Potentiometers zu verdoppeln. Als Beispiel sei angenommen /Jo=4, π'.,= 3 und n',=b. It is therefore possible to double the correction effect of the potentiometer by simply switching over. As an example, assume / Jo = 4, π '., = 3 and n', = b.
Bei geschlossenem Umschalter erhält man:When the changeover switch is closed, you get:
VQ = ' Υ4_Λ= + '. '
/.. '/■ ti ) y τ VQ = ' Υ 4 _Λ = + '. '
/ .. '/ ■ ti ) y τ
Ist hingegen /, offen, sei erhält manIf, on the other hand, /, open, is obtained
l/rl / r
;■(:-■)■; ■ (: - ■) ■
I 1
1 T I 1
1 T
Die Anordnung ist also symmetrisch.So the arrangement is symmetrical.
Zu bemerken sei, daß man auch den Untefsetzungsfaktor des Untersetzers durch Hinzufügen oder Weglassen der an se;nem Eingang wirkenden Impulse derart verändern kann, daß man die Faktoren n', und n'r erhält.It should be noted that one can also reduce the reduction factor of the coaster by adding or omitting the at se ; Impulse acting on an input can be changed in such a way that the factors n ', and n' r are obtained.
Hier/u .1 Hhitl /cichnuiiui'iiHere / u. 1 Hhitl / cichnuiiui'ii
Claims (3)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CH1667075A CH604428A (en) | 1975-12-23 | 1975-12-23 | DEVICE SERVING TO ADJUST THE OUTPUT FREQUENCY OF A FREQUENCY DIVIDER FOR WATCH PART. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2655056A1 DE2655056A1 (en) | 1977-07-14 |
| DE2655056B2 true DE2655056B2 (en) | 1980-01-10 |
Family
ID=4419241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19762655056 Withdrawn DE2655056B2 (en) | 1975-12-23 | 1976-12-04 | Device for setting the output frequency of a frequency divider |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPS5279859A (en) |
| CH (1) | CH604428A (en) |
| DE (1) | DE2655056B2 (en) |
| GB (1) | GB1529630A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2026796B (en) * | 1978-07-14 | 1982-09-29 | Fujitsu Ltd | Clock synchronization circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3540207A (en) * | 1968-09-20 | 1970-11-17 | Timex Corp | Electronic watch counting circuit |
-
1975
- 1975-12-23 CH CH1667075A patent/CH604428A/en not_active IP Right Cessation
-
1976
- 1976-12-04 DE DE19762655056 patent/DE2655056B2/en not_active Withdrawn
- 1976-12-17 GB GB5291276A patent/GB1529630A/en not_active Expired
- 1976-12-23 JP JP15436476A patent/JPS5279859A/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| GB1529630A (en) | 1978-10-25 |
| CH604428A (en) | 1978-09-15 |
| JPS5279859A (en) | 1977-07-05 |
| DE2655056A1 (en) | 1977-07-14 |
| CH1667075A4 (en) | 1977-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3518459C2 (en) | Telemetry system | |
| DE2840258B2 (en) | Electronic timing device | |
| DE2925277A1 (en) | ELECTRONIC TIMING DEVICE | |
| DE2144705A1 (en) | Broadband adjustable frequency generator | |
| DE2349508A1 (en) | ELECTRONIC CLOCK | |
| DE2528812B2 (en) | Anti-bounce circuit | |
| DE2609526A1 (en) | ELECTRONIC CLOCK | |
| DE2633471C2 (en) | Adjustable circuit arrangement for an electronic clock | |
| DE2456156C2 (en) | Analog-to-digital converter | |
| DE2749141A1 (en) | ELECTRIC CLOCK | |
| DE2834304B2 (en) | Electronic clock with contacts for correcting time information | |
| DE3213836C2 (en) | ||
| DE2655056B2 (en) | Device for setting the output frequency of a frequency divider | |
| DE2655947C2 (en) | Counting circuit for determining the reception frequency or the reception channel in a high-frequency superimposition receiver | |
| DE3105226A1 (en) | LIGHTER | |
| DE2726711A1 (en) | Setting data input circuit for digital timer - is typically for entering cooking temp. and period for cooker automatic timer and uses two=way counter | |
| DE3321223C2 (en) | ||
| DE1921339C2 (en) | Arrangement for recording work cycles and production numbers | |
| DE2260886C3 (en) | Alarm signaling device for alarm clocks | |
| DE2212791B2 (en) | Tax rate for a power converter | |
| DE2603543C3 (en) | Clock generator with high frequency accuracy and constancy | |
| DE3102675A1 (en) | "ARRANGEMENT FOR SELECTING AND CORRECTING INFORMATION IN AN ELECTRONIC WATCH" | |
| DE2223387C3 (en) | Double integrating analog-digital converter | |
| DE1121650B (en) | Electrical signal system for separating a pulse-width modulated main signal from an encoded auxiliary signal | |
| DE2206022C3 (en) | Process control device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8239 | Disposal/non-payment of the annual fee |