DE2650426C2

DE2650426C2 - Arrangement for representing characters

Info

Publication number: DE2650426C2
Application number: DE19762650426
Authority: DE
Inventors: Kurt 6440 Bebra Grenzebach; Winfried 6430 Bad Hersfeld Lotz
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1976-11-03
Filing date: 1976-11-03
Publication date: 1978-08-10
Also published as: NL7712090A; DE2650426B1; BE860436A; IT1088262B; FR2370326B3; GB1538698A; CH623951A5; FR2370326A1

Description

Die Erfindung bezieht sich auf eine Anordnung zum Darstellen von Zeichen mittels aus jeweils einer Mehrzahl von Segmenten gebildeten Flüssigkristallanzeigeeinheiten, bei der ein den Zeichen zugeordnete Datenworte speichernder Speicher vorgesehen ist, dem die Datenworte durch Datensignale zugeführt werden und der den Zeichen zugeordneten Signale an erste Elektroden der Segmente abgibt, bei der ein erster Taktgeber vorgesehen ist, der Taktsignale erzeugt, mit denen die Datenworte in den Speicher eingespeichertThe invention relates to an arrangement for displaying characters by means of one at a time A plurality of segments formed liquid crystal display units, in which one is associated with the characters Memory storing data words is provided, to which the data words are fed by data signals and emits signals associated with the characters to first electrodes of the segments, in which a first Clock generator is provided which generates clock signals with which the data words are stored in the memory werden und bei der ein zweiter Taktgeber vorgesehen ist, der binäre Steuersignale erzeugt, die zweiten Elektroden der Segmente zugeführt werden. Es ist bereits allgemein bekannt, mit Hilfe vonand with which a second clock generator is provided which generates binary control signals which are fed to the second electrodes of the segments. It is already common knowledge with the help of Flüssigkristallanzeigeelementen Zeichen darzustellen. Zur Zeit sind zwei verschiedene Techniken praktikabel; Das Prinzip der dynamischen Streuung und Feldeffekttechnik. Bei dem Prinzip der dynamischen Streuung wird dasLiquid crystal display elements to represent characters. Two different techniques are currently practicable; The principle of dynamic scattering and field effect technology. With the principle of dynamic scattering, this becomes einfallende Licht unter Anlegen eines elektrischen Feldes so stark gestreut, daß eine Reflexion oder Durchsicht nicht mehr möglich istincident light with the application of an electric The field is so widely scattered that reflection or viewing is no longer possible

Die Feldeffekttechnik bedient sich der polarisierenden Wirkung der Drehzellen, indem das einfallendeThe field effect technology makes use of the polarizing effect of the rotating cells by removing the incident Licht durch ein Polarisationsfilter polarisiert auf die Flüssigkristalle geleitet und beim Anlegen eines elektrischen Feldes durch die Drehzellen (Flüssigkristalle) das eingefallene Licht entgegen der Polarisationsebene gedreht und damit ein Wiederaustreten desLight polarized through a polarization filter is passed onto the liquid crystals and when one is put on electric field rotated by the rotating cells (liquid crystals) the incident light against the plane of polarization and thus a re-emergence of the Lichtes nach außen verhindert wird Falls ein Anzeigeelement aus einer Mehrzahl von Segmenten gebildet wird, können mit Hilfe eines derartigen Anzeigeelementes unter Steuerung durch das elektrische Feld verschiedene Zeichen dargestellt werden. BeispielsweiLight to the outside is prevented if a display element is formed from a plurality of segments is, can with the help of such a display element under control by the electric field different characters are represented. For example two se können numerische Zeichen durch ein Anzeigeele ment mit sieben und alphanumerische Zeichen durch ein Anzeigeelement mit 16 Segmenten dargestellt werden.They can be numeric characters through a display element ment with seven and alphanumeric characters can be represented by a display element with 16 segments.

Die Flüssigkristalle haben jedoch, wie andere elektrisch aktive Flüssigkeiten, die Eigenschaft, daß sieHowever, like other electrically active liquids, the liquid crystals have the property that they in einem elektrischen Feld durch die damit verbundene Elektrolyse zerstört werden. Um diesen Elektrolyseprozeß zu verhindern, müssen die Anzeigeelemente mit einer Wechselspannung angesteuert werden: Bei einer Darstellung von numerischen Zeichen anbe destroyed in an electric field by the associated electrolysis. To prevent this electrolysis process, the display elements must with an alternating voltage: When displaying numeric characters Sieben-Segment-Anzeigeeinheiten ist es bereits bekannt, den die Segmente der Anzeigeeinheit bildenden ersten Elektroden die den darzustellenden Zeichen zugeordneten Ansteuerungssignale nicht invertiert oder invertiert zuzuführen, während gleichzeitig zweitenIt is already known for seven-segment display units that form the segments of the display unit first electrodes, the control signals assigned to the characters to be displayed are not inverted or inverted feed while at the same time second Elektroden der Segmente Steuersignal invertiert oder nicht invertiert zugeführt werden. Die Invertierung der Ansteuersignale erfolgt mit Hilfe von Antivalenzgliedern, die den ersten Elektroden vorgeschaltet sind. Wenn die Steuersignale den Binärwert 0 haben, werdenElectrodes of the segments control signal inverted or are not fed in inverted. The control signals are inverted with the aid of exclusive-order elements which are connected upstream of the first electrodes. If the control signals have the binary value 0, then die Ansteuersignale nicht invertiert Falls die Steuersignale jedoch den Binärwert 1 haben, werden die Ansteuersignale den ersten Elektroden invertiert zugeführt Zum Ansteuern einer einzigen, aus sieben Segmententhe control signals are not inverted. However, if the control signals have the binary value 1, the Control signals fed to the first electrodes in an inverted manner To control a single one of seven segments

so gebildeten Anzeigeeinheiten zum Darstellen eines numerischen Zeichens sind sieben Antivalenzglieder erforderlich. Dieser Aufwand ist wirtschaftlich noch vertretbar. Zum Ansteuern einer aus 16 Segmenten gebildeten Anzeigeeinheit für die Anzeige von alpha·Display units thus formed for displaying a numerical character are seven non-equivalents necessary. This effort is still economically justifiable. To control one of 16 segments formed display unit for the display of alpha numerischen Zeichen ist dieser Aufwand wirtschaftlich nicht mehr zu vertreten. Der Erfindung liegt daher die Aufgabe zugrunde, eine Anordnung anzugeben, mittels der, ausgehend von einer Anordnung zum Darstellen von Zeichen der eingangs genannten Art, Zeichen unternumeric characters, this effort is economical no longer to be represented. The invention is therefore based on the object of specifying an arrangement by means of which, based on an arrangement for displaying characters of the type mentioned above, characters below Verwendung von Flüssigkristallanzeigeeinheiten mit geringem schaltungstechnischen Aufwand bei der Ansteuerung der Flüssigkristallanzeigeeinheiten dargestellt werden.Use of liquid crystal display units with little circuitry complexity in the Control of the liquid crystal display units are displayed.

Erfindungsgemäß wird die Aufgabe bei der Anordne nung der eingangs genannten Art dadurch gelöst, daß dem Speicher eine Schaltstufe vorgeschaltet ist, an der die Datensignale anliegen und die in Abhängigkeit von den Binärwerten der Steuersignale des zweitenAccording to the invention the object is achieved in the arrangement of the type mentioned in that the memory is preceded by a switching stage to which the data signals are applied and which are dependent on the binary values of the control signals of the second

Taktgebers die nicht invertierten Datensignale oder die invertierten Datensigale an den Speicher abgibt, und daß der erste Taktgeber bei jeder Änderung des Binärwertes der Steuersignale die Taktsignale erzeugt, die während einer im Vergleich zur Periodendauer der Steuersignale kurzen Zeitdauer auftreten.The non-inverted data signals or the sends inverted data signals to the memory, and that the first clock generator generates the clock signals every time the binary value of the control signals changes, which occur during a short period of time compared to the period of the control signals.

Die Anordnung gemäß der Erfindung hat den Vorteil, daß sie wesentlich kostengünstiger als bekannte Anordnungen hergestellt werden kann, da die Schaltstufe auch bei einer Mehrzahl von gleichzeitig darzustel- ι ο lenden Zeichen nur einmal erforderlich ist und der Aufwand für die Schaltstufe nicht mit der Anzahl der einzusetzenden Anzeigeeinheiten ansteigtThe arrangement according to the invention has the advantage that it can be produced much more cheaply than known arrangements, since the switching stage is also represented by a plurality of simultaneously ι ο lenden character is only required once and the effort for the switching stage does not match the number of display units to be used increases

Die Anordnung erfordert einen besonders geringen Aufwand, wenn die Schaltstufe ein Antivaienzglied enthält, dessen erstem Eingang die Datensignale und dessen zweitem Eingang die Steuersignale zugeführt werden und dessen Ausgang mit dem Speicher verbunden istThe arrangement requires particularly little effort if the switching stage is an anti-alien element contains, the first input of which is supplied with the data signals and the second input of which is supplied with the control signals and whose output is connected to the memory

Ein einfacher Aufbau der Anordnung wird weiterhin erreicht wenn die Schaltstufe ein erstes bzw. zweites UND-Glied enthält, dessen erstem Eingang das nichtinvertierte bzw. das invertierte Datensigiial und dessen zweitem Eingang das nichtinvertierte bzw. invertierte Steuersignal zugeführt werden und wenn die Schaltstufe ein ODER-Glied enthält, dessen Eingänge mit den Ausgängen des ersten und zweiten UND-Glieds verbunden sind und dessen Ausgang mit dem Dateneingang des Speichers verbunden istA simple structure of the arrangement is also achieved if the switching stage is a first or a second AND element, the first input of which is the non-inverted or the inverted data digit and whose second input is fed the non-inverted or inverted control signal and if the Switching stage contains an OR element, the inputs of which with the outputs of the first and second AND element and whose output is connected to the data input of the memory

Die Anordnung erfordert außerdem einen besonders geringen Aufwand, wenn als Speicher ein Schieberegister vorgesehen ist dessen Dateneingang mit dem Ausgang der Schaltstufe verbunden ist, an dessen Takteingang die Taktsignale anliegen und dessen Ausgänge mit jeweils einer ersten Elektrode der Segmente der Anzeigeeinheit verbunden sind.The arrangement also requires particularly little effort if a shift register is provided as the memory, the data input of which with the Output of the switching stage is connected, at whose clock input the clock signals are present and whose Outputs are each connected to a first electrode of the segments of the display unit.

Im folgenden werden eine bekannte Anordnung zum Darstellen von Zeichen und ein Ausführungsbeispiel der Anordnung gemäß der Erfindung anhand von Zeichnungen beschrieben. Es zeigtIn the following a known arrangement for displaying characters and an embodiment of the Arrangement according to the invention described with reference to drawings. It shows

F i g. 1 ein Blockschaltbild einer bekannten Anordnung zum Darstellen von numerischen Zeichen,F i g. 1 is a block diagram of a known arrangement for displaying numeric characters,

Fig.2 ein Anzeigeelement zum Darstellen von alphanumerischen Zeichen mit einem zugehörigen Speicher,2 shows a display element for displaying alphanumeric characters with an associated memory,

F i g. 3 ein Blockschaltbild einer mit einer Schaltstufe versehenen Anordnung zum Darstellen von Zeichen,F i g. 3 is a block diagram of an arrangement provided with a switching stage for displaying characters;

F i g. 4 Zeitdiagramme von Signalen an verschiedenen Punkten der Anordnung undF i g. 4 timing diagrams of signals at various points in the arrangement and

F i g. 5 ein Schaltbild einer weiteren Schaltstufe. soF i g. 5 is a circuit diagram of a further switching stage. so

Bei der in Fig. 1 dargestellten Anordnung zum Darstellen von Zeichen wird angenommen, daß ein numerisches Zeichen an einer Flüssigkristallanzeigeeinheit AE dargestellt werden soll. Die Anzeigeeinheit AE wird in bekannter Weise aus sieben Segmenten gebildet Jedes Segment enthält eine erste Elektrode EA 1 bis EA 7, und eine zweite Elektrode £5 ist allen Segmenten gemeinsam zugeordnet Wenn zwischen einer der ersten Elektroden £41 bis £4 7 und der zweiten Elektrode EB ein elektrisches Feld auftritt, verändert eo sich die Richtung der Polarisierung eines einfallenden Lichtes durch den Flüssigkristall. Um zu verhindern, daß durch das an den Elektroden anliegende elektrische Feld zu einer Elektrolyse der Flüssigkristalle führt, werden die Elektroden nicht durch Gleichspannungs- b·; signale, sondern durch Quasi-Wechselspannungssignale angesteuert Die Erzeugung dieser Wechselspannungssignaie erfolgt durch sieben Antivalenzglieder EX undIn the arrangement for displaying characters shown in FIG. 1, it is assumed that a numerical character is to be displayed on a liquid crystal display unit AE. The display unit AE is formed in a known manner from seven segments.Each segment contains a first electrode EA 1 to EA 7, and a second electrode £ 5 is assigned to all segments together If between one of the first electrodes £ 41 to £ 4 7 and the second electrode When an electric field occurs, the direction of polarization of incident light through the liquid crystal changes. In order to prevent the electric field applied to the electrodes from leading to electrolysis of the liquid crystals, the electrodes are not supplied with direct voltage b ·; signals, but rather controlled by quasi-alternating voltage signals. These alternating voltage signals are generated by seven non-equivalence elements EX and einen Taktgeber TS, der Steuersignale S einerseits ersten Eingängen der Antivalenzglieder EX und andererseits der Elektrode EB zuführt. Die zweiten Eingänge der Antivalenzglieder EX sind beispielsweise mit den Ausgängen eines Decodieren DC verbunden, der binär codierte Datenworte an seinem Eingang in Datenworte umsetzt, die eine Anzeige der den binär codierten Datenworten zugeordneten Zeichen an der Anzeigeeinheit ermöglichen. Die Eingänge des Decodierers DC sind mit den Ausgängen eines Speichers SP verbunden, in dem die Datenworte gespeichert sind. Die Datenwerte werden von einer Datenquelle DQ als Datensignale DS zum Speicher SP übertragen und mit Hilfe von einem Taktgeber 7Tabgegebenen Taktsignalen T in den Speicher SP eingespeichert Anstelle des Speichers SP kann beispielsweise auch ein Dualzähler vorgesehen sein, der durch die Taktsignale T angesteuert wird.a clock generator TS, which supplies control signals S on the one hand to the first inputs of the non-equivalence elements EX and on the other hand to the electrode EB. The second inputs of the antivalence elements EX are connected, for example, to the outputs of a decoder DC , which converts binary-coded data words at its input into data words which enable the characters assigned to the binary-coded data words to be displayed on the display unit. The inputs of the decoder DC are connected to the outputs of a memory SP in which the data words are stored. The data values are transmitted from a data source DQ as the data signals DS to the store SP and with the aid of a clock 7Tabgegebenen clock signals T in the memory SP is stored instead of the memory SP, for example, a binary counter can be provided which is driven by the clock signals T.

Wenn das Steuersignal Sden Binärwert 0 hat werden die Signale an den Ausgängen des Decodieren DCüber die Antivalenzglieder EX nicht ir-Krtiert zu den Elektroden EA 1 bis EA 7 durchgeschaltet. Gleichzeitig liegt an der Elektrode EB das Steuersignal S mit dem Binärwert 0 an. Zwischen denjenigen Elektroden EA 1 bis EA 7, an denen ein Signal mit dem Binärwert 1 anliegt, und der Elektrode EB, wird die Richtung der Polarisierung des einfallenden Lichtes durch das vorhandene elektrische Feld verändert und durch die damit aktivierten Segmente der Anzeigeeinheit Λ Ε wird das entsprechende Zeichen angezeigt Falls beispielsweise an den Elektroden EA 1 und EA 7 ein Signal mit dem Binärwert 1 anliegt und an den übrigen Elektroden ein Signal mit dem Binärwert 0 anliegt ist das elektrische Feld nur zwischen den beiden Elektroden EA 1 bzw. EA 7 und der Elektrode EB vorhanden, so daß die den Elektroden £4 1 und £4 7 zugeordneten Segmente aktiviert werden.If the control signal S has the binary value 0, the signals at the outputs of the decoder DC are switched through to the electrodes EA 1 to EA 7 via the antivalence elements EX. At the same time, the control signal S with the binary value 0 is applied to the electrode EB. Between those electrodes EA 1 to EA 7, to which a signal with the binary value 1 is applied, and the electrode EB, the direction of polarization of the incident light is changed by the existing electrical field and the segments of the display unit Λ Ε that are activated with it Corresponding characters are displayed If, for example, a signal with the binary value 1 is applied to electrodes EA 1 and EA 7 and a signal with the binary value 0 is applied to the other electrodes, the electric field is only between the two electrodes EA 1 or EA 7 and the electrode EB present so that the segments assigned to electrodes £ 4 1 and £ 4 7 are activated.

Wenn das Steuersignal S den Binärwert 1 annimmt, werden die an den Ausgängen des Decodieren DC abgegebenen Signale durch die Antivalenzglieder EX invertiert und den Elektroden £4 1 bis £4 7 zugeführt Gleichzeitig liegt an der Elektrode EB das Signa! 5 mit dem Binärwert 1 an. Unter der Annahme, daß sich das Datenwort im Speicher SP nicht geändert hat, haben nun die Signale an den Elektroden £4 1 und EA 7 den Binärwert 0, während die Signale an den übrigen Elektroden £4 2 bis £4 6 den Binärwert 1 haben. Da gleichzeitig an der Elektrode EB ein Signal mit dem Binärwert 1 anliegt, ist ein elektrisches Feld wieder nur zwischen den Elektroden £4 1 bzw. £4 7 und der Elektrode EB vorhanden, so daß wieder nur diese Segmente aktiviert werden. Das Steuersignal S ändert seinen Binärwert mit einer Folgefrequenz, die beispielsweise zwischen 30 und 200 Hz liegtIf the control signal S assumes the binary value 1, the signals emitted at the outputs of the decoder DC are inverted by the antivalence elements EX and fed to the electrodes £ 4 1 to £ 4 7. At the same time, the electrode EB has the signal! 5 with the binary value 1. Assuming that the data word in the memory SP has not changed, the signals at electrodes £ 4 1 and EA 7 now have the binary value 0, while the signals at the other electrodes £ 4 2 to £ 4 6 have the binary value 1 . Since a signal with the binary value 1 is applied at the same time to the electrode EB , an electric field is again only present between the electrodes £ 4 1 or £ 4 7 and the electrode EB , so that only these segments are activated again. The control signal S changes its binary value with a repetition frequency which is between 30 and 200 Hz, for example

Durch die Verwendung der Antivalenzglieder EX wird somit mittels xter Steuersignale S zwischen den Elektroden der aktivierten Segmente der Anzeigeeinheit AE ein wechselndes elektrisches Feld erzeugt und die Elektrolyse der Flüssigkristalle wird vermieden.By using the antivalence elements EX , an alternating electric field is generated between the electrodes of the activated segments of the display unit AE by means of xter control signals S and the electrolysis of the liquid crystals is avoided.

Die in Fig.2 dargestellte Anzeigeeinheit AE ist für die Darstellung von alphanumerischen Zeichen geeignet und sie besteht aus 16 Segmenten, di; aus Elektroden £4 1 bis £4 16 und einer nicht dargestellten gemeinsamen Elektrode EB gebildet werden. Die Elektroden £4 1 bis EA 16 sind mit den Ausgängen eines Speichers SP verbunden, in dem ein dem darzustellenden Zeichen zugeordnetes decodiertes Datenwort gespeichert ist. Das Datenwort wird durch The display unit AE shown in Figure 2 is suitable for the display of alphanumeric characters and it consists of 16 segments, di; can be formed from electrodes £ 4 1 to £ 4 16 and a common electrode EB , not shown. The electrodes £ 4 1 to EA 16 are connected to the outputs of a memory SP in which a decoded data word assigned to the character to be displayed is stored. The data word is through

Datensignalc DS, unter Steuerung durch die Taktsignale T eingespeichert. Grundsätzlich ist es auch möglich, einen Decodierer vorzusehen, dem beispielsweise an seinen Eingängen ein aus vier Bits bestehendes Datenwort zugeführt wird und der an seinen Ausgängen in Form von 16 Signalen ein decodiertes Daten wort abgibt. Derartige Decodierer sind jedoch gegenwärtig im Handel nicht erhältlich. Jedem Segment der Anzeigeeinheit AE wird daher ein Bit im Speicher SP zugeordnet, und als Datenquelle wird beispielsweise ein Mikroprozessor vorgesehen, der die Datenworte durch die Datensignale DSan den Speicher SPabgibt.Data signals DS, stored under control by the clock signals T. In principle, it is also possible to provide a decoder to which, for example, a data word consisting of four bits is fed to its inputs and which emits a decoded data word in the form of 16 signals at its outputs. However, such decoders are not currently commercially available. A bit in the memory SP is therefore assigned to each segment of the display unit AE , and a microprocessor, for example, is provided as the data source, which transmits the data words to the memory SP through the data signals DS.

Um auch bei dieser Anordnung die Elektrolyse der Flüssigkristalle zu vermeiden, wäre es denkbar, in ähnlicher Weise wie bei der in Fig. 1 dargestellten Anordnung den Elektroden EA 1 bis EA 2 Antivalenzglieder vorzuschalten, mit denen die an den Ausgängen des Speichers SPabgegebenen Signale in Abhängigkeit von Steuersignalen S invertiert oder nicht invertiert werden. Eine derartige Anordnung würde jedoch einen sehr großen Aufwand an Bauelementen erfordern. Dieser Aufwand wird insbesondere dann deutlich, wenn eine Mehrzahl von alphanumerischen Zeichen dargestellt werden soll, da dann für jedes alphanumerische Zeichen 16 Antivalenzglieder erforderlich sind.In order to avoid electrolysis of the liquid crystals in this arrangement, it would be conceivable, connected upstream in a manner similar to the embodiment shown in FIG. 1 arrangement the electrodes EA 1 to EA 2 Antivalenzglieder with which the output at the outputs of the memory SP signals in Depending on control signals S are inverted or not inverted. Such an arrangement would, however, require a very large amount of components. This effort becomes particularly clear when a plurality of alphanumeric characters is to be represented, since 16 non-equivalence elements are then required for each alphanumeric character.

Bei der in F i g. 3 dargestellten Anordnung ist dem Speicher SP eine Schaltstufe SS vorgeschaltet. An einem ersten Eingang der Schaltstufe SS liegen die Datensignale DS an, und an einem zweiten Eingang liegen die vom Taktgeber FS abgegebenen Steuersignale S an. Die Schaltstufe SS enthält ein Antivalenzglied EXi. Die Schaltstufe SS gibt an ihrem Ausgang Datensignale DS1 an den Dateneingang des Speichers SP ab, die in Abhängigkeit vom Binärwert des Steuersignals S entweder dem Datensignal DS oder dem invertierten Datensignal DS zugeordnet sind. Der Taktgeber TT ist derart ausgebildet, daß er bei jeder Änderung des Binärwerts der Steuersignale 5 Taktsignaie 7"abgibt, deren Anzahl gleich ist der Anzahl der im Speicher SP gespeicherten Bits und deren Folgefrequenz wesentlich größer ist als die Folgefrequenz der Steuersignale 5. Die Folgefrequenz beträgt beispielsweise einige kHz oder einige MHz. Der Taktgeber TT wird durch ein vom Taktgeber TS bei jeder Änderung der Steuersignale 5 erzeugtes Signal F freigegeben und er gibt unmittelbar nach jeder Änderung der Steuersignale 5 während einer im Vergleich zur Periodendauer der Steuersignale S kurzen Zeitdauer die Taktsignale T ab. Falls beispielsweise nur ein alphanumerisches Zeichen dargestellt wird, werden bei jeder Änderung des Steuersignals S> 16 Taktimpulse abgegeben. Der Speicher SP ist als Schieberegister ausgebildet, dessen Takteingang die Taktsignale T und dessen Dateneingang die Datensignale DSl zugeführt werden. Falls mehrere Zeichen dargestellt werden sollen, hat das Schieberegister eine Länge, die gleich ist dem Produkt aus der Anzahl der Zeichen und der Anzahl der Segmente jeder Anzeigeeinheit Weitere Einzelheiten der Anordnung werden im folgenden zusammen mit den in F i g. 4 dargestellten Zeitdiagrammen beschrieben. In the case of the in FIG. 3, the memory SP is preceded by a switching stage SS . The data signals DS are applied to a first input of the switching stage SS , and the control signals S emitted by the clock generator FS are applied to a second input. The switching stage SS contains an antivalence element EXi. The switching stage SS emits data signals DS 1 at its output to the data input of the memory SP , which data signals are assigned to either the data signal DS or the inverted data signal DS as a function of the binary value of the control signal S. The clock TT is designed such that it emits clock signals 7 ″ each time the binary value of the control signals changes, the number of which is equal to the number of bits stored in the memory SP and whose repetition frequency is significantly greater than the repetition frequency of the control signals 5. The repetition frequency is For example, a few kHz or a few MHz. The clock TT is enabled by a signal F generated by the clock TS each time the control signals 5 change , and it emits the clock signals T immediately after each change in the control signals 5 for a short period of time compared to the period of the control signals S If, for example, only one alphanumeric character is displayed, each time the control signal S changes> 16 clock pulses. The memory SP is designed as a shift register, whose clock input is supplied with clock signals T and whose data input is supplied with data signals DS1. If several characters are displayed should, the Sch ieberegister has a length which is equal to the product of the number of characters and the number of segments of each display unit. 4 described timing diagrams.

Bei den in F i g. 4 dargestellten Zeitdiagrammen sind in Abszissenrichtung die Zeit (und in Ordinatenrichtung die Momentanwerte der Steuersignale S und der Taktsignale Γ dargestellt Da die Signale Binärsignale sind, können sie nur die mit 0 und 1 bezeichneten Binärwerte annehmen. With the in F i g. Time charts shown in Figure 4 are shown the time (and in the ordinate the instantaneous values of the control signals S and the clock signals in the abscissa Γ Since the signals are binary signals, they can take only the binary values designated by 0 to 1.

Zum Zeitpunkt 11 nimmt das Steuersignal 5 den Binärwert 0 an. Da das Steuersignal 5 einem ersten Eingang des Antivalenzgliedes EX1 zugeführt wird und den Binärwert 0 hat, werden die Datensignale DS am zweiten Eingang des Antivalenzglieds EXi nicht invertiert zum Ausgang der Schaltstufe SS durchgeschaltet. Nach dem Zeitpunkt 11 gibt außerdem der Taktgeber 7Tl6 Taktsignale Tan den Speicher SP ab, mit denen die Binärwerte der Datensignale DSl am Ausgang des Antivalenzglieds EX1 in den Speicher SP eingespeichert werden. At the time 1 1 5 receives the control signal to the binary value of the 0th Since the control signal 5 is fed to a first input of the exclusive OR element EX 1 and has the binary value 0, the data signals DS at the second input of the exclusive OR element EXi are switched through to the output of the switching stage SS in a non-inverted manner. After the time point 1 1 also the clock 7Tl6 clock signals Tan outputs the memory SP, with which the binary values of the data signals DSl are stored in the memory SP at the output of exclusive OR gate EX. 1

ίο Zum Zeitpunkt ti ist das vollständige, durch die Datensignale DS i dargestellte Datenwort im Speicher SP gespeichert. In Abhängigkeit von den Binärwerten des Datenwortes liegen an den Elektroden EA 1 bis EA 16 Signale mit den Binärwerten 0 oder I an. Da das Steuersignal San der Elektrode EBden Binärwert 0 hat, bildet sich zwischen denjenigen Elektroden EA 1 bis EA 16, an denen ein Signal mit dem Binärwert I anliegt und der Elektrode EB ein elektrisches Feld aus, und das entsprechende Segment wird angezeigt. Falls beispiels-ίο At the time ti , the complete data word represented by the data signals DS i is stored in the memory SP. Depending on the binary values of the data word, signals with the binary values 0 or I are applied to electrodes EA 1 to EA 16. Since the control signal San of the electrode EB has the binary value 0, an electric field is formed between those electrodes EA 1 to EA 16 to which a signal with the binary value I is applied and the electrode EB , and the corresponding segment is displayed. If for example

2» weise an den Elektroden EA 1 und EA 16 Signale mit dem Binärwert 1 anliegen, werden die diesen Elektroden zugeordneten Segmente aktiviert.If signals with the binary value 1 are applied to electrodes EA 1 and EA 16, the segments assigned to these electrodes are activated.

Zum Zeitpunkt 13 nimmt das Steuersignal S den Binärwert 1 an. Am Ausgang des Antivalenzglieds EX1 wird damit das Datensignal DSl abgegeben, das dem invertierten Datensignal DS zugeordnet ist. Wieder werden 16 Taktsignale Γ vom Taktgeber TTabgegeben, mit denen Ute Binärwerte des Datensignales DS1 in den Speicher SP eingespeichert werden. Unter der Annahme, daß das Datensignal DSdie gleichen Binärwerte hat wie nach dem Zeitpunkt 11, ist im Speicher SP zum Zeitpunkt 14 ein Datenwort gespeichert, das dem invertierten Datenwort zum Zeitpunkt ti entspricht. Da an der Elektrode EB ebenfalls das Steuersignal S anliegt, das den Binärwert 1 hat, bilden sich zwischen den Elektroden EA 1 bis EA 16, an denen ein Signal mit dem Binärwert 0 anliegt, und der Elektrode EB elektrische Felder aus. Die elektrischen Felder treten an denselben Elektroden EA 1 bis EA 16 auf, an denen sie nach dem Zeitpunkt ti aufgetreten sind, da sich sowohl der Binärwert des Steuersignals S als auch die Binärwerte der Signale an den Ausgängen des Speichers SP geändert haben. Beispielsweise liegen nun an den Elektroden EA 1 und EA 16 Signale mit dem Binärwert 0 an, und da das Steuersignal S den Binärwert 1 hat, werden die den Elektroden EA 1 und EA 16 zugeordneten Segmente erneut aktiviertAt the point in time 13 , the control signal S assumes the binary value 1. The data signal DS1, which is assigned to the inverted data signal DS, is thus output at the output of the exclusive OR element EX 1. Again, 16 clock signals Γ are emitted by the clock TT, with which Ute binary values of the data signal DS 1 are stored in the memory SP. Assuming that the data signal has DSdie same binary values as after the time point 1 1, in the memory SP at the time 14, a data word is stored which corresponds to the inverted data word at time ti. As to the electrode EB also the control signal S is applied, which has the binary value 1, are formed between the electrodes EA 1 to EA 16 to which a signal having the binary value 0 is applied and the electrode EB electric fields. The electric fields occur at the same electrodes EA 1 to EA 16 at which they occurred after time ti , since both the binary value of the control signal S and the binary values of the signals at the outputs of the memory SP have changed. For example, signals with the binary value 0 are now applied to the electrodes EA 1 and EA 16, and since the control signal S has the binary value 1, the segments assigned to the electrodes EA 1 and EA 16 are activated again

Nach dem Zeitpunkt f 5 wiederholen sich die gleichen Vorgänge wie nach dem Zeitpunkt 11.After time f 5, the same processes are repeated as after time 1 1.

Die in Fig.5 dargestellte Schaltstufe SSl kann anstelle der Schaltstufe SSin Fig. 3 eingesetzt werden. Die Schaltstufe SS1 enthält einen Inverter N1, dem das Steuersignal S zugeführt wird und der das invertierte Steuersignal Sl anstelle des Steuersignals S an die Elektroden EB abgibt Die Schaltstufe 551 enthält weiterhin zwei UND-Glieder t/l und t/2, ein ODER-Glied D und einen Inverter NZ Wenn das Steuersignal 5 den Binärwert 1 hat, wird das UND-Glied Ui freigegeben, und das Datensignal DS wird aber das UND-Glied Ui und das ODER-Glied D zum Ausgang der Schaltstufe 551 durchgeschaltet und als Datensignal DS1 abgegeben. The switching stage SS1 shown in FIG. 5 can be used instead of the switching stage SS in FIG. 3. The switching stage SS 1 contains an inverter N 1 to which the control signal S is fed and which emits the inverted control signal S1 instead of the control signal S to the electrodes EB. The switching stage 551 also contains two AND gates t / 1 and t / 2, an OR -Glect D and an inverter NZ If the control signal 5 has the binary value 1, the AND gate Ui is enabled, and the data signal DS but the AND gate Ui and the OR gate D are switched through to the output of the switching stage 551 and as a data signal DS1 submitted.

Wenn das Steuersignal 5 den Binärwert 0 hat, wird das UND-Glied 1/2 freigegeben, und das durch denIf the control signal 5 has the binary value 0, will the AND gate 1/2 released, and that by the

6^r. Inverter N 2 invertierte Datensignal DS, das am Ausgang des Inverters Λ/2 als Datensignal DSl abgegeben wird, wird Ober das UND-Glied U2 und das ODER-Glied D zum Ausgang der Schaltstnfe 5516 ^r . Inverter N 2 inverted data signal DS, which is emitted at the output of inverter Λ / 2 as data signal DS1 , is via AND element U2 and OR element D to the output of switching stage 551

durchgeschaltet und dort als Datensignal DS1 abgegeben, das dem invertierten Datensignal DS zugeordnet ist.switched through and output there as data signal DS 1, which is assigned to the inverted data signal DS .

Da die Schaltstufen SS bzw. 551 auch bei einer Ansteuerung einer Mehrzahl von Anzeigeeinheiten nur einmal erforderlich sind, wire gegenüber der in F i g. 1 dargestellten herkömmlichen Anordnung eine wesentliche Kostenersparnis erreicht. Falls beispielsweise fünf alphanumerische Zeichen an der Anzeigeeinheit AE Since the switching stages SS or 551 are only required once even when a plurality of display units are controlled, compared to the one in FIG. 1 achieved a substantial cost saving in the conventional arrangement shown. If, for example, five alphanumeric characters on the display unit AE

dargestellt werden sollen, erfordert die in Fig. 1 dargestellte herkömmliche Ansteuerung 80 Antivalenzglieder, während bei der in Fig.3 dargestellten Anordnung nur ein einziges Antivalenzglied erforderlich ist Die Kostenersparnis macht sich auch dann bemerkbar, wenn die Anordnung als integrierter Schaltkreis hergestellt wird, der an der Anzeigeeinheit /4£angeordnet wird.are to be shown, the conventional control shown in Fig. 1 requires 80 non-equivalence elements, while in the case of the one shown in Fig.3 Arrangement only a single non-equivalence element is required. The cost savings are also made then noticeable when the arrangement is manufactured as an integrated circuit that is attached to the display unit / £ 4 is ordered.

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

Claims

Claims;

1. Anordnung zum Darstellen von Zeichen mittels aus jeweils einer Mehrzahl von Segmenten gebildeten Flflssigkristallanzeigeejnheiten, bei der ein den Zeichen zugeordnete Datenworte speichernder Speicher vorgesehen ist, dem die Datenworte durch Datensignale zugeführt werden und der den Zeichen zugeordnete Signale an erste Elektroden der Segmente abgibt, bei der ein erster Taktgeber vorgesehen ist, der Taktsignale erzeugt, mit denen die Datenworte in den Speicher eingespeichert werden und bei der ein zweiter Taktgeber vorgesehen ist, der binäre Steuersignale erzeugt, die zweiten Elektroden der Segmente zugeführt werden, dadurch gekennzeichnet, daß dem Speicher (SP) eine Schaltstufe (S$J vorgeschaltet ist, an der die Datensignale (DS) anliegen und die in Abhängigkeit von den Binärwerten der Steuersignale (SJdes zweiten Taktgebers (TS)Ak nichtinvertierten Datensignale (DS) oder die invertierten Datensignale an den Speicher (SP) abgibt, und daß der erste Taktgeber (TT) bei jeder Änderung des Binärwerts (»0«, »1«) der Steuersignale (S) die Taktsignale (T) erzeugt, die während einer im Vergleich zur Periodendauer def Steuersignale (S) kurzen Zeitdauer auftreten.1. Arrangement for displaying characters by means of liquid crystal display units each formed from a plurality of segments, in which a memory is provided which stores data words assigned to the characters, to which the data words are supplied by data signals and which emits signals assigned to the characters to first electrodes of the segments which a first clock generator is provided which generates clock signals with which the data words are stored in the memory and in which a second clock generator is provided which generates binary control signals which are fed to the second electrodes of the segments, characterized in that the memory (SP ) a switching stage (S $ J is connected upstream, to which the data signals (DS) are present and the data signals (DS) or the inverted data signals to the memory (SP) which are not inverted depending on the binary values of the control signals (SJ of the second clock generator (TS) Ak releases, and that the first clock (TT) de with every change s binary value ("0", "1") of the control signals (S) generates the clock signals (T) which occur during a short period of time compared to the period duration of the control signals (S).

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltstufe (SS) ein Antivalenzglied (EXi) enthält, dessen erstem Eingang die Datensignale (DS^ und dessen zweitem Eingang die Steuersignale (S) zugeführt wc-den und dessen Ausgang mit dem Speicher (SP) verbunden ist.2. Arrangement according to claim 1, characterized in that the switching stage (SS) contains an antivalence element (EXi) , the first input of which is the data signals (DS ^ and the second input of the control signals (S) supplied to the wc-the and its output to the memory (SP) is connected.

3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltstufe (SSj ein erstes bzw. zweites UND-Glied (UX bzw. i/2) enthält, dessen erstem Eingang das nichtinvertierte bzw. das invertierte Datensignal (DS, D 2), dessen zweitem Eingang die nichtinvertierten bzw. invertierten Steuersignale (Sbzw. 51) zugeführt werden, und daß die Schaltstufe (SS) ein ODER-Glied (D) enthält, dessen Eingänge mit den Ausgängen des ersten und zweiten UND-Glieds (Ui, U2) verbunden sind und dessen Ausgang mit dem Dateneingang des Speichers (SP) verbunden ist3. Arrangement according to claim 1, characterized in that the switching stage (SSj contains a first or second AND element (UX or i / 2), the first input of which is the non-inverted or the inverted data signal (DS, D 2), the second input of which the non-inverted or inverted control signals (S or 51) are fed, and that the switching stage (SS) contains an OR element (D) whose inputs are connected to the outputs of the first and second AND elements (Ui, U2) and whose output is connected to the data input of the memory (SP)

4. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß als Speicher (SP) ein Schieberegister vorgesehen ist, dessen Dateneingang mit dem Ausgang der Schaltstufe (SS) verbunden ist, an dessen Takteingang dieTaktsigna-Ie (T) anliegen und dessen Ausgänge mit jeweils einer ersten Elektrode der Segmente der Anzeigeeinheit fj4£J verbunden sind.4. Arrangement according to one of the preceding claims, characterized in that a shift register is provided as the memory (SP) , the data input of which is connected to the output of the switching stage (SS) , at the clock input of which dieTaktsigna-Ie (T) are present and the outputs with each of a first electrode of the segments of the display unit fj4 £ J are connected.