DE2645641A1

DE2645641A1 - PROGRAMMABLE COMPUTER ARRANGEMENT

Info

Publication number: DE2645641A1
Application number: DE19762645641
Authority: DE
Inventors: Michael James Cochran; Stephen P Hamilton
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1975-10-10
Filing date: 1976-10-08
Publication date: 1977-04-28
Also published as: SE7611230L; GB1561069A; IT1074727B; JPS5252539A; HK35283A; FR2329018A1; FR2329018B1

Description

PatentanwältePatent attorneys

⁰W-In₉. Dipl.-Chem. Dipl.-Ing. ⁰ W-In ₉ . Dipl.-Chem. Dipl.-Ing.

E. Prinz - Dr. G. Hauser - G.Leiser 2645641E. Prince - Dr. G. Hauser - G.Leiser 2645641

Ernsbergerstrasse 19Ernsbergerstrasse 19

8 München 608 Munich 60

Unser Zeichen: T 2080 6.Oktober 1976 Our reference: T 2080 October 6, 1976

TEXAS INSTRUMENTS INCORPORATED
13500 North Central Expressway
Dallas, Texas, V.St.A.TEXAS INSTRUMENTS INCORPORATED
13500 North Central Expressway
Dallas, Texas, V.St.A.

Programmierbare RechenanordnungProgrammable computing arrangement

Die Erfindung bezieht sich auf eine programmierbare Rechenanordnung und iisbesondere auf eine Rechenanordnung der Art,die den Benutzer in sichtbarer Form anweist, welche Tastatureingabe sie als nächstes erwartet.The invention relates to a programmable computing arrangement and in particular to a computing arrangement of the type which visually instructs the user what keyboard input expected her next.

Rechenanordnungen haben sich aus relativ einfachen Systemen für die vier Grundrechnungsarten der Addition, Subtraktion, Multiplikation und Division zu komplizierten Systemen für die Durchführung trigonometrischer, logarithmischer, exponentieller und verschiedener andrer Funktionen entwickelt. Frühe Rechenanordnungen wurden unter Verwendung mehrerer diskreter integrierter Schaltungseinheiten ausgeführt. Spätere Versionen wurden dann allgemeiner in LSI-Schaitungen ausgeführt, bis schließlich Systeme wie in der Patentanmeldung P 22 35 430.9 gebaut wurden, bei denen sich die gesamte Elektronik auf einem einzigen LSI-Chip befand. Die Systeme wurden dann komplizierter, und es wurden mehrere LSI-Chips verwendet, wie beispielsweise in derArithmetic arrangements have developed from relatively simple systems for the four basic types of calculation of addition, subtraction, multiplication and division into complex systems for performing trigonometric, logarithmic, exponential and various other functions. Early computing arrangements were implemented using multiple discrete integrated circuit units. Later versions were then implemented more generally in LSI circuits, until finally systems like those in patent application P 22 35 430.9 were built in which the entire electronics were on a single LSI chip. The systems then became more complicated and several LSI chips were used, such as in the

709817/0708709817/0708

- sr— - sr-

Patentanmeldung P 24 23 370.3 beschrieben ist. Es wurden noch anspruchsvollere Systeme entwickelt, bei denen mehrere LSI-Chips verwendet wurden, die eine erweiterte Abspeicherung von Daten und von Programmen ermöglichten, was sogar die Durchführung der . anspruchsvollsten Funktionen mittels eines Taschenrechners erlaubte, wie beispielsweise in der Patentanmeldung P 23 62 238.0 beschrieben ist.Patent application P 24 23 370.3 is described. There were Even more sophisticated systems were developed, in which several LSI chips were used, which have an extended storage of data and programs made it possible to even carry out the. most demanding functions by means of a Pocket calculator allowed, as described for example in patent application P 23 62 238.0.

Auf Grund dieser Entwicklung zu anspruchsvollen und komplizierten Anordnungen sind auch die Betriebsanleitungen für diese Rechenanordnungen im allgemeinen entsprechend anspruchsvoll und kompliziert geworden. Das bedeutet, daß der Benutzer einer solchen komplizierten Rechenmaschine entweder häufig auf die Betriebsanleitung zurückgreifen muß, in der die bestimmte Folge der von der Anordnung geforderten Eingaben aufgeführt ist, oder die bestimmte Eingabeliste aus seinem Gedächtnis abrufen muß, ehe die Rechenmaschine mit ihrer vollen Fähigkeit ausgenutzt werden kann. Der typische Benutzer würde es jedoch vorziehen, wenn er zur wirksamen Benutzung der Rechenanordnung nicht ein Benutzerhandbuch mitführen und verwenden müßte.Due to this development of demanding and complicated arrangements, the operating instructions for these arithmetic systems have generally become correspondingly demanding and complicated. That means the user such a complicated calculating machine either often has to refer to the operating instructions in the the particular sequence of inputs required by the arrangement is listed, or the particular input list is selected must recall his memory before the calculating machine can be used to its full potential. Of the however, typical users would prefer not to have one in order to effectively use the computing device Have to carry and use the user manual.

über die Kompliziertheit der internen Eingabefolge hinaus entstehen für einen Benutzer weitere Schwierigkeiten bei einer Rechenanordnung, die dem Benutzer gestattet, in ihr ein gewünschtes Programm zur Durchführung einer bestimmten Folge von Funktionen zu speichern. Ein solches Benutzerprogramm kann über das Rechnertastenfeld eingegeben oder direkt aus einem Speichermedium wie einer Magnetkarte oder einem Magnetband eingelesen werden. Wenn es eingegegeben ist, kann das Benutzerprogramm zur Abgabe von Befehlen an die Rechenanordnung ausgeführt werden. Auf diese Weise können verschiedene gespeicherte Funktionenbeyond the complexity of the internal input sequence further difficulties arise for a user in a computing arrangement which allows the user to use it store a desired program for performing a specific sequence of functions. Such a user agent can be entered via the computer keypad or directly from a storage medium such as a magnetic card or a magnetic tape. When entered, the user agent can deliver Commands to the computing device are executed. In this way, various stored functions

709817/0708709817/0708

mit Daten ausgeführt werden, die der Rechenanordnung über das Tastenfeld eingegeben werden. Diese Daten müssen an der entsprechenden Stelle beim Ablauf des Programms in der richtigen Folge eingegeben werden. Für anspruchsvolle, vom Hersteller der Rechenanordnung ausgearbeitete Programme kann ein Benutzerhandbuch vorgesehen werden, das die richtige Folge der Dateneingabe angibt, doch hat diese Lösung alle oben erwähnten Nachteile (wegen der Notwendigkeit des Auswendiglernens oder der ständigen Benutzung eines solchen Handbuchs). Für Programme, die der Benutzer selbst geschrieben hat, steht ein solches Handbuch nicht zur Verfügung, wenn der Benutzer keines hergestellt hat. Dies kann die Wirksamkeit der vom Benutzer aufgestellten Programme begrenzen. Ohne die richtigen Eingaben in einer richtigen Folge ist ein Rechenprogramm nutzlos. In der Patentanmeldung P 25 04 627.9 ist zwar eine Rechenanordnung genau beschrieben, die dem Benutzer Anweisungen gibt, die ihm anzeigen, welche Tastatureingabe als nächstes von den von der Rechenanordnung intern ausgeführten Funktionen erwartet wird, doch sind eini^ solche Einrichtungen zum Anzeigen der nächsten erwarteten Eingabe in einem vom Benutzer eingegebenen Programm erforderlich.with data entered into the computing device via the keypad. This data must be sent to must be entered in the correct sequence at the relevant point when the program is running. For demanding, from Manufacturers of the computing arrangement developed programs, a user manual can be provided that the correct This solution has all of the disadvantages mentioned above (due to the necessity of memorization or constant use of such a manual). For programs that the user himself such a manual will not be available if the user has not made one. This can Limit the effectiveness of the programs created by the user. Without the correct input in a correct As a result, a computer program is useless. In the patent application P 25 04 627.9 a computing arrangement is described in detail, which gives the user instructions telling them what keystrokes are next from the functions carried out internally by the arithmetic logic unit are expected, but there are some such devices for Requires display of next expected input in a user-entered program.

Mit Hilfe der Erfindung soll eine vom Benutzer programmierbare elektronische Rechenanordnung geschaffen werden. Die mit Hilfe der Erfindung zu schaffende elektronische Rechenanordnung soll Anweisungen erzeugen, die diejenigen Informationen oder Daten kennzeichnen, die die Rechenanordnung zur Weiterführung der Ausführung einer ausgewählten Operationsfolge benötigt. Die mit Hilfe der Erfindung zu schaffende, vom Benutzer programmierbare Rechenanordnung soll Anweisungen für den Benutzer erzeugen.With the aid of the invention, a user-programmable electronic computing arrangement is to be created. the With the help of the invention to be created electronic computing device is to generate instructions that those information or identify data which the computing arrangement for continuing the execution of a selected sequence of operations needed. The user-programmable arithmetic system to be created with the aid of the invention should Generate instructions for the user.

Eine Rechenanordnung mit diesen Vorteilen wird mit Hilfe der Erfindung geschaffen; es wird eine vom Benutzer programmierbare Rechenanordnung in Form eines Taschen- oder TischrechnersA computing arrangement with these advantages is created with the aid of the invention; it becomes a user programmable one Computing arrangement in the form of a pocket or desk calculator

709817/0708709817/0708

mit der Eigenschaft der Abgabe von Anweisungen geschaffen, die es der Anordnung ermöglicht, dem Benutzer jeweils die nächste Tastatureingabe oder die nächste Eingabefolge anzuzeigen, die die Rechenanordnung für ein spezielles, gerade ausgeführtes Programm erwartet. Die Rechenanordnung enthält ein Tastenfeld, eine Ausgabeanzeigevorrichtung und eine Logikschaltung; die Logikschaltung erzeugt für die Ausgabeanzeigevorrichtung eine Anweisungsnachricht, die den Typ der numerischen Daten, der Funktion oder einer anderen Information anzeigt, der vom Programm zur weiteren Ausführung als nächstes gefordert wird . Das Tastenfeld enthält eine spezielle Gruppe von Antworttasten zusätzlich zu den normalerweise bei programmierbaren Rechenanordnungen enthaltenen Nummern- und Funktionstasten. Die Spezialtasten erleichtern das Antworten auf Daten- und Funktionsinformati onsanf orderungen durch den Rechner. Der Rechner kann vom Benutzer so programmiert werden, daß er eine Funktionsfolge mit Eingangsdaten ausführt, indem über die Tastatur oder mittels eines Speichermediums wie einer Magnetkarte, einem Papierband oder dergleichen eine Folge von Programmschritten eingegeben wird. Die Programmschritte und die gewünschten Anweisungen werden in binärer Form in dafür vorgesehenen Registern der Rechenanordnung gespeichert. Bei der Ausführung des gespeicherten Benutzerprogramms wird jedesmal dann, wenn eine Nummern-,Funktions- oder Antwortinformation erforderlich ist, eine codierte Darstellung der bestimmten Eingabe, die die Rechenanordnung zum Weiterrechnen benötigt, von der: Logikschaltung erzeugt, und eine sichtbare Anzeige dieser Darstellung wird dem Benutzer auf der Anzeigevorrichtung angezeigt. Die erforderlichen Daten können dann über die Tastatur eingegeben werden, und das Programm fährt mit der Ausführung fort, bis die Eingabe einer weiteren Information durch den Benutzer benötigt wird, so daß der Benutzer eine lange Folge von Eingaben in der richtigen Reihenfolge zur Durchführung created with the property of issuing instructions, which enables the arrangement to indicate to the user in each case the next keyboard input or the next input sequence that the computing arrangement expects for a specific, currently executed program. The computing arrangement includes a keypad, an output display device, and logic circuitry; the logic circuit generates an instruction message for the output display device indicating the type of numerical data, function, or other information that is next requested by the program for further execution. The keypad contains a special group of answer keys in addition to the number and function keys normally found in programmable arithmetic systems. The special keys make it easier for the computer to respond to data and function information requests. The computer can be programmed by the user in such a way that it executes a sequence of functions with input data by entering a sequence of program steps via the keyboard or by means of a storage medium such as a magnetic card, paper tape or the like. The program steps and the desired instructions are stored in binary form in the registers provided in the computing arrangement. When executing the stored user program, each time a number, function or answer information is required, a coded representation of the particular input that the computing device needs for further computing is generated by the: logic circuit, and a visible display of this representation is the User displayed on the display device. The required data can then be entered on the keyboard and the program continues execution until further information is required by the user so that the user can make a long sequence of entries in the correct order

709817/0700709817/0700

eines zuvor gespeicherten Programms mit einem gewünschten Datensatz eingeben kann, ohne daß er auf ein Handbuch oder auf das Programm selbst zurückgreifen muß.a previously saved program with a desired data record without referring to a manual or have to resort to the program itself.

In einer Ausführungsform ist eine aus mehreren Halbleiterchips bestehende Rechenanordnung, die herkömmliche Rechen-.funktionen ermöglicht, so ausgeführt, daß sie mit weiteren Chips gekoppelt ist, so daß sich eine erhöhte Speicherkapazität für Datenwörter und für Befehlswörter sowie eine erhöhte Fähigkeit zur alphanumerischen Ausgabe ergibt. In einer weiteren Ausführungsform können die Grundchips'auch mit weiteren zusätzlichen Chips in Wechselbeziehung treten, die die Abspeicherung und den Abruf von Benutzerprogramm-Befehlsfolgen ermöglichen. Bei dieser weiteren Ausführungsform kann eine Benutzerprogramm-Befehlsfolge über die Rechnertastatur oder über einen externen Halbleiterchip eingegeben werden, der ermöglicht, auf einem Speichermedium wie einer Magnetkarte oder dergleichen zu lesen und/oder zu schreiben. Der Benutzerprogrammspeicher ist umfassendj er ermöglicht die Einbeziehung alphanumerischer Anweisungsbefehle in das Programm. In einer weiteren Ausführungsform werden die Speicherung und der Abruf von Benutzerprogramm-Befehlsfolgen einschließlich der Anweisungen von den herkömmlichen Rechen funktionen abgehandelt, wobei das Benutzerprogramm zusammen mit den Daten und anderen Systemparametern im Zentralspeicher der Anordnung gespeichert ist.In one embodiment, a computing arrangement consisting of a plurality of semiconductor chips, the conventional computing functions allows, designed so that it is coupled to other chips, so that there is an increased storage capacity for data words and for command words as well as an increased ability for alphanumeric output results. In a In another embodiment, the basic chips can also interact with other additional chips, which enable the storage and retrieval of user program command sequences. In this further embodiment, a user program command sequence can be accessed via the Computer keyboard or entered via an external semiconductor chip, which enables on a storage medium like reading and / or writing to a magnetic card or the like. The user program memory is comprehensivej it enables the inclusion of alphanumeric Instruction commands in the program. In another embodiment are the storage and retrieval of user program command sequences including instructions treated by the conventional arithmetic functions, with the user program together with the data and other system parameters is stored in the central memory of the arrangement.

Die Erfindung wird nun an Hand der Zeichnung beispielshalber erläutert. Es zeigen:The invention will now be explained by way of example with reference to the drawing. Show it:

Fig.1 eine Draufsicht auf einen Rechner gemäß der Erfindung mit einer speziellen Tastatureingabe, einer Druckvorrichtung und einer Ausgabeanzeigevorrichtung,1 is a plan view of a computer according to the invention with a special keyboard input, a printing device and an output display device,

709817/0706709817/0706

Fig.2a lind 2b ein Blockschaltbild der erfindungsgemäßen Rechenanordnung,2a and 2b are a block diagram of the inventive Computing arrangement,

Fig.3a und 3b ein genaueres Blockschaltbild des Rechenchips von Fig.2b,3a and 3b show a more detailed block diagram of the computing chip of Fig.2b,

Fig.4 ein genaueres Blockschaltbild des SCOM-Chips von Fig.2b,FIG. 4 is a more detailed block diagram of the SCOM chip from FIG Fig.2b,

Fig.5 ein genaueres Blockschaltbild des Extern-Datenspeicherregister-Chips von Fig.2b,Figure 5 is a more detailed block diagram of the external data storage register chip of Fig.2b,

Fig.6a und 6b genauere Blockschaltbilder des Programmier^ chips von Fig.2a,Fig.6a and 6b more detailed block diagrams of the programming ^ chips of Fig.2a,

Fig.7a und 7b ein genaueres Blockschaltbild des Kartenlese/ Schreib-Chips von Fig.2a,7a and 7b a more detailed block diagram of the card reader / Write chips of Figure 2a,

Fig.8 in den Diagrammen (a) bis (p) ein Beispiel des Lesens und Schreibens von Informationen,Fig. 8 in diagrams (a) to (p) shows an example of reading and writing information,

Fig.9 ein Blockschaltbild des in der Schaltung von Fig.2a und 2b verwendeten Takt- und Energieversorgungs-Chips,FIG. 9 is a block diagram of the circuit of FIG. 2a and 2b used clock and power supply chips,

Fig.10 ein Blockschaltbild des in der Schaltung von Fig.2b verwendeten Drucker-Chips,FIG. 10 is a block diagram of the circuit in FIG. 2b printer chips used,

Fig.11a ein Schaltbild eines Thermodrucker, wie er gemäß der Ausführungsform nach den Figuren 1, 2a und 2b verwendet wird,11a is a circuit diagram of a thermal printer as it is according to the embodiment according to Figures 1, 2a and 2b is used,

Fig.11b eine Tabelle mit einem Beispiel binärer Daten, die vom Drucker-Chip von Fig.10 zur Erzeugung der in Fig. 111a angegebenen Anzeige verwendet werden,11b a table with an example of binary data, which are used by the printer chip of Fig. 10 to generate the display indicated in Fig. 111a,

709817/0708709817/0708

Fig.12a und 12b Zeitdiagramme der Rechenanordnung von Fig.2a und 2b,FIGS. 12a and 12b are timing diagrams of the computing arrangement of FIG. 2a and 2b,

Fig.13 ein Schaltbild der Tastatur, das die Verbindungen zwischen der Tastaturmatrix mit den Rechen- und SCOM-Chips angibt,Fig.13 is a circuit diagram of the keyboard showing the connections between the keyboard matrix with the computing and SCOM chips,

Fig.i4a bis I4g Tabellen mit Darstellungen der Datenübertragung in der Rechneranordnung nach den Figuren 2a und 2b, undFig.i4a to I4g tables with representations of the data transmission in the computer arrangement according to FIGS. 2a and 2b, and

Fig.15 ein weiteres Ausführungsbeispiel der Erfindung. In Fig.1 ist ein Rechner mit einem Tastenfeld 1, einer Anzeigevorrichtung 3 und einem Drucker 4 dargestellt. Eine Gruppe von Funktions- und Zifferndatentasten 2 ermöglicht die Eingabe in herkömmliche Funktionen wie Addition, Subtraktion, Multiplikation, Division, Reziprokwertbildung, Quadrierung und Quadratwurzelbildung.Außerdem sind die herkömmlichen Speicher-, Abruf-,· Summierungs- und Speicherlöschfunktionen vorgesehen; außerdem sind Prozent- und Diskontadditionstasten vorhanden. Weitere Tasten, die für die Druckfunktion des Rechners vorgesehen sind, enthalten eine Druck-Taste (PRT) zur Anforderung der Betätigung des Druckers, eine Papiervorschub-Taste (PA) sowie einen Automanuell-Druckwählschalter. Ein Rundungsmodus-Wählschalter ermöglicht das Runden, nämlich das Abrunden, das Aufrunden oder das Runden gemäß 4/5 in der Stellung 4/5. Die oben erwähnten Merkmale und Funktionen sind bekannt; das Arbeiten erfolgt in der normalen und verständlichen Weise.15 shows a further embodiment of the invention. In Fig.1 is a computer with a keypad 1, a display device 3 and a printer 4 shown. A group of function and numeric data keys 2 enables input in conventional functions such as addition, subtraction, multiplication, division, reciprocal value formation, Squaring and square rooting. Also are the traditional store, recall, total and memory clear functions intended; there are also percentage and discount addition keys. More buttons for the print function of the computer are provided, contain a print key (PRT) to request the actuation of the Printer, a paper feed button (PA) and an auto-manual pressure selector switch. A rounding mode selector switch enables rounding, namely rounding down, rounding up or rounding according to 4/5 in the 4/5 position. The features and functions mentioned above are known; the work is done in the normal and understandable way.

Außerdem enthält der Rechner von Fig.1 alphabetische Programmiertasten 11 und Anweisungsantworttasten 6 bis 10. Im Lernbetrieb, der als Antwort auf das Niederdrücken der Lerntaste (LRN) erhalten wird, wird eine Folge von Operationen entsprechend .der Betätigung von Programmiertasten 11 in einer gewünschten Folge wie die Schritte eines Programms gespeichert; Das Niederdrücken dieser Programmiertasten 11 im Lernbetrieb nach Betätigung der Alphabettaste (ALF) bewirktThe Fig. 1 calculator also includes alphabetic programming keys 11 and instruction response keys 6-10. In the learning mode, which is obtained in response to the depression of the learning key (LRN), there is a series of operations corresponding to the actuation of programming buttons 11 in a desired sequence such as the steps of a program stored; Depressing these programming buttons 11 in learning mode after pressing the alphabet key (ALF)

709817/0708709817/0708

die Eingabe alphabetischer Daten in den Programmspeicher* Diese Alphabeteigenschaft ermöglicht dem Benutzer, seine eigenen Anweisungsnachrichten in seinen eigenen Programmen vorzusehen. Wenn die Programmschritte einschließlich der an gewünschten Stellen untergebrachten Anweisungsnachrichten eingegeben worden sind, gibt das erneute Niederdrücken der Lerntaste (LRN) den Rechner wieder aus dem Lernbetrieb frei. Das gespeicherte Programm kann dann durch Niederdrücken der Lauftaste (RUN) ausgeführt werden. the entry of alphabetic data into program memory * This alphabetic property enables the user to provide his own instruction messages in his own programs. When the program steps including the instruction messages placed in the desired places have been entered, pressing the learn button (LRN) again releases the computer from learning mode. The saved program can then be executed by pressing the RUN button.

In der Tabelle I sind die jeder Programmiertaste 11 zugeordneten Operationen angegeben. Diese Programmierfunktionen sind lediglich als Beispiel für einen nach der Erfindung ausgebildeten Rechner angegeben; zur Erfüllung spezieller Anforderungen für den Benutzer können natürlich auch andere Programmierfunktionen vorgesehen werden. Da die Programmierfunktionen durch interne Programmierung vorgesehen sind, wird dies durch Ändern der Software erreicht, die das Betriebssystem des Rechners bildet. Diese Lösung erleichtert die Ausführung solcher anderer gewünschter Programmierfunktionen zusätzlich zu den hier beschriebenen Funktionen.Table I shows the operations associated with each programming key 11. These programming functions are only given as an example of a computer designed according to the invention; to fulfillment Of course, other programming functions can also be provided for special requirements for the user. There the programming functions through internal programming are provided, this is achieved by changing the software that forms the operating system of the computer. This solution makes it easier to perform such other desired programming functions in addition to those here described functions.

' Tabelle I ' Table I.

Taste - Operation Button - operation

LRN . . Ein einmaliges Betätigen dieser Taste (Lernen ) schaltet den Rechner in den Betriebszustand "Lernen". Eine Anzeige dafür, daß sich der Rechner im Lernbetrieb befindet, ergibt sich aus einer Beobachtung der Anzeigevorrichtung; als erstes ist die derzeitige Adresse des Benutzerbefehls zu erkennen, die vom Befehlshinweis angezeigt wird; als zweites ist eine aus drei Zeichen bestehende Codegruppe zu erkennen, die die an dieser Position abgespeicherteLRN. . Pressing this key once (learning) switches the computer to operating mode "To learn". An indication that the computer is in learning mode, results from an observation of the display device; the first is the current address of the user command recognize that is indicated by the command hint; the second is one of three Characters to recognize existing code groups, which are stored in this position

709817/0708709817/0708

■ Λ.■ Λ.

Funktion darstellt. Ein erneutes Betätigen der Taste gibt den Rechner aus dem Lernbetrieb frei, wobei der ursprüngliche Zustand der Anzeigevorrichtung wieder hergestellt wird. Wenn ein Programm geschrieben wird, bei dem die Anzahl der Programmspeicherplätze überschritten wird, dann wird der Rechner automatisch aus dem Lernbetrieb freigegeben, nachdem der letzte verfügbare Speicherplatz benutzt worden ist.Function. Pressing the key again puts the computer out of learning mode free, whereby the original state of the display device is restored. When a program is written in which the number of program memory locations has been exceeded then the computer is automatically released from learning mode after the last available memory space has been used.

'"^- ' Der dieser Taste zugeordnete Haltbefehl kann'"^ -' The stop command assigned to this key can

(Halten) an jeder Stelle in einem Programm geschrieben(Hold) written at every point in a program

werden, an der gewünscht wird, daß die Ausführung des Programms anhält. Der Benutzer kann die Ausführung eines Programms, das gerade läuft, auch dadurch beenden, daß er die Taste HLT bis zum Anhalten des Programms betätigt. Bei einer solchen Benutzung wird das gespeicherte Programm nicht beeinflußt.at which it is desired that the execution of the program stop. The user can also terminate the execution of a program that is currently running by pressing the HLT bis key pressed to stop the program. When used in this way, the stored program unaffected.

RUN Eine Betätigung dieser Taste bewirkt denRUN Pressing this key causes the

(Lauf) Start oder die Weiterführung der Ausführung(Run) start or continuation of execution

eines Benutzerprogramms.( Der Rechner wird in den Laufbetrieb versetzt). Die Ausführung fährt bei der Programmschrittnummer fort, die gerade im Programmzähler vorhanden ist. Die Taste RUN kann zum Überschreiben eines vorhandenen Programmschritts ( im Lernbetrieb) verwendet werden, damit dieser Schritt beseitigt oder ausgelassen wird.a user program (the computer is put into operation). The execution drives continues with the program step number that is currently in the program counter. The RUN key can be used to overwrite an existing program step (in learning mode) to have this step eliminated or skipped.

709817/0708709817/0708

STP
(Schritt)STP
(Step)

¥enn sich der Rechner nicht im Lernbetrieb befindet, bewirkt die Betätigung dieser Taste die Ausführung eines einzigen nächsten Schritts. Dies ermöglicht dem Benutzer, das Programm schrittweise auszuführen und die Durchführung Schritt für Schritt zu beobachten. Im Lernbetrieb ermöglicht die Taste STP dem Benutzer, Tastencodegruppen in seinem Programm zu überprüfen. Die Funktion !»Schritt" kann nicht in ein Programm geschrieben werden; sie bringt das Programm nicht in oder aus dem Lernbetrieb. *¥ ¥ if the computer is not in the learning mode, pressing this causes Key the execution of a single next step. This allows the user to use the Execute the program step by step and observe the implementation step by step. In the learning mode, the STP key enables the user to enter key code groups in his program to check. The function! »Step" cannot be written into a program; does not bring the program into or out of learning mode. *

BST
(BK-Schritt)BST
(BK step)

Die Betätigung dieser Taste verursacht die gleiche Operation wie die Betätigung der Taste STP mit der Ausnahme, daß der Befehlshinweis um den Wert 1 erniedrigt und nicht erhöht wird.Pressing this key causes the same operation as pressing the STP key with the exception that the command message is decreased by the value 1 and not is increased.

INS
(Eingeben)INTO THE
(Input)

Bei Betätigung im Lernbetrieb wird unmittelbar nach dem Speicherplatz des laufenden Befehlshinweises ein Nullbefehl eingegeben, und alle folgenden Befehle werden um einen Speicherplatz nach oben verschoben. Der im höchsten Befehlsregister gespeicherte Befehl wird weggelassen.When activated in learning mode, a zero command is entered immediately after the memory location of the current command message, and all of the following commands are shifted up one space. The one in the highest Command stored in the command register is omitted.

DEL
(Auslassen)DEL
(Omit)

Bei Betätigung im Lernbetrieb wird der Befehl an der gerade vorliegenden Stelle ausgelassen, und die Adresse aller folgenden Befehle wird um 1 erniedrigt.When activated in learning mode, the command is omitted at the current position, and the address of all following commands is decremented by 1.

709817/0708709817/0708

GTO Auf die Betätigung dieser Taste muß eineGTO A

(Springen nach) Dezimalzahl folgen, die den neuen Wert(Jump to) Decimal number that follows the new value

des Befehlshinweises oder der Markenadresse angibt, zu dem das Programm springen soll.of the command note or the brand address to which the program should jump.

LBL
(Marke)LBL
(Brand)

Die Betätigung dieser Taste zeigt an, daß die nächste zu betätigende Taste eine Markenoder Befehlsadresse ist, die nicht ausgeführt werden soll.Pressing this key indicates that the next key to be pressed is a mark or Is the command address that should not be executed.

IND
(Indirekt)IND
(Indirect)

Diese Taste ist ein Vorsatz für Speicherfunktionen der indirekte Adressierung ermöglicht. This key is a prefix for memory functions that enables indirect addressing.

PAU
(Pause)PAU
(Break)

Die Betätigung dieser Taste bewirkt ein kurzzeitiges Anhalten der gerade ausgeführten Berechnung. Die Zwischenergebnisse werden für die Dauer etwa einer halben Sekunde angezeigt, worauf die Ausführung fortgesetzt wird.Pressing this key causes the current execution to be stopped for a short time Calculation. The intermediate results will last for about half a second will be displayed and execution will continue.

(Programm
löschen)(Program
Clear)

Die Betätigung dieser Taste bewirkt das Rücksetzen des Programmbefehlshinweises auf den Wert O, das Rücksetzen der Programmkennzeichen sowie die Löschung aller gespeicherten Unterprogrammadressen.Pressing this key resets the program instruction notice to the value O, the resetting of the program identifier and the deletion of all stored Subroutine addresses.

LST
(Liste)LST
(List)

Die Betätigung dieser Taste erteilt dem Rechner den Befehl den Drucker einzusetzen und das gespeicherte Programm listenmässig auszudrucken, wobei mit dem Befehl begonnen wird, der an dem des gerade vorliegendenPressing this key gives the computer the command to use the printer and print out the stored program in a list, starting with the command that of the one at hand

7Q9817/07087Q9817 / 0708

Befehlshinweises entsprechenden Speicherplatz abgespeichert ist. Corresponding memory location is stored.

SF Auf die Betätigung dieser Taste muß eineSF A

(Kennzeichen einstellige Dezimalzahl folgen, die an-(The identifier is followed by a single-digit decimal number, which

zeigt, welches der verfügbaren zehn Kennzeichen gesetzt werden soll. Wenn die zweite Taste unmittelbar vor der Taste SF gedrückt wird, wird das angegebene Kennzeichen auf Null zurückgestellt.shows which of the ten available indicators should be set. If the The second key is pressed immediately before the SF key, the specified identifier reset to zero.

IFF ^x Auf die Betätigung dieser Taste muß eineIFF ^x A

(Wenn-Kennzeichen) einstellige Dezimalzahl folgen, die anzeigt^(If-indicator) followed by a one-digit decimal number that shows ^

welches Kennzeichen geprüft werden soll; darauf muß eine Dezimalzahl oder eine Marken= adresse folgen, die anzeigt, wohin das Programm springen soll, wenn das Kennzeichen gesetzt ist. Wenn die zweite Taste unmittelbar vor der Taste IFF gedrückt wira_P springt das Programm, wenn das Kennzeichen nicht gesetzt ist. In beiden Fällen wird die Sprungzahl oder die Marke ignoriert-, wenn das Kennzeichen die entsprechende Prüfung nicht besteht.which license plate should be checked; this must be followed by a decimal number or a marker address that indicates where the program should jump to when the indicator is set. If the second key pressed wira immediately before the key IFF _P the program jumps, when the flag is not set. In both cases, the number of jumps or the label is ignored if the identifier does not pass the relevant test.

IFE Auf die Betätigung dieser Taste muß eineIFE A

(Wenn-Fehler) Dezimalzahl oder eine Markenadresse folgen,(If-error) decimal number or a brand address follow,

die anzeigt, wohin das Programm springen soll, wenn zur Zeit der Prüfung ein Fehler vorhanden ist. Wenn die zweite Taste unmittelbar vor der Taste IFE gedrückt wird, springt das Programm, wenn ein Fehlerzustand nicht vorhanden ist.which shows where the program should jump to if there is an error at the time of the test is available. If the second key is pressed immediately before the IFE key, jumps the program when an error condition does not exist.

7098177070870981770708

f¥enn positiv)f ¥ enn positive)

Auf die Betätigung dieser Taste muß eine Dezimalzahl oder eine Markenadresse folgen, die anzeigt, wohin das Programm springen soll, wenn die Anzeige positiv ist. Wenn die zweite Taste unmittelbar vor der Taste IF+ betätigt wurde, dann springt das Programm, wenn die Anzeige negativ ist.Pressing this key must be followed by a decimal number or a brand address, which shows where the program should jump to when the display is positive. if the second key was pressed immediately before the IF + key, then the program jumps if the display is negative.

wisnn Null)wisnn zero)

Auf die Betätigung dieser Taste muß eine Dezimalzahl oder eine Markenadresse folgen, die anzeigt, wohin das Programm verzweigen soll, wenn die Anzeige Null ist. Wenn die zweite Taste unmittelbar vor der Taste IFZ gedrückt wird, dann springt das Programm, wenn die Anzeige nicht Null ist.Pressing this key must be followed by a decimal number or a brand address, which shows where the program should branch when the display is zero. if If the second key is pressed immediately before the IFZ key, the program jumps if the display is not zero.

{Unterprogramm) { Subroutine)

Die Betätigung der Unterprogrammtaste mit einer darauffolgenden Marke zeigt einen Unterprogrammaufruf oder einen Unterprogrammsprung zu dem angegebenen Unterprogramm an.The actuation of the subroutine key with a subsequent label shows a Subroutine call or a subroutine jump to the specified subroutine.

RTN
(Rückkehr)RTN
(Return)

Bei einer Betätigung >. .
dieser Taste erfolgt ein Sprung zu dem Speicherplatz, der auf den letzten Unterprogrammaufruf folgt, und die Ausführung wird fortgesetzt.When pressed>. .
this key jumps to the memory location following the last subroutine call, and execution continues.

ALF
(Alpha)ALF
(Alpha)

Eine Betätigung dieser Taste versetzt den Rechner in den alphanumerischen Betrieb; sie kann immer dann benutzt werden, wenn die Wiedergabe alphanumerischer Daten erwünscht ist und insbesondere dann, wennPressing this key puts the computer in alphanumeric mode; it can always be used when the reproduction of alphanumeric data is desired and especially when

709817/0708709817/0708

Anweisungsfragen für Benutzerprogramme eingegeben werden. Die Taste ALF muß zum Entriegeln des Rechners aus dem alphanumerischen Betrieb ein zweites Mal gedruckt werden.Instructional questions for user programs are entered. The ALF key must go to Unlocking the calculator from alphanumeric operation is printed a second time will.

QUE
(Frage)QUE
(Question)

Diese Taste wird dazu benutzt, Anweisungsprogramme zu schreiben; sie veranlaßt den Rechner, auf eine Benutzerantwort zu warten, ehe die Ausführung des Programms fortgesetzt wird.This key is used to write instruction programs; she causes the computer to wait for a user response before executing the program is continued.

Diese Taste wird dazu benutzt, den Rechner in den Konstantbetrieb zu versetzen. Wenn diese Taste betätigt wird, werden der angezeigte Wert und die letzte mathematische Operation aufbewahrt.This key is used to put the computer in constant mode. if this key is pressed, the displayed value and the last math Operation kept.

RD
(Lesen/Laden)RD
(Read / load)

(Schreiben/
Aufzeichnen)(To write/
Record)

Diese Taste wird dazu benutzt, ein Programm von Magnetkarten zu laden ( zu lesen)This button is used to load (read) a program from magnetic cards

Diese Taste wird dazu benutzt, auf Magnetkarten ein Programm aufzuzeichnen (zu schreiben).This key is used to record a program on magnetic cards (to to write).

Zusätzlich zu den Programmiertasten 11 ist entsprechend einer besonderen Ausführungsform eine spezielle Gruppe von Antworttasten 6 bis 10 vorgesehen, die dem Benutzer gestattet, in einfacher Weise auf die programmierten Anweisungsnachrichten zu antworten, die auf der alphanumerischen Anzeige oder am Drucker erscheinen. Wie in Fig.1 dargestellt ist, zeigt der angegebene Rechner beispielsweise die Frage an, ob der Benutzer Anweisungen erwünscht, d.h. ob der Benutzer wünschtIn addition to the programming keys 11, according to a particular embodiment, there is a special group of answer keys 6-10 which allow the user to easily access the programmed instruction messages that appear on the alphanumeric display or on the printer. As shown in Fig.1, shows For example, the specified computer asks whether the user wants instructions, i.e. whether the user wants them

7 0 9817/07007 0 9817/0700

daß er vom Rechner unterrichtet wird, welche nächste Eingabe er erfordert. Wenn nur die vier Grundrechenarten verwendet werden, dann ist das Abgeben von Anweisungen offensichtlich nicht erwünscht. Demnach würde in diesem Fall die NO-Taste 7 betätigt, während dann, wenn Anweisungen erwünscht sind, die YES-Taste 6 betätigt würde. Wenn eine Antwort erwünscht wird, die für das spezielle zu lösende Probiere nicht relevant ist, dann wird die Nichtanwendbarkeitstaste 8 (N/A) betätigt. Wenn ein Programm gespeichert ist, das zu Lösung einer oder mehrerer Unbekannten in einer Gruppe von Variablen ausgeführt werden kann, dann kann eine Anweisungsnachricht die spezielle zu identifizierende Unbekannte anfordern, wobei in diesem Fall die Unbekannte Taste 9 (UNK) betätigt wird. Bei jeder Dateneingabe in die Anweisungsanordnung über das Tastenfeld 1 wird die Eingabetaste 10 (ENT) unmittelbar im Anschluß an die Betätigung der Datentaste betätigt.that he is informed by the computer what next input it requires. If only the four basic arithmetic operations are used, then giving instructions is obviously undesirable. Accordingly, in In this case, press the NO key 7, while, if instructions are desired, press the YES key 6 would. If an answer is desired that is not relevant to the particular trial being solved, then will the inapplicability key 8 (N / A) pressed. If a program is stored that resolves one or more Unknowns can be executed in a group of variables, then an instruction message can be the special one Request identifying unknowns, in which case the unknown key 9 (UNK) is pressed. With every data entry The input key 10 (ENT) is immediately connected to the instruction arrangement via the keypad 1 pressed to the actuation of the data key.

Eine graphische Darstellung einer ,typischen Problem- und Eingabefolge sieht folgendermaßen aus: Es sei angenommen, daß der Benutzer eine gerade Linie der Form Y= MX + K durch eine Gruppe von drei Punkten in einer kartesisehen Ebene legen will. Für dieses Beispiel sei angenommen, daß die drei Punkte (X₁, Y₁), (X₂, Y_£) und (X₅, Y₃) durch die Werte (4, 5), (7, 7) und (10,8) definiert sind. Über das Tastenfeld kann ein lineares Regressionsprogramm eingegeben werden, das auch von einer vorprogrammierten Magnetkarte geladen werden kann. Auf einer solchen Magnetkarte können mehrere Programms gespeichert sein. Wenn die gesamte Karte geladen wird, muß bestimmt werden, welches Programm benutzt werden soll. Die nachfolgend angegebene Tabelle II .zeigt die Folge der Anweisungsnachrichten und die Benutzer-A graphic representation of a typical problem and input sequence looks like this: It is assumed that the user wants to lay a straight line of the form Y = MX + K through a group of three points in a map-like plane. For this example it is assumed that the three points (X ₁ , Y ₁ ), (X ₂ , Y _£ ) and (X ₅ , Y ₃ ) are represented by the values (4, 5), (7, 7) and (10 , 8) are defined. A linear regression program can be entered via the keypad, which can also be loaded from a preprogrammed magnetic card. Several programs can be stored on such a magnetic card. When the entire card is loaded, it is necessary to determine which program is to be used. Table II below shows the sequence of instruction messages and the user

709817/0708709817/0708

264564Ί264564Ί

antworten für dieses typische Problem an«answer for this typical problem to «

Table II

Auf der Rechneranzeige oder dem Drucker sichtbar angezeigte Nachricht Message displayed visibly on the calculator display or printer

Anzeige leerDisplay empty

"Anweisung erwünscht ?" "Geometrische Reihe ?" "Lineare Regression?" "X₁ Eingeben» "Y₁ Eingeben» "X₂ Eingeben" "Y₂ Eingeben» "X₃ Eingeben" "Y₃ Eingeben» "X^ Eingeben" "Steigung" n_O,5""Instructions required?""Geometricseries?""Linearregression?"" _{Enter X 1} » "Enter Y ₁ » "Enter X ₂ ""Enter Y ₂ » "Enter X ₃ ""Enter Y ₃ » "Enter X ^""Incline" n _O , 5 "

"INTCP""INTCP"

"3,1667"3.1667

"Y Berechnen?" "X Eingeben» »Neuer Y-Wert» "5,6667""Y Calculate?" "Enter X» »New Y-Value» "5.6667"

BenutzerantwortUser response

Versorgungsenergie einschaltenSwitch on supply energy

QUE Drücken YES Drücken NO Drücken YES DrückenQUE Press YES Press NO Press YES Press

4 ENT Drücken4 Press ENT

5 ENT Drücken 7 ENT Drücken5 Press ENT. 7 Press ENT

7 ENT Drücken 10 ENT Drücken7 Press ENT. 10 Press ENT

8 ENT Drücken N/A Drücken8 ENT Press N / A Press

RUN DrückenRUN Press

KUN Drücken YES Drücken 5 ENT DrückenKUN Press YES Press 5 ENT Press

709817/0708709817/0708

Die zu den eingegebenen Punkten passende Linie ist durch Y = 0,5 X + 3,1667 definiert für X = 5 berechnet das Programm den Y-Wert 5,6667.The line matching the entered points is defined by Y = 0.5 X + 3.1667 for X = 5 this calculates Program the Y-value 5.6667.

Ein Programm, wie es in der Tabelle II beschrieben ist, kann mittels des Tastenfelds 1 des Rechners geschrieben werden, wie oben erläutert wurde; es kann auch aus einem Speichermedium wie einer Magnetkarte, einer Lochkarte, einem Magnetstreifen oder einem Lochstreifen mit Hilfe einer geeigneten Lese/Schreibvorrichtung eingegeben v/erden. Über ,.das Tastenfeld eingegebene Programme können auch auf solchen Informationsspeichermedien zur späteren Benutzung aufgezeichnet werden. Vorprogrammierte Karten oder Streifen können vom Rechnerhersteller für gemeinsame Berechnungsprobleme auf verschiedenen Gebieten wie der Elektrotechnik, dem Ingenieurwesen, dem Betriebs- und Finanzwesen, der Yermesrungstechnik, der Medizin, der Statistik, der Mathematik uiia der allgemeinen Wissenschaft zur Verfügung gestellt werden.A program as described in Table II can be written using the keyboard 1 of the computer as explained above; it can also be saved from a storage medium such as a magnetic card, a punch card, a magnetic strip or a punched tape with the aid of a suitable read / write device. Programs entered via,. The keypad can also be clicked on such information storage media can be recorded for later use. Pre-programmed cards or strips can from the computer manufacturer for common calculation problems in various fields such as electrical engineering, engineering, business and finance, the Yermesrung technology, medicine, statistics, mathematics uiia made available to general science will.

Ein weiteres Merkmal der in Fig.1 dargestellten Ausführungsform ist die Gruppe der vom Benutzer definierten Funktionstasten "e^j" bis "e₁₅".Diese Tasten erlauben dem Benutzer zusätzlich zu den intern vorgesehenen Funktionen weitere Funktionen wie "e^X", »X²», »%» usw. zu definieren. Der Benutzer kann Funktionen dadurch definieren, daß er sie aus dem Speichermedium eingibt oder über das Tastenfeld programmiert.A further feature of the embodiment shown in FIG. 1 is the group of user-defined function keys "e ^ j" to "e ₁₅ ". These keys allow the user to use additional functions such as "e ^X ", »X in addition to the internally provided functions ² »,»% »etc. to be defined. The user can define functions by entering them from the storage medium or by programming them using the keypad.

In den Figuren 2a und 2b ist ein Blockschaltbild einer Ausführungsform des Rechners von Eig.1 dargestellt. Bis Blockschaltbild dieser Ausführungsform zeigt verschiedene Funktionen des Rechners, die auf verschiedene Halbleiterchips aufgeteilt sind. Dies ist zwar eine zweckmässigeFIGS. 2a and 2b show a block diagram of an embodiment of the computer from FIG. 1. To A block diagram of this embodiment shows various functions of the computer operating on various semiconductor chips are divided. This is an expedient one

. 709817/0700. 709817/0700

Möglichkeit der Ausführung des Rechners, doch ist offensichtlich, daß die verschiedenen Funktionen auch mit einer anderen Anzahl von Halbleiterchips kombinja^t oder in andrer zvreckmässiger Weise angeordnet werden können. Ein Beispiel einer solchen anderen Anordnung wird später im Zusammenhang mit Fig.15 noch genauer erläutert.Possibility of running the calculator, but it is obvious that the various functions can also be performed with a other number of semiconductor chips combined or in other can be arranged zvreckmäßiger way. An example of such a different arrangement will be related later with Fig.15 explained in more detail.

In der Ausführungsform der Figuren 2a und 2b sind 15 miteinander verbundene MOS/LSI-Halbleiterchips dargestellt; diese Chips enthalten einen Rechen-Chip 15, SCOM-Chips 16 bis 19 (Abtast-Festspeicher), einen Extern-Datenspeicher-Chip 20, einen Takt/Spannungsregler-Chip 21,·einen Anzeige-Chip 23, einen Drucker-Chip 22, einen Programmier-Chip 400, vier Programmspeicher-Schieberegister-Chips 450 und einen Kartenlese /Schreib-Chip 500. In dem vollständigen System ist natürlich auch der Thermodrucker 4 von Fig.1 enthalten, obwohl dies in den Figuren 2a und 2b nicht angegeben ist; als Thermodrucker kann ein mit einem Thermodruckkopf EP.N-3001 der Firma Texas Instruments verbundener Motor B 82203 M4 der Firma North American Phillips verwendet werden. Im Zusammenhang mit einer Reihe von 5x7-Punktanzeigevorrichtungen mit sichtbares Licht aussendenden Anzeigefelementen (VLED-Eleinenten) werden herkömmliche Ziffern- und Punkttreiber verwendet. Punkte, die sich in jeder Zeile der Anzeigevorrichtungen an der gleichen Stelle befinden, sind miteinander verbunden, wobei jede Zeile einzeln adressierbar ist, wie im Zusammenhang mit den Figuren 8a und 8b noch erläutert wird. Die dargestellte Ausführungsform enthält auch eine Vorrichtung zum Lesen und Schreiben von Magnetkarten in herkömmlicher Ausführung, wie sie in programmierbaren Tisch- oder Taschen-' rechnern verwendet wird. ,In the embodiment of FIGS. 2a and 2b, 15 interconnected MOS / LSI semiconductor chips are shown; These chips contain a computing chip 15, SCOM chips 16 to 19 (read-only memory), and an external data storage chip 20, a clock / voltage regulator chip 21, a display chip 23, a printer chip 22, a programming chip 400, four program memory shift register chips 450 and one card read / write chip 500. In the complete system the thermal printer 4 of Figure 1 is of course also included, although this is not indicated in Figures 2a and 2b; as Thermal printer can be equipped with a thermal print head EP.N-3001 Motor B 82203 M4 from North American Phillips connected to Texas Instruments. In connection with a number of 5x7 point display devices with visible light emitting display elements (VLED elements) conventional digit and dot drivers are used. Points that are in each row of the display devices are in the same place, are connected to each other, with each line individually addressable, as in context will be explained with Figures 8a and 8b. The illustrated embodiment also includes an apparatus for reading and writing magnetic cards in conventional design, such as those in programmable table or pocket ' computers is used. ,

Die Funktionsweise der Anordnung nach den Figuren 2a und 2b wird im Anschluß an eine kurze Beschreibung der Signaldarstellungen angegeben, die über die verschiedenen Verbindungs-The mode of operation of the arrangement according to FIGS. 2a and 2b is given following a brief description of the signal representations specified, which via the various connection

709817/0708709817/0708

leitungen der Chips gemäß der Darstellung übertragen werden.lines of the chips are transmitted as shown.

Vom Rechen-Chip 15 werden folgende Steuersignale erzeugt:The following control signals are generated by the computing chip 15:

Das Steuersignal EXT zeigt an, daß der Rechen-Chip einen externen Chip wie den Drucker-Chip 22 oder den SCOM-Chip adressiert; ferner zeigt es an, welcher ROM-Speicher (ein Konstantenspeicher oder ein Programmspeicher) darin adressiert wird. Die Steuersignale EXT übermitteln ferner im Bitmultiplexbetrieb die Steuersignale HOLD und COND. Ferner überträgt das Steuersignal EXT Daten zum Drucker-Chip 22 und zum Anzeige-Chip 23, und es überträgt zwischen dem Programmier-Chip 400 dem Kartenlese-Schreib-Chip 500 und dem Rechen-Chip 15 aus sieben Bits bestehende Codegruppen, die jeden Benutzerprogrammschritt repräsentieren.The control signal EXT indicates that the computing chip is an external chip such as the printer chip 22 or the SCOM chip addressed; it also indicates which ROM memory (a constant memory or a program memory) is addressed in it will. The control signals EXT also transmit the control signals HOLD and COND in bit multiplex mode. Also transmits the control signal EXT data to the printer chip 22 and the display chip 23, and it transfers between the programming chip 400, the card read-write chip 500 and the arithmetic chip 15 code groups consisting of seven bits, which each Represent user program step.

Das HOLD-Bit im Steuersignal EXT zeigt an, daß in der normalen Ablauffolge der Feststpeicher (ROM) in den Abtastfestspeichern (SCOM) gewünscht wird, damit zusätzliche Ausführungen durch das System ermöglicht werden, ehe das nächste Befehlswort ausgeführt wird.The HOLD bit in the control signal EXT indicates that the read-only memories (ROM) are in the read-only memories in the normal sequence (SCOM) is desired so that additional executions are possible through the system before the next Command word is executed.

Das Bedingungs-Bit COND im Steuersignal EXT zeigt das Setzen eines Bedingungskennzeichens, den Zustand eines bestimmten Kennzeichens oder das Ergebnis eines Kennzeichenvergleichs an.The condition bit COND in the control signal EXT shows the setting of a condition indicator, the state of a specific license plate or the result of a license plate comparison.

Das Steuersignal IDLE zeigt den Leerlaufzustand des Daten-Chips an, d.h. ob •sich der Datenchip tatsächlich im Rechenbetrieb (nicht im Leerlaufbetrieb) oder im Anzeige- oder Abtastbetrieb (Leerlaufbetrieb) befindet, und es bewirkt die Synchronisierung der Zeitsteuergeneratoren der SCOM-Chips, des Programmier-Chips 400, des Kartenlese-Schreib-Chips 500,The control signal IDLE indicates the idle state of the data chip, i.e. whether • the data chip is actually in computing mode (not in idle mode) or in display or scan mode (idle mode), and it causes the Synchronization of the timing generators of the SCOM chips, the programming chip 400, the card reader / writer chip 500,

709817/0708709817/0708

des Drucker-Chips 22, und des Anzeige-Chips 23 mit den Zeitsteuergeneratoren des Rechen-Chips 15.the printer chip 22, and the display chip 23 with the timing generators of the computing chip 15.

Das Α-Kennzeichen (FLGA) ist das serielle Ausgangssignal des A-Kennzeichenregisters im sequentiell adressierten Speicher ( SAM) bei einer vom Steuersignal COND bestimmten Ausgabege schwindigkeit.The Α mark (FLGA) is the serial output signal of the A flag register in the sequentially addressed memory (SAM) at one determined by the control signal COND Output speed.

Das B-Kennzeichen (FLGB)ist das serielle Ausgangssignal des B-Kennzeichenregisters im sequentiell adressierten Speicher (SAM) des Rechen-Chips 15 oder das erste Bit (B1) im Ausgangssignal des B-Registers.The B flag (FLGB) is the serial output signal of the B flag register in the sequentially addressed Memory (SAM) of the computing chip 15 or the first bit (B1) in the output signal of the B register.

Das Anzeigezeitsignal (D-Zeit) umfaßt einen Befehlszyklus aus 16 S-Zeiten, wobei die D-Zeiten in I6er Zyklen erzeugt werden. Im vorliegenden Ausführungsbeispiel ist jedes D-Zeitsignal einmal für jeweils 16 D-Zeiten für die Dauer von 16s Zeiten aktiv.The display time signal (D time) comprises an instruction cycle of 16 S times, the D times being generated in 16 cycles will. In the present exemplary embodiment, each D time signal is once for every 16 D times for the duration active from 16s times.

K-Leitungssignale: Diese Signale sind Signale vom Tastenfeld zur Eingabe externer Befehle in den Rechen-ChipK-Line Signals: These signals are signals from the keypad for entering external commands into the calculator chip

Die Befehlswortsignale IRG geben das bestimmte Befehlswort an, das aus 13 Bits(l₀ bis I*?) besteht und in einer bestimmten SCOM-Speichereinheit gespeichert ist. Das Besetztsignal BUSY zeigt den Zustand peripherer Chips wie des Drucker-Chips 22 an. Beispielsweise zeigt ein vom Drucker-Chip erzeugtes Steuersignal BUSY an, daß der Drucker beschäftigt oderι nicht beschäftigt ist und daher einen weiteren Druckbefehl empfangen oder nicht empfangen kann.The command word signals IRG indicate the specific command word, which consists of 13 bits (I ₀ to I *?) And is stored in a specific SCOM memory unit. The busy signal BUSY indicates the status of peripheral chips such as printer chip 22. For example, a control signal BUSY generated by the printer chip indicates that the printer is busy or not busy and therefore can or cannot receive a further print command.

Die Leitungen für die Eingabe/Ausgabe-Signale I/O sind Datenleitungen zum Übertragen von Datenbits zu und von den verschiedenen Datenregistern und Speichern im Rechen-The lines for the input / output signals I / O are Data lines for transferring data bits to and from the various data registers and memories in the computing

709817/0708709817/0708

Chip, in den SCOM-Chips und in den Register-Chips. Chip, in the SCOM chips and in the register chips.

Nach Fig.2a und 2b liefert der Rechen-Chip 15 Ausgangsdateninformationen von den Registern B und/oder A und vom A-Kennzeichenregister an den Anzeige-Chip. Die (nicht dargestellten) Segment- und Stellen-Treiber enthalten herkömmliche Treiberschaltungen zur Betätigung der oben erwähnten Anzeige 3 und des Druckers 4.According to FIGS. 2a and 2b, the computing chip 15 supplies output data information from registers B and / or A and from the A tag register to the display chip. The (not shown) Segment and digit drivers include conventional driver circuitry for operating the above mentioned Display 3 and printer 4.

Der SCOM-Chip liefert die D-Zeitsteuersignale, die in selektiver ¥eise das Tastenfeld abtasten, damit bestimmt wird, welche Tasten betätigt werden. Die D-Zeitabtastung des Tastenfelds wird im Zusammenhang mit Fig.10 näher erläutert.The SCOM chip provides the D timing signals that are in more selectively, scan the keypad to determine which keys are pressed. The D time sampling of the keypad is shown in more detail in connection with FIG explained.

Der SCOM-Chip 16 arbeitet in Abhängigkeit von den Steuersignalen EXT und IDLE aus dem Rechen-Chip 15 und er erzeugt abhängig davon die D-Zeitsteuersignale, wie oben erläutert wurde, sowie das Befehlswort I_Q bis I₁₂ (IR-GA und IRGB) und Daten aus dem Konstanten-Festspeicher an den 1/0-Leitungen, die alle zum Rechen-Chip und zum Datenspeicher-Chip 20 zurückübertragen werden.The SCOM chip 16 works as a function of the control signals EXT and IDLE from the computing chip 15 and, as a function of this, it generates the D time control signals, as explained above, as well as the command word I _Q to I ₁₂ (IR-GA and IRGB) and data from the constant read-only memory on the 1/0 lines, all of which are transferred back to the computation chip and to the data storage chip 20.

Die ROM-Chips 17 bis 19 dieser Ausführungsform gleichen dem SCOM-Chip 16; sie erlauben eine erweiterte Kapazität zur Speicherung von Rechenbefehlen. Die ROM-Chips 17 bis 19 liefern abhängig von den Steuersignalen EXT und IDLE aus dem Rechen-Chip 15 eine zusätzliche Speicherkapazität von 1024 Befehlswörtern für jeden zusätzlichen ROM-Chip·,The ROM chips 17 to 19 of this embodiment are the same as the SCOM chip 16; they allow an expanded capacity for storing arithmetic commands. The ROM chips 17 to 19 deliver depending on the control signals EXT and IDLE from the arithmetic chip 15 an additional storage capacity of 1024 instruction words for each additional ROM chip,

Der Multiregisterchip 20 ist ein weiterer peripherer Chip der dargestellten Ausführungsform, der eine erweiterte Datenspeicherkapazität für den hier beschriebenen Rechner ergibt. Der Register-Chip, der 10, 20, 30 oder jede andere gewünschte Anzahl .von Registern enthalten kann, erzeugt abhängig von den Steuersignalen FLGA, IDLE und von I/O-Informationen aus dem Rechen-Chip 15 Speicher-The multi-register chip 20 is a further peripheral chip of the illustrated embodiment, which is an expanded Data storage capacity for the computer described here results. The register chip, the 10, 20, 30 or any other desired number of registers included can, generated depending on the control signals FLGA, IDLE and I / O information from the computing chip 15 memory

709817/0708709817/0708

und Abrufdaten über die I/O-Leitungen, die in Übertragungsverbindung mit dem Rechen-Chip entstehen. and retrieval data over the I / O lines that arise in the transmission connection with the computing chip.

In dem speziellen dargestellten Ausführungsbeispiel ist der Programmier-Chip 400 ein externer Halbleiter-Chip, der abhängig von Zeitsynchronisierungssignalen IDLE und internen Befehlswörtern IRG in sequentieller Weise Benutzerprogrammbefehle speichert und abruft, die zwischen dem Programmier-Chip 400 und dem Rechen-Chip 15 über die EXT-Leitung übertragen werden; Die Benutzerprogrammbefehle werden auf der EXT-Leitung in Form einer binären Codegruppe aus acht Bits übertragen, in der sieben Bits die Stelle derjenigen Taste der Tastenfeldmatrix anzeigen, die den bestimmten eingegebenen Programmierbefehl repräsentiert. Das achte Bit zeigt an, ob der von den sieben anderen Bits angegebene Ort als Symbol oder als Programmbefehl definiert ist. Das Verfahren der Abspeicherung von Benutzerprogrammbefehlen wird nachfolgend noch genauer erläutert.In the particular embodiment shown, the programming chip 400 is an external semiconductor chip, which depends on time synchronization signals IDLE and internal command words IRG in a sequential manner Stores and retrieves user program commands that are sent between the programming chip 400 and the computing chip 15 via the EXT line are transferred; The user program commands are on the EXT line in the form of a binary code group transmitted from eight bits, in which seven bits indicate the position of that key in the keypad matrix, which represents the particular entered programming command. The eighth bit indicates whether that of the seven other Bits specified location is defined as a symbol or as a program command. The process of storing user program commands is explained in more detail below.

Der Programmier-Chip 400 ist sowohl mit den Eingängen als auch mit den Ausgängen· einer oder mehrerer Gruppen von Speichern verbunden, die im vorliegenden Ausführungsbeispiel aus vier Schieberegistern 450 bestehen. Diese Schieberegister 450 sind herkömmliche Schieberegister des Typs TMS-3133 der Firma Texas Instruments mit 1024 seriell verbundenen Bits. Zum Abspeichern von Benutzerprogrammen sowie von in einem gemeinsamen Speicher mit Daten und anderen Systembetriebsparametern abgespeicherten Benutzerprogrammen könnten auch parallele Direktzugriffspeicher verwendet werden, wie später im Zusammenhang, mit Fig.15 noch erläutert wird. Die die Benutzerprogrammschritte darstellenden binären Codegruppen aus acht Bits und die alphanumerischen Daten für Anweisungsbefehle werden in diesen Schieberegistern 45p so gespeichert, daß jedes Register zwei der acht Bits der Codegruppe enthält. Eine Gruppe aus vier Schieberegistern mit einer Kapazität von jeweils 1024 Bits kann 512 Benutzerprogrammbefehle speichern. Zusätz-The programming chip 400 is provided with both the inputs and the outputs of one or more groups of Connected memories, which consist of four shift registers 450 in the present exemplary embodiment. These Shift registers 450 are conventional shift registers of the type TMS-3133 from Texas Instruments 1024 serially connected bits. For storing user programs as well as in a shared memory User programs stored with data and other system operating parameters could also have parallel random access memories can be used, as will be explained later in connection with FIG. The user agent steps representing binary code groups of eight bits and the alphanumeric data for instruction commands are in these Shift registers 45p are stored so that each register contains two of the eight bits of the code group. A group from four shift registers, each with a capacity of 1024 bits, can store 512 user program instructions. Additional

709817/07Q8709817 / 07Q8

liehe Gruppen aus vier Schieberegistern können seriell mit dieser ersten Gruppe zur Erhöhung des verfügbaren Benutzerprogrammspeichers seriell verbunden werden. Unter Fortschaltung durch das vom Programmier-Chip 400 gelieferte Signal ADV arbeiten die Schieberegister 450 in der Weise, daß die aus acht Bits bestehenden Programmschritt-Codegruppen sequentiell durch den Programmier-Chip 400 umlaufen.Borrowed groups of four shift registers can be serial serially connected to this first group to increase the available user program memory. Under Continuation through the one supplied by the programming chip 400 Signal ADV, the shift registers 450 operate in such a way that the eight-bit program step code groups sequentially circulate through the programming chip 400.

Der Kartenlese-Schreib-Chip 500 empfängt die internen Befehlswörter IRG und das Synchronisierungssignal IDLE Diese Signale bestimmten zusammen mit dem Kartenabtastsignal SENS die Betriebsart des Kartenlese/Schreib-Chips 500. Wenn das Signal IRG decodiert wird, liefert es an den Chip 500 Steuersignale und es bewirkt die synchronisierte Zeitsteuerung. Das von der (nicht dargestellten) Tastenlese-und Kartenschreibvorrichtung gelieferte Signal SENS zeigt die Anwesenheit einer Magnetkarte in der Vorrichtung an; ferner zeigt es an, ob sich die Karte mit normaler Geschwindigkeit bewegt und ob die Karte "geschützt" ist, dh. nicht beschrieben werden kann. Der Kartenlese/Sehreib-Chip 500 sendet/ empfängt über die EXT-Leitung die aus acht Bits bestehenden binären Codegruppen, die die sequentiellen Benutzerprogrammschritte repräsentieren. Im Lesezustand überträgt der Chip 500 auf der EXT-Leitung die die Benutzerprogrammschritte darstellenden Codegruppen zum Rechen-Chip 15, von dem sie geliefert werden. Der Rechen-Chip 15 überträgt diese Programmschritte ebenfalls auf der EXT-Leitung zum Programmier-Chip 400 und zum Benutzerprograramspeicher, der in dieser Ausführungsform aus den Schieberegistern 450 besteht. Im Schreibbetrieb werden.die Programmschritte vom Kartenlese/ Schreib-Chip 500 aus dem Programmspeicher über den Rechen-Chip 15 und die EXT-Leitung empfangen. Der Kartenlese/ Schreib-Chip 500 steuert die Magnetköpfe der Kartenschreibvorrichtung an, und er liefert Signale, die denThe card read-write chip 500 receives the internal Command words IRG and the synchronization signal IDLE These signals determine together with the card scanning signal SENS the operating mode of the card read / write chip 500. When the signal IRG is decoded, supplies it sends control signals to the chip 500 and it effects the synchronized timing. That of the (not shown) Key reading and card writing device supplied signal SENS indicates the presence of a Magnetic card in the device on; it also indicates whether the card is moving at normal speed and whether the card is "protected", ie. cannot be described. The card reader / writing chip 500 sends / receives the binary code groups consisting of eight bits via the EXT line, which form the sequential Represent user program steps. In the read state, the chip 500 transmits the user program steps on the EXT line code groups representing the computing chip 15 from which they are supplied. The computing chip 15 also transmits these program steps on the EXT line to the programming chip 400 and to the user program memory, which in this embodiment consists of the shift registers 450. In writing werden.die program steps from the card read / write chip 500 from the program memory via the computing chip 15 and received the EXT line. The card reading / writing chip 500 controls the magnetic heads of the card writing apparatus on, and it provides signals that the

709817/0708709817/0708

- atf -- atf -

Motor und verschiedene andere Teile der Lese/Schreibvorrichtung betätigen. Der Kartenlese/Schreib-Chip 500 liefert auch ein Besetztsignal BUSY, damit anderen Chips des Rechnersystems angezeigt wird, daß der Chip 500 eine Lese- oder Schreibaufgabe noch nicht beendet hat.Motor and various other parts of the reader / writer actuate. The card read / write chip 500 also provides a busy signal BUSY to allow other chips the computer system indicates that the chip 500 has not yet completed a read or write task.

Der Drucker-Chip 22 und der Anzeige-Chip 23 bewirken abhängig von den I/O-Informationen aus dem Rechen-Chip und dem Multiregister-Chip 20 sowie in Abhängigkeit von den Steuersignalen EXT und IDLE vom Rechen-Chip das Drucken und das Anzeigen entsprechend den Daten an den I/O-Leitungen.The printer chip 22 and the display chip 23 operate depending on the I / O information from the computing chip and the multi-register chip 20 and as a function of the control signals EXT and IDLE from the processor chip to print and display according to the data to the I / O lines.

Aus der nachfolgenden Funktionsbeschreibung der speziellen Schaltungen der Blöcke in den Figuren 2a und 2b läßt sich die Rechenanordnung besser verstehen.From the following functional description of the special circuits of the blocks in FIGS. 2a and 2b better understand the computing arrangement.

In den Figuren 3a und 3b und 4 ist ein genaues Funktionsblockschaltbild des Rechen-Chips 15 und des SCOM-Chips der Rechenanordnung von Fig.2a und 2b dargestellt. Eine genaue Beschreibung der Schaltungen dieser Chips befindet sich in der Patentanmeldung P 23 62 238.0. Eine kurze Funktionsbeschreibung dieser Einheiten wird hier aus Gründen der Zweckmässigkeit und der Klarheit zum Verständnis der Erfindung wiedergegeben. Es ist zu erkennen, daß in den Blockschaltbildern von Fig.3a, 3b und 4 eine durch einen einzigen Leiter dargestellte Verbindung tatsächlich mehrere fest verdrahtete Verbiridungen darstellen kann; zur Vereinfachung der Darstellung kapn ein einzelner Leiter für mehrere unterschiedliche Funktionen angegeben sein. Der SCOM-Chip 16 besteht aus einem Hauptprogramm-Festspeicher 40, der in Abhängigkeit von Decodiereinrichtungen 41 und von Schalteinrichtuhgen 42 arbeitet, die an den Festspeicher zu dessen selektiver Adressierung ein Adressenwort in einem Adressenregister 43 anlegen. Ein Halteregister 44 erzeugt zusammen mit einer 1-Additionsschaltung 45 inA detailed functional block diagram of the computing chip 15 and the SCOM chip is shown in FIGS. 3a and 3b and 4 the computing arrangement of Fig.2a and 2b. A detailed description of the circuits of these chips is located in the patent application P 23 62 238.0. A brief functional description of these units is provided here for reasons reproduced for convenience and clarity for understanding the invention. It can be seen that in the In the block diagrams of FIGS. 3a, 3b and 4, a connection represented by a single conductor is actually several can represent hardwired connections; to simplify the illustration, a single conductor is used for several different functions can be specified. The SCOM chip 16 consists of a main program read-only memory 40, which works as a function of decoding devices 41 and of switching devices 42, which are connected to the read-only memory create an address word in an address register 43 for its selective addressing. A holding register 44 generates together with a 1-addition circuit 45 in

709817/0708709817/0708

selektiver Weise eine neue Festspeicheradresse im Adressenregister 43, wenn ein Verzweigungsbefehl ausgeführt wird. Eine Verzweigung wird unter Anwendung einer Relativtechnik ausgeführt, bei der anstelle der herkömmlichen Eingabe einer vollständigen neuen Adresse die alte Adresse um einen ausgewählten Wert zur Erzeugung der neuen Adresse positiv oder negativ erhöht wird.selectively a new read-only memory address in the address register 43 when a branch instruction is executed. A branch is made using a relative technique executed, in which instead of the conventional input of a complete new address, the old address is selected by a selected one The value for generating the new address is increased positively or negatively.

Das Befehlsregister 26 ist ein Register mit Paralleleingabe und Serienausgabe, das· abhängig von den AusgangsSignalen des Festspeichers 40 das Befehlswort Iq bis I^ parallel speichert. Danach wird das Befehlswort seriell zum Rechan-Chip 15, zum Drucker-Chip 22, zum Anzeige-Chip 23, zum Programier-Chip 400, zum Kartenlese/Schreib-Chip 500 und zum Datenspeicher-Chip 20 über den vom Festspeicher 40 gesteuerten Ausgangspuffer 27 übertragen.The command register 26 is a register with parallel input and serial output, which depends on the output signals of the Fixed memory 40 stores the command word Iq to I ^ in parallel. Then the command word is serially to the Rechan chip 15, to the printer chip 22, to the display chip 23, to the Programming chip 400, for card reading / writing chip 500 and to the data storage chip 20 via the output buffer 27 controlled by the read-only memory 40.

Eine von einem programmierbaren Logikfeld (PLA) gebildete Decodiervorrichtung 28 arbeitet abhängig vom Befehlsregister 26, nachdem über den Ausgangspuffer 27 ein Befehlswort übertragen und wieder in das Befehlsregister 26 eingegeben worden ist. Die Decodiervorrichtung 28 de codiert das Befehlswort, wodurch sie über die I/O-Steuerschaltung 31 Speicher- und Abrufbefehle an das F-Register 29, das G-Register 30 und den Konstanten-Festspeicher 35 liefert. Wie aus Fig.2a und 2b zu erkennen ist, sind die SCOM-Chips 17 bis 19 nicht an die I/O-Leitungen angeschlossen.A decoding device 28 formed by a programmable logic field (PLA) operates as a function of the command register 26, after a command word has been transferred via the output buffer 27 and back into the command register 26 has been entered. The decoding device 28 decodes the command word, whereby it via the I / O control circuit 31 Save and recall commands to the F-Register 29, the G register 30 and the constant read-only memory 35 supplies. As can be seen from FIGS. 2a and 2b, the SCOM chips 17 to 19 are not connected to the I / O lines.

Nachdem das Befehlswort vom Ausgangspuffer 27 gemäß den obigen Ausführungen zu verschiedenen Chips übertragen worden ist, wird es außerdem zum Addierer 32 und zur Verzweigungsvergleichsschaltung 33 übertragen, die dann, wem das Bit I^ des Befehlsworts eine auszuführende Verzweigung anzeigt, das Halteregister 44 dafür freigibt,After the command word from the output buffer 27 according to the has been transferred to various chips above, it is also sent to adder 32 and to Branch comparison circuit 33 transmitted, which then, to whom the bit I ^ of the command word is to be executed Indicates branch which holding register 44 enables

709817/0708709817/0708

ein neues Befehlswort aus dem Addierer 32 anzunehmen. Dies veranlaßt die Addition eines positiven oder negativen Inkrements zu dem vom Adressenregister 43 empfangenen alten Adressenspeicherwert zur Erzeugung der neuen Adresse.accept a new command word from adder 32. This causes a positive or negative to be added Increments to the old address storage value received from address register 43 to generate the new address.

Das . Konstantenadressenregister 34 des SCOM-Chips 16 adressiert abhängig vom Befehlswort EXT aus dem Rechen-Chip 15 eine im Konstanten-Festspeicher 35 gespeicherte Konstante. Der Festspeicher 35 liefert in dieser Ausführungsform bis zu sechzehn 16-stellige Konstantenwörter mit vier Bits pro Stelle. Eine Abrufschaltung 36 koppelt das Konstantenadressierungsregister 34 an den Adressendecodierer 37 des Konstanten-Festspeichers 35.That . Constant address register 34 of the SCOM chip 16 addresses a stored in the constant read-only memory 35 from the arithmetic chip 15 as a function of the command word EXT Constant. The read-only memory 35 supplies up to sixteen 16-digit constant words with four in this embodiment Bits per digit. A fetch circuit 36 couples the constant addressing register 34 to the address decoder 37 of the constant read-only memory 35.

Ferner sind auf dem SCOM-Chip 16; ein S-Zähler 38 und ein D-Abtastgenerator 39 zur Erzeugung von S(Segment)- und D(Ziffer)-Zeitsteuersignalen der Rechenanordnung untergebracht. Die D-Zeitsteuersignale D_Q bis D^c werden zum Tastenfeld zu dessen Abtastung sowie zu den Zifferntreibern zur Multiplexierung der Anzeige ausgegeben, wie in den Figuren 2a und 2b dargestellt ist. Der D- und der S-Generator werden durch einen Befehl aus dem Rechen-Chip 15 synchronisiert, wobei dieser Befehl mit den D-und S-Zeitsteuersignalen bei ihrer Anlegung an den Rechen-Chip 15 synchronisiert ist.Furthermore, on the SCOM chip 16; an S-counter 38 and a D-sampling generator 39 for generating S (segment) and D (digit) timing signals of the arithmetic unit are accommodated. The D timing control signals D _Q to D ^ c are output to the keypad for scanning and to the digit drivers for multiplexing the display, as shown in FIGS. 2a and 2b. The D and S generators are synchronized by a command from the computing chip 15, this command being synchronized with the D and S timing control signals when they are applied to the computing chip 15.

Der Rechen-Chip 15 arbeitet abhängig von Befehlswörtern (IRG) aus dem SCOM-Ghip 1G sowie abhängig von externen Eingaben durch den Benutzer über das Tastenfeld, vom Benutzerprogramm über den Programmier-Chip 40, einem über den Tastenlese/Schreib-Chip 500 eingegebenen gespeicherten Programm und von anderen Eingaben von anderen peripheren Chips zur Ausführung spezieller Befehlswörter und zur Durchführung angegebener arithmetischer Operationen. Die Hauptdatenregister der hier beschriebenen Ausführungsform sind die Register A bis EThe computing chip 15 works as a function of command words (IRG) from the SCOM chip 1G and as a function of external ones Inputs by the user via the keypad, from the user program via the programming chip 40, a entered via the key read / write chip 500 Program and other inputs from other peripheral chips to execute special Command words and for performing specified arithmetic operations. The main data registers here The registers A to E are the described embodiment

709817/0708709817/0708

mit den Bezugszeichen 50a bis 50e. Sie sind in Form sequentiell adressierter Speicher (SAM) verwirklicht, die von einem Kommutator 51 angesteuert werden. Der Kommutator 51 steuert auch eine Push-Pull-Matrix 52 zur Erzeugung von Zeitsteuersignalen an.with the reference numerals 50a to 50e. They are implemented in the form of sequentially addressed memories (SAM), which are controlled by a commutator 51. The commutator 51 also controls a push-pull matrix 52 for generating timing signals.

Als sequentiell adressierte Speicher sind auch vier Register mit einer Kapazität von jeweils einem Bit ausgeführt, die als zwei Kennzeichenregister, nämlich das A-Kennzeichenregister 53a-und das B-Kennzeichen register 53b, sowie als Tastenfeldregister 54 und als Mehrzweckregister benutzt werden. Zur Erzielung der Registerfunktionen werden in der hier vorliegenden Ausführungsform zwar sequentiell adressierte Speicher verwendet, doch ist zu erkennen, daß auch herkömmliche Schieberegister oder andere Speichervorrichtungen zur Erzielung dieser Funktion verwendet werden könnten. Daten in den Registern A bis E werden von der Addierschaltung 55 unter der Steuerung durch Wählgatter 56, einer Rechenwerksteuereinheit 57» einei Übertrag/Borgen-Generator und einer BCD-Korrektursteuereinheit 59 sowie eine? BCD-Korrektureinheit 61 bearbeitet.There are also four registers with a capacity of one bit each as sequentially addressed memories executed as two identifier registers, namely the A identifier register 53a and the B identifier register 53b, as well as keypad registers 54 and general purpose registers. To achieve the In the present embodiment, register functions are sequentially addressed memories is used, but it will be recognized that conventional shift registers or other storage devices can also be used Achieving this function could be used. Data in the registers A to E are obtained from the adding circuit 55 under the control of selector gates 56, arithmetic logic unit control unit 57, one carry / borrow generator and one BCD correction control unit 59 and a? BCD correction unit 61 processed.

Wählgatter 62 steuern den Austausch und den Umlauf von Daten in den Registern A bis E. Die Rechenanordnung zeigt die Rechenergebnisse dadurch an, daß die Inhalte der Register B und/oder A, vorzugsweise der Inhalt des Register A, und der Inhalt des A-Kennzeichenregisters in das Tastenfeldregister 54 über das R5-Register 65 eingegeben werden, von wo aus diese Inhalte über die EXT-Leitungen zum Drucker-Chip 22 und zum Anzeige-Chip 23 zur Ausgabe gemäß den Figuren 2a und 2b übertragen werden. Das Tastenfeldregister der vorliegenden Ausführungsform ist ebenfalls in Form eines sequentiell adressierten Selector gates 62 control the exchange and circulation of data in registers A to E. The arithmetic logic unit shows the calculation results in that the contents of the register B and / or A, preferably the content of the Register A, and the contents of the A tag register into keypad register 54 via R5 register 65 can be entered from where this content via the EXT lines to the printer chip 22 and to the display chip 23 are transmitted for output according to Figures 2a and 2b. The keypad register of the present embodiment is also in the form of a sequentially addressed one

709817/0708709817/0708

Speichers ausgeführt, bei dem jedes Bit zur einzelnen Einstellung seines Zustandes adressiert werden kann.Executed memory in which each bit can be addressed to individually set its state.

Ein fünftes vierstelliges 1-Bit-Register, nämlich das R5-Register 65 ist ein Mehrzweckregister, das in Abhängigkeit vom Ausgangssignal der Addierschaltung 55, von den Signalen an den I/O-Leitungen und vom Befehlswort von dem ■von einem programmierbaren Logikfeld gebildeten Kennzeichendecodierer 72 arbeitet. Die Steuereinheit 66 für das R5-Register liefert in Abhängigkeit von einer decodierten Befehlsinformation Daten- und Steuersignale an das R5-Register. Ein Merkmal der hier beschriebenen Ausführungsform besteht darin, daß eine Einrichtung vorgesehen wird, die es erlaubt,bei Empfang des Befehls "NUM ->R5" vier Bits des Befehlsworts in das R5-Register einzugeben. Da das Register R5 mit den SAM-Hauptregistern und mit dem Rechen- und Steuerwerk ALU verbunden ist, kann eine solche Teilmenge des Befehlsworts als Daten für die Ausführung verwendet werden. Dieses Merkmal erreicht nicht nur die Erstellung der in verschiedenen Unterprogrammen benötigten Software, sondern es erlaubt auch die Adressierung des Drucker-Chips 22 und des Anzeige-Chips 23 für die Anzeige von Anweisungsnachrichten, wie im Zusammenhang mit Fig.12 näher erläutert wird.A fifth four-digit 1-bit register, namely the R5 register 65 is a general purpose register which, depending on the output of the adder circuit 55, of the Signals on the I / O lines and from the command word from the Identification decoder formed by a programmable logic field 72 works. The control unit 66 for the R5 register delivers depending on a decoded Command information Data and control signals to the R5 register. A feature of the embodiment described here is that a device is provided which allows four on receipt of the command "NUM -> R5" Enter bits of the command word into the R5 register. Since the register R5 with the main SAM registers and with the Arithmetic and control unit ALU is connected, such a subset of the command word can be used as data for the execution will. This feature not only achieves the creation of those required in various subroutines Software, but it also allows the printer chip 22 and the display chip 23 to be addressed for the display of instruction messages, as will be explained in more detail in connection with FIG.

DLe Push-Pull-Matrix liefert eine Zeitsteuerinformation an den D-Zeitsteuersignalgenerator 67. Der D-Zeitsteuersignalgenerator 67 ist ein Ringzähler (ring tail counter), der für jeweils 16 S Zeitsteuersignale ein D-Zeitsteuersignal oder einen Befehlszyklus erzeugt. Der Generator 67 wird beginnend mit dem Stand 15 zyklisch auf den Wert 0 erniedrigt, und er veranlaßt die D-Zeitsignale in aufeinanderfolgender Weise voreilend aufzutreten. Die D/S-Test-und Kennzeichenmaskenvergleichseinheit 68 erzeugt in Abhängigkeit von S- und D-Zeitsignalen Synchronisierungsimpulse und MaskierungssignaleDLe push-pull matrix provides timing information to the D timing signal generator 67. The D timing signal generator 67 is a ring counter (ring tail counter), which generates a D time control signal or a command cycle for every 16 S time control signals. The generator 67 is decreased cyclically to the value 0 beginning with the level 15, and it initiates the D time signals to advance in a sequential manner. The D / S test and label mask comparison unit 68 generates synchronization pulses and masking signals as a function of S and D time signals

709817/0708709817/0708

für Kennzeichenoperationen bzw. zum Einstellen der COND-Schaltung 80. Der Wartesignalgenerator 69 erzeugt abhängig vom D-Zeitsteuersignalgenerator 67 und von einem decodierten Befehlswort aus dem Decodierer 72 einen .Wartebefehl für einen Codierer 77 zur Steuerung der Tastenfeldabtastung .for flag operations or for setting the COND circuit 80. The wait signal generator 69 generates depending on the D timing signal generator 67 and on a decoded command word from the decoder 72 a .Wartebefehl for an encoder 77 for controlling the keypad scan.

Die Dezimalpunkt/D-Vergleichseinheit 71 erzeugt in Abhängigkeit von D-Zeitsteuersignalen und vom R5-Register ζ>5 einen Dezimalpunkt an der richtigen eeitlichen Lage und an der richtigen Ziffernstelle, und sie bewirkt das Unterdrücken der Anzeige von Nullen.The decimal point / D comparison unit 71 generates a decimal point at the correct lateral position and at the correct digit position as a function of D timing signals and the R5 register ζ> 5, and it causes the display of zeros to be suppressed.

Die Befehlswörter aus dem SCOM-Chip 16 werden auf dem .. Rechen-Chip 15 decodiert. Das bedeutet, daß die Befehlswörter zunächst von dem von einem programmierbaren Logikfeld gebildeten Maskendecodierer 50 decodiert werden, der Maskensignale für das Rechen- und Steuerwerk zur Übertragung einer Information wie die Dezimalpunktstelle, die Mantisse und die Exponentenstelle erzeugt werden. Das Befehlswort wird dann zur D/S-Kennzeichenmaskenvergleichseinheit 68 und zur Kennzeichendecodiermatrix 72 übertragen, die die Eingabe und die Ausgabe der Kennzeichenregister 53a und 53b über die Kennzeicheneingabe/Ausgabesteuereinheit steuert. Das Befehlswort wird vom Maskendecodierer 50 auch zur R-Decodiermatrix 73 und dann zur Σ-Decodiermatrix 74 zur Steuerung der Wählgatter 56 und 62 für die Auswahl und den Betrieb der Register übertragen.The command words from the SCOM chip 16 are stored on the .. Computing chip 15 decoded. This means that the command words are initially from that of a programmable Logic field formed mask decoder 50 are decoded, the mask signals for the arithmetic and control unit Transmission of information such as the decimal point, the mantissa and the exponent position are generated. That The command word is then transmitted to the D / S label mask comparison unit 68 and to the label decoding matrix 72, the input and output of the label registers 53a and 53b through the label input / output control unit controls. The command word is also transferred from the mask decoder 50 to the R decoding matrix 73 and then to the Σ decoding matrix 74 to control the selection gates 56 and 62 for the selection and operation of the registers.

Dem Rechen-Chip 15 werden von außen von einem Tastenfeldbenutzer mittels des Tastenfeldes 46 über K-Leiter 47 und einem von einem programmierbaren Logikfeld gebildeten Codierer 75 Eingangssignale eingegeben. Eine bestimmteThe arithmetic chip 15 is externally accessed by a keypad user by means of the keypad 46 via K-conductors 47 and input signals to an encoder 75 formed by a programmable logic array. A particular

709817/0708709817/0708

Tastenfeldbetätigung veranlaßt eine Hardware-Löschschaltung 76, geeignete Befehle zur Initialisierung und zurRückstellung der Rechenanordnung zu erzeugen. Der Codierer 75 liefert vom Tastenfeld eine codierte K-Leitungsinformation an den Codierer 77 und an die K-Vergleichseinheit 78. Der Codierer 77 liefert in selektiver Weise D-Zeitsteuersignale und K-Koordinatensignale seriell •an die Tastenfeldregister/Unterprogrammregistersteuereinheit 79 zur Eingabe in das Tastenfeldregister 54. Eine aus drei Bits bestehende binäre Codegruppe repräsentiert die bestimmte K-Leitung, an die die betätigte Taste ange schlossen ist. In gleicher Weise repräsentiert eine aus vier Bits bestehende binäre Codegruppe das spezielle D-Zeitsteuersignal, das der betätigten Taste zugeordnet ist. Diese vom Codierer gelief erten" Codegruppen \verden zusammen als eine aus sieben Bits bestehende Codegruppe in serieller Form zur Tastenfeldregister/Unterprogrammregistersteuereinheit 79 zur Eingabe in das Tastenfeldregister 54 übertragen. Aus dem Tastenfeldregister 54 kann diese aus sieben Bits bestehende Codegruppe über die EXT-Leitung zum Programeder-Chip 400 zur Abspeicherung oder zum Kartenlese/Schreib-Chip 500 zum Schreiben auf eine Magnetkarte übertragen werden. Abhängig von der vorliegenden Betriebsart des Rechners kann diese Codegruppe auch die als nächste auszuführende Operation bestimmen. Zusätzlich zu den sieben Bits der Codegruppe wird im Tastenfeldregister 54 ein achtes Bit eingestellt, damit angezeigt wird, ob die betätigte Taste ein Befehl oder ein Symbol sein sollte.Keypad actuation initiates a hardware erase circuit 76 to generate appropriate commands to initialize and reset the computing device. The encoder 75 supplies encoded K-line information from the keypad to the encoder 77 and to the K comparison unit 78. The encoder 77 selectively supplies D timing signals and K coordinate signals in series • to the keypad register / subroutine register controller 79 for entry in the keypad register 54. A binary code group consisting of three bits is represented the specific K-line to which the pressed key is connected. In the same way a four-bit binary code group represents the special D timing signal that the is assigned to the pressed key. These "code groups \" supplied by the encoder merge together as one Seven-bit code group in serial form to the keypad register / subroutine register control unit 79 for entry in keypad register 54. From the keypad register 54 this can Code group consisting of seven bits via the EXT line to the programder chip 400 for storage or to the card reading / writing chip 500 for writing on a magnetic card. Depending on the present Operating mode of the computer, this code group can also determine the next operation to be carried out. In addition to the seven bits of the code group, an eighth bit is set in the keypad register 54, to indicate whether the pressed key should be a command or a symbol.

Die K-Vergleichseinheit 78 wird verwendet,damit bestimmt werden kann, daß eine spezielle K-Leitung nicht betätigt worden war; andrerseits kann mit Hilfe eines Eliminierungsvorgangs bestimmt werden, welcheThe K comparison unit 78 is used to determine it can be determined that a special K-line was not operated; on the other hand can with help an elimination process can be determined which

709817/0708709817/0708

K-Leitung betätigt war. Diese Information wird zur Bedingungsschaltung 80 übertragen, die aus einer vielseitig einsetzbaren Halteschaltung mit geschalteten Eingängen besteht, die abhängig von einer Vielzahl von Funktionen zur Angabe des Zustandes verschiedener Bedingungen zu vorgewählten Zeiten arbeitet. Die Leerlaufhai te schaltung 81 spricht auf den. Kennzeichendecodierer 72 an, und sie liefert an die· AnzeigeSteuereinheiten die Information, die angibt, daß sich der Rechner in einem Leerlaufbetriebszustand ohne Rechenvorgahg befindet, damit die Anzeige entsprechend leergetastet'wird. Diese Information wird, wie angegeben, auch der Leerlaufanschlußklemme zur Übertragung zum SCOM-Chip 16, zum Programmier-Chip 400, zum Kartenlese/Schreib-Chip 500, zum Drucker-Chip 22 und · zum Anzeige-Chip 23 zur Synchronisierung der S- und D-Generatoren übertragen.K-line was actuated. This information is transmitted to the condition circuit 80, which consists of a versatile Usable hold circuit with switched inputs exists, which depends on a variety of Functions for specifying the state of various conditions at preselected times is working. The idle shark te circuit 81 speaks to the. Tag decoder 72 and it supplies the display control units with the Information indicating that the computer is in an idle operating state without arithmetic operation so that the The display is blanked accordingly. As indicated, this information is also sent to the open circuit terminal Transmission to the SCOM chip 16, to the programming chip 400, to the card reading / writing chip 500, to the printer chip 22 and to the display chip 23 for synchronizing the S and D generators transfer.

Die oben beschriebene Gruppe von Chips mit dem SCOM-Chip und dem Rechen-Chip 15 (jedoch ohne den Programmier-Chip und den Kartenlese/Schreib-Chip 500 ) ist nun im Handel im Taschenrechner SR-50 der Firma Texas Instruments Incorporated erhältlich.The group of chips described above with the SCOM chip and the computing chip 15 (but without the programming chip and the card read / write chip 500) is now on the market SR-50 calculator available from Texas Instruments Incorporated.

In Fig.5 ist ein Funktionsblockschaltbild des Speicherregister-Chips 20 für externe Daten von Fig.2b dargestellt. Eine genaue Beschreibung des Datenspeichr-Chips 20 findet sich in der USA-Patentanmeldung SN 368 901 vom 11.Juni 1973. Aus Gründen der Klarheit und der Verständlichkeit sei hier eine kurze Beschreibung der Funktionsweise der Logikschaltung von Fig.5 wiedergegeben.Referring to Figure 5, there is a functional block diagram of the memory register chip 20 for external data of Figure 2b. A detailed description of the data storage chip 20 can be found US patent application SN 368 901 dated June 11, 1973. For the sake of clarity and comprehensibility, here is a brief description of how the logic circuit works reproduced from Fig.5.

Der hier beschriebene Datenspeicher-Chip 20 enthält beispielsweise 10 als sequentiell adressierter Speicher 700 ausgeführte Register. Es sei jedoch bemerkt, daß in anderenThe data storage chip 20 described here contains, for example 10 registers implemented as sequentially addressed memory 700. It should be noted, however, that in others

709817/0708709817/0708

- 32"- ,- 32 "-,

Rechnern auch jede andere Anzahl von Registern verwendet werden könnte. Der sequentiell adressierte Speicher 700 ist ein solcher Speicher, wie er in der Patentanmeldung P 22 34 758.6 beschrieben ist; die bei der bevorzugten Ausführungsform der Erfindung verwendete spezielle Art des sequentiell adressierten • Speichers ist in der USA-Patentanmeldung SN 334 493 •vom 21.Februar 1973 beschrieben. DerSpeicher 700 kann beispielsweise 640 Speicherbits enthalten, die in zehn Registern mit sechzehn 4-Bit-BCD-Stellen angeordnet sind. Ein Zustandszähler 7o1 erzeugt Zustandszeitsignale Sq bis S.^, die den Zustandszeitsignalen des Rechen-Chips 15 entsprechen.- Dieser Zustandszähler 701 ist ein gleichzeitig arbeitender Ringzähler. Mit dem Speicher 700 ist eine Zeitsteuermatrix 702" verbunden, die von den gleichen Zeitsteuersignalen betätigt wird, die den Speicher sequentiell adressieren. Die Zeitsteuermatrix 702 erzeugt mehrere Zeitsteuersignale für die Steuereinheit 721 über die Leitung 722 zur Verwendung an verschiedenen Punkten in dem Chip. Die Daten im Speicher 700 werden in ausgewählter Weise unter der Steuerung durch Wählgatter und 704 bearbeitet. Beispielsweise können die Daten im Speicher 700 eingegeben, ausgegeben, in einen Kreislauf zurückgeführt, nach rechts verschoben und gelöscht werden. In dem speziellen Ausführungsbeispiel werden die Funktionen der Dateneingabe, des Umlaufs und der Löschung durch die Wählgatter 703 erzielt, während die Datenausgabe und die Rechtsverschiebung durch die Wählgatter 704 erzielt werden. Die Dateneingabe erfolgt über Eingabe/Ausgabe-Anschlußstifte I/O (1, 2, 4, 8), die über die Verbindung 705 angeschlossen sind. Die Datenausgabe erfolgt über die gleichen Eingabe/Ausgabe-Anschluß-Calculators any other number of registers could be used. The sequentially addressed Memory 700 is such a memory as described in patent application P 22 34 758.6; the special type of sequentially addressed used in the preferred embodiment of the invention • Speicher is in US patent application SN 334 493 • Dated February 21, 1973. The memory 700 For example, it may contain 640 bits of memory stored in ten registers with sixteen 4-bit BCD locations are arranged. A status counter 7o1 is generated State time signals Sq to S. ^, which represent the state time signals of the arithmetic chip 15 correspond. This state counter 701 is a simultaneously operating Ring counter. Connected to memory 700 is a timing matrix 702 ″ which is derived from the same timing signals is actuated, which address the memory sequentially. The timing matrix 702 generates several Timing signals for control unit 721 over line 722 for use at various points in the chip. The data in memory 700 is selected in a selected manner under the control of selection gates and 704 edited. For example, the data in the memory 700 can be input, output, in a cycle returned, shifted to the right and deleted. In the special embodiment the functions of data entry, circulation and deletion are achieved by the selection gates 703, while the data output and the right shift can be achieved by the selection gates 704. The data is entered through input / output pins I / O (1, 2, 4, 8) connected through connection 705. The data output takes place via the same input / output connection

709817/0708709817/0708

stifte über die Verbindung 706 und den Eingabe/Ausgabe-Puffer 707. Ein bestimmtes Register unter den zehn Registern im Speicher 700 kann für eine Dateneingabe oder eine Löschung mit Hilfe des Eingabe-Registerwähldecodierers 7O8 ausgewählt werden; ein bestimmtes Register, aus dem abgelesen werden soll, kann mit Hilfe eines Ausgabewähldecodierers 709 ausgewählt werden. Die Ausgänge 710 und 711 der Decodierer 708 und 709 bewirken das Öffnen und Schließen bestimmter Torschaltungen innerhalb der Gruppen von Wählgattern 703. und 704 zur Durchführung der gewünschten Funktion. Die Eingabe- und Ausgabewähldecodierer 708 und 709 empfangen Ausgangssignale von einer Adressierlogik 712.pin through connection 706 and input / output buffer 707. One particular register among the ten Registers in memory 700 can be used for data entry or erasure using the input register selection decoder 7O8 can be selected; a specific register to be read from can be selected with the aid of an output selection decoder 709 can be selected. The outputs 710 and 711 of the decoders 708 and 709 cause the opening and closing certain gates within the groups of selection gates 703. and 704 for execution the desired function. Input and output select decoders 708 and 709 receive outputs from an addressing logic 712.

Der Register-Chip 20 wird mit Hilfe eines säektiv ausgewählten Abschnitts eines an den Eingabe/Ausgabe-Anschlußstiften erscheinenden Datenworts adressiert, der entsprechend einem speziellen Gate-Maskierungsschritt während der Herstellung bestimmt wird. Ein Format für ein Datenwort besteht typischerweise aus sechzehn Stellen zu je vier Bits, von denen nur die ersten vier Stellen benutzt werden. Die niedrigstwertige Stelle, die während der Zeit des Signals S_Q auftritt, wird gewöhnlich dazu verwendet, die Position des Dezimalpunlcts anzuzeigen; im Register-Chip 20 wird das Signal S_Q dazu verwendet, die durchzuführende Operation zu bestimmen. Innerhalb der niedrigstwertigen Stelle oder S₀ zeigt das niedrigstwertige Bit entweder eine Eingabefunktion oder eine Ausgabefunktion an, d.h. daß das "1"-Bit des Signals S_Q eine Eingabefunktion durch den Wert "1" und eine Msgabefnnktion durch den Wert "0" anzeigt. Die anderen drei Bits kennzeichnen entweder die Eingabe von Daten oder die Eingabe von Nullen, die die Register löschen. Das Löschen stellt einen Sonderfall derThe register chip 20 is addressed using a selectively selected portion of a data word appearing on the input / output pins which is determined in accordance with a particular gate masking step during manufacture. A format for a data word typically consists of sixteen places of four bits each, of which only the first four places are used. The least significant digit that occurs during the time of the signal S _Q is usually used to indicate the position of the decimal point; in register chip 20, signal S _Q is used to determine the operation to be performed. Within the least significant digit or S ₀ , the least significant bit indicates either an input function or an output function, ie the "1" bit of the signal S _Q indicates an input function with the value "1" and an output function with the value "0". The other three bits identify either the entry of data or the entry of zeros, which clears the registers. Deletion is a special case of

709817/070 8709817/070 8

Eingabe dar, da Nullen eingegeben werden; es gibt verschiedene Möglichkeiten von Löschoperationen, nämlich (1) das Löschen eines speziellen Registers auf einem speziellen chip (2), das Löschen aller Register in einem speziellen Register-Chip oder (3) das Löschen aller Register-Chips. Die "2"- und »4» -Bits im Zeitsignal S_Q bestimmen, welche dieser Löschfunktionen stattfinden soll; die speziellen Bits.und ihr Code sind in der Adressierungslogik 712 mittels Gatemaskierung programmierbar. Eines der Register wird von einer aus vier Bits bestehenden Codegruppe bestimmt, die während des Auftretens des Zeitsignals Sg aμsgesendet.wird; diese Codegruppe erscheint an den Eingabe/-Ausgabe-Anschlußstiften in paralleler Form, und sie wird an der richtigen Stelle in der Adressierungslogik 712 über den Eingang 716 abgespeichert und in den Registerwähldecodierern 708 und 709 decodiert. Wenn beispielsweise eine Ausgabeoperation aus dem siebten Register gewünscht wurde, dann hätte die erste Stelle den Wert 0000, und die S₂-Stelle würde den Binärwert für 7 also den Wert 0111 haben. Der dritte Ausdruck im Adressenwort ist die Chip-Auswahlsteile, die zur Zeit des Zeitsignals S, auftritt. Einer der Register-Chips, im vorliegenden Fall einer von 16 Chips, wird durch die aus vier Bits bestehende binäre Codegruppe ausgewählt, die während des Zeitsignals S, auftritt. Die S-,-Stelle wird von der Adressierungslogik 712 empfangen, gespeichert und an die. Chipauswahllogik 717 angelegt.vier Anschlußstifte 718 stehen außerhalb des Gehäuses des Register-Chips 20 zur Verfügung; sie werden in ausgewählter Weise an "1" (^v _sg) oder an "0" (V_DD) angelegt, damit für eine spezielle Anwendung des Register-Chips eine aus vier Bits bestehendeInput because zeros are entered; There are various options for clearing operations, namely (1) clearing a special register on a special chip, (2) clearing all registers in a special register chip, or (3) clearing all register chips. The "2" and »4» bits in the time signal S _Q determine which of these erase functions should take place; the special bits and their code are programmable in the addressing logic 712 by means of gate masking. One of the registers is determined by a code group consisting of four bits, which is sent during the occurrence of the time signal Sg aμsent.wird; this code group appears on the input / output pins in parallel and is stored in the correct location in addressing logic 712 via input 716 and decoded in register selection decoders 708 and 709. For example, if an output operation from the seventh register was desired, the first digit would have the value 0000, and the S ₂ digit would have the binary value for 7, i.e. the value 0111. The third term in the address word is the chip selection part that occurs at the time of the timing signal S i. One of the register chips, in the present case one of 16 chips, is selected by the binary code group consisting of four bits which occurs during the time signal S i. The S - digit is received by the addressing logic 712, stored and sent to the. Chip select logic 717 is applied. Four pins 718 are available outside of the housing of the register chip 20; they are applied to "1" ( ^v _sg ) or to "0" (V _DD ) in a selected manner, so that a four-bit register chip is used for a special application of the register chip

709817/07Q8709817 / 07Q8

Codegruppe festgelegt wird. Wenn die aus vier Bits bestehende Chip-Auswahlstelle 715, die der ^Chip-Auswahllogik 717 über die Verbindung 719 aus der Adressierungslogik 712 zugeführt wird, mit der an den Anschlußstiften 718 fest verdrahteten Codegruppe übereinstimmt, dann wird über die Verbindung ein Auswahlsignal an die Adressierungslogik zurückgeführt, •damit der Chip 20 die Bezeichnete Operation ausführen kann. Ein weiterer Eingang CS der Chip-Auswahllogik 717 ermöglicht eine Chip-Auswahl höherer Ordnung, dh. für den Fall, daß mehr als 16 Register-Chips verwendet werden.Code group is set. If the four bit chip select point 715 that the ^ chip select logic 717 has the connection 719 is fed from the addressing logic 712, with the one hardwired to the pins 718 Code group matches, then a selection signal is fed back to the addressing logic via the connection, • so that the chip 20 can perform the designated operation. Another input CS of the chip selection logic 717 enables a higher order chip selection, ie. in the event that more than 16 register chips are used.

Damit der Register-Chip 20 veranlaßt wird, ein Datenwort als Adresse anzunehmen und die gewünschte Funktion durchzuführen, wird im Rechen-Chip 1-5 ein Kennzeichen erzeugt und über den Anschlußstift FLGA ausgegeben, das dann am Anschlußstift FLGA des Register-Chips 20 empfangen und der Steuerlogik 721 zugeführt wird. Wenn diese spezielle Freigabefunktion nicht vorgesehen wäre, dann würde der Register-Chip 20 die gewöhnlich an den Eingabe/Ausgabe-Anschlußstiften zusammen mit einem Adressenwort erscheinenden Daten gemäß Fig.3 nicht unterscheiden können. Ein speziell zugewiesenes Kennzeichen wird im Programm des Rechen-Chips für die Anzeige verwendet, daß die Register-Chips 20 adressiert werden sollen. Dies kann beispielsweise ein zur Zeit des Signals S^ ^ auftretendes Kennzeichen im A-Kennzeichenregister sein. Da Kennzeichen auch zum Senden von Anmerkungen wie Minuszeichen, Fehler, Überlauf usw. zur Anzeige verwendet werden, wird das Signal IDLE über das Signal CONB entsprechend der oben erwähnten Patentanmeldung P 24 23 370.3 für die Unterscheidung verwendet, ob sich der Rechen-Chip im Leerlaufbetriebszustand oderSo that the register chip 20 is caused to accept a data word as an address and to carry out the desired function, a code is generated in the arithmetic chip 1-5 and output via the pin FLGA, which is then sent to the Pin FLGA of register chip 20 is received and fed to control logic 721. If this special release function were not provided, then the register chip 20 would usually be on the input / output pins can not distinguish between data appearing together with an address word according to FIG. A specially assigned Identifier is used in the program of the calculator chip to indicate that the register chips 20 should be addressed. This can, for example, be an identifier im occurring at the time of the signal S ^ ^ A-flag register. Since tags are also used to send comments such as minus signs, errors, overflows, etc. are used for display, the signal IDLE via the signal CONB according to the above-mentioned patent application P 24 23 370.3 used to distinguish whether the computing chip is in the idle operating state or

709817/0708709817/0708

in einem Betriebszustand ohne Leerlauf befindet. Das Signal IDLE wird entsprechend den Figuren 2a und 2b auch der Steuerlogik 721 zugeführt. Wenn das Signal IDLE den Wert "0" hat, befindet sich der Daten-Chip im Leerlauf oder im Anzeigebetrieb, und die Kennzeichen stimmen zeitlich mit den D-ZeitsteuerSignalen überein; an einem solchen Zeitpunkt wird der Register-Chip 20 nicht adressiert, so daß Kennzeichen in der Steuerlogik 721 unbeachtet bleiben. Wenn das Signal IDLE den Viert "1" hat, befindet sich der Daten-Chip nicht im Leerlauf, und die Kennzeichen stimmen zeilich mit den S-Zeitsteuersignalen überein; an diesem Zeitpunkt veranlaßt ein Kennzeichen am Register-Chip zur Zeit des Signals S*r diesen Register-Chip 20 eine Adresse anzunehmen. Die Steuerlogik 721 erzeugt auch mehrere Steuersignale, die im gesamten Chip 20 verwendet werden, wie noch beschrieben wird; zu diesem Zweck empfängt sie Zeitsteuersignale aus der Zeitsteuer-Matrix 702 über Verbindungen 722 sowie in beiden Richtungen zwischen ihr und der Adressierungslogik 712 über die Verbindung 723 übertragene Signale.is in a non-idling operating state. The signal IDLE is also fed to the control logic 721 in accordance with FIGS. 2a and 2b. If the signal IDLE has the value "0", the data chip is idle or in display mode, and the flags coincide in time with the D timing signals; at such a point in time the register chip 20 is not addressed, so that identifiers in the control logic 721 are ignored. When the IDLE signal is fourth "1", the data chip is not idle and the flags coincide in line with the S timing signals; at this point in time, an identifier on the register chip at the time of the signal S * r causes this register chip 20 to assume an address. The control logic 721 also generates several control signals that are used throughout the chip 20, as will be described; for this purpose it receives timing signals from the timing matrix 702 via connections 722 and signals transmitted in both directions between it and the addressing logic 712 via connection 723.

Eine Eingabe-Befehlsfolge zur Betätigung des Register-Chips 20 besetzt vier Befehlszyklen im Rechen-Chip 15 (tatsächlich fünf Zyklen im Register-Chip 20). Der erste Befehl lautet "Kennzeichen setzen"; während dieses Befehlszyklus wird der Signalwert "1" im A-Kennzeichenregister zu einec bestimmten S-Zeit, beispielsweise zur Zeit des Signals S^ gesetzt.Dies veranlaßt die Steuerlogik 721, den Register-Chip 20 und insbesondere die Adressierungslogik 712 in einen Zustand zum Empfangen einer Adresse zu versetzen. Der nächste Befehl lautet "Registerinhalt nach Eingabe/Ausgabe"; während diesesAn input command sequence for operating the register chip 20 occupies four command cycles in the computing chip 15 (actually five cycles in register chip 20). The first command is "Set Flag"; during this command cycle the signal value becomes "1" in the A flag register at a certain S time, for example at the time of the signal S ^ set. This causes the Control logic 721, the register chip 20 and in particular the addressing logic 712 in a state for receiving to move to an address. The next command is "Register contents after input / output"; during this

709817/07 0 8709817/07 0 8

-yr--yr-

Befehlszyklus wird der Inhalt eines Registers im Rechen-Chip 15 gelesen und den Eingabe/Ausgabe-Leitungen zugeführt, wobei dieses Register beispielsweise das Register B oder das Register C ist. Das verwendete Register enthält die Adresse, wie in Fig.3 zu erkennen ist. Die Adresse wird gelesen und zur Adressierungslogik 712 übertragen und dort gespeichert. Der dritte Befehl lautet "Kennzeichen auf Null setzen"; er bedeutet, daß die S^-PositL on des A-Kennzeichenregisters im Rechen-Chip 15 durch ein entsprechendes Befehlswort auf den Wert "0" rückgesetzt wird. Dieser Vorgang dient dazu, das S^»-Kennzeichen an einer unbeabsichtigten erneuten Aktivierung des Register-Chips 20 zu hindern. Der vierte Befehl lautet "A-Registerinhalt nach Eingabe/Ausgabe"; auf Grund dieses Befehls wird der Inhalt des Α-Registers im Rechen-Chip 15 an die Eingabe/Ausgabe-Anschlußstifte angelegt, von wo aus die 16 Stellen der Information aus dem A-Register in das ausgewählte Register des Register-Chips geschrieben werden kann. Eine Verzögerung um die Dauer eines Zustandszeitsignals im Rechen- und Steuerwerk 57 des Rechen-Chips 15 in der Verbindung zwischen dem A-Register und den Eingabe/Ausgabe-Anschlußstiften hat zur Folge, daß die Information im ausgewählten Register des Speichers 700 des Registert-Chips 20 um eine Zustandszeit versetzt wird. Aus diesem Grund müssen in den Register-Chip 20 eingegebene Daten um eine Zustandszeit nach rechts verschoben werden, so daß sie bei der Rückführung zum Rechen-Chip zur Verwendung in einer anschliessenden Operation wieder dieCommand cycle, the contents of a register in the computing chip 15 are read and the input / output lines This register is, for example, the register B or the register C. The register used contains the address, as can be seen in Fig. 3. The address is read and transferred to addressing logic 712 and stored there. The third command is "tag on." Set zero "; it means that the S ^ position of the A flag register in the computing chip 15 is reset to the value "0" by a corresponding command word will. This process is used to display the S ^ »flag to prevent inadvertent reactivation of the register chip 20. The fourth instruction is "A register contents after input / output "; on the basis of this command, the content of the Α register in the computing chip 15 applied to the input / output pins from where the 16 digits of information from the A register can be written into the selected register of the register chip. A delay for the duration of one State time signal in the arithmetic and control unit 57 of the arithmetic chip 15 in the connection between the A register and the input / output pin results in the information in the selected register of the memory 700 of the register chip 20 by one State time is offset. For this reason, data entered into the register chip 20 must be one State time can be shifted to the right so that they can be used when returning to the computing chip Use in a subsequent operation again the

709817/0708709817/0708

richtige zeitliche Position einnehmen. Unmittelbar nach dem Befehl "A-Registerinhalt nach Eingabe/Ausgabe" führt der Register -Chip 20 somit während des Befehlszyklus automatisch eine Rechteverschiebung jedes gerade eingegebenen Datenworts durch. Dies wird dadurch erreicht, daß in einer Verzögerungsschaltung 724 eine Verzögerung um einen Befehlszyklus erzeugt wird, und daß das verzögerte Signal dem Eingaberegister-Wähldecodierer 708 zugeführt wird. Die Rechtsverschiebungsfunktion wird ohne Befehlswort aus dem Daten-Chip erzeugt?' das Programm des Rechen-Chips kann zu weiteren Operationen weiterschreiten, während der Register-Chip 20 diese automatische Rechtsverschiebungsfunktion ausführt. Die Verzögerung um die Dauer eines Zustandszeitsignals zwischen dem Α-Register im Rechen-Chip 15 und dem ausgewählten Register im Register-Chip führt zu einer weiteren Operation zusätzlich zur Rechtsverschiebung. Das bedeutet, daß die sechzehnte Stelle beim Zustandsze it signal S-, κ bis zum Zustandszeitsignal S_Q des nächsten Zyklus nicht ankommt, in dessen Verlauf die automatische Rechtsverschiebung stattfindet. Zur Vermeidung einer Überlappung wird somit die sechzehnte Stelle in einer Abtast- und Speicherschaltung 725 bis zum Auftreten des Zustandszeitsignals S^c des nächsten automatischen Rechtsverschiebungszyklus festgehalten, und sie wird dann zur Zeit des Signals S.,- eingegeben. Somit führen nur 15 Stellen eine Rechtsverschiebung aus, während die sechzehnte Stelle festgehalten und dann zur Zeit des Signals S^c des nachfolgenden Befehlszyklus eingefügt wird.take correct position in time. Immediately after the command “A register content after input / output”, the register chip 20 thus automatically shifts the rights of each data word that has just been entered during the command cycle. This is achieved in that a delay of one instruction cycle is produced in a delay circuit 724 and that the delayed signal is fed to the input register select decoder 708. The right shift function is generated from the data chip without a command word? ' the computation chip's program can proceed to further operations while the register chip 20 performs this automatic right shift function. The delay by the duration of a state time signal between the Α register in the computing chip 15 and the selected register in the register chip leads to a further operation in addition to the right shift. This means that the sixteenth position in the status time signal S-, κ _{does not arrive until the status time signal S Q of} the next cycle, in the course of which the automatic right shift takes place. Thus, in order to avoid an overlap, the sixteenth digit is held in a sampling and storage circuit 725 until the occurrence of the state time signal S ^ c of the next automatic right shift cycle, and it is then input at the time of the signal S., -. Thus, only 15 digits perform a right shift, while the sixteenth digit is held and then inserted at the time of the signal S ^ c of the subsequent instruction cycle.

Eine unter Anwendung von vier Befehlszyklen ablaufende Ausgabeoperation ist einfacher, da eine Rechtsverschiebung aufAn issue operation using four instruction cycles is easier because a right shift on

709817/0708709817/0708

dem Register-Chip 20 nicht erforderlich ist. Der erste Befehl auf dem Rechen-Chip 15 lautet wieder "A-Kennzeichen setzen bei S^^". Das zweite Befehlswort erzeugt an den Eingabe/Ausgabe-Anschlußstiften seriell ein Adressenwort; die erste Stelle des Adressenworts lautet "0000", was eine Ausgabeoperation bedeutet; die zweite Stelle wird nicht benutzt und die dritte Stelle und die vierte Stelle bestimmen die Registerauswahl und die Chip-Auswahl. Das dritte Befehlswort lautet "Α-Kennzeichen auf 0 setzen bei S^". Das vierte Befehlswort lautet "Eingabe/ Ausgabe zum A-Register" ; während dieses Befehlsworts wird der Inhalt des ausgewählten Registers im Speicher 700 über die Verbindung 706 und die Eingabe/Ausgabe-Puffer 707 zu den Eingabe-Ausgabeanschlußstiften und von da aus zum Α-Register 50a im Rechen-Chip 15 über das Rechen- und Steuerwerk 57 ausgegeben.Auch hier muß eine Verzögerung im Rechen-und Steuerwerk 57 wieder berücksichtigt werden, indem die erste Stelle aus dem Register-Chip 20 um eine Zustandszeit früher übertragen wird; die Ausgabe erfolgt beginnend zur Zeit des Signals S₁^ des dritten Zyklus, und sie endet zur Zeit des Signals S₁^ des vierten Zyklus.the register chip 20 is not required. The first command on the computing chip 15 is again "Set A flag at S ^^". The second command word serially produces an address word on the input / output pins; the first digit of the address word is "0000", which means an output operation; the second digit is not used and the third digit and the fourth digit determine the register selection and the chip selection. The third command word is "Set the Α indicator to 0 at S ^". The fourth command word is "Input / Output to A Register"; During this command word, the content of the selected register in memory 700 is passed through connection 706 and input / output buffers 707 to input / output pins and thence to Α register 50a in arithmetic chip 15 via arithmetic and control unit 57 Here, too, a delay in the arithmetic and control unit 57 must again be taken into account, in that the first digit from the register chip 20 is transmitted one status time earlier; the output occurs beginning at the time of the signal S ₁ ^ of the third cycle and ends at the time of the signal S ₁ ^ of the fourth cycle.

Ein genaues Funktionsblockschaltbild des Programmier-Chips 400 und einer Gruppe aus vier Programmspeicher-Schieberegistern 450, die in der hier vorliegenden Ausführungsform verwendet wird, ist in den Figuren 6a und 6b dargestellt. Ein Datenregister 401 mit einerKapazität von 8 Bits mit seriellen und parallelen Eingängen und Ausgängen empfängt an der EXT-Leitung über die DRIN-Pufferlogik 402 in serieller Weise eine aus acht Bits bestehendeA detailed functional block diagram of the programming chip 400 and a group of four program memory shift registers 450, which in the present embodiment is used is shown in Figures 6a and 6b. A data register 401 with a capacity of 8 bits with serial and parallel inputs and outputs receives on the EXT line via the DRIN buffer logic 402 serially, one consisting of eight bits

709817/0708709817/0708

Codegruppe, die den vom Benutzer definierten Programmschritt aus dem Tastenfeldregister 54 des Rechen-Chips 15 repräsentiert. Wie oben bereits beschrieben wurde, bezeichnen sieben Bits dieser Codegruppe in der Tastenfeldmatrix den Ort der Taste, die den bestimmten eingegebenen Programmbefehl darstellt. Das achte Bit wird auf den Wert "1" öder "0" gesetzt in Abhängigkeit davon, ob die sieben Bits ein Symbol oder einen tatsächlich auszuführenden Programmschritt darstellen. Die Übertragung'des Programmschritts zum Datenregister 401 wird von der DRIN-Fufferlogik 402 gesteuert. Die Pufferlogik 402, die das Laden des Signals EXT in das Datenregister 401 bewirkt, arbeitet abhängig von Steuersignalen EXTDR4 und EXTDR8, die von der Steuerlogik 403 und von dem von einem, programmierbaren Logikfeld gebildeten Befehlsdecodierer 404 geliefert werden. Die ^öteuerlogik 403 und der Befehlsdecodierer 404 arbeiten so zusammen, daß sie die internen Befehlswörter (IRS) der Rechenanordnung decodieren und geeignete Steuersignale liefern, die die verschiedenen Baueinheiten des Programmier-Chips 400 veranlassen, die vom Befehlswort (IRG) befohlenen Operationen auszuführen. Eine von einem programmierbaren Logikfeld gebildete Zeitsteuerlogik 405 empfängt aus dem Rechen-Chip 15 das Zeitsynchronisierungssignal IDLE, und sie benutzt dieses Signal zur Synchronen Erzeugung von Zeitsteuersignalen, die dem Befehlsdecodierer 404 und anderen Teilen des Programmier-Chips 400 zugeführt werden. Eines der von der Zeitsteuerlogik 405 erzeugten Zustandszeitsignale wird an einen Ausgangsstift 4o6 des Programmier-Chips 400 angelegt. Das Signal am Ausgangsstift 406 kann dazu verwendet werden, die Zeitsteuerung peripherer Vorrichtungen wie eines (nicht dargestellten) XY-Schreibers vorzunehmen, ohne daß in der peripheren Vorrichtung eineCode group which represents the program step defined by the user from the keypad register 54 of the arithmetic logic chip 15. As already described above, seven bits of this code group in the keypad matrix designate the location of the key which represents the particular entered program command. The eighth bit is set to the value "1" or "0" depending on whether the seven bits represent a symbol or a program step that is actually to be executed. The transfer of the program step to the data register 401 is controlled by the DRIN buffer logic 402. The buffer logic 402, which causes the signal EXT to be loaded into the data register 401, operates as a function of control signals EXTDR4 and EXTDR8 which are supplied by the control logic 403 and by the instruction decoder 404 formed by a programmable logic field. The ^east control logic 403 and the instruction decoder 404 cooperate so as to decode the internal command words (IRS) of the rake assembly and supply appropriate control signals that cause the different units of the programming chip 400 to perform the commanded by the command word (IRG) operations. A time control logic 405 formed by a programmable logic field receives the time synchronization signal IDLE from the computing chip 15 and uses this signal for the synchronous generation of time control signals which are fed to the instruction decoder 404 and other parts of the programming chip 400. One of the state time signals generated by the timing control logic 405 is applied to an output pin 406 of the programming chip 400. The signal on output pin 406 can be used to timing peripheral devices such as an XY recorder (not shown) without any in the peripheral device

709817/0700709817/0700

zusätzliche Zeitsteuerlogik erforderlich ist. Zusätzlich zur Abgabe von ZeitSteuersignalen an periphere Vorrichtungen kann der Programmier-Chip 400 durch Verwendung einer Reserve-Befehlsdecodiermöglichkeit im Befehlsdecodierer 404 als Antwort auf Befehlswörter (IRG) an Ausgangsstiften (INST1 bis INST5) 407 Steuersignale für periphere Vorrichtungen erzeugen. Weitere von der Steuerlogik 403 erzeugte Signale und ihre Betriebsfunktionen werden noch im Zusammenhang mit verschiedenen Abschnitten des Pro,. grammier-Chips 400, beschrieben, an die sie angelegt werden.additional timing logic is required. In addition to providing timing control signals to peripheral devices programming chip 400 can be achieved by using a spare instruction decoding facility in command decoder 404 in response to command words (IRG) on output pins (INST1 to INST5) 407 control signals for peripheral devices produce. Other signals generated by control logic 403 and their operational functions will be discussed later related to different sections of the pro ,. programming chips 400, described to which they are applied will.

Das Datenregister 401, das eine einen Benutzerprogrammschritt repräsentierende, aus acht Bits bestehende binäre Codegruppe enthält, weist acht parallele Ein- und Ausgänge auf, die über Verknüpfungsschaltungen 408 an eine Verzögerungsschaltung 409 angelegt sind, die eine Verzögerung um 1 Bit bewirkt. Die Verknüpfungsschaltungen werden von Steuersignalen LOADDR und DRPROG betätigt, die von der Steuerlogik 403 und vom Befehlsdecodierer 4o4 geliefert werden. Diese Signale werden so erzeugt, daß ' der Inhalt des Datenregisters 401 in den Strom der umlaufenden Programmschrittwörter eingefügt werden, wenn sich der Programmier-Chip 400 im Betriebszustand "Programmspeicherung" befindet, und daß ein solches Programmschrittwort aus der umlaufenden Folge von Schritten in das Datenregister 401 übertragen wird, wenn sich der Programmier-Chip 400 im Betriebszustand "Programmabruf" befindet. Die Betriebsart des Programmier-Chips 400 wird natürlich vom gerade vorliegenden internen Befehlswort (IRG) der Rechenanordnung bestimmt. Die von der Verzögerungsschaltung 409 vorgesehene Verzögerung um 1 Bit wird so angewendet, daß acht Bits ausThe data register 401, which is a user program step representing binary code group consisting of eight bits has eight parallel inputs and outputs on, which are applied via logic circuits 408 to a delay circuit 409, which a delay caused by 1 bit. The logic circuits are actuated by control signals LOADDR and DRPROG, which are supplied by control logic 403 and command decoder 404. These signals are generated so that 'the contents of data register 401 are inserted into the stream of circulating program step words if the programming chip 400 is in the "program storage" operating state, and that such a program step word from the circulating sequence of steps is transferred into the data register 401 when the programming chip 400 is in the "program call" operating state. The mode of operation of the programming chip 400 will, of course, depend on the current present internal command word (IRG) of the computing arrangement determined. The one provided by the delay circuit 409 1 bit delay is applied so that eight bits are off

709817/0708709817/0708

dem Datenregister 401 in die Umlauffolge aus Programmschrittwörtern aus jeweils acht Bits eingefügt werden. Diese Verzögerung erlaubt auch die Übertragung eines Programmschrittworts aus der Umlauffolge in das Datenregister 401. Wenn acht derartige Bits aus den Umlaufleitungen 410 (im Betriebszustand "Programmabruf") in das Datenregister 401 übertragen worden sind, kann die dann in.im" Datenregister 401 gespeicherte, aus acht Bits bestehende Codegruppe seriell ,,über die Leitung zur Ausgangspufferlogik 411 ausgegeben werden. .the data register 401 into the circular sequence of program step words can be inserted from eight bits each. This delay also allows the transmission of a Program step word from the circulation sequence into the data register 401. If eight such bits from the circulation lines 410 (in the "program call" operating state) have been transferred to the data register 401, the then stored in. in the "data register 401, out of eight Bits existing code group serial, over the line to output buffer logic 411. .

Die Ausgangspufferlogik 411 arbeitet abhängig von den Steuersignalen COND und HOLD sowie abhängig von weiteren von der Steuerlogik 403 erzeugten Steuersignalen wie den Signalen DREXT4 und DREXT8. Entsprechend der Bestimmung durch den Zustand dieser Signale überträgt die Ausgangspufferlogik 411 den Inhalt des Datenregisters 401 seriell über die EXT-Leitung zum Tastenfeldregister 54 des Rechen-Chips 15. Auf diese Weise wird ein Programmschritt abgerufen. Wenn die das Niederdrücken einer Programmierungstaste oder einen Programmschritt repräsentierende binäre Codegruppe wieder zum Tastenfeldregister 54 zurückübertragen worden ist, dann arbeiten der Rechen-Chip 15, der SCOM-Chip und die ROM-Chips 17 bis 20 gerade so, als sei die binäre Codegruppe aus dem Tastenfeld und nicht aus dem Programmspeicher in das Tastenfeldregister 54 zurückübertragen worden.The output buffer logic 411 works depending on the control signals COND and HOLD as well as depending on others control signals generated by the control logic 403, such as the signals DREXT4 and DREXT8. According to the purpose by the state of these signals, the output buffer logic 411 serially transfers the contents of the data register 401 via the EXT line to the keypad register 54 of the computing chip 15. In this way, a program step is called up. If the binary representing the depression of a programming key or a program step Code group has been transferred back to the keypad register 54, then the arithmetic chip 15, the SCOM chip, works and the ROM chips 17 to 20 just as if the binary code group were from the keypad and not from the program memory has been transferred back to the keypad register 54.

Die Ausgangspufferlogik 411 arbeitet zusammen mit einem Dreizustandspuffer 86 des Rechen-Chips 15 in der Weise, daß die Übertragung von Daten über die EXT-Leitung zum Tastenfeldregister 54 desProgrammier-Chips 400 freigegeben wird.The output buffer logic 411 works in conjunction with a tri-state buffer 86 of the computation chip 15 in such a way that the transfer of data over the EXT line to the keypad register 54 of programming chip 400 is enabled.

709817/0708709817/0708

Das Tastenfeldregister 54 läßt seinen Inhalt ständig zirkulieren. Der Inhalt des Tastenfeldregisters 54 wird durch den Dreizustandspuffer 86 geschoben und wieder zum Eingang des Tastenfeldregisters zurückübertragen. Durch Absenken der Impedanz der Ausgangspufferlogik 411 (unter die des Dreizustandspuffers 86) können die auf der EXT-Leitung zum Rechen-Chip 15 übertragenen Daten über die im Tastenfeldregister 54 zirkulierenden Daten geschrieben werden, Dieses Verfahren der Datenübertragung ist deshalb von Vorteil, weil es die Notwendigkeit der Synchronisierung der Datenübertragung beseitigt. ₍ ■The keypad register 54 continuously circulates its contents. The contents of the keypad register 54 are shifted through the tri-state buffer 86 and returned to the input of the keypad register. By lowering the impedance of the output buffer logic 411 (below that of the three-state buffer 86), the data transmitted on the EXT line to the computing chip 15 can be written over the data circulating in the keypad register 54 Eliminated the need to synchronize the data transfer. ₍ ■

In der vorliegenden Ausführungsform wird eine Benutzerprogrammabspeicherung dadurch vorgesehen, daß eine Folge aus binären 8-Bit-Codegruppen (Programmschrittwörtern) gespeichert werden, die eine Folge von Programmtastenbetätigungen repräsentieren und auf Wunsch alphanumerische Tastenbetätigungen enthalten, die anschliessend bei der Ausführung alphanumerische Anweisungsnachrichten auf der Anzeige oder dem Drucker des Rechners liefern. Genauer gesagt ergeben eine oder mehrere Gruppen aus vier seriell verbundenen Schieberegistern 450 mit einer Kapazität von jeweils 1024 Bits eine Speichermöglichkeit für die Folge von Programmschritten oder alphanumerischen Zeichen. Ein Schiebevorgang der Schieberegister 450 wird durch das Auftreten eines Steuersignals ADV aus der Steuerlogik 403 verursacht, und der Schiebevorgang kann auf diese Weise je nach Bedarf angehalten oder wieder gestartet werden. Das Signal ADV wird den Schieberegistern 450 vom Ausgangsanschlußstift 420 zugeführt.In the present embodiment, a user program storage provided that a sequence of binary 8-bit code groups (program step words) which represent a sequence of program key operations and, if desired, alphanumeric Contain keystrokes that are subsequently displayed on the alphanumeric instruction messages during execution Display or the printer of the computer. More precisely, one or more groups of four result in serial connected shift registers 450 with a capacity of 1024 bits each provide a storage facility for the sequence of program steps or alphanumeric characters. A shift operation of the shift registers 450 is triggered by the occurrence of a control signal ADV from the control logic 403, and the shifting process can in this way can be stopped or restarted as required. That Signal ADV is applied to shift registers 450 from the output pin 420 supplied.

Wenn sich die Anordnung im Betriebszustand "Programmspeicherung" befindet, dann wird die aus acht Bits bestehende binäre Code-If the arrangement is in the "program storage" operating state, the binary code consisting of eight bits is

709817/0708709817/0708

gruppe (ein Programmschrittwort) aus dem Tastenfeldregister 54 (über den DRIN-Puffer 402) auf der EXT-Leitung in serieller Weise an das Datenregister 401 angelegt. Über die Verknüpf ungs schaltungen 408 wird das Programmschrittwort dann in paralleler Form aus dem Datenregister 401 zur Verzögerungsschaltung 409 ausgegeben, wo es an die Leitungen 412 angelegt wird, wobei jeweils eines der acht Bits an eine jeweilige Leitung angelegt wird. Das Programraschrittwort wird über eine variable Verzögerungsschaltung 413 nach rechts verschoben, Wo₁ es abhängig von den angelegten Vorschubsignalen in ausgewählter Weise um 0,1 oder 2 Bits verschoben wird. Die variable Verzögerung ist vorgesehen, damit Programmschritte eingefügt oder ausgelassen werden können, während ein" Programm geschrieben und gespeichert wird. Unter normalen Umständen, wenn keine Einfügungen oder Auslassungen erforderlich sind, werden die Programmschrittwörter um ein Bit verzögert und dann vorwärtsgeschoben. Wenn eine Einfügung erwünscht wird, dann werden die Programmschrittwö2?ter, die unmittelbar auf den Punkt folgen, an dem die Einfügung durchgeführt werden soll, jeweils um 2 Bits verzögert, und die gesamte Folge wird weiter verschoben, bis der letzte Speicherplatz erreicht ist. Auf diese Weise werden alle Programmschrittwörter, die auf den Punkt folgen, an dem die Einfügung gewünscht ist, effektiv einen Speicherplatz zurückbewegt. Dieser Vorgang hält die Reihenfolge der ursprünglichen Wörter aufrecht, und er läßt-eine Stelle frei, an der das gewünschte Wort eingefügt werden kann.Nach dem Weiterverschieben zum letzten Speicherplatz kehrt die variable Verzögerungsschaltung zu ihrem normalen Verzögerungszustand um 1 Bit zurück, und die Folge der Programmschrittwörter wird initialisiert und durch den Programmier-Chip 400 weiterverschoben, bis die Leerstelle erreicht ist. Die Einfügung wird dadurch durch-group (a program step word) from the keypad register 54 (via the DRIN buffer 402) on the EXT line is applied in a serial manner to the data register 401. Via the logic circuits 408, the program step word is then output in parallel form from the data register 401 to the delay circuit 409, where it is applied to the lines 412, one of the eight bits being applied to a respective line. The program Rasch ride word is shifted over a variable delay circuit 413 to the right, where ₁ is shifted depending on the applied feed signals in a selected manner to 0,1 or 2 bits. The variable delay is provided so that program steps can be inserted or deleted while a program is being written and stored. Under normal circumstances, when no insertions or deletions are required, the program step words are delayed by one bit and then moved forward. When insertion is desired then the program step words immediately following the point at which the insertion is to be performed are each delayed by 2 bits and the entire sequence is shifted further until the last memory location is reached Step words following the point at which insertion is desired effectively moves back one memory location. This process maintains the order of the original words and leaves a space for the desired word to be inserted. After moving forward the variable delay returns to the last memory location switches back to its normal delay state by 1 bit, and the sequence of program step words is initialized and shifted further by programming chip 400 until the space is reached. The insertion is thereby carried out

709817/0708709817/0708

geführt, daß das eingefügte Programmschrittwort aus dem Datenregister 401 an die acht parallelen Leitungen 412 angelegt wird. Für Auslassungen erzeugt die variable Verzögerungsschaltung 413 keine Verzögerung der auf das auszulassende Wort folgenden umlaufenden Programmschrittwörter. Die variable Verzögerungsschaltung 413 kehrt in ihren Normalzustand mit einer Verzögerung um 1 Bit zurück, nachdem der letzte Programmspeicherplatz erreicht worden ist. Alle Programmschrittwörter sind auf diese Weise um einen Programmspeicherplatz nach oben verschoben worden.that the inserted program step word from the data register 401 is applied to the eight parallel lines 412 will. For omissions, the variable delay circuit 413 does not produce a delay on the word to be omitted following circulating program step words. The variable delay circuit 413 reverses to their normal state with a delay of 1 bit after the last program memory location is reached has been. In this way, all program step words have been shifted up by one program memory location.

Die verschiedenen Vorschubsignale, die zur Betätigung der variablen Verzögerungsschaltung 413 verwendet werden, werden von der Steuerlogik 403 abhängig von entsprechenden Befehlswörtern (IRG) geliefert, die von dem Befehlsdecodierer 404 decodiert werden. Aus der variablen Verzögerungsschaltung wird das Programmschrittwort längs der parallelen Leitungen 414 zum Bitmultiplexer 415 vorwärts transportiert, wo beispielsweise die Bits 1 und 2 nacheinander an die Leitung 416 angelegt werden. Eine ähnliche Operation wird mit allen acht Bits durchgeführt. Die vier Leitungen 416 bis 419, die die acht Bits des Programmschrittworts in zwei Schiebezeiten übertragen, werden von Aisgangsstiften SR0UT1 bis SR0UT4 an die Eingänge der vier Schieberegister 450 angelegt, Da diese seriellen Ausgänge der vier Programmspeicher-Schieberegister an die vier Eingangsanschlußstifte des Programmier-Chips 400, nämlich an die Stifte SRIN1 bis SRIN4 angeschlossen sind, wird die Folge der Programmschrittwörter in einem Umlauf durch die Schieberegister 450 und den Programmier-Chip 400 verschoben, wenn die Schieberegister fortgeschaltet werden. Bei dieser zusätzlichenThe various feed signals that are used to operate the variable delay circuit 413 can be used from the control logic 403 depending on corresponding command words (IRG) supplied by the command decoder 404 can be decoded. The program step word is generated from the variable delay circuit along the parallel lines 414 is transported forward to the bit multiplexer 415, where, for example, bits 1 and 2 are sent to the Line 416 are applied. A similar operation is done done with all eight bits. The four lines 416 to 419, which transmit the eight bits of the program step word in two shift times, are provided by output pins SR0UT1 to SR0UT4 are applied to the inputs of the four shift registers 450, since these serial outputs of the four program memory shift registers to the four input pins of the programming chip 400, namely pins SRIN1 to SRIN4 are connected, the sequence of the program step words shifted in one round through the shift register 450 and the programming chip 400 when the shift register be advanced. With this additional

709817/0708709817/0708

- 46"-- 46 "-

Ausgestaltung können weitere Gruppen aus vier Schieberegistern 451 zur Erhöhung der Programmspeicherkapazität vorgesehen werden. Jedes zusätzliche Schieberegister 451 erweitert lediglich die Anzahl der verfügbaren Bits eines der bereits vorhandenen Register 450, damit die Anzahl der zu speichernden Programmschrittwörter erhöht wird. In jeder Gruppe kann zwar jede Anzahl von Schieberegistern verwendet werden, doch ist in dieser Ausführungsform die Verwendung einer Gruppe aus vier Schieberegistern vorteilhaft, da sie das Erfordernis zusätzlicher Eingangs/Ausgangs-Anschlußstifte des Programmier-Chips beseitigt. Bei Verwendung von Gruppen aus acht Schieberegistern werden acht zusätzliche Stifte (vier zusätzliche Eingangsstifte und vier zusätzliche Ausgangsstifte) erforderlich. Außerdem wird der Betrieb des Programmier-Chips 400 durch die externe Verlangsamung der Programmschrittwort-Umlauffrequenz auf den halben Wert innerhalb des Programmier-Chips 400 nicht beeinträchtigt. Ein Programmschrittwort wird durch die Programmspeicherregister 450 bis 451 in einer bitweise multiplexierten Form in einem Umlauf verschoben, wie sich durch die Verwendung des Bitmultiplexers 435 ergibt. Sobald ein Programmschrittwort einen vollen Umlauf ausgeführt hat, und zu den Eingangsstiften SRIN1 bis SRIN4 des Programmier-Chips zurückgekehrt ist, wird es an vier parallelen Leitungen 422 bis 425 zum Demultiplexer 421 übertragen und von diesem demultiplexiert, so daß die acht Bits des Worts an die acht parallelen Leitungen 410 erzeugt werden. Der Demultiplexer 421 wird von den von der Steuerlogik 403 erzeugten Signalen ADV1 und ADV2 aktiviert.Further groups of four shift registers 451 can be used in an embodiment to increase the program storage capacity are provided. Each additional shift register 451 merely extends the number of available bits in one of the existing registers 450 so that the number of program step words to be saved is increased. Any number of shift registers can be used in each group however, in this embodiment it is advantageous to use a group of four shift registers because they eliminates the need for additional input / output pins on the programming chip. When using Groups of eight shift registers become eight additional pins (four additional input pins and four additional Output pins) required. In addition, the operation of the Programming chips 400 by the external slowing down of the program step word round-trip frequency to half the value within the programming chip 400 is not affected. A program step word is created by the program storage register 450 to 451 shifted in a bit-wise multiplexed form in one cycle, as evidenced by the use of the Bit multiplexer 435 results. As soon as a program step word has made a full circle and returned to the programming chip input pins SRIN1 through SRIN4 is, it is transmitted on four parallel lines 422 to 425 to the demultiplexer 421 and demultiplexed by this, so that the eight bits of the word on the eight parallel lines 410 are generated. The demultiplexer 421 is from activated by the signals ADV1 and ADV2 generated by the control logic 403.

Bei dieser Ausführungsform erfolgt ,der Umlauf einer Folge von Programmschritten im Betriebszustand "Programmspeicherung"In this embodiment, a sequence is circulated of program steps in the "program storage" operating state

709817/0708709817/0708

und im Betriebszustand "Programmabruf" in der gleichen Weise. Wenn entweder zur Durchführung des Programms und zur Verarbeitung von Daten oder zur Speicherung des Programms auf einer Magnetkarte oder einem Magnetstreifen Programmschrittwörter abgerufen werden, werden die Verzögerungsschaltung 409 und die Verknüpfungsschaltungen von Steuersignalen aus der Steuerlogik 403 so betätigt, daß die acht Bits an den acht Leitungen 410 izum Datenregister 401 übertragen werden. Das- gerade vorhandene Programmschrittwort in der Folge wird somit im Datenregister 401 gespeichert, von wo aus es in serieller Weise über die Leitung 426 zur Ausgangspufferlogik 411 und dann zur Ausgangsleitung EXT übertragen werden kann. Das an die Ausgangsleitung EXT seriell angelegte Programmschrittwort wird zum Tastenfeldregister 54 des Rechen-Chips 15 zurückübertragen. Abhängig vom Zustand des Betriebsprogramms der Rechenanordnung und des laufenden Befehlsworts (IRG) kann das Programmschrittwort im Tastenfeldregister so angewendet werden, daß es die Ausführung einer Rechenoperation verursacht, als hätte der Benutzer eine Taste des Tastenfeldes zum Laden des Tastenfeldregisters gedrückt. Andrerseits kann das Programmschrittwort aus dem Tastenfeldregister zum Abspeichern des Schrittworts auf einer Magnetkarte zum Kartenlese/Schreib-Chip 500 übertragen werden.and in the "program call" operating state in the same Way. If either for the execution of the program and for the processing of data or for the storage of the program on a magnetic card or a magnetic strip Program step words are retrieved, the delay circuit 409 and the logic circuits actuated by control signals from the control logic 403 so that the eight bits on the eight lines 410 iz to the data register 401 are transmitted. The currently available program step word in the sequence is thus in the data register 401, from where it is stored in serial fashion via line 426 to output buffer logic 411 and then to the output line EXT can be transferred. The program step word applied serially to the output line EXT becomes the Transfer back keypad register 54 of arithmetic chip 15. Depending on the status of the operating program of the computing arrangement and the current command word (IRG) can be applied to the program step word in the keypad register It will cause an arithmetic operation to be performed as if the user had a key on the keypad pressed to load the keypad register. On the other hand, the program step word can be taken from the keypad register are transmitted to the card read / write chip 500 to store the step word on a magnetic card.

Wie bereits beschrieben worden ist, kann der programmierbare, Anweisung gebende Rechner Verzweigungs- oder Sprungoperationen ("GO TO") durchführen, so daß das Benutzerprogramm zu einem Symbol oder einer Adresse springen kann Dieses Verzweigungs- oder Sprungmerkmal wird in dieser Ausführungsform in folgender Weise verwirklicht: Der Benutzer drückt die Taste "LABEL" und im Anschluß daranAs already described, the programmable, Computer issuing instructions carry out branch or jump operations ("GO TO") so that the user program can jump to a symbol or an address This branching or jump feature is used in this Embodiment realized in the following way: The user presses the key "LABEL" and then

709817/070$709817/070 $

eine Funktionstaste, beispielsweise die Taste "TAN". Dies veranlaßt das Tastenfeldregister, das achte Bit des Programmschrittworts auf den . Wert "1" zu setzen, wodurch angezeigt wird, daß das Wort ein Symbol ist und nicht ausgeführt werden soll. Das Wort wird als Symbolwort zum Datenregister 401 übertragen und in die Folge der Programmschrittworte in der normalen Weise eingefügt. Wenn das Programm läuft, wird das Symbol, auf das mit einem Sprungbefehl Bezug genommen wird, in diesem Beispiel das Symbol "TAN", in das Datenregister 401 geladen. Beim Umlauf der Folge von Programmschrittworten wird jedes die Verzögerungsschaltung 409 durchlaufende Programmschrittwort vom Symbolkomparator 427 untersucht und mit dem Symbolwort im Datenregister verglichene Wenn sich das bestimmte gewünschte Symbolwort in der Folge der Programmschrittwörter befindet, erzeugt der Symbolkomparator 427 ein Symbolvergleichssignal, das der Steuerlogik 403 zugeführt wird. Die Steuerlogik bewirkt, daß das nächste Programmschrittwort parallel an das Datenregister 401 angelegt wird. Dieses Programmschrittwort wird dann zum Tastenfeldregister 54 zur Auswahl der entsprechenden Rechenoperation übertragene a function key, for example the "TAN" key. This causes the keypad register to set the eighth bit of the program step word to. Set a value of "1" indicating that the word is a symbol and should not be executed. The word is transferred as a symbol word to data register 401 and inserted into the sequence of program step words in the normal manner. When the program is running, the symbol referred to by a jump instruction, in this example the symbol "TAN", is loaded into data register 401. When the sequence of program step words circulates, each program step word passing through the delay circuit 409 is examined by the symbol comparator 427 and compared with the symbol word in the data register . The control logic causes the next program step word to be applied to data register 401 in parallel. This program step word is then transferred to the keypad register 54 for selection of the appropriate arithmetic operation

Zur Durchführung der Operation "Springe zur Adresse XXXX" wird die Adresse "XXXX" über die Leitung EXT durch die PRIN-Pufferlogik 429 in Form eher aus 16 Bits bestehenden binären Codegruppe in das Programmregister 428 eingegeben.Die PRIN-Pufferlogik 429 arbeitet abhängig von Steuersignalen aus der Steuerlogik 403. Ein Programmzähler 430 enthält die Adresse des Programmschrittworts, das sich derzeit in der Verzögerungsschaltung 409 befindet. Wenn jedes Wort der Folge von Programmschrittwörtern an den acht Bit-Leitungen 412 parallel durch die Verzögerungsschaltung 409 umlauft.To carry out the "Jump to address XXXX" operation, the address "XXXX" is entered into the program register 428 via the EXT line through the PRIN buffer logic 429 in the form of a 16-bit binary code group. The PRIN buffer logic 429 operates as a function of control signals from the control logic 403. A program counter 430 contains the address of the program step word which is currently in the delay circuit 409. When each word of the sequence of program step words on the eight bit lines 412 circulates through the delay circuit 409 in parallel.

709817/0708709817/0708

wird der Programmzähler 430 entsprechend fortgeschaltet. Der Programmzähler 430, die Schieberegister 450 und die Verzögerungsschaltung 409 werden gleichzeitig vom selben Signal ADV aus der Steuerlogik 403 fortgeschaltet. Die laufende, aus 16 Bits bestehende binäre Programmadresse im Programmzähler 430 wird über die Leitungen 432 zum Adresserikomparator 431 übertragen, der den Inhalt des Programmzählers 430 mit der gewünschten, aus 16 Bits bestehenden Sprungadresse im Programmregister 423 (die an den Leitungen 433 zugeführt wird) vergleicht, damit bestimmt wird, wann die^gewünschte Sprungadresse erreicht worden ist. Ist die gewünschte Sprungadresse er rächt, dann erzeugt der Adressenkomparator 431 ein Adressenvergleichssignal, das an die Steuerlogik angelegt wird. Die Steuerlogik 403 veranlaßt ihrerseits die Verknüpfungsschaltungen 408, in der Weise zu arbeiten, daß das Programmschrittwort an der gewünschten Adresse, ( das sich derzeit in der Verzögerungsschaltung 409 befindet) im Datenregister 401 gespeichert und zum Tastenfeldregister 54 übertragen werden kann.the program counter 430 is incremented accordingly. Of the Program counter 430, shift register 450 and delay circuit 409 are simultaneously received by the same signal ADV advanced from control logic 403. The current, A binary program address consisting of 16 bits in the program counter 430 is transferred to the address comparator via the lines 432 431 transmitted, which includes the content of the program counter 430 the desired jump address consisting of 16 bits in the program register 423 (which is fed to the lines 433 is) compares to determine when the ^ desired Jump address has been reached. If the desired jump address is avenged, then the address comparator generates 431 an address compare signal which is sent to the control logic is created. The control logic 403 in turn causes the gates 408 to operate in such a way that the program step word at the desired address (which is currently in delay circuit 409) stored in data register 401 and to the keypad register 54 can be transmitted.

3ei der zuvor beschriebenen Operation "Springen zu einem Symbol" befindet sich die vom Symbolkomparator 427 aufgefundene Programmadresse des Symbols im Programmzähler 430. Wenn das richtige Steuersignal "Verriegle Adresse" an die Gruppe der Verknüpfungsschaltungen im Adressenkomparator 431 angelegt ist, kann die Programmadresse im Programmzähler 430 und an den Leitungen 432 zu den Leitungen 433 und zum Programmregister 428 übertragen werden. Das Signal "Verriegle. Adresse" wird von der Steuerlogik 403 erzeugt. Sobald die genaue Programmadresse des Symbols in das Programmregister 428 eingegeben worden ist, kann es seriell an den Ausgangs-For the previously described operation "Jump to a symbol" is the program address found by the symbol comparator 427 of the symbol in program counter 430. If the correct control signal "lock address" is sent to the group of Gating circuits in address comparator 431 are applied the program address can be found in program counter 430 and on lines 432 to lines 433 and to the program register 428 are transmitted. The "lock address" signal is generated by control logic 403. Once the exact Program address of the symbol has been entered in the program register 428, it can be sent serially to the output

709817/0708709817/0708

leitungen 434 über die Ausgangspufferlogik 411 zur Ausgangsleitung EXT ausgegeben werden. Die Rechenanordnung kann auf diese Weise die genaue Adresse des Symbols sowie das dem Symbol unmittelbar folgende gespeicherte Programmschrittwort empfangen und speichern.lines 434 via the output buffer logic 411 to Output line EXT. In this way, the computing device can determine the exact address of the symbol as well as receive and save the stored program step word immediately following the symbol.

Die laufende Programmadresse im Programmzähler 430 und an den Leitungen 432 ist in der von einem programmierbaren Logikfeld gebildeten Rücksetzlogik 435 vorhanden, in der Rücksetzsignale erzeugt werden, wenn die Programmadresse im Programmzähler 430 ihre obere Grenze erreicht. In dem hier beschriebenen Ausführungsbeispiel werden, zwar zwei oder mehrere Gruppen aus vier Schieberegistern mit jeweils 1024 Bits zur Erzielung einer Programmspeicherung in Mengenwerten von 512, 1024, 2048 oder 4096 Bits angewendet, doch ^- ist die Rücksetzlogik 435 so ausgeführt, daß sie ein Signal "Rücksetzen 1" erzeugt, wenn der Programmzähler 430 (bei nur einer Gruppe aus vier Schieberegistern) beispielsweise vom Speicherplatz "0" zum Speicherplatz "499" gezählt hat. Auf diese Weise kann der Benutzer 500 Programmschritte mit einer Gruppe aus vier Programmspeicher-Schieberegistern speichern. In Ausführungsformen, die zwei oder mehr solcher Gruppen aus vier Schieberegistern enthalten, kann der Benutzer beispielsweise 1000, 2000 oder 4000 Programmschritte speichern. Bei diesen Ausführungsformen würde die Rücksetzlogik 435 das Signal "Rücksetzen 1" erzeugen, wenn der Programmzähler 430 die Speicherplätze "999", "1999" oder "3999" erreicht hat. Die verbleibenden Speicherplätze werden zum Speichern von Unterprogrammen verwendet. Wenn das Signal "Rücksetzen 1" den Programmzähler 430 zurückstellt, wird in der Rücksetzlogik 435 die "Rücksetzen 2¹¹-Vorrichtung freigegeben, so daß das Signal »Rücksetzen 2"The current program address in program counter 430 and on lines 432 is present in reset logic 435 formed by a programmable logic field, in which reset signals are generated when the program address in program counter 430 reaches its upper limit. In the embodiment described here, although two or more groups of four shift registers each having 1024 bits to achieve a program storage in lot values of 512, 1024, applied 2048 or 4096 bits, but ^ - the reset logic 435 is designed so that it receives a signal "Reset 1" is generated when the program counter 430 (with only one group of four shift registers) has counted from memory location "0" to memory location "499", for example. In this way, the user can store 500 program steps with a group of four program memory shift registers. In embodiments that contain two or more such groups of four shift registers, the user can store 1000, 2000 or 4000 program steps, for example. In these embodiments, the reset logic 435 would generate the "reset 1" signal when the program counter 430 has reached the memory locations "999", "1999" or "3999". The remaining memory spaces are used to store subroutines. When the "Reset 1" signal resets the program ^{counter 430, the "Reset 2 11} device is enabled in the reset logic 435, so that the" Reset 2 "signal

709817/0708709817/0708

erzeugt wird, wenn der Programmzähler 430 die verbleibenden Speicherplätze gezählt hat. Das Signal "Rücksetzen 2" veranlaßt das Rückstellen des Programmzählers 430 auf den Stand "0"; er kann dann damit beginnen, die umlaufenden Programmschrittwörter erneut zu zählen·is generated when the program counter 430 has counted the remaining memory locations. The "Reset 2" signal is triggered resetting the program counter 430 to "0"; he can then start the revolving To count program step words again

Die Eingangsstifte SRO, SR1 und SR2 sind dazu vorgesehen, die Anzahl der Gruppen der Schieberegister 450 in einer speziellen Ausführungsform der Rücksetzlogik 435 dieser Ausführungsform anzuzeigen. Eine aus drei Bits bestehender Binärzähler, der die Anzahl der Gruppen von Programmspeicher-Schieberegistern 450 anzeigt, wird an den -Leitungen 436 angezeigt, in dem die Stifte SRO bis SR2 in ausgewählter Weise an Masse oder an eine Versorgungsspannung angelegt werden. Die an den Leitungen 436 gelieferte, aus drei Bits bestehende Codegruppe ermöglicht es, der Rücksetzlogik 435, die richtige Obergrenze des Programmspeichers zu bestimmen, so daß am richtigen Punkt der Operationsfolge die Rücksetzsignale erzeugt werden.The input pins SRO, SR1 and SR2 are provided to the number of groups of shift registers 450 in one specific embodiment of reset logic 435 of that embodiment. One consisting of three bits Binary counter showing the number of groups of program memory shift registers 450 is displayed on lines 436 where pins SRO through SR2 can be applied to ground or to a supply voltage in a selected manner. The delivered on lines 436, The three-bit code group allows the reset logic 435 to set the correct upper limit of the To determine program memory, so that the reset signals are generated at the correct point in the sequence of operations.

In den Figuren 7a und 7b ist ein Funktionsblockschaltbild des Magnetkarten-Lese/Schreib-Chips 500 dargestellt, der in der vorliegenden Ausführung verwendet wird. An den Magnetkarten-Lese/Schreib-Chip 500 ist natürlich ein (nicht dargestellter) zweikanaliger Magnetkarten-Lese/ Schreib-Mechanismus mit einem Viärspurkopf zum magnetischen Speichern von Informationen auf einer Karte und zum Abnehmen von Informationen von einer solchen Karte angeschlossen. Ein solcher Mechanismus ist bekannt; er wird daher hier nicht näher beschriebeneA functional block diagram of the magnetic card read / write chip 500 is shown in FIGS. 7a and 7b, the is used in the present embodiment. On the magnetic card read / write chip 500 is of course a (not shown) two-channel magnetic card read / write mechanism with a four-track head for magnetic Storing information on a card and removing information from such a card is attached. Such a mechanism is known; it is therefore not described in more detail here

709817/0708709817/0708

In ähnlicher Weise wie beim Prograinmier-Ghip 400 ist der Kartenleee/Schreib-Chip 500 über die EXT-Leitungen an die Rechenanordnung angeschlossen, und er empfängt das Zeitsynchronisierungssignal IDLE sowie interne Befehlswörter (IRG). Der Kartenlese/Schreib-Chip 500 erzeugt auch ein Signal BUSY, das der Rechenanordnung zugeführt wird, damit angezeigt wird, daß der Chip derzeit gerade mit einem Lesevorgang oder einem Schreibvorgang beschäftigt und nicht zur Aufnahme (oder zur Abgabe) zusätzlicher Daten bereit ist.In a similar way to the Prograinmier chip 400, the card reader / write chip 500 is on via the EXT lines the arithmetic logic unit is connected, and it receives the time synchronization signal IDLE and internal command words (IRG). The card read / write chip 500 also generates a BUSY signal which is fed to the computing device to indicate that the chip is currently having a Read or write busy and not is ready to receive (or submit) additional data.

Die Steuerung des Kartenlese/Schreib-Chips 500 wird in ähnlicher Weise wie die Steuerung des Betriebs des Programmier-Chips 400 ausgeführt. Das. interne Befehlswort (IRG) der Rechenanordnung wird einem von einem programmierbaren Logikfeld gebildeten Befehlsdecodierer 501 zugeführt, der es zur Erzeugung von Steuersignalen für die Steuerung der Steuerlogik 502 und der Pufferlogik 503 decodiert. Die Zustandszeitsignale für den Chip werden im Zustandszeitsignalgenerator 504 erzeugt, und sie werden durch Anlegen des Synchronisierungssignals IDLE mit der Rechenanordnung synchronisiert. Der Zustandszeitsignalgenerator 504 liefert an den Befehlsdecodierer 501 und den Addierer 506 (der der von einem programmierbaren Logikfeld gelieferten Zeitsteuerlogik 507 zugeordnet ist) 16 Zustandszeitsignale Sq bis S^c .The control of the card read / write chip 500 is shown in in a manner similar to controlling the operation of programming chip 400 is performed. That. internal command word (IRG) of the Computing arrangement is fed to an instruction decoder 501 formed by a programmable logic field, which decodes it to generate control signals for controlling control logic 502 and buffer logic 503. The state time signals for the chip are generated in the state time signal generator 504 are generated, and they are generated by applying the synchronization signal IDLE with the computing device synchronized. The state timing signal generator 504 supplies to the instruction decoder 501 and the adder 506 (which is assigned to the timing logic 507 supplied by a programmable logic field) 16 state time signals Sq to S ^ c.

Abhängig von Zeitsteuersignalen, Steuersignalen ( aus dem Befehlsdecodierer 501) und dem an der Leitung 508 vom Magnetkartenlese/Schreib-Mechanismus gelieferten Magnetkar- · tenabtastsignal SENS erzeugt die Lese/Schreib-Steuerlogik 502 Steuersignale für die Eingangs/Ausgangs-Puffer-Depending on timing signals, control signals (from command decoder 501) and that on line 508 from the magnetic card read / write mechanism The magnetic card scanning signal SENS supplied generates the read / write control logic 502 control signals for the input / output buffer

709817/0708709817/0708

Logik 503 und den (nicht dargestellten) Kartenlese/Sehreib-Mechanismus. Logic 503 and the card reader / writer mechanism (not shown).

Das Signal SENS, das vom Kartenlese/Schreib-Mechanismus an der Leitung 508 an die Steuerlogik 502 geliefert wird, zeigt den Zustand dieses Mechanismus an. Dieses Signal dient zwei Funktionen. Zunächst zeigt es die körperliche Anwesenheit einer Karte an; dann zeigt es den Zustand der Karte an, d.h. ob sie geschützt oder ungeschützt ist. Dieses Eingangssignal und die vom Befehlsdecodierer 501 gelieferten Signale ermöglichen es der Steuerlogik Steuersignale für externe Vorrichtungen an den Leitungen 509 bis 511 und für interne Schaltungen an den Leitungen 512 bis 514 zu liefern.The SENS signal provided by the card read / write mechanism on line 508 to control logic 502 indicates the status of this mechanism. This signal serves two functions. First, it indicates the physical presence of a card; then it shows the state of the card, that is, whether it is protected or unprotected. This input signal and the signals provided by command decoder 501 enable the control logic to provide control signals for external devices on lines 509-511 and for internal circuits on lines 512-514.

Die Leitung 509 liefert eine Spannung, wenn sie zum Einschalten der Lampe im Lesemechanismus benötigt wird, die zur Bestimmung der Anwesenheit einer Karte im Mechanismus (mittels eines optischen LeseVerfahrens) benutzt wird. In gleicher Weise liefert eine Leitung 510 bei Bedarf Energie an den Motor, der die Magnetkarte an den Magnetköpfen des Mechanismus vorbeibewegt. Wie oben beschrieben wurde, erzeugt die Steuerlogik ein Signal BUSY, wenn keine Möglichkeit zum Empfangen (oder Erzeugen) von Daten besteht. Zusätzlich zu diesen externen Signalen wird eine Anzahl von Steuersignalen erzeugt, die in verschiedene Schaltungen innerhalb des Kartenlese/Schreib-Chips eingegeben werden. Zwei dieser Signale, die Signale COND₁ und HOLD werden an den Leitungen 512 und 513 der Eingangs/ Ausgangspufferlogik 503 zugeführt, damit sie zur Steuerung der Übertragung und des Empfangs von Daten (Programmschrittworten) an der Leitung EXT beitragen. Das Signal COND^ anLine 509 provides a voltage when it is needed to turn on the lamp in the reading mechanism which is used to determine the presence of a card in the mechanism (by means of an optical reading method). Similarly, a line 510 supplies power to the motor, when needed, which moves the magnetic card past the magnetic heads of the mechanism. As described above, the control logic generates a BUSY signal when there is no way to receive (or generate) data. In addition to these external signals, a number of control signals are generated which are input to various circuits within the card read / write chip. Two of these signals, the COND ₁ and HOLD signals, are applied to the input / output buffer logic 503 on lines 512 and 513 to help control the transmission and reception of data (program step words) on the EXT line. The signal COND ^ on

709817/0708709817/0708

der Leitung 512 wird von der Steuerlogik 502 erzeugt, damit angezeigt wird, daß der Schreibmechanismus unwirksam gemacht ist, weil die derzeit gerade im Mechanismus befindliche Karte eine "geschützte" Karte ist, d.h. eine Karte, auf der eine Information zuvor dauerhaft gespeichert worden ist und die als geschützt bezeichnet worden ist, so daß über die bereits gespeicherte Information keine weitere Information geschrieben wird. Das Signal HOLD an der Leitung 513 wird von der Pufferlogik 503 geliefert, damit im Datenwort EXT das Bit HOLD gesetzt wird, das der Rechenanordnung den Befehl gibt, eine zusätzliche Zeit für Kartenlese/Schreibvorgänge zur Verfugung zu stellen, wie oben erläutert wurde« Das an der Leitung 5 4 erzeugte Signal ON wird Treiberschaltungen 515 zugeführt, damit Puffer .in' den Treiberschaltungen eingeschaltet werden, wenn ein SchreibVorgang ausgeführt werden soll.line 512 is generated by control logic 502 to indicate that the write mechanism has been disabled because the card currently in the mechanism is a "protected" card, that is, a card on which information has previously been permanently stored and which has been designated as protected, so that no further information is written about the information already stored. The signal HOLD on the line 513 is supplied by the buffer logic 503 so that the bit HOLD is set in the data word EXT, which gives the command to the arithmetic logic unit to provide additional time for card read / write operations, as explained above The ON signal generated on line 5 4 is fed to driver circuits 515 so that buffers in the driver circuits are switched on when a write operation is to be carried out.

Die Eingangs/Ausgangs-Pufferlogik 503 bewirkt eine Steuerung des Datenflusses, (der Programmschrittwörter) an der EXT-Leitung. Zusätzlich zu den Eingangssignalen aus der Steuerlogik 502 werden vom Befehlsdecodierer 501 decodierte Befehlssignale EXTDR18 ( ein aus acht Bits bestehendes Signal an der EXT-Leitung zum Datenregister) und DREXT8 (ein Signal aus acht Bits aus dem Datenregister zur EXT-Leitung) geliefert.The input / output buffer logic 503 controls the flow of data (the program step words) on the EXT line. In addition to the input signals from the control logic 502, the command decoder 501 decodes Command signals EXTDR18 (an eight-bit Signal on the EXT line to the data register) and DREXT8 (a signal of eight bits from the data register to the EXT line).

Das Signal CONDp an der Leitung 516 zeigt im besetzten Zustand an, daß die Fehlerdetektor-und Korrekturschaltung zwei aufeinanderfolgende Fehler in einer einzigen Spur beim Lesen von einer Magnetkarte festgestellt hat. Wie anschließend noch genauer erläutert wird, kann die Fehler-The signal CONDp on line 516 indicates that the bus is busy Condition indicates that the error detection and correction circuit has two consecutive errors in a single track Detected reading from a magnetic card. As will be explained in more detail below, the error

709 8T7/0708709 8T7 / 0708

detektor-und Korrekturschaltung einen Fehler in einer Datenfolge in einer "bestimmten Spur feststellen und korrigieren. Wenn zwei oder mehr Fehler nacheinander in einer Spur festgestellt worden sind, dann kann die spezielle Schaltung des vorliegenden Ausführungsbeiqiels eine Korrektur nicht durchführen. Wenn ein Fehlerzustand vorliegt, wird das Signal CONDp an der Leitung gesetzt, was die Pufferlogik 503 veranlaßt, das COND-Bit im Datenwort EXT zu setzen. Die Anordnung arbeitet weiter, bis die gesamte Karte gelesen ist.Die Rechenanordnung prüft dann das COND-Bit und bei Feststellung des gesetzten Zustandes dieses COND-Bits wird veranlaßt, daß dem Benutzer der Rechenanordnung der Fehlerzustand beispielsweise durch Blinken der Anzeige angezeigt wird.detector and correction circuit an error in one Determine and correct the data sequence in a "specific track. If two or more errors are in succession have been found in a track, then the special circuit of the present embodiment do not make a correction. If there is an error condition, the CONDp signal is on the line set, which causes the buffer logic 503 to set the COND bit in the data word EXT. The arrangement works continue until the entire card has been read. The arithmetic logic unit then checks the COND bit and if it is found the set state of this COND bit causes that the user of the arithmetic unit is shown the error condition, for example by flashing the display.

Wenn sich der Kartenlese/Schreib-Chip im Betriebszustand "Karten schreiben" befindet, der durch das gerade vorhandene interne Befehlswort (IRG) der Rechenanordnung bestimmt wird, wird an der EXT-Leitung (aus dem Tsstenfeldregister 54 des Rechen-Chips 15) seriell eine Folge von Programmschrittworten· an den Chip angelegt. Diese Folge von Programmschrittworten stammt aus dem Programmspeicher (über das 'Tastenfeldregister 54 und die EXT-Leitung). Unter der Steuerung durch die Pufferlogik 503 werden die acht Bits eines Programmschrittworts seriell in ein acht Bits fassendes Datenregister 518 geschoben. Das Datenregister 518 hat sowohl serielle als auch parallele Eingänge und Ausgänge. Da sich der Chip 500 im Betriebszustand "Karten schreiben" befindet , wird der Inhalt des Datenregisters 518 in paralleler Form an den Leitungen 520 der von einem programmierbaren Logikfeld gebildeten Multiplexlogik 519 zugeführt. Mit derWhen the card read / write chip is in working order "Write cards" is located by the currently existing internal command word (IRG) of the computing arrangement is determined on the EXT line (from the Tsstenfeldregister 54 of the computing chip 15) a sequence of program step words is applied serially to the chip. These The sequence of program step words comes from the program memory (via the keypad register 54 and the EXT line). Under the control of buffer logic 503 the eight bits of a program step word are shifted serially into an eight-bit data register 518. The data register 518 has both serial and parallel inputs and outputs. Since the chip 500 is in the "write cards" operating state, the content of data register 518 is in parallel on lines 520 of the multiplex logic 519 formed by a programmable logic field. With the

709817/0708709817/0708

Eingabe zeitlich gesteuerter sequentieller Ladesignale ^ bis LD^ werden die Bits 1, 3, 5, 7 und die Bits 2, 4, 6 und 8 aus der Multiplexlogik 519 an den Leitungen 521 bzw. 522 ausgegeben.Die Bits werden nacheinander an den Leitungen 521 und 522 aus der Multiplexlogik 519 zu einem Übergangsgenerator 523 geschoben. 'Input of time-controlled sequential loading signals ^ to LD ^ are bits 1, 3, 5, 7 and bits 2, 4, 6 and 8 are output from multiplex logic 519 on lines 521 and 522, respectively. The bits are sequentially output on lines 521 and 522 shifted from the multiplex logic 519 to a transition generator 523. '

Das hier zum Speichern von Informationen auf einer Magnetkarte angewendete Schema ist bekannt; as wird hier nur kurz beschrieben. Allgemein wird ein NRZ-Code angewendet, bei dem für jeden Kanal zwei Spuren vorgesehen sind. Eine dieser Spuren wird ausschließlich zum Speichern der Werte "1" verwendet, und die andere Spur wird ausschließlich zum Speichern der Vierte "0" verwendet. In einem Datenbitkanal verursacht jeder Viert "1" das Auftreten eines Flußübergangs in der"1"-Spur, während jeder Wert ¹¹O" einen Übergang in der "O"-Spur verursacht. In der "1"-Spur erfolgt für ein Bit mit dem Wert "0" keine Flußänderung, und in der "O"-Spur erfolgt keine Flußänderung für ein Bit mit dem Viert "1". Die Vorrichtung im Kartenlese/ Schreib-Chip 500, die die richtigen Signale zur Durchführung dieses Informationsspeicherverfahrens erzeugt, ist der Übergangsgenerator 523.Beam Empfang der Bits 1, 3, 5, 7 (Kanal 1) an der Leitung 521 und der Bits 2, 4, 6, 8 (Kanal 2) an der Leitung 522 wandelt dsr Übergangsgenerator 523 die zwei Datenströme (die in der herkömmlichen Binärform vorliegen) in Signale um, die den NRZ-Code ausdrücken. Diese Signale, die an Leitungen 524 den Treibern 515 zugeführt werden, werden zur selektiven Steuerung der Köpfe des Magnetkartenlese/Sehreib-Mechanismus verwendet. Die Treiber 515 werden nur dann freigegeben, wenn an der Leitung 514 das Signal ON vorhanden ist. WieThe scheme used here for storing information on a magnetic card is known; hat is only briefly described here. In general, an NRZ code is used in which two tracks are provided for each channel. One of these tracks is used exclusively for storing the values "1", and the other track is used exclusively for storing the fourth "0". In a data bit channel, every fourth "1" causes a flow transition to occur in the "1" lane, while every value ¹¹ O "causes a transition in the" O "lane. In the" 1 "lane, with occurs for one bit the value "0" no change in flow, and in the "O" track there is no change in flow for a bit with the fourth "1." The device in the card read / write chip 500 that generates the correct signals for performing this information storage process is the transition generator 523. Upon receipt of bits 1, 3, 5, 7 (channel 1) on line 521 and bits 2, 4, 6, 8 (channel 2) on line 522, the transition generator 523 converts the two data streams (the are in conventional binary form) to signals expressing the NRZ code. These signals, which are supplied to drivers 515 on lines 524, are used to selectively control the heads of the magnetic card read / write mechanism. The drivers 515 are only then used enabled when the signal ON v is available. As

7 09817/07087 09817/0708

-sr--sr-

"bereits beschrieben wurde, wird dieses Signal von der Steuerlogik 502 nur dann geliefert, wenn der Lese/Schreib-Mechanismus zur Aufnahme und Speicherung von Informationen auf einer Magnetkarte bereit ist. Die Leitungen 525 bis 528 aus den Treibern 515 steuern die vier Spuren an. Es sei bemerkt, daß die Leitungen 525 und 526 die "1"- bzw. "O"-Leitungen eines Kanals sind, die denKopf 1 ("1"-KoPf) und den Kopf 2 (»0"-Kopf) versorgen. Die Leitungen 527 und 528 versorgen die "1"-und "O"-Köpfe des Kanals 2."has already been described, this signal is provided by the Control logic 502 is only supplied when the read / write mechanism is ready to receive and store information on a magnetic card. The lines 525 to 528 from the drivers 515 drive the four tracks. It should be noted that lines 525 and 526 are the "1" and "O" lines, respectively, of a channel that connect the head 1 ("1" head) and head 2 ("0" head). Lines 527 and 528 feed the "1" and "O" heads of channel 2.

Als Beispiel sei nun auf Fig.8a Bezug genommen, in der ein Beispieleines aus acht Bits bestehenden Programmschrittworts in Binärform dargestellt ist. Bei einer Multiplexierung durch die Mulüplexlogik 519 zeigt Fig.8b die Binärsignale der Kanäle 1 und 2 entsprechend dem als Beispiel angenommenen Programmschrittwort in der Weise, wie sie in Binärform an den Leitungen 521 und 522 erscheinen. Fig.8c und 8d zeigen die "1"- und "O"-Flußübergänge, die von den Magnetköpfen abhängig von den Übergangssignalen aus dem Übergangsgenerator 523 erzeugt werden.As an example, reference is now made to FIG. 8a, in which an example of an eight bit program step word is represented in binary form. In the case of multiplexing by the multiplexing logic 519, FIG. 8b shows the binary signals of channels 1 and 2 according to the program step word assumed as an example in the manner as they appear in binary form on lines 521 and 522. 8c and 8d show the "1" and "O" flow transitions, which are generated by the magnetic heads in response to the transition signals from the transition generator 523.

Bei Bezugnahme auf die Figuren 7a und 7b ist zu erkennen, daß der Kartenlese/Schreib-Chip 500 den Betriebszustand "Karten lesen" auf Befehl aus der Rechenanordnung annimmt, wenn es durch Decodieren des internen Befehlsworts (IRG) der Rechenanordnung bestimmt wird. Die auf einer zu lesenden Magnetkarte gespeicherte Information wird natürlich im NRZ-Code gespeichert, und der Mechanismus, der das Lesen der Karte erlaubt, macht zum Lesen der vier Spuren der zweikanaligen Karte vom gleichen Vierspur-Magnetkopf Gebrauch. Die Lampe des optischen Lesesystems und der zumReferring to FIGS. 7a and 7b, it can be seen that the card read / write chip 500 is in the operating state "Read cards" on command from the arithmetic unit accepts, if it is accepted by decoding the internal command word (IRG) the computing arrangement is determined. The information stored on a magnetic card to be read is of course used in the NRZ code is stored and the mechanism that allows the card to be read makes reading of the four tracks the two-channel card from the same four-track magnetic head uses. The lamp of the optical reading system and the for

709817/0708709817/0708

Antreiben der Magnetkarte verwendete Motor werden von der Lese/Schreib-Steuerlogik 502 mit Energie versorgt, wie oben beschrieben wurde. Ein die Anwesenheit einer Karte im Mechanismus anzeigendes Signal SENS wird an der Leitung 508 zur Steuerlogik 502 geliefert. Die richtigen Signale zur Freigabe der Eingangs/Ausgangs-Pufferlogik 503 werden von der Steuerlogik und vom Befehlsdecodierer 501 geliefert. Insbesondere wird das Signal DREXT8(der aus acht Bits bestehende Inhalt des Datenregisters an der EXT-Leitung) zur Freigabe der Pufferlogik zum seriellen Ausgeben des Inhalts des Datenregisters 518 an der EXT-Leitung angelegt. Dieses durch Decodieren des Befehlsworts (IRG) erhaltene Signal zeigt an, daß die Rechenanordnung bereit ist, an der EXT-Leitung das von der Magnetkarte gelesene und im Datenregister 518 untergebrachte Programmschrittwort anzunehmen.Motors used to drive the magnetic card are powered by read / write control logic 502, as above has been described. A signal SENS indicating the presence of a card in the mechanism is applied on line 508 to control logic 502 delivered. The correct signals to enable the input / output buffer logic 503 are provided by the control logic and supplied by instruction decoder 501. In particular, the signal DREXT8 (the eight-bit content of the data register on the EXT line) to enable the buffer logic for serial output of the contents of the data register 518 applied to the EXT line. This signal obtained by decoding the command word (IRG) indicates that the Computing arrangement is ready, the read from the magnetic card and stored in the data register 518 on the EXT line Accept program step word.

In der gleichen Weise, wie dies im Programmier-Chip 400 der vorliegenden Ausführungsform zur Datenübertragung an der EXT-Leitung erfolgt, arbeitet der Ausgangspuffer 503 zusammen mit dem Dreizustandspuffer 86 des Rechen-Chips 15 so zusammen, daß die Datenübertragung über die EXT-Leitung zum Tastenfeldregister 54 aus dem Kartenlese/Schreib-Chip 500 freigegeben wird. Der Inhalt des Tastenfeldregisters 54 wird durch Verschieben der Inhalte über den Dreizustandspuffer 86 und zurück zum Tastenfeldregister ständig in einem Umlauf gehalten. Durch Absenken der Impedanz des Ausgangspuffers 503 (unter die des Dreizustandspuffers 86) können die zum Rechen-Chip'515 auf der EXT-Leitung übertragenen Daten über die im Tastenfeldregister 54 umlaufenden Daten geschrieben werden.Wie oben erörtert wurde, ist dieses Verfahren der Datenübertragung vorteilhaft, da es keine Synchronisierung der Datenübertragung erfordert.In the same way as in the programming chip 400 of the present embodiment for data transmission on the EXT line occurs, the output buffer 503 works together with the three-state buffer 86 of the computing chip 15 so together that the data transfer via the EXT line to the keypad register 54 from the card read / write chip 500 is released. The contents of the keypad register 54 are displayed by moving the contents over the Tristate buffer 86 and back to the keypad register continuously circulated. By lowering the impedance of output buffer 503 (below that of tristate buffer 86) can be transmitted to the computing chip'515 on the EXT line Data on the circulating in the keypad register 54 Data is being written. As discussed above, this method of transferring data is advantageous because there is no Requires data transfer synchronization.

709817/0708709817/0708

Die auf der Magnetkarte gespeicherte Information erzeugt an den Leitungen 525 und 527 Signale, wenn sich die Magnetkarte bewegt. Das bei dem als Beispiel angenommenen Programmschrittwort von Fig.8a erzeugte Signal, ist inFig.8e dargestellt. Die an den Leitungen 526 und 528 erzeugten Signale mit niedrigem Signalwert sind in Fig.8f dargestellt. Diese Signale mit niedrigem Wert, die aus Aufwärts-Übergängen und aus Abwärtsübergängen bestehen,.werden^ mit Hilfe von vier einzelnen Operationsverstärkern 529 verstärkt und im verstärkten Zustand Schwellenwertdetektoren oder Triggerschaltungen 530 zugeführt. Die Schwellwertdetektoren 530 arbeiten in der Weise, daß sie einen Impuls mit gleichmassiger Größe durchlassen, wenn der vorbestimmte Schwellenwert erreicht wird. Diese Schwellenwertdetektoren bewirken ein Ausfiltern von Störungen aus dem Kartenleser, so daß Fehler in den Daten verhindert werden. Die Schwellenwertdetektoren 530 dienen auch dazu, die Aufwärts-Übergänge und die Abwärts-Übergänge voneinander zu trennen, so daß beispielsweise die Leitung 531 ein Sgnal führt, das nur die Aufwärts-Übergänge der "1"-Spur des Kanals 1 anzeigt, wie inFig.8g angegeben ist. Das Signal an der Leitung 532 entspricht nur den Abwärts-Übergängen in der "1"-Spur des Kanals 1. Dieses Signal ist in Fig.8h angegeben. In gleicher Weise werden an den Leitungen 533 und 534 für die "O"-Spur des Kanals 1 Signale erzeugt. Diese sind in den Figuren 8i und 8j dargestellt. Der Kanal 2 arbeitet ebenso wie der Kanal 1. Die Signale an den Leitungen 531 bis 534 und die ähnlichen Signale an den Leitungen 535 für den Kanal 2 werden der Fehlerdetektor- und Korrekturschaltung 517 zugeführt und an zwei Flipflops 536 angelegt, von denen jeweils eines für jeden Kanal vorgesehen ist. An den Ausgängen dieser Flipflops 536 sind die von der MagnetkarteThe information stored on the magnetic card generates signals on lines 525 and 527 when the magnetic card is in motion emotional. The signal generated in the program step word from FIG. 8a, taken as an example, is shown in FIG. 8e. The low level signals generated on lines 526 and 528 are shown in Figure 8f. These Low value signals resulting from upward transitions and consist of downward transitions, .be ^ with the help of four individual operational amplifiers 529 amplified and in the amplified state threshold value detectors or trigger circuits 530 supplied. The threshold value detectors 530 work in such a way that they generate a pulse with a more uniform Let size pass when the predetermined threshold is reached. These threshold detectors cause a filtering out of disturbances from the card reader, so that errors in the data are prevented. The threshold detectors 530 also serve to make the upward transitions and to separate the downward transitions from each other, so that, for example, the line 531 carries a signal that only the Up transitions of the "1" track of channel 1 indicate how is indicated in Fig. 8g. The signal on line 532 corresponds only to the down transitions in the "1" lane of channel 1. This signal is indicated in Fig.8h. In the same way, on lines 533 and 534 for the "O" track of channel 1 generates signals. These are in shown in Figures 8i and 8j. Channel 2 works like channel 1. The signals on lines 531 through 534 and the similar signals on lines 535 for the channel 2 are fed to the error detection and correction circuit 517 and applied to two flip-flops 536, from one for each channel. At the outputs of these flip-flops 536 are those from the magnetic card

709817/0708709817/0708

gelesenen zwei Informationekanäle in die übliche Binärform umgesetzt worden, wobei die Bits 1, 3, 5, 7 nacheinander an.&r Leitung 537 erscheinen, während die Bits 2, 4, 6, 8 nacheinander an der Leitung 538 erscheinen. Diese Datenbits an den Leitungen 537 und 538 werden an den richtigen Bit-Positionen dem acht Bits fassenden Schieberegister 539 zugeführt. Wenn das Schieberegister 539 vollständig mit allen acht Bits gefüllt ist, ist von der Magnetkarte ein Programmschrittwort gelesen und decodiert worden.read two channels of information in the usual binary form has been implemented, with bits 1, 3, 5, 7 appearing one after the other on. & r line 537, while bits 2, 4, 6, 8 appear one after the other on line 538. These data bits on lines 537 and 538 will be in the correct bit positions the eight bit shift register 539 supplied. When the shift register 539 is completely with all eight bits are filled is one from the magnetic card Program step word has been read and decoded.

Wie im Zusammenhang mit den Figuren 8g bis 8j beschrieben worden ist, werden die Signale an den Leitungen 531 bis 535 der Fehlerdetektor- und Korrekturschaltung 517 zugeführt. Die Signale an den Leitungen 531 bis 534 definieren die vier Datenbits am Kanal 1 vollständig. Entsprechend übertragen die Leitungen 535 Signale, die die vier Datenbits des Kanals 2 bestimmen. Die Arbeitsweise der Fehlerdetektor- und Korrekturschaltung 517 wird hier nur in Bezug auf den Kanal 1 beschrieben, da die Schaltung 517 in den zwei Kanälen vollkommen gleich arbeitet.As described in connection with FIGS. 8g to 8j the signals on lines 531-535 are applied to error detection and correction circuit 517. The signals on lines 531-534 define the four Data bits on channel 1 complete. Correspondingly, the lines 535 transmit signals that represent the four data bits of the Determine channel 2. The operation of the error detection and correction circuit 517 is described here only with reference to FIG Channel 1 described because the circuit 517 operates in exactly the same way in the two channels.

Aus den Figuren'8g bis 8j ist zu erkennen, daß bei einem aus vier Bits bestehenden Datenwort am Kanal 1 an den .Leitungen 531 bis 534 insgesamt vier Impulse erzeugt werden. Diese Impulse treten zu unterschiedlichen Zeitpunkten auf, so daß beim Anlegen der Leitungen 531 bis 534 an den Eingang einer ODER-Schaltung an deren Ausgang das in Fig.8k dargestellte Signal erscheinen würde. Sollte der Karteniesemechanismus jedoch einen auf der Magnetkarte gespeicherten Flußübergang auslassen, dann würde an den Leitungen 531 bis 534 einer der "1- (O)"-Aufwärts (Abwärts)-Übergänge nach den Figuren 8g bis 8 j nicht erscheinen. Beim Anlegen an eine ODER-Schaltung würde das in Fig.81 dargestellte AusgangssignalFrom the Figures'8g to 8j it can be seen that in one from four bits of data word on channel 1 on the lines 531 to 534 a total of four pulses are generated. These pulses occur at different times, so that when lines 531 to 534 are applied to the input an OR circuit at the output of which the signal shown in FIG. 8k would appear. Should the card reader but omit a flux transition stored on the magnetic card, then lines 531 to 534 one of the "1- (O)" up (down) transitions after do not appear in FIGS. 8g to 8j. When applied to an OR circuit, the output signal shown in FIG

709817/0708709817/0708

erscheinen. Venn festgestellt wird, daß in einem Kanal ein Impuls fehlt, wird der an einer der vier Leitungen dieses Kanals erscheinende nächste Impuls untersucht. Da zwei Datenkanäle vorhanden sind, von denen jeder am Ausgang einer ODER-Schaltung ein taktähnliches Ausgangssignal erzeugt (wie in Fig.81 dargestellt ist), kann in vorteilhafter V/eise die Redundanz bei der Feststellung ausgenutzt werden, ob in einem Kanal ein Impuls fehlt. Die Fehlerdetektorschaltung untersucht einzeln jedes taktartige Kanalausgangssignal, und es wird ein Zähler gestartet, wenn an einem der Kanäle am Ausgang der oben erwähnten ODER-Schaltung dieses Kanals' ein Impuls auftritt. Wenn innerhalb einer vorbestimmten Zeit kein Impuls am Ausgang der ODER-Schaltung für den anderen Kanal festgestellt wird, dann bestimmt die Fehlerdetektorschaltung, daß ein Impuls fehlt. appear. If it is determined that a pulse is missing in a channel, the next pulse appearing on one of the four lines of this channel is examined. Since there are two data channels, each of which generates a clock-like output signal at the output of an OR circuit (as shown in FIG. 81), the redundancy can advantageously be used when determining whether a pulse is missing in a channel . The error detector circuit examines each clock-like channel output signal individually, and a counter is started when a pulse occurs on one of the channels at the output of the above-mentioned OR circuit of this channel. If no pulse is detected at the output of the OR circuit for the other channel within a predetermined time, then the error detection circuit determines that a pulse is missing.

Das Prinzip, nach der diese Fehlerfeststellungsschaltung arbeitet, beruht darin, daß für jede Spur zwischen zwei Aufwärts-Übergängen ein Abwärts-Übergang oder andrerseits ein Aufwärts-Übergang zwischen zwei Abwärts-übergängen vorhanden sein sollte. Ist dies nicht der Fall, dann ist ein Lesefehler aufgetreten; der Lesemechanismus ist falsch ausgerichtet oder er hat ein Bit ausgelassen. Unter Bezugnahme auf die Figuren 81 bis 8p ist zu erkennen, daß beispielsweise das Bit 5( das dritte Bit der vier Bits im Kanal 1) verlorgengegangen ist. Durch Untersuchung jades der zwei Leitungspaare (der "1"-Spur und der "O"-Spur) während der nächsten Bit-Zeit, bestimmt die Schaltung, daß der nächste Impuls an der "0· -Aufwärts"-Leitung (Leitung 533) auftritt. Durch Untersuchen von Flipflops, die durch die unmittelbar vorhergehenden Impulse an denThe principle on which this error detection circuit works is that for each track between two Upward transitions a downward transition or, on the other hand, an upward transition between two downward transitions should be present. If this is not the case, then a read error has occurred; the reading mechanism is wrong aligned or he left out a bit. Referring to Figures 81 to 8p, it can be seen that, for example bit 5 (the third bit of the four bits in channel 1) has been lost. By examining jades of the two wire pairs (the "1" lane and the "O" lane) during the next bit time, the circuit determines that the next pulse will be on the "0xUp" line (line 533) occurs. By examining flip-flops caused by the immediately preceding pulses to the

709817/0708709817/0708

Leitungen 533 und 534 ( "OK-Spur) gesetzt worden sind, wird festgestellt, daß an der "O-Abwärts"-Leitung (Leitung 534) kein Impuls aufgetreten ist, dader letzte Impuls an der ^wO-Aufwärts"-Leitung (Leitung 533) vorhanden war. Da die Impulse an der "O-Aufwärts"-Leitung direkt Aufwärtsübergänge in der "O^u-Spur repräsentieren und die Impulse an der "O-Abwärts"rLeitung Abwärtsübergänge in der "O"-Spur repräsentieren, zeigt dies an, daß zwischen ,zwei Aufwärtsübergängen kein Abwärts-Übergang stattgefunden hat. Dies ist ein Fehlerzustand, wie oben angegeben wurde. Der Fehlerzustand wird als ein in der "O"-Spur vorliegender Fehlerzustand erkannt; insbesondere ist ein Abwärtsübergang beim Bit 5 ausgelassen worden. Dies ist in den Figuren 8 j und 8p zu erkennen. Die Fehlerdetektor-und Korrekturschaltung 517 zieht das Potential an der Leitung 534 während des Bits 5 zur Korrektur des Fehlers auf den Viert V_DD. Das Bit 5 des acht Bits enthaltenden Schieberegisters 539 ist korrigiert, und das von den Kanälen 1 und 2 der Magnetkarte gelesene korrigierte Programmschrittwort kann aus dem Schieberegister 539 zum Datenregister 518 übertragen werden. Es ist offensichtlich, daß beim Verlust von zwei Bits keine Korrektur durchgeführt werden kann, da es nicht möglich ist, festzustellen, welche Leitung ein Bit ausgelassen hat. In diesem Fall wird eine Anzeige dieses Zustands ausgeführt, indem COND₂ gesetzt wird, von wo aus ein Signal an der Leitung 516 zur Eingangs/Ausgangs-Puff erlogik 503 übertragen wird.Lines 533 and 534 ("OK trace) have been asserted, it is determined that no pulse has occurred on the" O-Down "line (line 534) because the last pulse on the ^w O-Up" line (line 533) was present. Since the pulses on the "O-Up" line directly represent up ^{transitions in the "O u"} lane and the pulses on the "O-Down" r line represent down transitions in the "O" lane, this indicates that between, two up transitions no down transition has occurred. This is an error condition as indicated above. The error condition is recognized as an error condition present in the "O" lane, in particular a down transition has been omitted at bit 5. This is in the figures 8 j and 8p. The error detector and correction circuit 517 pulls the potential on the line 534 to the fourth V _DD to correct the error during bit 5. Bit 5 of the eight-bit shift register 539 is corrected, and that of the Corrected program step word read from channels 1 and 2 of the magnetic card can be transferred from shift register 539 to data register 518. It is obvious that if two bits are lost, no correction du can be tracked because it is not possible to determine which line has missed a bit. In this case, an indication of this condition is performed by asserting COND ₂ , from which a signal on line 516 is transmitted to input / output buffer logic 503.

Das (faUs erforderlich) korrigierte Programmschrittwort wird über Verknüpfungsschaltungen 541, die durch einSignal LOAD aus der Zeitsteuerlogik 507 aktiviert sind, parallel zuThe corrected program step word (if necessary) is connected in parallel to via logic circuits 541, which are activated by a signal LOAD from the time control logic 507

709817/0708709817/0708

den Leitungen 540 übertragen. Aus dem Datenregister 518 wird das Programmschrittwort seriell auf der Leitung 542 zur Pufferlogik 503 und weiter zum Tastenfeldregister 54 des Rechen-Chips 15 (über die EXT-Leitung) übertragen. Nachdem das Programmschrittwort einmal im Tastenfeldregister 54 abgespeichert worden ist, kann es natürlich zum Programm-Chip 500 zur Abspeicherung in der Folge übertragen werden, oder es kann unmittelbar^ zum Steuern der Operation der Rechenanordnung durch Adressieren von Abschnitten der Hauptfestspeicher und der Konstanten-Festspeicher verwendet werden.the lines 540 transmitted. From data register 518 the program step word is sent serially on line 542 to buffer logic 503 and on to keypad register 54 of the computing chip 15 (via the EXT line). After the program step word once in the keypad register 54 has been stored, it can of course be sent to the program chip 500 for storage in the sequence or it can be directly used to control the operation of the computing device by addressing by sections of the main read-only memory and the constant read-only memory.

In Fig.9 ist ein Funktionsblockschaltbild des Stromversorgungs-und Takt-Chips 21 von Fig.2b dargestellt. Eine genaue Beschreibung eines ähnlichen Chips ist in der USA-Patentanmeldung SN 329 008 vom 2.Oktober 1973 enthalten. Änderungen zur Erzielung der unten beschriebenen Funktionen sind für den Fachmann ohne weiteres offensichtlich. Der Treiber-Chip 21 arbeitet abhängig von einer externen Versorgungsspannung V_cc, die typischerweise aus wenigstens einer Trockenzelle mit einer Spannung von 2 bis 6 Volt besteht. Der Chip erzeugt daraus die Spannung V_DD sowie die Taktsignale 01 und 02.FIG. 9 shows a functional block diagram of the power supply and clock chip 21 from FIG. 2b. A detailed description of a similar chip is contained in US patent application SN 329 008 of October 2, 1973. Changes to achieve the functions described below will be readily apparent to those skilled in the art. The driver chip 21 operates as a function of an external supply voltage V _cc , which typically consists of at least one dry cell with a voltage of 2 to 6 volts. From this, the chip generates the voltage V _DD and the clock signals 01 and 02.

Der Treiber-Chip 21 enthält einen gesteuerten Doppelfrequenz-Taktgenerator 126, der abhängig von einer eine geregelte Spannung liefernden Spannungsversorgungsund Oszillatorschaltung 228 sowie einem Filter 124 arbeitet. Die Spannungsversorgungs- undOszillatorschaltung 128 enthält einen Regler der Art, wie er in der Technik als Schaltregler mit einerFangdiode und einer Spule bekannt ist. Das Filter 124.enthält eine herkömmliche Spännungs-The driver chip 21 contains a controlled double frequency clock generator 126, which is dependent on a voltage supply and Oscillator circuit 228 and a filter 124 works. The power supply and oscillator circuit 128 includes a regulator of the type known in the art as a catch diode and inductor switching regulator is. The filter 124 contains a conventional voltage

709817/0708709817/0708

verdopplerschaltung, in der von eimr LC-Schaltung Gebrauch gemacht wird. In Fig.2 ist eine Anschlußklemme RCL dargestellt, die über eine Widerstandskopplung mit Masse verbunden ist, damit die niedrigere Frequenz des Doppelfrequenz-Taktsystems eingestellt wird. Die Anschlußklemmen CC1 und CC2 sind gemäß der Darstellung über eine RC-Schaltung mit Masse verbunden, die die Impulsdauer der Taktsignale und 02 bestimmt. Die Dauer der Impulse beträgt typischerweise jeweils eine Mikrosekunde, wobei der 01 P1, 02 P2-Zyklus einen Zyklus von der Dauer von 4 Mikrosekunden bei der hohen Frequenz bildet. Bei der niedrigen Frequenz haben die Taktsignale 01 und 02 typischerweise, eine Dauer von jeweils 2 Mikrosekunden, wobei P2 und P1 jeweils eine Dauer von 12 Mikrosekunden haben» Die Anschlußklemme CDB ist kapazitiv an die Klemme IND'angekoppelt, die ihrerseits induktiv an die Spannung V_cc angekoppelt ist. Der Kondensator und die Spule, die mit den Anschlußklemmen CDB und IND verbunden sind_s sind der Verdopplungskondensator und die Verdopplungsspule, die im oben erwähnten Schaltregler verwendet werden.doubler circuit in which use is made of an LC circuit. In Figure 2, a terminal RCL is shown, which is connected to ground via a resistive coupling, so that the lower frequency of the double-frequency clock system is set. The terminals CC1 and CC2 are connected to ground via an RC circuit, which determines the pulse duration of the clock signals and 02. The duration of the pulses is typically one microsecond each, with the 01 P1, 02 P2 cycle forming a cycle of 4 microseconds in duration at the high frequency. At the low frequency, the clock signals 01 and 02 typically have a duration of 2 microseconds each, whereas P2 and P1 each have a duration of 12 microseconds _{cc is} coupled. The capacitor and the coil, which are connected to the terminals and CDB IND _s are the doubling capacitor and doubling coil used in above-mentioned switching regulator.

In Fig.10 ist ein genaues Funktionsblockschaltbild des Drucker-Chips 22 und des Anzeige-Chips 23 dargestellt, die oben im Zusammenhang mit Fig.2a erörtert wurden. Ein dem Chip 22 ähnlicher Drucker-Chip ist in der Patentanmeldung P 24 60 693.7enthalten. Die geringfügigen Änderungen, die gegenüber dieser Patentanmeldung zur Durchführung der Anzeige notwendig sind, sind in der USA-Patentanmeldung SN.439 474 vom 4.Februar 1973 beschrieben.In Fig.10 is a detailed functional block diagram of the Printer chip 22 and the display chip 23 shown, which were discussed above in connection with Figure 2a. A The printer chip similar to the chip 22 is contained in the patent application P 24 60 693.7. The minor changes, which are necessary in relation to this patent application to carry out the display are in the USA patent application SN 439 474 of February 4, 1973.

Fig.10 zeigt ein Blockschaltbild eines LSI-Chips 618," der zur Ansteuerung einer Wärmedruckschiene (gemäß der Darstellung) von Ausgangssignalen und Steuersignalen des10 shows a block diagram of an LSI chip 618, " to control a thermal pressure rail (according to the illustration) of output signals and control signals of the

709817/07 08709817/07 08

Rechners Gebrauch macht, um auf einem tfärmeempfindlichen Papier Zeichen zu drucken, die auf der Basis einer Punktmatrix erzeugt werden.Das hier beschriebene Beispiel umfaßt 20 5x7-Punktmatrizen zum Drucken einer Zeile mit bis zu 20 Zeichen ¥ie noch zu erkennen sein wird, ist die in Fig.10 dargestellte Anordnung in geeigneter Weise zur Ansteuerung einer zwanzigstelligen 5x7-VLED-Punktanzeige geändert.Calculator makes use of to a temperature sensitive Paper to print characters generated on the basis of a dot matrix. The example described here includes 20 5x7 dot matrices for printing a line with up to 20 characters As will still be seen, the arrangement shown in FIG. 10 is suitable for controlling a twenty-digit Changed 5x7 VLED dot display.

Eine binär codierte Datenfolge aus dem Rechen-Chip und dem SCOM-Chip wird über die zum LSI-Chip 618 führende 3XT-Leitung empfangen. Aus dem Festspeicher des SCOM-Chips werden Befehlswörter mit .13 Bits hergeleitet. Die Befehlswörter werden über die Leitung IRG empfangen. Über die IDLE-Leitung wird ein Synchronisierungssignal empfangen, das ein Signal mit einer bekannten zeitlichen Beziehung zu denZeitsteuersignalen in der Rechenanordnung ■ st_s beispielsweise eine programmierte Änderung des Zueiner bestimmten D-und S-Zeit.A binary-coded data sequence from the computing chip and the SCOM chip is received via the 3XT line leading to the LSI chip 618. Command words with .13 bits are derived from the read-only memory of the SCOM chip. The command words are received via the IRG line. Via the IDLE line a synchronizing signal is received, the st a signal with a known temporal relationship to the rake assembly in denZeitsteuersignalen ■ _s as a programmed change of the added to a particular D and S-time.

Die Leitung 617 liefert an die Rechenanordnung ein Signal, das anzeigt, daß der LSI-Chip 618 besetzt ist, d.h. mit einer noch nicht beendeten zugewiesenen Arbeit beschäftigt ist.The line 617 supplies a signal to the arithmetic logic unit which indicates that the LSI chip 618 is occupied, i.e. with is busy with an unfinished assigned work.

Die auf dem LSI-Chip 618 enthaltenen Bauelemente arbeiten zur Erregung von im Druckkopf 621 gebildeten Widerstandsheizelementen zusammen. Der Druckkopf 621 enthält ein lineares Feld aus 100 Heizelementen 621a. Die Heizelemente 621a sind in Fünfergruppen angeordnet. Insgesamt überdecken 20 Gruppen zu je fünf Heizelementen ein v/ärseempfindliches Papierband, auf dem die Ausgangssignale der Rechenanordnung gedruckt werden sollen. Für jedes Zeichen drucktdie AnordnungThe components contained on the LSI chip 618 are working to excite resistance heating elements formed in printhead 621. The printhead 621 includes a linear array of 100 heating elements 621a. The heating elements 621a are arranged in groups of five. Cover all over 20 groups, each with five heating elements, one sensitive to blood Paper tape on which the output signals of the computing arrangement are to be printed. The arrangement prints for each character

709817/0708709817/0708

jeweils eine Zeile einer 5x7-Matrix, wobei das Papier von einem Motor zwischen dem Drucken aufeinanderfolgender Zeilen schrittweise weiterbewegt wird. Jede Gruppe aus fünf Heizelementen liegt räumlich im Abstand voneinander, damit zwischen Druckzeichen jeweils ein Zwischenraum entsteht. An den Druckkopf 621 sind 20 Zeichenabtastleitungen 622 angeschlossen. Jede der Abtastleitungen 622 ist mit jeder Eingangsleitung einer Gruppe aus fünf Heizelement-Eingangsleitungen verbunden. Es sind fünf Spaltenabtastleitungen 623 vorgesehen, die einzeln an die ersten, zweiten, dritten, vierten und fünften Heizelemente jeder Gruppe angeschlossen sind. Genauer gesagt ist die Leitung 623a an das erste Heizelement in jeder der 20 Gruppen angeschlossen. Die Leitung 623b ist mit dem zweiten Heizelement jeder der 20 Gruppen verbunden, und die Leitungen 623c , 623d und 623e sind in gleicher Weise mit den dritten, vierten bzw. fünften Heizelementen jeder der 20 Gruppen verbunden.one row at a time of a 5x7 matrix, the paper being driven by a motor between printing successive Lines is advanced step by step. Each group of five heating elements is spatially at a distance from each other, so that there is a space between printed characters. To the print head 621 are 20 character scanning lines 622 connected. Each of the sense lines 622 is associated with each input line of a group of five heater input lines tied together. There are five column scan lines 623 which are individually connected to the first, second, third, fourth and fifth heating elements of each group are connected. More specifically, line is 623a connected to the first heating element in each of the 20 groups. Line 623b is with the second heating element connected to each of the 20 groups, and lines 623c, 623d and 623e are similarly connected to the third, fourth and fifth heating elements of each of the 20 groups connected.

Eine Datenfolge an der EXT-Leitung wird einem'funktionsprogrammierbaren Logikfeld 630 zugeführt, dessen Ausgangssignal in einem Speicher 631 gespeichert wird. Ein solcher Speicher ist ein sequentiell adressierbarer Speicher (SAM), wie er in der DT-OS 2 235 430 beschrieben ist. Die Verwendung eines solchen Decodierers 630 ermöglicht es, sowohl Zeichen- als auch Funktionsdruckdaten auf dem gleichen seriellen Eingang zu übertragen, wodurch der Anschlußstiftbedarf auf ein Minimum verringert wird. Der sequentiell adressierbare Speicher 631 speichert ein 6xBit-¥ort, damit durch Decodierung jedes einzelne der-20 Zeichen bestimmt wird, das mit Hilfe des Druckkopfs gedruckt werden soll. Ein Festspeicher 632 ist zum Speichern einer aus 35 Bits bestehenden Codegruppe für jedes der 64A data sequence on the EXT line becomes a function-programmable Logic field 630 supplied, the output signal of which is stored in a memory 631. Such a Memory is a sequentially addressable memory (SAM) as it is described in DT-OS 2 235 430. The usage such a decoder 630 enables both character and function print data to be recorded on the same serial input, minimizing pin requirements. Of the sequentially addressable memory 631 stores a 6xBit- ¥ ort, so that every single one of the 20 characters is determined by decoding that is sent with the help of the print head should be printed. A read only memory 632 is for storing a code group consisting of 35 bits for each of the 64

709817/0708709817/0708

- ftf -- ftf -

alphanumerischen Zeichen vorgesehen, das mit dem Druckkopf 621 gedruckt werden kann. Eine Sammelleitung 633 überträgt die Codegruppe aus dem sequentiell adressierbaren Speicher 631 zum Festspeicher 632 für eine i-Aus-7-Decodierung, und die Codegruppe wird ferner über eine aus drei Leitungen bestehende Sammelleitung 636 für eine i-Aus-5-Decodierung übertragen , so daß an der Ausgangsleitung 637 eine serielle binäre Codegruppe geliefert- wird, >die in der beispielsweise aus einem Schieberegister bestehenden Speichervorrichtung 638 gespeichert wird. Wenn in dem Schieberegister 638 zwanzig ■ Bits gespeichert sind , die die Stellen der gewünschten zu druckenden Punkte repräsentieren, dann werden ausgewählte Heizelemente örtlich erregt, damit auf dem wärmeempfindlichen Eapier Einbrennstellen entstehen. Die dreiadrige SEmmelleitung 636 ist auch an einen Decodierer 639 angeschlossen, damit die fünfadrige Ausgangssammelleitung 623 erregt wird.alphanumeric characters are provided with the printhead 621 can be printed. A bus 633 carries the code group from the sequentially addressable memory 631 to read-only memory 632 for i-out-of-7 decoding, and the code group is also passed through a three line bus 636 for i-out-of-5 decoding transmitted, so that a serial binary code group is supplied at the output line 637,> the for example, a storage device 638 consisting of a shift register is stored. If in the shift register 638 twenty ■ bits are stored which represent the positions of the desired dots to be printed, then selected heating elements are locally excited so that burn-in marks are created on the heat-sensitive paper. The three-wire S-bus 636 is also connected to a decoder 639 to provide the five-wire output bus 623 is excited.

Synchronisierungszeitsteuerimpulse auf der IDLE-Leitung werden einem Zustandszeitsteuergenerator 640 zugeführt, dessen Ausgangssignale an eine Vergleichslogik 641 angelegt werden. Der Zeitsteuergenerator 634 ist auch an die Vergleichslogik 641 angeschlossen, deren Ausgangssignale über eine Leitung 642 den Zeitsteuergenerator 634 zu seiner Synchronisierung und zur Steuerung der zeitlichen Beziehung der Signale an den Ausgangssammelleitungen 635 und 636 zugeführt werden. Die Sammelleitung 635 ist an einen Decodierer 644 zur Steuerung vonLeitungen 619a angeschlossen, die den Schrittmotor 619 ansteuern. Der Schrittmotor 619 betätigt ein mechanisches Verbindungsglied 619b so, daß,' das wärmeempfindlichePapierband am Druckkopf 621 schrittweise vorbeibewegt wird.Synchronization timing pulses on the IDLE line are fed to a state timing generator 640, whose output signals are applied to a comparison logic 641. The timing generator 634 is also connected to the comparison logic 641 connected, the output signals of which via a line 642 the timing generator 634 to his Synchronize and control the timing of the signals on output busses 635 and 636 are fed. The bus 635 is connected to a decoder 644 for controlling lines 619a, which control the stepper motor 619. The stepper motor 619 operates a mechanical link 619b so that, ' the heat-sensitive paper tape is incrementally moved past the print head 621.

An der IRG-Leitung anliegende Befehlswörter werden einem Befehlsdecodierer 648 zugeführt. Das Ausgangssignal desCommand words on the IRG line become a Instruction decoder 648 is supplied. The output signal of the

709817/0708709817/0708

Befehlsdecodierers 648 wird einer Steuerlogik 649 zugeführt, die an verschiedene Einheiten in der gesamten Anordnung angeschlossen ist, wie noch gezeigt wird.Instruction decoder 648 is fed to control logic 649 which is connected to various units throughout the arrangement is as will be shown.

Es folgt nun eine allgemeine Funktionsbeschreibung des den Lade- und Druckvorgang umfassenden Zyklus. Ein Null-Druckbefehl (ZP) über die IRG-Leitung am Beginn der Ladefolge bewirkt das Löschen des sequentiell adressierbaren Speichers 631. Die zu druckenden Zeichen werden von links nach rechts in den sequentiell .adressierbaren Speicher 631 geladen, was bedeutet, daß das zuerst geladene Zeichen in der ausgedruckten Wiedergabe das am weitesten rechts liegende Zeichen ist, während das zuletzt geladene Zeichen in der auszudruckenden Wiedergabe das am weitesten links liegende Zeichen ist. Jedes Zeichen wird dadurch geladen, daß über die EXT-Leitung seine eigene 7-Bit-Codegruppe geladen wird, von der 6 Bits im Anschluß an den Empfang eines Zeichendruckbefehls (CP) über die IRG-Leitung in den Speicher 631 geladen und zur entsprechenden Aktivierung der Steuerlogik 649 im Decodierer 648 deco&iert werden. Wenn in der gedruckten Wiedergabe eine Leerstelle erwünscht ist, wird über die IRG-Leitung ein Schrittdruckbefehl (SP) zur Betätigung der Steuerlogik 649 übertragen, der bewirkt, daß in den Speicher 63I eine eine Leerstelle repräsentierende 6-Bit-Codegruppe eingegeben wird.The following is a general functional description of the cycle comprising the loading and printing processes. A zero print command (ZP) via the IRG line at the beginning of the loading sequence causes the sequentially addressable to be deleted Memory 631. The characters to be printed are stored from left to right in the sequentially addressable memory 631 loaded, which means that the character loaded first in the printed representation is the one furthest to the right Character is while the last character loaded in the reproduction to be printed is the leftmost one Sign is. Each character is loaded by loading its own 7-bit code group via the EXT line, of the 6 bits following receipt of a character print command (CP) into the memory 631 via the IRG line loaded and decoded to activate the control logic 649 in the decoder 648. If in the printed If a blank space is desired, a step print command (SP) is sent via the IRG line Transferring actuation of the control logic 649, which causes that in the memory 63I a representing a blank 6-bit code group is entered.

Wenn über die EXT-Leitung ein Funktionsbefehl übertragen wird, dann wird dessen 7-Bit-Codegruppe zum programmierbaren Logikfeld 630 übertragen. Ein über die IRG-Leitiing übertragener Funktionsdruckbefehl (FP) betätigt die Steuerlogik 649 so, daß die Decodierung einer die Funktion repräsentierenden 7-Bit-Codegruppe durch das Logikfeld 630 freigegeben wird, das in Abhängigkeit davon dreiWhen a function command is transmitted via the EXT line then its 7-bit code group is transferred to the programmable logic field 630. One about the IRG-Leitiing transmitted function pressure command (FP) actuates the control logic 649 so that the decoding of the function Representing 7-bit code group is released by the logic field 630, which depending on it three

709817/0708709817/0708

6-Bit-Codegruppen erzeugt, die. eine in den Speicher 631 zu ladende, aus drei Zeichen bestehende Funktionsgruppe repräsentieren. Wenn alle 20 Zeichen mit den gewünschten Leerstellen im Ausdruck in den Speicher 63I geladen worden sind, dann betätigt ein Druckbefehl (PP) über die IRG-Leitung und die Steuerlogik 649 den Zeitsteuergenerator so, daß dieser mit seiner Ablauffolge beginnt. Der Zeitsteuergenerator 634 tastet die erste Zeile jeder ausgewählten Festspeichergruppe entsprechend jeder Gruppe des 20-Zeichen-Druckers ab, während der Speicher 63I nacheinander jede ausgewählte Zeichencodegruppe erregt, die im Festspeicher 632 in aufgeteilter Weise vorhanden ist. Im Festspeicher 632 sind 64 Codegruppen verteilt, und der Speicher 631 erregt nur die Gruppe .in dem Festspeicher entsprechend dem Zeichen, das zu einer bestimmten Abtastzeit gedruckt werden soll. Das bedeutet, daß zwanzig 6-Bit-Wörter nacheinander 20 Blöcke des Festspeichers 632 adressieren, damit der erste Punkt jeder Α-Gruppe eingebrannt wird. Wenn der zweite Punkt jeder Α-Gruppe als Folge der Decodierung im Decodierer 639 freigegeben wird, wird nach 20 weiteren. Adressen aus dem Speicher 63I, von denen jede während der Dauer eines S-Zeitsignals übertragen wird, der zweite Punkt jeder Punktgruppe gedruckt usw. Nach insgesamt 5x20-S-Zeitsignalen ist die erste Punktzeile für alle . 20 Zeichen vollständig gedruckt. Der Decodierer 644 adressiert nun die Zeilen des FestSpeichers, die die zweite ZeiJe jedes Zeichens repräsentieren. Nach insgesamt ,5 x 20 χ 7.'also 700 Adressen aus dem Speicher 63I ist eine vollständige Zeichenzeile gedruckt»6-bit code groups that generate. one in memory 631 represent the three-character function group to be loaded. If all 20 characters with the desired Spaces in the expression have been loaded into memory 63I are then actuated a print command (PP) via the IRG line and the control logic 649 the timing generator so that it begins with its sequence. The timing generator 634 scans the first line of each selected ROM group corresponding to each group of the 20 character printer from, while the memory 63I successively each selected character code group which is present in read-only memory 632 in a divided manner. In permanent storage 632, 64 code groups are distributed, and the memory 631 only energizes the group in the read-only memory accordingly the character to be printed at a certain sampling time. That means twenty 6-bit words in a row Address 20 blocks of the fixed memory 632 so that the first point of each Α group is burned in. If the second point of every Α-group is enabled as a result of the decoding in decoder 639, after 20 more. Addresses from memory 63I, each of which during the duration of an S-time signal is transmitted, the second point of each point group is printed, etc. According to the total 5x20-S-Zeitsignalen is the first line of dots for all. 20 characters fully printed. The decoder 644 now addresses the lines of the permanent memory that the represent the second line of each character. After a total of, 5 x 20 χ 7.'so 700 addresses from the memory 63I is a complete line of characters is printed »

Der Zeitsteuergenerator 634 zählt Befehlszyklen, und er wartet zwischen Aktivierungen des 1-Aus-7-DecodierersThe timing generator 634 counts instruction cycles, and it waits between activations of the 1-out-of-7 decoder

709817/0708709817/0708

bis eine ausreichende Zeit, d.h. 5 Millisekunden, verstrichen ist, damit das Einbrennen vollendet wird. Zur Erzielung einer Anzeige mit VLED-Matrizen (Matrizen mit sichtbares Licht aussendenden Dioden) ist die Verzögerung um 5 Millisekunden nicht notwendig, und der Zeitsteuergenerator 634 arbeitet mit'der schnelleren Folgefrequenz von vorzugsweise 90 kHz.until sufficient time, i.e. 5 milliseconds, has passed for the burn-in to complete. To the Achieving a display with VLED matrices (matrices with visible light emitting diodes) is the delay not necessary by 5 milliseconds, and the timing generator 634 works with the faster repetition frequency of preferably 90 kHz.

In der oben erwähnten USA-Patentanmeldung SN 439 474 ist eine Abwandlung der oben beschriebenen Schaltung angegeben, bei der bewirkt wird, daß die Ausgangssignale der Register 638 an den Leitungen 622 eine segmentierte Anzeige, beispielsweise eine Gruppe von sichtbares Licht aussendenden Dioden (VLED), die in. einer ähnlichen Folge von 5x7-Punkten angeordiE t sind, betätigen. Die. Adressierung des VLED-Feldes über die Leitungen 622 und den 1-Aus-5-Decodierer 639 ist oben beschrieben. Wie in Fig.11a angegeben ist, sind die Ausgangssignale des 1-Aus~7-Decodierers 644 an den Leitungen 619a über Leitungen 619b an den Zähler 650 angekoppelt. Wie noch erläutert wird, läuft in 7-Bit~Zähler 650 ein einzelnes Bit durch die sieben Positionen zur aufeinanderfolgenden Betätigung jeder Zeile der siebenzeiligen Matrix in einer ebensolchen Weise, wie das Papier vom Papiervorschubmotor 619 vertikal verschoben wird.In the above-mentioned US patent application SN 439 474 shows a modification of the circuit described above in which the output signals the registers 638 on lines 622 provide a segmented display, e.g., a group of visuals Activate light emitting diodes (VLED), which are arranged in a similar sequence of 5x7 points. The. Addressing of the VLED field via lines 622 and 1-out-of-5 decoder 639 is described above. As As indicated in Figure 11a, the outputs of the 1-out-of-7 decoder 644 on lines 619a are across Lines 619b coupled to counter 650. How else 7-bit counter 650 runs a single one Bit through the seven positions for successive actuation of each row of the seven-row matrix in one in the same way that the paper is moved vertically by the paper feed motor 619.

In Fig.11a ist ein Funktionsschaltbild der VLED-Anzeigematrix und des Zählers 650 dargestellt, die zusammen mit dem Treiber-Chip 23 zur Anzeige der alphanumerischen Anweisungen gemäß der Erfindung verwendet werden. 20 Gruppen aus jeweils 5x7-Diodenfeidern sind so angeordnet, daß in entsprechender Weise angeordnete Dioden in jeder ZeileIn Figure 11a is a functional diagram of the VLED display matrix and the counter 650, which together with the driver chip 23 for displaying the alphanumeric instructions can be used according to the invention. 20 groups of 5x7 diode fields each are arranged so that appropriately arranged diodes in each row

709817/0708709817/0708

elektrisch miteinander verbunden sind. Das bedeutet, daß die Leitung A1 den ersten Punkt in der ersten Zeile jedes Feldes verbindet, daß die Leitung A2 den zweiten Punkt in jeder 5x7-Gruppe verbindet, usw. Die Leitungen B1 bis B7 stellen die elektrischen Verbindungen jederZeile jeder Diodenmatrix in der gleichen Zeile der Gruppe her, was bedeutet, daß die Leitung B1 die erste Zeile jeder Matrix verbindet, während die Leitung B2 d,ie zweite Zeile verbindet, usw. Es ist zu erkennen,daß die Leitungen B1 bis B7 nicht vom Zähler 650 ausgehen müssen, wie dargestellt ist, sondern so dargestellt sein können, daß sie die Diodenzeilen seriell miteinander verbinden.are electrically connected to each other. That means that line A1 is the first point on the first line of each Field connects that line A2 connects the second point in every 5x7 group, and so on. Lines B1 through B7 make the electrical connections of each row of each diode matrix in the same row of the group, which means that the line B1 connects the first row of each matrix, while the line B2 d, ie the second row connects, etc. It can be seen that lines B1 through B7 need not extend from counter 650 as shown but can be represented in such a way that they connect the rows of diodes in series with one another.

Der Zähler 650 ist ein 7-Bit-Zähler,in .dem der Signalwert nur jeweils um eine Bit-Stelle weiter verschoben wird, so daß eine Abtastung der sieben Zeilen der Diodenmatrizen bewirkt wird. Alle B1-Leitungen werden beispielsweise für die Dauer eines D-Zeitsteuersignals betätigt, während alle B2-Leitungen für die Dauer des nächsten D-Zeitsteuersignals betätigt v/erden usw. Die Leitung 619b "aus dem Drucker-Chip ist dabei die entsprechende Verbindung zum Drucker/Anzeige-Chip 618 von Fig.10, da die Leitung 619a die Verbindung zum Papiervorschubmotor 619 herstellt. Es ist zu erkennen, daß die Arbeitsweise der VLED-Anzeige der oben beschriebenen Arbeitsweise der Drucker-Ausgabeeinheit entspricht. Es werden in jeder Zeile entsprechende Dioden betätigt, und damwird die nächste Zeile betätigt, bis alle sieben Zeilen abgetastet sind, wobei die Abtastgeschwindigkeit genügend groß ist, damit das Auge eine kontinuierliche Abtastung zur Erzielung eines vollständigen alphanumerischen·Zeichens wahrnimmt. Aus Fig.11b ist zu erkennen, daß an den Stellen I_Q bis I₁C für den A1-PunktThe counter 650 is a 7-bit counter in which the signal value is only shifted by one bit position each time, so that the seven rows of the diode matrices are scanned. For example, all B1 lines are actuated for the duration of a D timing control signal, while all B2 lines are actuated for the duration of the next D timing control signal, etc. The line 619b ″ from the printer chip is the corresponding connection to the printer 10, since the line 619a establishes the connection to the paper feed motor 619. It can be seen that the operation of the VLED display corresponds to the operation of the printer output unit described above is actuated, and then the next line is actuated until all seven lines have been scanned, the scanning speed being sufficiently great that the eye perceives a continuous scan to achieve a complete alphanumeric character I _Q to I ₁ C for the A1 point

709817/0708709817/0708

die Codegruppe 11110 anliegt. Das bedeutet, daß zur Erzeugung dssWorts "ENTER" nach der Darstellung von Fig.8a die zwei in Fig.11b angegebenen Tabellen zur Erregung der ersten zwei Diodenzeilen in der Matrix verwendet werden. ' ' .the code group 11110 is present. That means that for generation dssWords "ENTER" according to the representation of Fig.8a the two tables given in FIG. 11b are used to excite the first two rows of diodes in the matrix will. ''.

Die Herstellung von Leuchtdiodenanzeigen ist in der Technik nunmehr bekannt, und das Anschliessen in der oben erwähnten Weise kann ohne weiteres bewerkstelligt werden. Der Zähler 650 ist ein herkömmliches siebenstufiges Schieberegister.The manufacture of light emitting diode displays is now known in the art, and the connection in the above-mentioned manner can be easily accomplished. The counter 650 is a conventional seven step counter Shift register.

Der Zähler 650 und das Register 638 von Fig.10 sind zum Ansteuern der Diodenmatrixanzeige so ausgebildet, daß auf der Diodenanzeige eine sich bewegende Nachricht erzeugt werden kann. Das bedeutet, daß das Verschieben der Inhalte des Speichers 631 und in entsprechender Weise der Inhalte des Ausgaberegisters 638 von Fig.10 um jeweils ein Bit mit der passenden Geschwindigkeit und durch Eingeben eines neuen anzuzeigenden Datenbits mit der entsprechenden Erregung der jeweiligen Dioden eine fliessende Anzeige erzeugt wird. Dies erlaubt natürlich in vorteilhafter Weise die Wiedergabe von Anweisungen auf der Anzeige mit mehr als 20 Stellen. Eine typische Frequenz zur Betätigung der Diodenmatrizen und zur Verschiebung der Daten im Register 638 hat den Wert 30 Hz. In Fig.12a ist die zeitliche Beziehung zwischen den vom Taktgeber-Chip 21 gelieferten Taktsignalen 01 und 02 sowie zwischen den intern erzeugten Taktsignalen P1 und.P2 dargestellt.The counter 650 and the register 638 of FIG Control of the diode matrix display designed in such a way that a moving message is generated on the diode display can be. This means that the shifting of the contents of the memory 631 and in a corresponding manner the contents of the output register 638 of FIG a bit with the appropriate speed and by entering a new data bit to be displayed with the appropriate Excitation of the respective diodes a flowing display is produced. This of course advantageously allows instructions to be reproduced on the display with more than 20 digits. A typical frequency for activating the diode arrays and for shifting the Data in register 638 has the value 30 Hz. In Fig.12a is the time relationship between that from the clock chip 21 supplied clock signals 01 and 02 as well as between the internally generated clock signals P1 and P2.

Für die Taktsignale 01 und 02 wird bei der hohen Geschwindigkeit eine Folgefrequenz von 250 kHz und bei der niedrigen Geschwindigkeit eine Folgefrequenz vonFor the clock signals 01 and 02, a repetition frequency of 250 kHz is used at high speed and at the low speed has a repetition rate of

709817/0708709817/0708

264564] *264564] *

40 kHz angewendet. Die Taktgeneratoren können herkömmlich aufgebaut sein; sie sind hier nicht dargestellt.40 kHz applied. The clock generators can be of conventional construction; they are not shown here.

Eine Gruppe von Taktsignalen 01 P1, 02 P2 wird als Zustandszeit bezeichnet, die die Zeit darstellt, die ein Bit aus jedem der Hauptregister A, B, C und D für die parallele Bearbeitung durch das Rechen- und Steuerwerk ALU benötigt. Die im Rechen-Chip angewendete BCD-Arithmetik erfordert für jede Stelle eine volle Gruppe von Taktsignalen, so daß zur Ausführung arithmetischer Operationen mit allen 16 Stellen eines Registers 16 Zustandszeiten erforderlich sind» 16 Zustandszeiten steLlen eine D-Zeit oder einen Befehlszyklus dar, wie aus Fig.12b zu erkennen ist. Einzelne Adressierungsleitungen in den Registern des sequentiell adressierbaren Speichers werden nur für die Dauer von drei Taktsignalen 01, P1, 02 und nicht für die Dauer aller vier Taktsignale erregt; diese Dreiergruppen werden ebenfalls als Zustandszeiten S_Q bis S^₅ bezeichnet, wie in Fig.12a zu erkennen ist. Die gleichen zur Betätigung der Adressierungsleitungen des SAM-Registers erzeugten .Zustandszeitsignale bewirken auch die Zeitsteuerung des restlichen Teils der Anordnung.A group of clock signals 01 P1, 02 P2 is referred to as status time, which represents the time that a bit from each of the main registers A, B, C and D requires for parallel processing by the arithmetic and control unit ALU. The BCD arithmetic used in the computing chip requires a full group of clock signals for each digit, so that 16 status times are required to carry out arithmetic operations with all 16 digits of a register. 16 status times represent a D time or an instruction cycle, such as from Fig.12b can be seen. Individual addressing lines in the registers of the sequentially addressable memory are only energized for the duration of three clock signals 01, P1, 02 and not for the duration of all four clock signals; these groups of three are also referred to as state _{times S Q} to S ^ ₅ , as can be seen in FIG. 12a. The same status time signals generated for actuating the addressing lines of the SAM register also effect the timing of the remaining part of the arrangement.

Die direkt aus den Zustandszeitsignalen S_Q bis S₁^ erzeugten D-Zeitsignale werden zur Abtastung des Tastenfeldes verwendet. Wie aus Fig.12b hervorgeht, zählen die D-Zeitsignale von D^j- über D^^, D^, .... bis Dq abwärts, während die Zustandszeitsignale von S_Q über S^, Sp ··.· bis Sc aufwärts zählen. Dieses Merkmal unterstützt das Verfahren zur Nullunterdrückung, da vorangehende Nullen, die unterdrückt werden sollen, zuerst bei den höchstwertigen Stellen auftreten, während das Rechen-.und Steuerwerk ALU von rechts nach links mit den niedrigstwertigen Stellen zuerst arbeiten muß.The D time signals generated directly from the state _{time signals S Q} to S ₁ ^ are used to scan the keypad. As can be seen from FIG. 12b, the D time signals count down from D ^ j- via D ^^, D ^, .... to Dq, while the state time signals count down from S _Q via S ^, Sp ··. · To Sc count up. This feature supports the method for zero suppression, since preceding zeros that are to be suppressed appear first at the most significant digits, while the arithmetic unit and control unit ALU must work from right to left with the least significant digits first.

709817/0708709817/0708

In Fig.13 ist eine 16x7-Matrix dargestellt, bei der die Tasten des Tastenfeldes zu erkennen sind, die so angeordnet sind, wie sie von den 16 Zeitsteuersignalen Dq bis D^c abgetastet werden, und wie sie auf den sieben Ausgangsleitungen KN bis KT festgestellt werden, von denen die Tastenfeldinformationen in das System eingegeben werden. Wenn an der Leitung KP zur Zeit des Ze it Steuer signals D,, ^ eine Spannung mit dem Signalwert "1" auftritt, dann ist die Taste EE niedergedrückt usw. Die Kombination eines Zeitsignals und einer Abtastleitung identifiziert eine Taste, und diese 16 und 7 Leitungsausdrücke sind in der Maschine binär codiert, so daß sie in Form von drei bzw. vier Bits erscheinen.Die Tastenfeld- und Zeitsignalinformation wird in das Tastenfeldregister 54 für die anschliessende Adressierung für den Festspeicher ROM, für die Ausführung durch das Rechen- und Steuerwerk ALU oder für die Übertragung zum Programmier- Chip 400 oder zum Kartenlese/ Schreib-Chip auf der EXT-Leitung geladen. Die verschiedenen unbezeichneten Blöcke an den Überkreuzungspunkten der Matrix sind als die Stellen zu verstehen, die-im Tastenfeld 2 von Fig.1 Funktionen wie Papiervorschub (PA), YES, NO, GOTO, ALF, LRN uswo repräsentieren_o 13 shows a 16x7 matrix in which the keys of the keypad can be seen, which are arranged as they are scanned by the 16 timing signals Dq to D ^ c, and as they are on the seven output lines KN to KT from which the keypad information will be entered into the system. If a voltage with the signal value "1" occurs on the line KP at the time of the timing signal D ,, ^, then the key EE is depressed, etc. The combination of a timing signal and a scanning line identifies a key, and these 16 and 7 Line expressions are binary coded in the machine so that they appear in the form of three or four bits. The keypad and time signal information is stored in the keypad register 54 for subsequent addressing for the read-only memory ROM, for execution by the arithmetic and control unit ALU or loaded on the EXT line for transmission to the programming chip 400 or the card read / write chip. The various unmarked blocks at the crossover points of the matrix are to be understood as the bodies-in keypad 2 of Figure 1 functions as the paper feed (PA), YES, NO, GOTO, ALF, LRN uswo represent _o

In den Figuren 14a bis I4f ist ein ausgewähltes Format zur Darstellung des Befehlsworts I_Q bis 1^₂ ^mit seiner decodierten Bedeutung angegeben. Fig.14a bezeichnet die 13 Bits des Befehlsworts I_Q bis I-jp* ^w^^{e s}^^e *^m Befehlsregister 26 auf dem SCOM-Chip erscheinen, nachdem das Wort aus dem Festspeicher 20 gelesen worden ist. Die Formate für Operationen bei Sprüngen (oder bei Fortschaltungen) sind unterschiedlich, wie in den Figuren 14a und 14b zu erkennen ist. Das Bit I^^ ist so dargestellt,A selected format for representing the command word I _Q to 1 ^ ₂ ^with its decoded meaning is indicated in FIGS. 14a to 14f. 14a denotes the 13 bits of the command word I _Q to I-jp * ^w ^ ^es ^ ^e * ^m command registers 26 appear on the SCOM chip after the word has been read from the read-only memory 20. The formats for operations with jumps (or with increments) are different, as can be seen in FIGS. 14a and 14b. The bit I ^^ is shown as

709817/0708709817/0708

daß es den Wert "1" hat, der anzeigt, daß das Befehlswort entweder ein Fortschaltsteuerkommando oder ein bedingtes Sprungkommando und kein Befehl ist. Wenn das Bit I^^ , das COND-Bit,mit dem COND-Bit,das von außen zum Rechen-Chip zur Zeit des Signals S^ übertragen wird, übereinstimmt, dann geben die Bits I^ bis I-,_Q von Fig.14a eine relative Sprungadresse an. Dies bedeutet, daß die Bits I^ bis I-j₀ ^ei^ne Erhöhungsnummer angeben, die zum vorherigen Festspeicherplatz addiert oder davon subtrahiert werden soll, wie das Bit I_Q von Fig.14a angibt, damit eine neue Adresse erzeugt wird, wie Fig.14a zeigt. Wenn das Bit I_Q den Wert "0" hat, dann muß die relative Sprungadresse in den Bits 1* bis 1^₀ zur alten Adresse addiert werden; wenn das Bit I_Q den Wert "1" hat, dann muß die relative Sprungadresse von der alten Adresse subtrahiert werden.that it has the value "1", which indicates that the command word is either an increment control command or a conditional jump command and not a command. If the bit I ^^, the COND bit, coincides with the COND bit, which is transmitted from the outside to the computing chip at the time of the signal S ^, then the bits I ^ to I-, _Q of Fig. 14a a relative jump address. This means that the bits I ^ Ij to specify ₀ ^e i ^ne increasing number added to the previous memory location or to be subtracted, as the bit indicates I _Q of Fig.14a, so that a new address is generated, as Fig.14a shows. If bit I _{Q has} the value "0", then the relative jump address in bits 1 * to 1 ^ ₀ must be added to the old address; if the bit I _{Q has} the value "1", then the relative jump address must be subtracted from the old address.

Wenn das Bit I₁₂ ^des Befehlsworts im Befehlsregister 26 den Wert "0" hat, dann repräsentieren die Bits I_Q bis I^ einen Befehl, der im Rechen-Chip und im Decodierer 28 auf dem SCOM-Chip decodiert wird. Beispielsweise werden die Bits I_Q bis Ι,,ρ i^m Stellenmaskendecodierer 83 so decodiert, daß Maskierungsoperationen erhalten v/erden, die für ein M-FeId M_Q bis M^c definiert sind, und daß eine Konstante N erhalten wird. Die Bits I^ bis Iy werden vom R-Decodierer 73 so decodiert, daß die angezeigte Registeroperation erhalten wird. Die Bits I^ bis I₁₇ werden in der D/S-Test- und Maskenvergleichsschaltung 68 so decodiert, daß die Kennzeichenmaske FMSK nach Fig.14c zur Verfügung gestellt wird. Die Bits I_Q bis I₂ werden im Σ-Decodierer zur Steuerung der Registerauswahl decodiert, während das Bit I, den Codierer 77 zur Anzeige eines Additions-oderIf the bit I _{12 of} ^the command word in the command register 26 has the value "0", then the bits I _Q to I ^ represent an instruction that is decoded in the arithmetic chip and in the decoder 28 on the SCOM chip. For example, bits I _Q to Ι ,, ρ i ^m digit mask decoder 83 are decoded to obtain mask operations defined for an M field M _Q to M ^ c and to obtain a constant N. Bits I ^ through Iy are decoded by R decoder 73 so that the indicated register operation is obtained. The bits I ^ to I ₁₇ are decoded in the D / S test and mask comparison circuit 68 in such a way that the identifier mask FMSK according to FIG. 14c is made available. The bits I _Q to I ₂ are decoded in the Σ decoder to control the register selection, while the bit I, the encoder 77 to display an addition or

709817/0708709817/0708

Subtraktionsvorgangs betätigt. In Fig.14c werden die Bits I_Q bis 1-x vom Kennzeichendecodierer 72 decodiert, so daß Kennzeichen-Steuerbefehle zum Steuern der Kennzeichen^. register erzeugt werden. Der Decodierer 28 decodiert das Befehlswort so, daß Speicher- und Abrufbefehle für die Register F und G geliefert werden.Subtraction operated. In FIG. 14c, bits I _Q to 1-x are decoded by the identifier decoder 72, so that identifier control commands for controlling the identifier ^. register can be generated. Decoder 28 decodes the instruction word to provide store and recall instructions for registers F and G.

Die Bits I_Q bis I₇ bewirken auch eine Betätigung der K-Vergleichsschaltung 78, damit bestimmt wird, welche K-Leitung des Tastenfeldes durch Niederdrücken einer Taste betätigt worden ist. Nach Fig.i4e erzeugen die im Kennzeichendecodierer 72 decodierten Bits I_Q bis I, die Wartebefehle, mit denen die Rechenanordnung in den Wartezustand versetzt wird, bis eine bestimmte Bedingung, beispielsweise eine in den Bits I^ bis Iy codierte D-Zeit eintritt. Die Bits Ia bis Iy werden in der Kennzeichenmasken-Vergleichsschaltung 68 decodiert, damit die Bedingung erzeugt wird, deren Auftreten den Wartezustand steuert. Nach Fig.i4f wird der externe Steuerbefehl EXT vom Daten-Chip erzeugt, indem ein "PREQ" oder ein Konstantenfestspeicher-Abruf durchgeführt wird oder eine Adressierung der Drucker/Anzeige-Chips erfolgt. Der Wert »1» im Bit S_Q des "PREG"-Steuerbefehls gibt die Bedingung an, daß der Rechen-Chip nach einer bestimmten Adresse im Festspeicher für die Veranlassung eines unbedingten Sprungs verlangt, wie es beispielsweise bei der Einschaltlöschung der Fall ist. Der Wert "0" im Bit S₀ gibt die Bedingung an, daß der Rechen-Chip entweder den Konstantenfestspeicher adressieren, einen bestimmten Sprung ausführen oder lediglich COND- und HOLD-Signale übertragen kann. Die "PREG"-Eingabeschaltung ist während eines Konstantenabrufs inaktiv,Bits I _Q through I ₇ also operate the K compare circuit 78 to determine which K line of the keypad has been operated by the depression of a key. According to FIG. I4e, the bits I _Q to I decoded in the identifier decoder 72 generate the waiting commands with which the arithmetic logic unit is put into the waiting state until a certain condition, for example a D time coded in the bits I ^ to Iy, occurs. Bits Ia through Iy are decoded in the label mask comparison circuit 68 to generate the condition the occurrence of which controls the wait state. According to Fig.i4f, the external control command EXT is generated by the data chip in that a "PREQ" or a constant read-only memory call is carried out or the printer / display chips are addressed. The value »1» in bit S _{Q of} the "PREG" control command specifies the condition that the computing chip requires a specific address in the permanent memory to initiate an unconditional jump, as is the case, for example, with the power-on deletion. The value "0" in bit S ₀ indicates the condition that the computing chip can either address the fixed constant memory, execute a specific jump or only transmit COND and HOLD signals. The "PREG" input circuit is inactive during a constant call,

709817/0700709817/0700

264564]264564]

bei dem der Festspeicher normal fortgeschaltet werden kann. Das zweite Bit, das zur Zeit S^ auftritt, ist das COND-Bit zur Übertragung des Zustandes der Bedingungshalteschaltung zum SCOM-Chip, der anzeigt, daß ein bedingtes Ereignis aufgetreten ist, auf das der Festspeicher antworten soll. Das zur Zeit S^ auftretende COND-Bit steuert, ob ein bedingter Sprung, wie er vom jüngsten Befehlswort aus dem Festspeicher angegeben ist, ausgeführt werden soll oder nicht. Das bedeutet, daß der Festspeicher um die relative Sprungadresse fortgeschaltet wird, wie oben erläutert wurde, wenn das von außen kommende Bit Sp mit dem Bit !L.^ des Sprungbefehls übereinstimmt.in which the read-only memory can be advanced normally. The second bit that occurs at time S ^ is the COND bit for transmitting the state of the condition holding circuit to the SCOM chip, which indicates that a conditional event has occurred, to which the read only memory is responding target. The COND bit occurring at the time S ^ controls whether a conditional jump, as indicated by the most recent instruction word from the read-only memory, can be executed should or not. That means that the permanent storage is around the relative jump address is incremented, as explained above, if the bit Sp coming from the outside with matches the bit! L. ^ of the jump instruction.

Das dritte von außen kommende Bit, das zur Zeit S, auftritt, ist der HOLD-Steuerbefehl, der anzeigt, daß der SCOM-Chip das Weiterschalten des Festspeichers verhindern soll und das Festspeicher-Befehlswort für eine bestimmte Periode festhalten soll. Das HOLD-Bit spricht beispielsweise auf den Wartesignalgenerator 69 an.The third bit coming from outside, which occurs at time S, is the HOLD command indicating that the SCOM chip to prevent the read-only memory from being switched on and the read-only memory command word for a certain period should hold on. The HOLD bit responds to the wait signal generator 69, for example.

Die Bits S, bis S₁- sind jeweils bestimmte absolute Adressen. Wenn das Bit S_Q den Wert "1" hat, dann stellen die Bits S^ bis S^c eine bestimmte Adresse im Festspeicher dar, zu der der Festspeicher springen soll. Wenn das Bit S_Q den Wert "0" hat, dann kann die von den Bits S^ bis S^₅ angegebene Adresse die Speicheradresse des Speicherplatzes einer Konstante im Konstantenfestspeicher 35 sein, die für die Ausführung eines Konstantenabrufs oder eines bedingten Sprungs zu einem bestimmten Speicherplatz im Hauptfestspeicher verwendet wird. Bei einem Konstantenabrufbefehl, der vom Decodierer 28 decodiert wird, bewirkt die vorhergehenden EXT-Übertragung mit dem Wert "0"The bits S ₁ to S 1 - are each specific absolute addresses. If the bit S _{Q has} the value "1", then the bits S ^ to S ^ c represent a specific address in the read-only memory to which the read-only memory is to jump. If the bit S _{Q has} the value "0", then the _{address specified by the bits S ^ to S ^ 5 can} be the memory address of the memory location of a constant in the constant read-only memory 35, which is used for executing a constant call or a conditional jump to a specific one Storage space in the main permanent storage is used. In the case of a constant call command that is decoded by the decoder 28, the previous EXT transmission with the value "0"

709817/0706709817/0706

zur Zeit Sq den Abruf der bestimmten Konstante. Die Bits S-^ bis Sg werden auch zur Adressierung der Drucker/Anzeige-Chips 22, 23, verwendet. ^Das bedeutet, daß nach Auftreten eines richtigen Befehlsworts, wie "Drucken" oder "Anzeigen", die in Fig.14 nicht dargestellt sind, auf der Leitung IRG die Anzeige/Drucker-Chips wissen, daß die anschliessenden Daten in den Bits S-* bis Sq an der Leitung EXT eine decodierte Zeichen-oder Funktionsdarstellung repräsentieren, die gedruckt oder angezeigt werden soll. Zum Drucken oder Anzeigen eines Zeichens müssen sechs Bits gesendet werden, während zum Drukken einer Funktion sieben Bits gesendet werden müssen. Diese Codegruppen sind natürlich mit den im Festspeicher 632 gespeicherten Zeichen in Beziehung gebracht; es kann irgendein geeignetes Format gewählt werden.at the moment Sq is getting the particular constant. The bits S- ^ to Sg are also used to address the printer / display chips 22, 23. ^Since s means that after the occurrence of a correct command word, such as "print" or "display", which are not shown in FIG. 14, the display / printer chips know on the line IRG that the subsequent data in the bits S- * to Sq on the EXT line represent a decoded character or function representation that is to be printed or displayed. Six bits must be sent to print or display a character, while seven bits must be sent to print a function. These code groups are of course related to the characters stored in read-only memory 632; any suitable format can be chosen.

In Fig.14g ist das Codierungsformat für das Festspeicheradressenwort dargestellt, wie es im Adressenregister 23 auf dem SCOM-Chip gespeichert ist. Da die 1024 Befehlswörter mit jeweils 13 Bits im Festspeicher 20 in einem Feld mit 64x16x13 Bits gespeichert sind, adressieren die Bits A_Q bis Ag die acht Spalten pro Zeile zur Auswahl der richtigen adressierten Spalte· Die Bits A^₀ bis A₁₂ stellen die Chip-Auswahl dar, und sie sind so codiert, daß der Puffer 27 steuert, ob das Befehlswort aus dem Festspeicher 20 zum Rechen-Chip übertragen wird oder nicht.14g shows the coding format for the read-only address word as it is stored in the address register 23 on the SCOM chip. Since the 1024 command words with 13 bits each are stored in the read-only memory 20 in a field with 64x16x13 bits, the bits A _Q to Ag address the eight columns per row for selecting the correct addressed column. Bits A ^ ₀ to A ₁₂ represent the chip -Selection, and they are coded in such a way that the buffer 27 controls whether the instruction word is transferred from the read-only memory 20 to the computing chip or not.

Es ist zu erkennen, daß es im Rahmen des fachmännischen Könnens liegt, einen Festspeicher-Code so zu programmieren, daß die Arbeitsweise der oben beschriebenen Ausführungsform verwirklicht wird. Als Beispiel einer Festspeichercodeprogram-It can be seen that it is within the skill of the art to program a read-only memory code in such a way that that the operation of the embodiment described above is realized. As an example of a read only memory code program

709817/0708709817/0708

mierung der Rechen- und SCOM-Chips in einem wissenschaftlichen Rechner und der entsprechenden Befehlswortverschlüsselung sei auf die oben erwähnte Patentanmeldung P 23 62 238.0 verwiesen, wobei die hier wiedergegebenen Figuren 14a bis I4f daraus die Decodierung des Befehlsworts und die Decodierung des JEXT-Befehls wiedergeben.mation of the computing and SCOM chips in a scientific Computer and the corresponding command word encryption refer to the above-mentioned patent application P 23 62 238.0 referenced, the figures 14a to I4f reproduced here showing the decoding of the command word and reflect the decoding of the JEXT instruction.

Am Anfang wird die Versorgungsenergie des Rechners eingeschaltet, und der Rechner führt ein linschaltlöschprogramm durch, bei dem der Festspeicher 40 im*SCOM-Chip zwangsweise auf seinen Speicherplatz 0 gesetzt wird. Normalerweise werden spezielle Tastenfe3.deingaben, die als K-Leitungs- und als D-Zeitsignalinformationen codiert sind, in das Tastenfeldregister 54 geladen, und ein »PREG"-Befehl setzt den Festspeicher auf dem SCOM-Chip zwangsweise auf den Speicherplatz, der vom Inhalt des Tastenfeldregisters bestimmt wird. Während der Einschaltlöschung wird der Festspeicher jedoch durch den Einsatz von Hardware zwangsweise auf den Speicherplatz gesetzt.At the beginning the supply energy of the computer is switched on, and the computer runs a switching deletion program by, in which the read-only memory 40 in the * SCOM chip forcibly is set to its memory location 0. Typically, special keystrokes saved as K-line and D-time signal information are encoded, loaded into keypad register 54, and a The "PREG" command sets the permanent memory on the SCOM chip forced to the memory location determined by the contents of the keypad register. During the switch-on cancellation However, the permanent storage is forced to use the storage space through the use of hardware set.

Das oben erwähnte Tastenfeldregister liefert andere Funktionen als das Adressieren des Hauptfestspeichers und des KonstantenfestSpeichers auf dem SCOM-Chip. Das Tastenfeldregister macht -von einem Befehlswort Gebrauch, das bewirkt, daß sein Inhalt um den Wert 1 erhöht wird, so daß es als Zähler wirken kann. Wenn die Zahl im Tastenfeldregister eine Adresse einer Konstanten im Konstantenfestspeicher auf dem SCOM-Chip oder eines Zeichens auf den Chips 22, 23 repräsentiert, dann kann während aufeinanderfolgender Befehlszyklen eine Folge von Konstanten oder Zeichen geliefert werden, so daß ein UnterprogrammThe keypad register mentioned above provides functions other than addressing the main permanent memory and of the fixed constant memory on the SCOM chip. The keypad register makes use of a command word which causes its content to be increased by the value 1, so that it can act as a counter. If the number in the keypad register is an address of a constant in permanent memory represented on the SCOM chip or a character on the chips 22, 23, then during consecutive Instruction cycles a sequence of constants or characters are supplied, so that a subroutine

709817/0708709817/0708

mehrere Iterationen durchführen kann, "bei denen von gemäß einer arithmetischen Reihe fortlaufend kleiner werdenden Konstanten Gebrauch gemacht wird. Da der Inhalt des Tastenfeldregisters umläuft und das Register mit einer 1-Additionsschaltung versehen ist, bedeutet dies, daß die in diesem Register enthaltene Information ebenfalls um den Wert 1 erhöht werden kann, wodurch ein Verfahren zur Adressierung aufeinanderfolgender Zeichen im Festspeicher 632 zur Verfügung gestellt wird, indem eine Folge entsprechender Befehle ausgeführt wird, während der Inhalt des Tastenfeldregisters jeweils um den Wert erhöht wird. ; 'can perform multiple iterations "on those of use is made according to an arithmetic series of continuously decreasing constants. As the content of the keypad register and the register is provided with a 1-addition circuit, this means that the information contained in this register also can be increased by the value 1, creating a method for addressing consecutive characters is made available in read-only memory 632 by executing a sequence of appropriate instructions while the content of the keypad register is increased by the value. ; '

Das Tastenfeldregister 54 bildet die Vorrichtung zur Übertragung von- Programmschritten zum Programmspeicher (Programmier-Chip 400 und Programmspeicher-Schieberegister 450). Der Inhalt des Tastenfeldregisters 54, der die Betätigung einer bestimmten Programmiertaste repräsentiert, kann an der EXT-Leitung seriell dem Programmier-Chip 400 zugeführt werden, wo die Daten in einer Folge als eine Anzahl von Programmschritten abgespeichert werden, die später wieder abgerufen werden kann» Beim Abruf durch die Rechenanordnung treten die Programmschrittworte Frieder in das Tastenfeldregister 54 ein, und sie werden zur Adressierung der Hauptfestspeicher und der Konstantenfestspeicher verwendet, als wären sie gerade von Hand über die Tastenfeldmatrix eingegeben worden. Neben dem Abgeben und Empfangen von Programmschrittworten zu bzw. vom Programraier-Chip 400 bildet das Tastanfeldregister 54 den Ausgangspunkt von Programmschrit.twörtern, die an der EXT-Leitung zum Kartenlese/ Schreib-Chip 500 übertragen werden. Von diesem ChipThe keypad register 54 forms the device for transferring program steps to the program memory (Programming chip 400 and program memory shift register 450). The contents of the keypad register 54, which represents the actuation of a certain programming key can be serialized on the EXT line to the Programming chip 400 are supplied, where the data is stored in a sequence as a number of program steps which can be called up again later Frieder enters the keypad register 54, and they are used to address the main non-volatile memory and the constant memory uses permanent storage as if they were has just been entered manually using the keypad matrix. In addition to sending and receiving program step words to or from the programming chip 400, the keypad register 54 forms the starting point for program step words, which are transmitted on the EXT line to the card read / write chip 500. From this chip

709817/0708709817/0708

werden die Programmschrittworte an die Magnetköpfe des Schreibmechanismus angelegt, so daß eine Folge von Programmschrittworten auf einer Magnetkarte aufgezeichnet werden kann. Beim Lesen einer Magnetkarte werden die Programmschrittworte durch das Tasten§ldregister 54 vom Kartenlese/Schreib-Chip 500 über die EXT-Leitung empfangen. Während des Lesevorgangs können die Programmschrittworte nach ihrem Empfang durch das Tastenfeldregister 54 zum Adressieren der Haupt- und Konstaritenfestspeicher der Rechenanordnung verwendet werden, als wären sie von Hand über die Tastenfeldmatrix in das Tastenfeldregister 54 eingegeben worden, oder sie können zum Abspeichern zum Programmier-Chip 400 übertragen werden. Im Falle des Empfangs von Programmschrittworten vom Programmspeicher oder vom Kartenleser ist.es jedoch nicht notwendig, ein Tastenfeldabtast- und Prüfprogramm durchzuführen, um festzustellen, ob eine Taste für eine ausreichende Zeitdauer niedergedrückt worden ist, wie es normalerweise bei einer Eingabe über das Tastenfeld erfolgt.the program step words are applied to the magnetic heads of the writing mechanism, so that a sequence of program step words can be recorded on a magnetic card. When reading a magnetic card, the program step words through the key register 54 from the card read / write chip 500 received over the EXT line. During the reading process, the program step words upon receipt by the keypad register 54 for addressing the main and constant memory of the Computing arrangement can be used as if they were manually via the keypad matrix in the keypad register 54 or they can be transferred to programming chip 400 for storage. In the case of the It is not necessary to receive program step words from the program memory or from the card reader. run a keypad scan and test program to determine if a key is sufficient for a Time has been depressed, as is normally done with an input via the keypad.

Wie bereits erörtert wurde, kann in einer in Fig.15 dargestellten abgewandelten Ausführungsform der Programmier-Chip 400, der die Abspeicherung von Programmschritten in den Schieberegister-Speicherchip 450 (Fig.2a) steuert, dadurch weggelassen v/erden, daß die Programmspeicher- und Wiederabruffunktionen durch Software ausgeführt werden. Die Software ist beispielsweise in zusätzlichen Festspeicher-Chips 725 und 726 gespeichert, die den Rechen-Chip 15 so steuern, daß sich die gewünschten Programmabspeicherungs- und Programmabrufoperationen ergeben. Anstelle der Abspeicherung der Programmschritte in den Schieberegisterspeichern erfolgt ihre Speicherung dann in Direktzugriffspeicher-Chips 727 und 728, vonAs already discussed, in one shown in FIG modified embodiment of the programming chip 400, which allows the storage of program steps in controls the shift register memory chip 450 (FIG. 2a), omitted by the fact that the program memory and Recall functions are performed by software. The software is, for example, in additional memory chips 725 and 726 stored, which control the computing chip 15 so that the desired program storage and program fetch operations result. Instead of saving the program steps in their storage takes place in the shift register memories then in random access memory chips 727 and 728, from

709817/0708709817/0708

denen zwei dargestellt sind. Vier dieser Direktzugriffspeicher-Chips ergeben beispielsweise eine Speicherung von bis zu 480 Programmschritten, während zur Erweiterung der Anzahl der abzuspeichernden Schritte auf beispielsweise 960 oder 1920 zusätzliche Chips verwendet werden können.two of which are shown. Four of these random access memory chips result, for example, in the storage of up to 480 program steps, while for expansion the number of steps to be stored on, for example, 960 or 1920 additional chips can be used.

Esist somit zu erkennen, daß ein vom Benutzer programmierbarer Rechner geschaffen wird, der als Antwort auf eine Folge von alphanumerischen Nachrichteneingaben, die zusammen mit den Benutzerprogrammschritten im Programmspeicherbetrieb des Rechners gespeichert werden, eine sichtbare Anzeige oder Anweisungsnachrichten erzeugt, wenn er sich im Ausführungsbetrieb befindet,damit dem Benutzer die nächste vom Rechner erwartete Eingabe angezeigt wird. Die alphanumerischen Nachrichten können mit Hilfe von Tastehfeideingaben eingegeben werden, und sie können zu und von magnetischen Speichermedien übertragen werden. Außerdem ist eine spezielle Gruppe von Antworttasten im Tastenfeld vorgesehen, damit die weitere Ausführung des Programms in einer vom Benutzer gewünschten Weise ermöglicht wird, wenn eine Anweisungsnachricht während der Ausführung des Benutzerprogramms angezeigt wird. Es besteht die Möglichkeit eine Anzeige und/oder eine Druckausgabevorrichtung vorzusehen; die Anzeige kann ferner so abgetastet werden, daß sich kontinuierlich bewegende Zeichen erzeugt werden, wodurch die Anzeigekapazität erhöht wird. In einer Ausführungsforra werden ein spezieller Programmier-Chip und ein Benutzerprogrammspeicher verwendet, während in einer anderen Ausführungsform die Funktion der fest verdrahteten Logik des Programmier-Chips auf ein Software-Programm übertragen werden kann, das in einem oder in mehreren zusätzlichen Festspeicher-Chips gespeichert ist, die ihrerseits in ausgewählter WeiseIt can thus be seen that there is provided a user-programmable calculator that operates in response to a sequence of alphanumeric message entries, which together with the user program steps in the program memory mode of the computer, a visual display or instruction messages are generated when it is in the execution mode so that the user can access the next one from the computer expected input is displayed. The alphanumeric messages can be entered using keypad input and they can be transferred to and from magnetic storage media. Also is a special group of answer buttons provided in the keypad to allow further execution of the program enabled in a manner desired by the user when an instruction message is in progress of the user agent is displayed. There is the possibility of a display and / or a print output device to provide; the display can also be scanned so that continuously moving Characters are generated, thereby increasing the display capacity. In one embodiment, a special Programming chip and a user program memory used while in another embodiment the function of the hard-wired logic of the programming chip can be transferred to a software program, which is stored in one or more additional read-only memory chips, which in turn are selected in a selected manner

709817/0708709817/0708

den Rechen-Chip zur Durchführung der erforderlichen Funktionen steuert, wobei ein einziger als Direktzugriffspeicher ausgeführter Zentralspeicher zur Abspeicherung von Benutzerprogrammschritten und von Daten und/oder Systembetriebsparametern vorgesehen ist; der Zentralspeicher wird dabei vom Rechenchip gemäß der Steuerung durch das in den zusätzlichen Festspeicher-Chips gespeicherten Programm gesteuert. Es sind nun verschiedene Ausführungsformen der Rechenanordnung nach der Erfindung beschrieben worden. Es ist zu erkennen, daß im Rahmen der Erfindung ohne weiteres auch im Bereich des fachmännischen Könnens liegende weitere Abwandlungen möglicKHsind.controls the computing chip to perform the required functions, with a single one being used as a random access memory Executed central memory for storing user program steps and data and / or system operating parameters are provided; the The central memory is used by the computing chip in accordance with the control by the in the additional read-only memory chips stored program controlled. There are now various embodiments of the computing arrangement according to FIG of the invention has been described. It can be seen that within the scope of the invention also in the Further modifications are possible, which are within the range of the specialist knowledge.

709817/0708709817/0708

Claims

1. Programmable computing arrangement with a program memory operating state and a program execution mode characterized by

(a) a keypad with input keys for entering alphanumeric Data and function data as well as with several answer buttons,

(b) a storage device for storing data and user program commands including instruction messages indicating specific information that by a user program to continue the execution of a user program with the arrangement in the Program execution operating status are required,

(c) a connector that selectively connects the keypad to the storage device, thus in the program memory operating state of the computing arrangement data and user program commands in a selected sequence of the alphanumeric data entry keys and the function data entry keys be transmitted,

(d) control devices for controlling the operation of the computing arrangement according to the data and user program commands stored in the storage device during the execution operating status are saved,

(e) a computing and logic device for performing

709817/0708

arithmetic and / or logical operations depending on user program instructions under the control of the control device,

(f) an output display device for displaying alphanumeric Data including instruction messages and

(g) connecting means for selectively connecting the response keys to the control devices so that the computing arrangement is controlled to continue execution of the user program in one of several different preselected ways in a selected manner when the response keys are responsive to the display of the instruction messages are actuated.

2. Arrangement according to claim 1, characterized in that the memory device contains a plurality of shift register memories.

3. Arrangement according to claim 1, characterized in that the memory device has a plurality of random access memories contains.

4. Arrangement according to claim 1, characterized in that the storage device means for storing the user program instructions on a recording medium contains.

5 »Arrangement according to claim 4, characterized in that the storage medium is a magnetic card.

709817/0708

~ 9t -

6. Arrangement according to claim 1, characterized in that the answer buttons have a display button for "Yes" and a Include indicators for "No" which can be used to indicate to the control devices whether or not in the instruction message displayed by the output display device proceeded in the manner proposed should be or not.

7. Arrangement according to claim 1, characterized in that the answer buttons have a display button "not applicable" which indicates to the control devices that in execution without further response to any of instruction message reproduced on the output display device is to proceed.

-8th. Arrangement according to claim 1, characterized in that the answer keys contain an "Enter" display key which can be used to provide additional data via the alphanumeric Data entry keys and the function data entry keys can be entered in response to an instruction message reproduced by the output display device.

9. Arrangement according to claim 1, characterized by an on logic circuit connected to the output display device for decoding the output displayed by the output display device Instruction messages.

10. Arrangement according to claim 1, characterized in that the display device includes a plurality of light-emitting diode display elements, the excitable light emitters in a preselected arrangement for displaying alphanumeric characters and numeric characters.

709817/0708

11. The arrangement according to claim 1, characterized in that the display device is a printing device for printing alphanumeric and contains numeric characters on a print medium.

12. error correction arrangement in a system for reading binary data from a recorded storage medium; in which the binary data is stored in two tracks of the memory system, with transitions with alternating polarity, which are stored in the first track indicate a first binary state, during transitions of alternating polarity, stored in the second track indicate a second binary state, characterized by

(a) a signal receiving device for receiving separately the polarities of the transitions recorded on the first and second tracks,

(b) one to the signal receiving device for generating a binary bits for each recorded transition connected to the first device, the state of the bit for each transition to the first binary state received from the first track and for each from the second track received transition is set to the second binary state,

(c) a second device connected to the signal receiving device for the fixed division, & ß in the

/ first track and a transition is missing in the second track,

(d) a memory device for storing the polarity of each transition that is immediately before one at a time

709817/0708

received transition is in the first lane,

(e) one to the signal receiving device and to the Storage device connected comparison device for comparing the simultaneously received transition in the first track with the polarity of the immediately preceding one, in transition stored in the storage device and

(f) a third device connected to the comparison device and to the second device for Generating a binary bit with the first binary state for each missing transition when the comparison device determines the polarity of the concurrent transition of the first track equals the polarity of the immediately preceding transition of the first track.

13. Arrangement according to claim 12, characterized by

(a) a second memory device for storing the polarity of each immediately before one at a time received transition in the second lane occurring transition,

(b) a second one connected to the signal receiving device and the second storage device Comparison device for comparing the simultaneously received transition in the one track with the polarity of the immediately prior transition that occurred in the second storage device is stored, and

7 09817/0708

(c) one to the comparison device and one to the second Memory device connected fourth device for generating a binary bit with the second Binary state for each missing transition when the second comparator has determined that the polarity of the transition occurring at the same time in the second track is equal to the polarity of the immediate previous transition is in the first track.

14. Arrangement according to claim 13, characterized by one connected to the first, third and fourth devices Register device for the selected storage of the states of the binary bits as they are from the first, third and fourth devices generated v / ground.

15. Arrangement according to claim 12, characterized in that the second device a linking device for generating the ODBR link of the presence of each A signal indicative of a transition in the first track and a signal indicative of the presence of each transition in the second track Signal and a comparison device connected to the linking device for comparison of the result of the OR operation with a reference signal contains »

16. The arrangement according to claim 15, characterized in that on a second pair of tracks of the storage medium in the the same way as further binary data are stored in parallel on the first pair of tracks, and that a second Linking device is provided, which a the presence of a transition in the first lane of the second pair of tracks and a signal indicating the presence of a transition in the second track of the

709817/0708

The signal indicating the second pair of tracks is combined according to an OR operation to generate the reference signal

17. Arrangement according to claim 16, characterized in that a transition is always determined to be missing when the output signals of the first and the second logic device do not match.

18. The arrangement according to claim 12, characterized in that the storage medium provided with a recording is a magnetically recorded medium.

19. The arrangement according to claim 18, characterized in that the storage medium provided with a recording magnetic recorded card.

20. The arrangement according to claim 12, characterized by one connected to the first and third devices Register device for selectively storing the state of the first and third devices generated binary bits.

21. Error correction arrangement in an arrangement for reading binary data from a storage medium provided with a recording, on which the binary data in several Track pairs are stored, with transitions with alternating polarity in a first track of each pair are stored that indicate data bits with a first binary state, while transitions with alternating Polarity is stored on a second track of each pair, the data bits with a second binary state show, indicated by

709817/0708

(a) a signal receiving device for separately receiving the polarities of the transitions recorded on each of the tracks,

(B) a first device connected to the signal receiving device for the parallel generation of a binary bits for each track par, the state of each of the bits for each of the first track of the respective pair received transition to the first binary state and for each of the second track of the the transition received in each pair is set to the second binary state,

(c) a second coupled to the receiving device Device with the aid of which the absence of a transition can be determined in both lanes of each of the lane pairs wherein the second device includes a logic device which is one of the OR operations one the presence of each transition in the first track and one the presence of each transition generated in the second track of each track pair indicating signal, and wherein the second Apparatus further includes means for comparing the OR signals to determine whether in there is a transition in one of the track pairs, but is missing in the other track pair,

(d) a memory device for each of the tracks which stores the polarity of each in the corresponding track immediately ¹ prior to the most recently received transition from the corresponding track,

709817/0708

(e) a comparison device for each pair of tracks that

selectively to the signal receiving device and to the corresponding storage device of the pair is connected, each comparing device the polarity of the most recently received transition of the track pair with the polarity of the immediately preceding transition according to the storage in the memory device compares, and

(f) a bit generator for each pair to be connected to the second device and, is connected to the respective comparison device of the pair and a binary one Bit with the first binary value generated for each transition found missing in the pair when the respective comparison device has determined that the polarity of the last transition of the first track of the corresponding pair have the same polarity as the immediately preceding transition of the first track of the corresponding pair, while this bit generating device has a binary bit with the second binary value generated for the missing transition if the corresponding comparison device has determined that the polarity of the last transition of the second track of the corresponding pair has the same polarity as the immediately preceding transition of the second track of the corresponding pair has "

709817/0708709817/0708