DE2641913C2

DE2641913C2 - Circuit arrangement for cyclical polling of a large number of lines

Info

Publication number: DE2641913C2
Application number: DE19762641913
Authority: DE
Inventors: Ola Dipl.-Phys. 8131 Landstetten Bergman; Albert Dipl.-Ing. 8034 Germering Fruth; Jürgen 8000 München Harenberg; Herbert 8000 München Steiner
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1976-09-17
Filing date: 1976-09-17
Publication date: 1985-03-21
Also published as: DE2641913A1

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Ermittlung der Zustandsänderungen auf zu Gruppen zusammengefaßten Leitungen, mit einer die Leitungen zyklisch nach ihrem Schaltzustand abfragenden Abtasteinrichtung, mit einer Speicheranordnung und mit einer Vergleichseinrichtung, in der das Abfrageergebnis einer Gruppe mit dem bei der vorhergehenden Abfrage ermittelten Abfrageergebnis verglichen wird und die nur bei einer Änderung des Abfrageergebnisses eine Information abgibt.The invention relates to a circuit arrangement for determining the state changes in groups combined lines, with a scanning device interrogating the lines cyclically for their switching state, with a memory arrangement and with a Comparison device in which the query result of a group is compared with the query result determined in the previous query and which only outputs information when the query result changes.

Zur Abtastung einer Vielzahl von Leitungen ist ein Abtastverfahren bekanntgeworden, das als sogenanntes »Last-Look-Verfahren« bezeichnet wird. Die wesentlichen Merkmale dieses bekannten Verfahrens sind darin zu sehen, daß die Leitungen, deren Zustandsänderungen festgestellt werden müssen, zyklisch abgetastet werden, daß das Abfrageergebnis jeweils mit dem Abfrageergebnis der vorhergehenden Abtastung verglichen wird und daß nur bei einer Veränderung des Abtastergebnisses gegenüber dem vorhergehenden Abtastergebnis ein Steuervorgang ausgelöst wird. Derartige Abtasteinrichtungen sind beispielsweise aus der Zeitschrift »Bell System Technical Journal«, Nov. 1958 und aus den deutschen Auslegeschriften 1158 125, 1137 085, 12 84 470 und 19 17 043 bekannt. Bei einem Teil der bekannten Anordnungen sind die Speicherelemente, die bei der Abtastung den Zustund der abgefragten Leitung bis zur folgenden Abtastung und dem dabei durchzuführenden Vergleich speichern, zentral angeordnet. Auf der einen Seite hat das zwar den Vorteil, daß an zentraler Stelle bereits vorhandene Steuerungseinrichtungen auch zur Steuerung dieser Speichereinrichtungen mitbenutzt werden können, doch erfordert die dezentrale Anordnung der Abtasteinrichtung bei jedem Abtastschritt einen Informationsaustausch zwischen der Abtasteinrichtung und den zentralen Einrichtungen. Das fällt vor allem dann ins Gewicht, wenn beispielsweise zur Erfassung kurzer Zustandsänderung^ mit einer sehr hohen For scanning a large number of lines, a scanning method has become known which is referred to as the so-called “last look method”. The essential features of this known method are to be seen in the fact that the lines whose state changes must be detected are scanned cyclically, that the query result is compared with the query result of the previous scan and that only if the scan result changes from the previous scan result Control process is triggered. Such scanning devices are known, for example, from the journal "Bell System Technical Journal", Nov. 1958, and from the German Auslegeschriften 1158 125, 1137 085, 12 84 470 and 19 17 043. In some of the known arrangements, the memory elements which store the status of the interrogated line during scanning up to the next scanning and the comparison to be carried out are arranged centrally. On the one hand, this has the advantage that control devices already present at a central point can also be used to control these storage devices, but the decentralized arrangement of the scanning device requires an exchange of information between the scanning device and the central devices for each scanning step. This is particularly important when, for example, short changes in state ^ with a very high one

Abtastfrequenz gearbeitet wird.Sampling frequency is worked.

Zur Reduzierung des Informationsflusses von der Abtasteinrichtung zu den zentralen Einrichtungen ist es bekanntgeworden, das Abfrageergebnis in einer der Abtasteinrichtung zugeordneten Speicheranordnung zu speichern und den Vergleich zwischen zwei aufeinanderfolgenden Abfrageergebnissen ebenfalls in einer der Abtasteinrichtung zugeordneten Vergleichseinrichtung durchzuführen. Lediglich bei einer Veränderung eines Abfrageergebnisses wird eine Information über die Adresse und die Richtung der Zustandsänderung an die zentrale Einrichtung übertragen. Eine solche Anordnung ist beispielsweise in der DE-AS 12 84 470 beschrieben. Da davon ausgegangen werden kann, daß Zustandsänderungen auf den Leitungen in erheblich größeren Zeitabständen auftreten als die Leitungen durch die Abtasteinrichtungen abgefragt werden, ergibt sich dadurch eine nicht unerhebliche Reduzierung des Informationsflusses. Allerdings steigt durch die Verwendung einer zusätzlichen Speicheranordnung in der Abtasteinrichtung der Aufwand beträchtlich an.It is used to reduce the flow of information from the scanning device to the central devices has become known to the query result in a memory arrangement assigned to the scanning device and save the comparison between two consecutive query results in one of the Carry out comparison device assigned to the scanning device. Only when one changes The query result is information about the address and the direction of the change in status to the transferred to the central facility. Such an arrangement is described in DE-AS 12 84 470, for example. Since it can be assumed that changes in state on the lines in considerably larger Time intervals occur when the lines are scanned by the scanning devices, results thereby a not inconsiderable reduction in the flow of information. However, it increases with the use of an additional memory arrangement in the scanner the effort increases considerably.

Zur Verringerung dieses Aufwandes ist e.^c. bekaant (DE-AS 1917 043), aus dem Abtastergebnis einer Gruppe von Leitungen ein Codewort zu bilden, daraus in einem Prüfgenerator eine zugeordnete Prüfinformation abzuleiten und nur diese Prüfinformation zu speichern und mit der Prüfinformation des vorhergehenden Abtastzyklus zu vergleichen. Nur bei Nichtübereinstimmung einer Prüfinformation mit der beim vorhergehenden Abfrage Vorgang ermittelten Prüfinformation wird ein Steuervorgang ausgelöst Mit dieser bekannten Abtasteinrichtung werden jedoch nur dann die Zustandsänderungen auf Leitungen eindeutig erfaßt, wenn innerhalb einer abgefragten Gruppe von Leitungen nur eine einzige Zustandsänderung auftritt.To reduce this effort, e. ^c . bekaant (DE-AS 1917 043) to form a code word from the scanning result of a group of lines, to derive an associated test information therefrom in a test generator and only to store this test information and to compare it with the test information of the previous sampling cycle. A control process is triggered only if a test information does not match the test information determined in the previous query.

Es ist auch schon eine Abtastschaltung bekannt (DE-AS 15 12 067), die insbesondere in Fernmeldevermittlungsanlagen zur Feststellung des Zustandes von Verbindungsleitungen dient. Dazu ist ein den Zustand der Leitungen lageabhängig speichernder Parallel-Serienumsetzer vorgesehen, mit dem eine Einschreibschaltung gekoppelt ist. Ferner sind gleichfalls den Zustand der Verbindungsleitungen kennzeichnende Eingangsleitungen angekoppelt, die im Zusammenwirken in den Umsetzer eine Einspeicherung des Verbindungsleitungszustands vornehmen. Außerdem ist ein Adressengenerator vorgesehen, der aufeinanderfolgend Leitungsidentilätssignale erzeugt. Mittels einer Treiberschaltung werden die im Umsetzer gespeicherten Zustände aus diesem herausgeschoben, u.?d zwar synchron mit dem Betrieb des Adressengenerators. Eine Verknüpfungsschaltungsanordnung ist mit deiii Umsetzerausgang und dem Adressengenerator verbunden, um entsprechende Signale über die Identität einer Leitung durchzulassen. Dabei ist ferner vorgesehen, daß die im Umsetzer nach der Einschreibung gespeicherten Leitungszustände durch die Treiberschaltung in ein Schieberegister geschoben werden, dessen Ausgang mit der Verknüpfungsschaltungsanordnung verbunden ist, welche die vom Umsetzerausgang nach einer weiteren Einschreibung gelieferten Signale und die vom Schieberegisterausgang gelieferten, von der vorausgegangenen Einschreibung herrührenden Signale vergleicht. Von Nachteil dabei ist jedoch der nicht unerhebliche Informationsfluß im Zuge der Ermittlung von Zustandsänderungen auf den einzelnen Leitungen.A sampling circuit is also known (DE-AS 15 12 067), which is used in particular in telecommunications switching systems is used to determine the condition of connecting lines. To do this is the state of the Parallel-serial converter, which stores cables depending on the position, is provided with which a write-in circuit is coupled. In addition, input lines that characterize the state of the connecting lines are also used coupled, which, in cooperation in the converter, stores the connection line status make. An address generator is also provided which sequentially generates line identity signals generated. The states stored in the converter are derived from the converter by means of a driver circuit pushed out and synchronized with the operation of the address generator. A logic circuit arrangement is with the converter output and the Address generator connected to pass corresponding signals about the identity of a line. It is also provided that the line states stored in the converter after the inscription are shifted by the driver circuit into a shift register, the output of which with the logic circuit arrangement which is the signals supplied by the converter output after a further write-in and those from the shift register output compares delivered signals originating from the previous enrollment. A disadvantage however, this involves the not inconsiderable flow of information in the course of determining changes in state on the individual lines.

Es ist schließlich auds schon eine Schaltungsanordnung zum Erkennen und Auswerten von Schlcifcnzustandsänderungen, insbesondere von Rückfrageanforderungen, in zentral gesteuerten Fernsprechvermittlungsanlagcn bekannt (DE-AS 2112 872), bei denen die Schleifenzustände der einzelnen Teilnehmersteilen zyklisch nacheinander abgetastet und mit den entsprechenden Schleifenzuständen des jeweils vorangegangenen Abtastzyklus in einem Zustandsvergleicher verglichen werden und in denen Einrichtungen für die Bestimmung der Dauer von Schleifenzuständen vorgesehen sind. Dabei ist ferner vorgesehen, daß ein von einem Taktgeber gesteuerter, im Zustsndsabtaster befindlicher Adressengeber in binär verschlüsselter Form Adressen auf die Teilnehmerstellen gibt, daß in den Teilnehmerstellen jeweils eine Decodiereinrichtung vorgesehen ist, die prüft, ob die gerade vom Adressengeber ausgesendete Adresse mit der Anschlußnummer der jeweiligen Teilnehmerstelle übereinstimmt und dann, wenn dies der Fall ist. den aktuellen Zustandswert auf eine Antivalenzschaltung im Zustandsabtaster gibt, die gleichzeitig mit dem Zustandswtrt des gleichen Teilnehmeranschlusses vom vorangegangenen Abtastzyklus aus -sinem Zustandsspeicher beaufschlagt wird, daß ein Zählspeicher vorgesehen ist, der den Zählerstand eines Registers so lange um eine Zähleinheit höher schaltet, wie Ungleichheit der beiden Zustandswerte besteht, und daß weiterhin UND-Ciieder vorgesehen sind, die bei bestimmten, durch die Eingangsbeschaltung dieser Verknüpfungsglieder definierten Kombinationen der Größen jeweils ein bestimmtes Schleifenzustandssignal abgeben. Dieser bekannten Schaltungsanordnung haftet neben dem Nachteil eines relativ hohen schaltungstechnischen Aufwands der Nachteil an, daß im Zuge der Ermittlung von Zustandsänderungen auf den Leitungen ein beachtlicher Informationsfluß auftritt.Finally, a circuit arrangement for recognizing and evaluating changes in the state of the loop, in particular of query requests, in centrally controlled telephone exchange systems is known (DE-AS 2112 872), in which the loop states of the individual subscriber parts are scanned cyclically one after the other and with the corresponding loop states of the preceding scanning cycle are compared in a state comparator and in which devices are provided for determining the duration of loop states. It is also provided that an address generator controlled by a clock and located in the state scanner gives addresses to the subscriber stations in binary encrypted form, that a decoder is provided in each subscriber station that checks whether the address just sent by the address generator with the connection number of the corresponds to the respective subscriber station and if this is the case. gives the current status value to a non-equivalence circuit in the status scanner, which is acted upon simultaneously with the status value of the same subscriber connection from the previous scanning cycle from -sinem status memory that a counting memory is provided that switches the count of a register up by one counting unit as long as the inequality of the two state values exists, and that AND elements are also provided which, in the case of certain combinations of the variables defined by the input circuitry of these logic elements, each emit a certain loop status signal. In addition to the disadvantage of a relatively high complexity in terms of circuit technology, this known circuit arrangement has the disadvantage that a considerable flow of information occurs in the course of determining changes in state on the lines.

Davon ausgehend besteh; die Aufgabe der Erfindung darin, zum einen den Informationsfluß zwischen der Abtasteinrichtung und den die zentralen Zustandsänderungen auf der Leitung bewertenden Einrichtungen zu reduzieren, gleichzeitig aber zu ermöglichen, daß auch mehrere Zustandsänderungen auf den zu einer Gruppe zusammengefaßten Leitungen während eines Abtastzyklusses eindeutig erfaßt werden.Assuming therefrom; the object of the invention is, on the one hand, the flow of information between the scanning device and to reduce the facilities evaluating the central status changes on the line, but at the same time to enable that too several changes of state on the lines combined to form a group during a scan cycle can be clearly identified.

In einer Schaltungsanordnung nach dem Oberbegriff des Patentanspruches wird das dadurch erreicht, daß die Speicheranordnung einen Empfangsspebher und einen Nachführspeicher aufweist, daß der Empfangsspeicher das Abiastergebnis einer Gruppe von Leitungen als parallel angebotenes Speicherwort übernimmt, daß die Vergleichseinrichtung einen bitweisen Vergleich mit dem im Nachführspeicher enthaltenen und der vorhergehenden Abtastung entsprechenden Speicherworl durchführt, daß dem Vergleicher ein Codierer nachgeschaltet ist, der aufgrund unterschiedlicher Bits in den zu vergleichenden Speicherworten ein Codewort bildet, das durch Bewertung jeweils nur eines Bits im aus dem Empfangs- uid aus dem Nachfiihrspeicher übernommenen Speicher vort dieses Bit bestimmt und das sowohl in an sich bekan Her Weise zur Abgabe einer die Richtung der Zustandsänderung und die Adresse der betreffenden Leitung enthaltenden Information an eine zentrale Einrichtung führt als auch einer Auswahlschaltung zur Verfugung steht, die durch Bewertung ds.^c Codewortes das bestimmte Bit im adressierten Wort das Nachführspeichers ändert und einen weiteren Vergleichsvorgang für dieses Speicherwort einleitet.In a circuit arrangement according to the preamble of patent claim this is achieved in that the memory arrangement has a receiver and a tracking memory, that the receiving memory accepts the scan result of a group of lines as a parallel offered memory word, that the comparison device makes a bit-by-bit comparison with that contained in the tracking memory and Memory word corresponding to the previous scan carries out that the comparator is followed by a coder which, based on different bits in the memory words to be compared, forms a code word which determines this bit by evaluating only one bit in the memory taken from the receiving uid from the tracking memory and extending bekan Her manner results in both of for delivering a information containing the direction of change of state and the address of the respective line to a central facility and a selection circuit for Verfugu ng stands, which by evaluation ds. ^c code word changes the specific bit in the addressed word of the tracking memory and initiates a further comparison process for this memory word.

Dabei ist es vorteilhaft, zur Einspeicherung der Abfrageergebnisse aller Leitungsgruppen, die unter Steuerung einer die Leitungen zyklisch abtastenden Adres-It is advantageous to save the query results of all line groups that are controlled by an address that scans the lines cyclically

siereinrichtung während eines ersten Umlaufes der Adressiereinrichtung erfolgt, die Abfrageergebnisse der Leitungsgruppen jeweils als Speicherworte nacheinander in den Empfangsspeicher einzuschreiben. Zum Vergleich zwischen dem Inhalt des Empfangsspeichers und des Nachführspeichers, der wiederum unter Steuerung der Adressiereinrichtung während eines zweiten Umlaufes erfolgt, werden die Worte beider Speicher nacheinander ausgelesen und bitweise verglichen. Die zyklische Weiterschaltung der Adressiereinrichtung findet während dieses Umlaufes allerdings erst dann statt, wenn sämtliche Bits der verglichenen Worte identisch sind. Nach Beendigung des zweiten Umlaufes der Adressiereinrichtung beginnt mit dem folgenden Umlauf die nächste Abfrage aller Leitungsgruppen und die Abfrageergebnisse werden wieder in den Empfangsspeicher übernommen.sieinrichtung during a first cycle of the Addressing device takes place to write the query results of the line groups in each case as memory words one after the other in the receive memory. For comparison between the contents of the reception memory and of the tracking memory, which in turn takes place under the control of the addressing device during a second cycle, the words of both memories are read out one after the other and compared bit by bit. The cyclical forwarding of the addressing device takes place during this cycle, however, only takes place when all bits of the compared words are identical are. After the second cycle of the addressing device has ended, the next cycle of all line groups and the Query results are transferred back to the receive memory.

Die Auswahlschaltung ist dabei als lnverterauswahlschaltung ausgeführt, die es ermöglicht, nur jeweils ein ausgewähltes Bit eines Wortes zu inverlieren und den Nachführspeicher mit dem in diesem Bit geänderten Wort an der eingestellten Adresse zu beschreiben. Da auf diese Weise alle ungleichen Bits eines Wortes behandelt werden können und erst danach das folgende und die Zustandsänderungen der nächsten Gruppe von Leitungen angebende Wort verglichen wird, ist es mit der erfindungsgemäßen Anordnung möglich, die auf einer Vielzahl von Leitungen innerhalb einer abgefragten Gruppe auftretenden Zustandsänderungen eindeutig zu erfassen.The selection circuit is designed as an inverter selection circuit, which allows only one to lose the selected bit of a word and the To write the tracking memory with the word changed in this bit at the set address. There in this way all unequal bits of a word can be treated and only afterwards the following and the word indicating the state changes of the next group of lines is compared, it is with the arrangement according to the invention possible, which interrogated on a plurality of lines within a Group to clearly record any changes in state.

In Ausgestaltung der Erfindung ist es aber auch möglich, unmittelbar mit dem Umlauf, mit dem der Empfangsspeicher beschrieben wird, auch den Nachführspeicher auszulesen und sofort über eine zusätzliche Vergleichseinrichtung festzustellen, ob in dem in den Empfangsspeicher eingeschriebenen und aus dem Nachführspeicher ausgelesenen Wort eine Zustandsänderung aufgetreten ist. Nur bei Feststellung einer Zustandsänderung wird die Adresse in einen weiteren Adressenspeicher geschrieben und ein Vergleichsumlauf gestartet, in dessen Verlauf dann beide Speicher vom Inhalt des zusätzlichen Adressenspeichers adressiert werden. Ein neuer und die Zustandsänderungen auf den Leitungen in den Empfangsspeicher aufnehmender Umlauf beginnt dann erst, wenn die im Adressenspeieher stehenden Adressen abgearbeitet werden. Der mit dieser Ausgestaltung verbundene Vorteil besteht darin, daß die Zeitdauer des zur Durchführung der Vergleichsvorgänge erforderlichen Umlaufes weiter reduziert wird, da nun nicht mehr alle Speicherworte verglichen werden sondern ηι·τ diejenigen, in denen Zustandsänderungen aufgetreten sind.In an embodiment of the invention, however, it is also possible to read out the tracking memory immediately with the circulation with which the receive memory is written, and immediately via an additional one Comparison device to determine whether in the written in the receiving memory and from the Tracking memory read out word a change of state has occurred. Only if a change in status is detected will the address be changed to another Address memory is written and a comparison cycle started, in the course of which both memories are then used can be addressed by the content of the additional address memory. A new one and the state changes on The circulation taking up the lines in the receiving memory only begins when the addresses in the address memory are processed. The one with The advantage associated with this embodiment is that the duration of the cycle required to carry out the comparison processes is further reduced becomes, since now all memory words are no longer compared, but rather ηι · τ those in which changes of state have occurred.

In weiterer Ausgestaltung der Erfindung ist es auch möglich, den Empfangsspeicher durch ein Empfangsregister zu ersetzen, den Inhalt dieses Empfangsregisters sofort mit dem entsprechenden Wort des Nachführspeicheirs zu vergleichen und zu codieren. Die codierten Leilungsnummem werden in diesem Fall in der Reihenfolge ihres Auftretens in einen weiteren Speicher geschrieben, aus dem sie dann nacheinander zur Weiter- verarbeitung abgerufen werden. Das hat den Vorteil, die mit einer Weiterbehandlung der Abfrageergebnisse verbundenen Vorgänge unabhängig vom Übernahme- und Vergleichsvorgang durchzuführen.It is also in a further embodiment of the invention possible to replace the receive memory with a receive register, the content of this receive register to compare immediately with the corresponding word of the Nachführspeicheirs and to code. The coded Leilungsnummem are in this case written in the order of their occurrence in a further memory, from which they are then successively for further processing can be obtained. This has the advantage of further processing the query results related processes independently of the takeover and comparison process.

Einzelheiten der Erfindung werden im folgenden anhand der Zeichnungen erläutert. Im einzelnen zeigtDetails of the invention are explained below with reference to the drawings. In detail shows

F i g. 1 ein Ausführungsbeispiel anhand dem die prinzipielle Arbeitsweise einer erfindungsgemäßen AnordF i g. 1 shows an exemplary embodiment on the basis of which the basic mode of operation of an arrangement according to the invention nung beschrieben wird, wobei die Einspeicherung von Abfrageergebnissen und die Vergleichsvorgänge in zwei getrennten Umläufen stattfinden,tion is described, with the storage of query results and the comparison processes in two separate circuits take place,

F i g. 2 ein Ausführungsbeispiel, bei dem durch Verwendung einer zweiten Verglcichseinrichtung und eines Adressenspeicheirs die Zeitdauer für einen zweiten Umlauf reduziert ist undF i g. 2 shows an embodiment in which by using a second comparing device and a Adressenspeicheirs the time period for a second cycle is reduced and

F i g. 3 ein Ausfuhrungsbeispiel, bei dem der Empfangsspeicher durch ein Empfangsregister ersetzt ist.F i g. 3 shows an exemplary embodiment in which the receive memory is replaced by a receive register.

Im Ausfuhrungsbeispiel nach F i g. 1 sind m Leitungsgruppen LC1 bis LCm mit jeweils η Leitungen an eine die Leitungen zyklisch abtastende Abfrageeinrichtung AE angeschlossen. Die Zustände der während einer Abfrage abgetasteten Leitungen werden in den Empfangsspeicher ES eingetragen. Dem Empfangsspeicher ES ist eine Vergleichsschaltung Vi nachgeschaltet, in der durch Vergleich der aus dem Empfangsspeicher ES und einem Nachführspeicher NS gelesenen Informationen ein Vergleichserijebnis gebildet und einem Codierer C zugeführt wird. Die Ausgänge des Codierers sind mit einer Multiplexschaltung M, einer Ausgabeeinrichtung AA und einer Inverterauswahlschaltung IVA Wverbunden. Über den Multiplexer M wird die Information über die Richtung einer Zustandsänderung PWder Ausgabeeinrichtung AA übergeben, die darüber hinaus auch Angaben über die Adresse der betreffenden Leitung LNADerhält. Die Inverterauswahlschaltung IVAWkt mit den Pingängen des Nachführspeichers NS verbunden, und führt aufgrund des vom Codierer Cabgegebenen Codewortes zu einer bitweisen Veränderung in einem adressierten Wort des Nachführspeichers NS. Weiterhin ist eine Adressiereinrichtung Ad. vorzugsweise ein Zähler, vorgesehen, über den die Abfrageeinrichtung AE, der Empfangsspeicher £5 und der Nachfuhrspeicher NS steuerbar sind. Gleichzeitig ist die Adressiereinrichtung Adm'il der Ausgabeeinrichtung AA verbunden.In the exemplary embodiment according to FIG. 1, m line groups LC 1 to LCm , each with η lines, are connected to an interrogation device AE that scans the lines cyclically. The states of the lines scanned during an interrogation are entered in the receive memory ES . A comparison circuit Vi is connected downstream of the receiving memory ES, in which a comparison series is formed by comparing the information read from the receiving memory ES and a tracking memory NS and fed to a coder C. The outputs of the encoder are connected to a multiplex circuit M, an output device AA and an inverter selection circuit IVA W. The information about the direction of a change in state PW is transferred to the output device AA via the multiplexer M , which also receives information about the address of the relevant line LNAD. The inverter selection circuit IVAWkt is connected to the pin inputs of the tracking memory NS and, based on the code word given by the encoder C, leads to a bit-wise change in an addressed word of the tracking memory NS. Furthermore, there is an addressing device Ad. preferably a counter is provided, via which the interrogation device AE, the receiving memory £ 5 and the replenishment memory NS can be controlled. At the same time, the addressing device Adm'il is connected to the output device AA.

Die Wirkungsweise des in F i g. 1 dargesteiiten Ausführungsbeispieles ist folgende.The mode of operation of the in F i g. 1 illustrated embodiment is the following.

Unter Steuerung der Adressiereinrichtung Ad werden die parallel geschalteten Leitungen der Leitungsgruppen LC 1 bis LGm in der Abfrageeinrichtung AE erfaßt und deren Zustände parallel als ein Speicherwort in den Empfangsspeicher ESan der durch die Adressiereinrichtung Ad bestimmten Stelle eingeschrieben. Nach einem solchen Schreibvorgang wird die Adressiereinrichtung Ad weitergeschaltet, d. h. beispielsweise der Zählstand um 1 erhöht, so daß die bei der folgenden Abfrage erfaßten Zustandsänderungen wiederum als Speicherwort an die nächste Stelle des Empfangsspeichers ES gelangen. Am Ende eines Umlaufes sind ilmtlichc Leitungen erfaßt worden und die Zustände aller Leitungen sind in den Empfangsspeicher ES eingeschrieben worden. Nun beginnt ein zweiter Umlauf, bei dem die Adressiereinrichtung Ad eine identische Adresseninformation sowohl an den Empfangsspeicher ESaIs auch an den Nachführspeicher NS abgibt Während dieses zweiten Umlaufes Findet der Vergleichsvorgang statt. Dazu steht der Vergleichseinrichtung V1 jeweils ein aus dem Empfangsspeicher ES und ein aus dem Nachführspeicher NS gelesenes Speicherwort zur Verfügung. Da in der Vergleichseinrichtung V1 ein bitweiser Vergleich der beiden Worte durchgeführt wird, kann im Codierer C ein Codewort gebildet werden, das zum einen angibt, ob überhaupt eine Zustandsänderung aufgetreten ist und zum anderen welches Bit im aus dem Empfangsspeicher ES übernommenen Speicherwort gegenüber dem aus dem Nachführspeicher Λ/S über-Under the control of the addressing device Ad , the parallel-connected lines of the line groups LC 1 to LGm are detected in the interrogation device AE and their states are written in parallel as a memory word into the receiving memory ES at the point determined by the addressing device Ad . After such a write operation, the addressing device Ad is switched on, that is to say, for example, the count is increased by 1, so that the changes in status detected in the subsequent interrogation again reach the next position in the receiving memory ES as a memory word. At the end of a cycle, all lines have been recorded and the states of all lines have been written into the receiving memory ES . Now a second round in which the addressing Ad emits NS an identical address information to both the reception memory ESaIs also at the Nachführspeicher the comparison process starts instead During this second round finds. For this purpose, the comparison device V 1 has a memory word read from the receive memory ES and a memory word read from the tracking memory NS. Since a bit-by-bit comparison of the two words is carried out in the comparison device V1, a code word can be formed in the coder C which on the one hand indicates whether a change of state has occurred at all and on the other hand which bit in the memory word taken from the receiving memory ES compared to that from the Tracking memory Λ / S over-

nommcnen Speicherwort verschieden ist. Im ersten Falle, bei Vorliegen vollständiger Idcntitiit zwischen den beiden verglichenen Spsieherworicn unterbleibt eine Meldung über die Ausgabeeinrichtung AA und die AdressiereinrichUing Ad wird weitergeschallet, so dall 5 nunmehr das nächste im Rmpfangsspeicher ES' und im Nachführspeicher NS enthaltene Wort einem Vcrgleichsvorgang unterliegt. Wird in der Verglcichscinrichtung Vl jedoch eine Zustandsänderung festgestellt, so gibt das im Codierer Cgebildete Codewort eindeutig nicht nur das Vorliegen einer Zustandsänderung an, sondern darüber hinaus auch noch um welches Bit es sich dabei handelt. Das Codicrcrgcbnis wird dem Multiplexer M, der Ausgabeeinrichtung AA und der Inverierauswahlschaltung IVA Wangeboten. Im Multiplexer M wird durch Verknüpfung mit dem Inhalt des adressierten Empfangsspeicherwortes die Richtung der Zustandsänderung PW ermittelt. Die exakte Adresse der betreffenden Leitung, auf der diese Zustandsänderung auftrat, wird durch die Übernahme der von der Adressicrcinrichtung Ad zur Verfügung gestellten Adresse gebildet, die zusammen mit dem Codewort ausgegeben wird. Inder Inverterauswahlsehaltung /V/lWschließlich wird aufgrund des Codewortes ein Speicherwort gebildet, das hinsichtlich eines Bits geändert ist, el. h. bei dein gegenüber dem aus dem Nachführspeicher NS gelesenen Wortes ein Bit invertiert ist. Dieses Speicherwort wird dem Nachführspcichcr NS angeboten und in die durch die Adressiereinrichtung Ad adressierte Stelle eingeschrieben. Eine Fortschaltung der Adrcssicrein- jo richtung Ad unterbleibt in diesem Falle, so daß aufgrund der ursprünglichen Adresse nunmehr ein weiterer Vergleichsvorgang stattfindet, dem zum einen das im Empfangsspeicher ES enthaltene Speicherwort und zum anderen das in der beschriebenen Weise geänderte Speicherwort im Nachführspeicher NS zugrundeliegt. Die oben beschriebenen Vorgänge wiederholen sich nunmehr soiangc, bis die VergieiehseififichiUfig V J iueniität anzeigt und die Adressiereinrichtung Ad daraufhin auf die nächste Adresse wciterschaltet.common memory word is different. In the first case, when there is complete Idcntitiit between the two compared Spsieherworicn a message via the output device AA and AdressiereinrichUing Ad omitted is weitergeschallet so dall subject to 5 now the next word a Vcrgleichsvorgang contained in Rmpfangsspeicher ES 'and Nachführspeicher NS. If, however, a change in status is detected in the comparison device V1, the code word formed in the encoder C clearly indicates not only the presence of a change in status, but also which bit is involved. The code result is offered to the multiplexer M, the output device AA and the inverter selection circuit IVA W. In the multiplexer M , the direction of the change in state PW is determined by linking with the content of the addressed receive memory word. The exact address of the line in question on which this change of state occurred is formed by taking over the address made available by the addressing device Ad , which is output together with the code word. In the inverter selection circuit / V / lW finally, a memory word is formed on the basis of the code word, which is changed with regard to one bit, el. with your one bit is inverted compared to the word read from the tracking memory NS. This memory word is offered to the tracking memory NS and written into the location addressed by the addressing device Ad. In this case, the Adrcssicrein- jo direction Ad does not advance, so that a further comparison process now takes place based on the original address, which is based on the one hand on the memory word contained in the receiving memory ES and on the other hand on the memory word in the tracking memory NS changed in the described manner. The processes described above are now repeated until the VergieiehseifichiUfig indicates validity and the addressing device Ad then switches to the next address.

Sind auf diese Weise alle im Empfangsspeicher ES enthaltenen und während des ersten Umlaufes eingeschriebenen Speicherworte bearbeitet worden, beginnt ein neuer Umlauf, bei dem wiederum die Zustände der Leitungen aller Leitungsgruppen LG 1 bis LGm zyklisch abgefragt und in den Empfangsspeicher ES übernommen werden.If all of the memory words contained in the receive memory ES and written during the first cycle have been processed in this way, a new cycle begins, in which the states of the lines of all line groups LG 1 to LGm are again queried cyclically and transferred to the receive memory ES .

Die Verzerrung, die ein Nachrichtenzeichen erhält, ist im wesentlichen durch die Zeitdauer bestimmt, die zwischen dem Auftreten einer Zustandsänderung und der Feststellung dieser Zustandsänderung liegt. Wie im vorhergehenden beschrieben wurde, wird diese Zeitdauer vor allem durch die Dauer des Umlaufes bestimmt, mit dem der Inhalt des Empfangs- und des Nachführspeichers verglichen werden. Eine Reduzierung des damit verbundenen Zeitaufwandes läßt sich mit einer Anordnung erreichen, die im folgenden anhand von F i g. 2 erläutert wird. Dort ist ergänzend zu der Anordnung nach Fig. 1 eine zweite Vergleichsschaltung V2 vorhanden, die unmittelbar mit den Ausgängen der Abfrageeinrichtung AE verbunden ist und die die bei der Abfrage ermittelten Zustände unmittelbar mit den aus dem Nachführspeicher NS gelesenen Zustände vergleicht. Auf diese Weise kann bereits während der Abfrage festgestellt werden, ob eine Zustandsänderung aufgetreten ist oder nicht weiterhin enthält die Anordnung nach F i g. 2 einen Adressenspeicher AS, der bei Vorliegen einer Zustandsänderung die von der Adressiereinrichtung Ad abgegebene Adresse speichert. Der weitere Aufbau und die prinzipielle Wirkungsweise der in Fig. 2 dargestellten Anordnung entsprechen der Anordnung nach Fig. 1. Die Reduzierung des Zeitaufwandes wird hier dadurch erreicht, daß während des zweiten Umlaufes, während dem der Inhalt des Empfangsspeichers ES^-mit dem Inhalt des Nachführspeichers NS verglichen wird, ein solcher Vergleichsvorgang jeweils unter Steuerung der im Adressenspeicher AS gespeicherten Adresse stattfindet. Ein Vergleichsvorgang finde? also tatsächlich jeweils nur dann statt, wenn das im Empfangsspeicher ES und das im Nachführspeicher NS enthaltene Speicherwort nicht identisch ist. Die Bildung des Codewortes im Codierer C. die Abgabe einer die Richtung der Zustandsänderung abgebenden Information PW zusammen mit der exakten Leitungsadresse LNAD, auf der eine Zustandsänderung aufgetreten ist, sowie die Ansteuerung der Inverterauswahlsehaltung IVA Wgeschieht in der anhand von Fig. 1 beschriebenen Weise. Ebenso werden über den Ausgang der inverterauswahlsehaltung IVA Wdie Bits im Wort des Nachführspeichers nacheinander solange geändert, bis am Ausgang der Vergleichseinrichtung Vl Identität festgestellt wird.The distortion that a message character receives is essentially determined by the length of time between the occurrence of a change in state and the detection of this change in state. As described above, this period of time is primarily determined by the duration of the cycle with which the contents of the receiving and tracking memories are compared. A reduction in the associated expenditure of time can be achieved with an arrangement which is described below with reference to FIG. 2 is explained. There, in addition to the arrangement according to FIG. 1, there is a second comparison circuit V 2 which is directly connected to the outputs of the interrogation device AE and which directly compares the states determined during the interrogation with the states read from the tracking memory NS. In this way, it can already be determined during the query whether a change in state has occurred or not. The arrangement according to FIG. 2 an address memory AS, which stores the address given by the addressing device Ad when there is a change in status. . The other configuration and the basic operation of the arrangement shown in Figure 2 correspond to the arrangement of Figure 1. The reduction of the time required is achieved here in that during the second revolution, during which the contents of the receiving memory ES ^-. With the contents of Nachführspeichers NS is compared, such a comparison process takes place under control of the address stored in the address memory AS. Find a comparison process? so actually only take place when the memory word contained in the receiving memory ES and the memory word contained in the tracking memory NS is not identical. The formation of the code word in the coder C. the output of information PW providing the direction of the change of state together with the exact line address LNAD on which a change of state occurred, and the control of the inverter selection circuit IVA W takes place in the manner described with reference to FIG. Likewise, the bits in the word of the tracking memory are changed one after the other via the output of the inverter selection circuit IVA W until identity is determined at the output of the comparison device V1.

Eine weitere Reduzierung des Zeitaufwandes ist dadurch erreichbar, daß das in der Abfrageeinrichtung AE ermittelte Abtastergebnis ohne Zwischenspeicherung in einem Eingangsspeicher sofort mit dem Inhalt des Nachfuhrspeichers verglichen, im Codierer ein Codewort gebildet und dieses Codewort gespeichert wird. Ein Beispiel, anhand dem diese Ausgestaltung der Erfindung erläutert wird, zeigt Fig.3. Anstelle eines Empfangsspeichers enthält dieses Ausführungsbeispiel lediglich ein Empfangsregister ER, in das unter Steuerung der Adressiercinrichtung Ad die Zustandsänderungen der Leitungen einer Leitungsgruppe aufgenommen werden. Der nachgcschalteten Vergleichseinrichtung V1 steht sowohl das aus den Zuständen der abgefragten Leitungen gebildete Speicherwort über Empfangsregister ER als auch das im Nachführspeicher NS an der adressierten Stelle enthaltene Wort zur Verfügung, so daß in beschriebener Weise im Codierer C ein Codewort gebildet werden kann, das nicht nur die Zustandsänderungen anzeigt, sondern auch die Lage der einzelnen Bits, die einer Zustandsänderung entsprechen. Über die Inverterauswahlsehaltung IVA Wwerden wiederum aufeinanderfolgend die einzelnen Bits im Wort des Nachführspeichers solange geändert, bis in der Vergleichseinrichtung Vl Identität festgestellt wird. Dabei werden die einzelnen vom Codierer Cabgegebenen Codeworte zusammen mit der vom Multiplexer M abgegebenen Information PW über die Richtung einer Zustandsänderung sowie die von der Adressiereinrichtung Ad abgegebene Adresseninformation LNAD in einem weiteren Speicher SP gespeichert. Die codierten Leitungsnummern und die Information über den Richtungswechsel einer Zustandsänderung stehen dann für eine Weiterverarbeitung in diesem Speicher Sf zur Verfügung. A further reduction in the time required can be achieved in that the scanning result determined in the interrogation device AE is immediately compared with the content of the update memory without intermediate storage in an input memory, a code word is formed in the encoder and this code word is stored. An example on the basis of which this embodiment of the invention is explained is shown in FIG. Instead of a receive memory, this exemplary embodiment only contains a receive register ER, in which the changes in the state of the lines of a line group are recorded under the control of the addressing device Ad. The downstream comparison device V1 has both the memory word formed from the states of the interrogated lines via receiving register ER and the word contained in the tracking memory NS at the addressed location, so that a code word can be formed in the coder C in the manner described, which not only shows the status changes, but also the position of the individual bits that correspond to a status change. The individual bits in the word of the tracking memory are in turn changed successively via the inverter selection circuit IVA W until identity is determined in the comparison device V1. The individual code words given by the encoder C are stored in a further memory SP together with the information PW given by the multiplexer M about the direction of a change of state and the address information LNAD given by the addressing device Ad . The coded line numbers and the information about the change in direction of a change of state are then available for further processing in this memory Sf.

Hierzu 3 Blau ZeichnungenFor this purpose 3 blue drawings

Claims

Patent claims:

1. Schaltungsanordnung zur Ermittlung der Zustandsänderungen auf zu Gruppen zusammengefaß- s ten Leitungen, mit einer die Leitungen zyklisch nach ihrem Schaltzustand abfragenden Abtasteinrichtung, mit einer Speicheranordnung und mit einer Vergleichseinrichtung, in der das Abfrageergebnis einer Gruppe mit dem bei der vorhergehenden Ab- ι ο frage ermittelten Abfrageergebnis verglichen wird und die nur bei einer Änderung des Abfrageergebnisses eine Information abgibt, dadurch gekennzeichnet, daß die Speicheranordnung einen Empfangsspeicher (ES) und einen Nachführspei- eher (NS) aufweist, daß der Empfangsspeicher (ES) das Abtastergebnis einer Gruppe von Leitungen (LG 1 bis LGm) als parallel angebotenes Speicherwort übernimmt, daß die Vergleichseinrichtung C V1) einen bitweisen Vergleich mit dem im Nachführspeieher (NS) enthaltenen und der vorhergehenden Abtastung entsprechenden Speicherwort durchführt, daß der Vergleichseinrichtung (V 1) ein Codierer (C) nachgeschaltet ist, der aufgrund unterschiedlicher Bits in den zu vergleichenden Speicherworten ein Codewort bildet, das durch Bewertung jeweils nur eines Bits im aus dem Empfange- und aus dem Nachführspeicher übernommenen Speicherwort dieses Bit bestimmt und das sowohl in an sich bekannter Weise zur Abgabe einer die Richtung der Zustandsänderung (PW) und die Adresse der betreffenden Leitung (LN^D) enthaltenden Information an eine zentrale Einrichtung führt als <-.uch einer Auswahlschaltung (IVA W) zur Verfügung steht, die durch Bewertung des Codewortes da; bestimmte Bit im adressierten Wort des Nachführspeichers (NS) ändert und einen weiteren Vergleichsvorgang für dieses Speicherwort einleitet.1. Circuit arrangement for determining the status changes on lines combined into groups, with a scanning device that polls the lines cyclically according to their switching state, with a memory arrangement and with a comparison device in which the query result of a group with that in the preceding Ab- ι ο query determined query result is compared and which only provides information when there is a change in the query result, characterized in that the memory arrangement has a receiving memory (ES) and a Nachführspei- rather (NS) that the receiving memory (ES) the scanning result of a group of lines (LG 1 to LGm) as a parallel offered memory word assumes that the comparison device C V1) carries out a bit-by-bit comparison with the memory word contained in the tracking memory (NS) and corresponding to the previous scan, that the comparison device (V 1) is followed by an encoder (C) is due to un different bits in the memory words to be compared form a code word which determines this bit by evaluating only one bit in the memory word taken from the receive and from the tracking memory and which is used in a known manner to output a direction of the change of state (PW) and the address of the relevant line (LN ^ D) containing information to a central facility leads as <-. uch a selection circuit (IVA W) is available, which by evaluating the code word da; changes certain bits in the addressed word of the tracking memory (NS) and initiates a further comparison process for this memory word.

2. Schaltungsanordnung nach Anspruch I₁ dadurch gekennzeichnet, daß die Auswahlschaltung (IVAW) als lnverterauswahlschaltung ausgebildet ist, in der aufgrund des im Codierer (C) gebildeten Codewortes jeweils nur ein bestimmtes Bit im adressierter, Wort des Nachführspeichers (NS) verändert wird.2. Circuit arrangement according to claim I _1, characterized in that the selection circuit (IVAW) is designed as an inverter selection circuit in which only one specific bit in the addressed word of the tracking memory (NS) is changed due to the code word formed in the encoder (C).

3. Schaltungsanordnung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Abfrageergebnisse aller Leitungsgruppen (LG 1 bis LGm) unter Steuerung einer Adressiereinrichtung (Ad) während eines ersten Umlaufes der Adressiereinrichtung (Ad) nacheinander in den Empfangsspeicher (ES) eingeschrieben werden, daß der Vergleich der Abfrageergebnisse mit den im Nachführspeicher (NS) enthaltenen Abfrageergebnissen in der vorhergehenden Abtastung unter Steuerung der Adressiereinrichtung (Ad) während eines zweiten Umlaufes der Adressiereinrichtung (Ad) geschieht, die in diesem Falle nur dann weitergeschaltet wird, wenn das aus dem Empfangsspeicher (ES) und aus dem Nachführspeicher (NS) gelesene Wort vollständig iden- tisch ist und daß ein alle Leitungsgruppen (LG 1 bis JLGmJ abtastender neuer Umlauf der Adressiercinrichtung (Ad) erst nach Beendigung des Vergleiches aller im Empfangs- und im Nachführspeicher enthaltenen Worte gestartet wird.3. Circuit arrangement according to claim 1 and 2, characterized in that the query results of all line groups (LG 1 to LGm) under the control of an addressing device (Ad) during a first cycle of the addressing device (Ad) are successively written into the receiving memory (ES) that the comparison of the query results is done with the Nachführspeicher (NS) query results included in the previous scan under the control of addressing means (Ad) during a second revolution of the addressing means (AD) which is only switched in this case, when the from the reception memory ( ES) and the word read from the tracking memory (NS) is completely identical and that a new cycle of the addressing device (Ad) scanning all line groups (LG 1 to JLGmJ) is only started after the comparison of all the words contained in the receiving and tracking memory has been completed .

4. Schaltungsanordnung nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß eine zweite dem Eingang des Empfangsspeichers (ES)parallel geschalte4. Circuit arrangement according to claim 1 to 3, characterized in that a second connected in parallel to the input of the receiving memory (ES) te Vergleichseinrichtung (V 2) vorgesehen ist, in der bereits während des ersten Umlaufes der Adressiereinrichtung (Ad) ein Vergleich zwischen dem Abfrageergebnis und dem entsprechenden Wort des Nachführspeichers (NS) stattfindet und die bei Feststellung mindestens einer Zustandsänderung ein Ausgangssignal an einen Adressenspeicher (AS)sendet, der bei Empfang dieses Ausgangssignales die von der Adressiereinrichtung (Ad) abgegebene Adresseninformation übernimmt und daß der Vergleich zwischen dem Inhalt des Empfangs- und dem Inhalt des Nachführspeichers unter Steuerung des Adressenspeichers (AS) in der ersten Vergleichseinrichtung (Vl) geschiehtte comparison device (V 2) is provided in which a comparison between the query result and the corresponding word of the tracking memory (NS) takes place during the first cycle of the addressing device (Ad) and which sends an output signal to an address memory (AS ), which on receipt of this output signal takes over the address information given by the addressing device (Ad) and that the comparison between the content of the receiving memory and the content of the tracking memory takes place under control of the address memory (AS) in the first comparison device (Vl)

5. Schaltungsanordnung nach Anspruch I und 2, dadurch gekennzeichnet, daß als Empfangsspeicher ein Empfangsregister (ER) vorgesehen ist, daß das Abtastergebnis über das Empfangsregister (ER) und das entsprechende Wort des Nachführspeichers (NS) an die Vergleichseinrichtung (Vl) gelangt und daß das im Codierer (C) gebildete Codewort einem weiteren Speicher (SF) übergeben wird und dort zusammen mit der Information über die Richtung der Zustandsänderung (PW) und der Adresseninformation der Adressiereinrichtung (Ad) für eine zentrale Bearbeitung zur Verfügung steht.5. Circuit arrangement according to claim I and 2, characterized in that a receiving register (ER) is provided as the receiving memory, that the scanning result reaches the comparison device (Vl) via the receiving register (ER) and the corresponding word of the tracking memory (NS) and that the code word formed in the coder (C) is transferred to a further memory (SF) and is available there for central processing together with the information about the direction of the change of state (PW) and the address information of the addressing device (Ad).