DE2639387C3

DE2639387C3 - Method for reducing the maximum number of bit errors in error chains when transmitting digital data by means of pulse amplitude modulation

Info

Publication number: DE2639387C3
Application number: DE19762639387
Authority: DE
Inventors: Wolfgang Dipl.-Ing. 8191 Hoehenrain Postl
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1976-09-01
Filing date: 1976-09-01
Publication date: 1979-04-05
Also published as: DE2639387A1; DE2639387B2

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Verminderung der maximalen Bitfehlerzahl in Fehlerketten, die bei der Übertragung digitaler Daten mittels Pulsamplitudenmodulation in Kanälen mit quantisierter Rückkopplung entstehen, wobei die zu übertragenden digitalen Daten einem Codierer zugeführt werden, der diese in Impulse mit mQuantisierungsstufen umformt.The present invention relates to a method for reducing the maximum number of bit errors in error chains that arise during the transmission of digital data by means of pulse amplitude modulation in channels with quantized feedback, the digital data to be transmitted being fed to an encoder which converts it into pulses with m quantization levels.

(D(D

Σ
ι = ι Σ
ι = ι

In dieser Gleichung bedeuten:In this equation:

Xi die Amplitude des i-ten empfangenen nichtregenerierten Impulses Xi is the amplitude of the i-th received non-regenerated pulse

yi die Amplitude des /-ten empfangenen korrigierten Impulses yi is the amplitude of the / th corrected pulse received

Zi-k die Amplitude des (i— jt/ten empfangenen regenerierten Impulses Zi-k is the amplitude of the (i- jt / th regenerated pulse received

a* den it-ten Rückkopplungskoeffizienten der quantisierten Rückkopplung.a * the it-th feedback coefficient of the quantized Feedback.

Es sind nur endlich viele a*-Werte von Null verschieden. In einer Einrichtung zur quantisierten Rückkopplung brauchen nur für die von Null verschiedenen air Werte — mindestens für einen — Rückkopplungseinrichtungen vorhanden zu sein.There are only finitely many a * values that differ from zero. In a device for quantized feedback, feedback devices only need to be present for the non-zero air values - at least for one.

Durch eine quaiirisierte Rückkopplung werden störende Echos kompensiert Solche Echos entstehen mitunter durch eine Bandbegrenzung des Kanals bei hohen und/oder tiefen Frequenzen, die zur Schwächung des Leistungsspektrums der zu übertragenden Signale bei diesen Frequenzen absichtlich herbeigeführt wird, weil der Kanal bei diesen Frequenzen schlechte Übertragungseigenschaften hat. In diesem Fall kann der Frequenzgang der Bandbegrenzung und damit auch die Größe der Rückkopplungskoeffizienteti innerhalb eines gewissen Spielraums gewählt werden, so daß z. B. in Gleichung (1) nur ein Rückkopplungskoeffizient auftritt und dieser ganzzahlig ist Es ist aber auch möglich, Echos unabhängig davon, wodurch sie entstanden sind, durch eine quantisierte Rückkopplung mit mehreren im allgemeinen nicht ganzzahligen Koeffizienten zu kompensieren.Interfering echoes are compensated for by quaiirized feedback. Such echoes arise sometimes through a band limitation of the channel at high and / or low frequencies, which leads to attenuation the power spectrum of the signals to be transmitted is intentionally brought about at these frequencies, because the channel has poor transmission properties at these frequencies. In this case, the Frequency response of the band limitation and thus also the size of the feedback coefficients within a certain leeway can be chosen, so that z. B. only one feedback coefficient occurs in equation (1) and this is an integer But it is also possible to generate echoes regardless of what caused them, through a quantized feedback with several coefficients, which are generally not integer compensate.

Ein Nachteil der quantisierten Rückkopplung besteht jedoch darin, daß, wenn mindestens ein Rückkopplungskoeffizient a* in Gleichung (1) hinreichend groß ist, nach einzelnen Regenerierungsfehlern Fehlerketten theoretisch unbeschränkter Länge auftreten. Dabei entsteht in der Folge der vom Decodierer abgegebenen Datenbits ein Bitfehlermuster, das sich in Abhängigkeit von der zu übertragenden Datenbitfolge entweder nur auf die π Datenbits bzw. das Codewort beschränkt, das dem fehlerhaft regenerierten Impuls entspricht oder als sogenannte Fehlerkette auch über weitere Codewörter erstreckt. In diesem Zusammenhang ist zu bemerken, daß die Aufteilung der vom Decodierer abgegebenen Datenbits in Codewörter durch Pausen, Zusatzbits oder bitparallele Übertragung erkennbar sein kann, aber nicht erkennbar sein muß. Innerhalb einer Fehlerkette sind die fehlerhaften Datenbits manchmal scheinbar regellos verteilt, sehr häufig aber periodisch mit einer Periode P, die ein ganzzahliges Vielfaches eines Codewortabstandes ist. Dieser Fall tritt dann auf, wenn von den Koeffizienten a*, die in Gleichung (1) dieA disadvantage of the quantized feedback, however, is that if at least one feedback coefficient a * in equation (1) is sufficiently large, error chains of theoretically unlimited length occur after individual regeneration errors. The result of the data bits output by the decoder is a bit error pattern which, depending on the data bit sequence to be transmitted, is either limited to the π data bits or the code word that corresponds to the incorrectly regenerated pulse or as a so-called error chain also extends over other code words. In this connection it should be noted that the division of the data bits output by the decoder into code words can be recognized by pauses, additional bits or bit-parallel transmission, but does not have to be recognizable. The erroneous data bits are sometimes apparently randomly distributed within an error chain, but very often periodically with a period P which is an integral multiple of a code word spacing. This case occurs when of the coefficients a * given in equation (1) the

quantisierte Röckkopplung beschreiben, einer dem Betrag nach ungefähr gleich 1 und die übrigen dem Betrag nach wesentlich kleiner als 1 sind und der Regenerierungsfehler nur eine Amplitudenstufe ausmacht. Falls der Decodierer die Datenbits seriell mit z. B. r Zusatzbits pro Codewort abgibt, dann sind die fehlerhaften Datenbits in diesem Bitstrom mit der Periode p=P · (n+ rj periodisch verteilt. Solche Fehlerketten werden unabhängig davon, ob der Decodierer die übertragenen Daten bitseriell oder in anderer Weise abgibt, im folgenden als periodische Fehlerketten bezeichnet Die Anzahl der fehlerhaften Datenbits in periodischen Fehlerketten ist dabei — abhängig von der übertragenen Datenbitfolge — unterschiedlich groß, jedoch nicht beschränktdescribe quantized feedback, one of which is approximately equal to 1 in terms of its magnitude and the rest of which are substantially less than 1 in terms of magnitude and the regeneration error only accounts for one amplitude level. If the decoder serially reads the data bits with e.g. B. emits r additional bits per code word, then the erroneous data bits in this bit stream are periodically distributed with the period p = P · (n + rj hereinafter referred to as periodic error chains The number of faulty data bits in periodic error chains is different, but not limited, depending on the transmitted data bit sequence

Hierbei bedeutetHere means

a=6 modulo-c die mathematische modulo-Operation, die folgendermaßen für ganze Zahlen b und natürliche Zahlen cdefiniert ist: a ist der nach der Division (b+ v)/c verbleibende Rest, wobei ν ein ganzzahliges Vielfaches von cund b+ v> 0 ista = 6 modulo-c the mathematical modulo operation, which is defined as follows for integers b and natural numbers c: a is the remainder after the division (b + v) / c , where ν is an integer multiple of c and b + v> 0 is

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, durch uas die maximale Anzahl der fehlerhaften Datenbits in periodischen Fehlerketten, die nach Regenerierungsfehlern auftreten, beschränkt wird. Hierdurch soll ferner erreicht werden, daß zur Fehlererkennung oder Korrektur bestimmte Codes verwendet werden können, die durch die Eigenschaft charakterisiert sind, daß jedes Fehlermuster erkannt bzw. korrigiert werden kann, bei dem die Anzahl der fehlerhaften Datenbits in einer durch die Codiereinrichtung definierten Folge von Datenbits eine bestimmte, durch den Hamming-Abstand des Codes gegebene Schranke unterschreitet. Diese Schranke ist für die Fehlererkennung gleich dem Hamming-Abstand, für die Fehlerkorrektur gleich der ggf. aufgerundeten Hälfte des Hamming-Abstandes geeignete Codes sind bekannt, beispielsweise eignen sich dafür bestimmte zyklische Codes. Dazu gehören als Sonderfall auch die sogenannten Hamming-Codes, die allerdings Fehler folgen, wie sie bei Anwendung des erfindungsgemäßen Verfahrens auftreten, wegen ihres geringen Hamming-Abstandes (3) nur erkennen, jedoch nicht korrigieren können.The present invention is based on the object of specifying a method by uas the Maximum number of faulty data bits in periodic error chains that occur after regeneration errors occur is limited. This should also be achieved that for error detection or Correction certain codes can be used, which are characterized by the property that each Error pattern can be recognized or corrected, in which the number of incorrect data bits in one The sequence of data bits defined by the coding device is a specific sequence defined by the Hamming distance falls below the limit given by the code. This limit is the same for error detection Hamming distance, for error correction equal to the half of the Hamming distance, rounded up if necessary suitable codes are known, for example certain cyclic codes are suitable for this. These include as Special case also the so-called Hamming codes, which, however, follow errors as they occur when using the The method according to the invention occur, however, only recognize them because of their small Hamming distance (3) can not correct.

Die Erfindung löst diese Aufgabe ausgehend von einem Verfahren der eingangs genannten Art dadurch, daß die zu übertragenden digitalen Daten vor oder gleichzeitig mit der Codierung durch Rückkopplung modulo-z mit einem einzigen Rückkopplungskoeffizienten transformiert und die übertragenen Daten nach oder in Verbindung mit der Decodierung durch eine zur Rückkopplung inverse Vorwärtskopplung modulo-z rücktransformiert werden, wobei ζ entweder gleich zwei oder gleich der Anzahl m der Quantisierungsstufen ist.The invention solves this problem based on a method of the type mentioned in that the digital data to be transmitted is transformed before or simultaneously with the coding by feedback modulo-z with a single feedback coefficient and the transmitted data after or in connection with the decoding by a for feedback, inverse feed forward modulo-z can be transformed back, where ζ is either equal to two or equal to the number m of quantization levels.

Durch die Erfindung wird die mittlere Anzahl der fehlerhaften Datenbits in den übertragenen Daten nicht vermindert, die minimale Anzahl der fehlerhaften Datenbits, die durch einen einzelnen Regcnerierungsfehler verursacht werden können, wird durch die Erfindung in der Regel sogar erhöht, weil ohne Anwendung der Erfindung ein bestimmter Anteil der Regenerierungsfehler nur ein einziges Datenbit verfälscht, während bei Anwendung der Erfindung ein jeder Regenerierungsfehler mindestens zwei Datenbits verfälscht. Dieser Nachteil hat jedoch in wichtigen Anwendungsfällen, wie dem obengenannten, nur geringe Bedeutung, verglichen nnt dem durch die ErfindungThe invention does not reduce the average number of faulty data bits in the transmitted data reduces the minimum number of bad data bits caused by a single regeneration error can be caused, is usually even increased by the invention, because without Application of the invention, a certain proportion of the regeneration errors only corrupts a single data bit, while using the invention, each regeneration error has at least two data bits falsified. However, in important applications such as the one mentioned above, this disadvantage is only minor Importance compared to that by the invention

gewonnenen Vorteil, der Beschränkung der maximalen Bitfeherzahl pro einstufigem Regenerierungsfehler.gained advantage, the limitation of the maximum number of bit errors per single-stage regeneration error.

Weiter kann bei einer besonderen Anwendung der Erfindung, nämlich der Bildübertragung mittels PCM durch die Beschränkung der Anzahl der fehlerhaften Datenbits pro Regenerierungsfehler erreicht werden, daß die Sichtbarkeit von Bildstörungen beschränkt bleibt Beispielsweise würden Fehlerketien als horizontale Punktmuster unterschiedlicher Länge sichtbar werden, während bei Anwendung der Erfindung überwiegend nur einige wenige, in günstigen Fällen nur zwei störende Punkte pro Regenerierungsfehler erkennbarsind. Furthermore, in a particular application of the invention, namely image transmission by means of PCM can be achieved by limiting the number of faulty data bits per regeneration error, that the visibility of image disturbances remains limited. For example, error keties would be considered horizontal Dot patterns of different lengths become visible while using the invention predominantly only a few, in favorable cases only two disruptive points per regeneration error are recognizable.

Vorteilhafterweise kann zusätzlich eine fehlersichernde Codierung zum Zweck der Fehlererkennung und/oder Korrektur vor der Anwendung der Rückkopplung modulo-2 erfolgen und nach der Vorwärtskopplung eine entsprechende Decodierung einschließlich einer Fehlererkennung und/oder Korrektur. Für die fehlersichernd 2 Codierung kann hierbei wie erwähnt ein Hamming-Code angewendet werden.Advantageously, a fail-safe coding can also be used for the purpose of error detection and / or correction takes place before the application of the modulo-2 feedback and after the feedforward a corresponding decoding including error detection and / or correction. For the fail-safe 2 coding, a Hamming code can be used here, as mentioned.

Es ist ferner vorteilhaft, das erimdi' igsgemäße Verfahren mit der Anwendung einer als Verwürfein (scrambling) bekannten Transformation vor der Anwendung der erfindungsgemäßen Rückkopplung modulo-z und der entsprechenden als Entwürfein (descrambling) bekannten inversen Transformation nach Anwendung der erfindungsgemäßen Vorwärtskopplung modulo-zzu verbinden. Dabei ist es im allgemeinen vorteilhaft wenn das Verwürfein vor einer fehlersichernde/i Codierung und das Entwürfein nach der entsprechenden Decodierung erfolgtIt is also advantageous to do what is appropriate to the concept Method involving the application of a pre-application transformation known as scrambling the feedback according to the invention modulo-z and the corresponding as drafts (descrambling) known inverse transformation after application of the forward coupling according to the invention modulo-zzu associate. It is generally advantageous if the scrambling takes place before a fail-safe coding and the drafting is done after the appropriate decoding

Erfolgt die Verwürfelung jedoch in der Weise, daß sowohl zu den Daten, die verwürfelt werden sollen, als auch zu denen, die entwürfelt werden sollen, ein bestimmtes, bekanntes oder reproduzierbares binäres Pseudozufallssignal Bit für Bit modulo-2 addiert wird, wobei in beiden Fällen das gleiche Signal verwendet wird, so daß also die Modulo-2-Addition der beiden Pseudozufallssignale unter Berücksichtigung der durch die Datenübertragung bedingten zeitlichen Verschiebung eine Folge von Null-Bits ergeben würde, dann kann auch eine andere Reihenfolge gewählt werden.However, if the scrambling takes place in such a way that both the data to be scrambled and also to those who are to be unscrambled, a specific, known or reproducible binary Pseudo-random signal is added bit by bit modulo-2, the same signal is used in both cases, so that the modulo-2 addition of the two Pseudo-random signals taking into account the time shift caused by the data transmission would result in a sequence of zero bits, then a different sequence can also be selected.

Gemäß einer ersten Ausführungsform der Erfindung ist Z= 2. Hierbei erfolgt die Rückkopplung vor der Codierung über fCodewörter bzw. P ■ π Datenbits und die Vorwärtskopplung über P Codewörter bzw. P ■ η Datenbits nach der Decodierung. Hierbei ist die Wirksamkeit der Erfindung beschränkt auf Fehlerketten, deren Periode in Codewörtern gleich P oder einem Bruchteil P/g ist. wo gemt ganze Zahl ist.According to a first embodiment of the invention, Z = 2. Here, the feedback takes place before the coding via f code words or P ■ π data bits and the feed forward via P code words or P ■ η data bits after the decoding. The effectiveness of the invention is limited to error chains whose period in code words is equal to P or a fraction of P / g . where gemt is an integer.

Vorteilhafterweise wird P gleich dem kleinsten gemeinsamen Vielfachen der Indices der jeweils betrags;;rCßten Rückkopplungskceffizienten gewählt, die in Gleichung (1) die im Kanal und/oder Decodierer angewandten quantisltrten Rückkopplungen beschreiben. Advantageously, P is chosen to be equal to the smallest common multiple of the indices of the respective magnitude; rCßth feedback coefficients that describe the quantized feedbacks used in the channel and / or decoder in equation (1).

Wenn beispielsweise in Kanal und Decodierer nur zwei unterschiedliche Arten einer quantisierten Rückkopplung zur Anwendung kommen, von denen die erste Art durch die GleichungIf, for example, there are only two different types of quantized feedback in the channel and decoder apply, the first type of which is given by the equation

Y₁ = .ν, + 0.9 · r,_,
Lind die /weite durch die Gleichung
ν, = v, - 1.12 :,, Y ₁ = .ν, + 0.9 r, _,
And the / widen through the equation
ν, = v, - 1.12: ,,

beschrieben wird, so ist es vorteilhaft. P= 6 zu wählen.is described, it is advantageous. P = 6 to be selected.

In einer zweiten Ausführungsform der Erfindung ist z= m. Die Rückkopplung erfolgt entweder vor oder im Verlauf der Codierung über K Codewörter bzw. K ■ η Datenbits und die Vorwärtskopplung entsprechend über K Codewörter bzw. K ■ η Datenbits nach oder im Verlauf der Decodierung jeweils mit dem gleichen Kopplungskoeffizienten A, der ganzzahlig sein muß. Die günstigsten Werte der Parameter K und A können im allgemeinen experimentell oder durch Rechnersimulation gefunden werden. Falls jedoch die Indices der jeweils betragsgrößten Koeffizienten in den Gleichungen der Form (I). die die im Übertragungskanal und/oder dem Decodierer angewandten quantisierten Rückkopplungen beschreiben, überwiegend den gleichen Wert R haben und falls außerdem die auf eine ganze Zahl gerundeten Werte dieser Koeffizienten überwiegend modulo-m den gleichen ganzzahligen Wert B, dann ist es vorteilhaft, K=R und A = B oder .4 = £>rnodu!o mnAer A = /ßmodulo-mi— mzu wählen.In a second embodiment of the invention, z = m. The feedback takes place either before or in the course of the coding via K code words or K η data bits and the feedforward accordingly via K code words or K η data bits after or in the course of the decoding in each case with the same coupling coefficient A, which must be an integer. The most favorable values of the parameters K and A can generally be found experimentally or by computer simulation. If, however, the indices of the respective largest coefficients in the equations of the form (I). which describe the quantized feedback used in the transmission channel and / or the decoder, have predominantly the same value R and if, in addition, the values of these coefficients rounded to an integer are predominantly modulo-m the same integer value B, then it is advantageous to use K = R and A = B or .4 = £> rnodu! o mnAer A = / ßmodulo-mi— m to choose.

Falls beispielsweise im Übertragungskanal und/oder Decodierer nur zwei unterschiedliche Arten einer quantisierten Rückkopplung zur Anwendung kommen, von denen die erste Art durch die GleichungIf, for example, only two different types of one in the transmission channel and / or decoder quantized feedback can be applied, the first type of which is given by the equation

Y₁ = x, - 0.85 ;, _, Y ₁ = x, - 0.85;, _,

und die zweite durch die Gleichung V₁- = x, + 1.07 :,..,and the second by the equation V ₁ - = x, + 1.07:, ..,

(4)(4)

15)15)

beschrieben wird und m = 2 ist, dann ist es vorteilhaft, tu P= 2 und A = I bzw. (was technisch dasselbe bedeutet) A = 1 zu wählen.is described and m = 2, then it is advantageous to choose tu P = 2 and A = I or (which technically means the same thing) A = 1.

In jedem Fall läßt sich bei dieser zweiten Ausführungsform aer Erfindung die Wirkungsweise der Rückkopplung modu!c/n durch die Gleichung r>In any case, in this second embodiment According to the invention, the mode of operation of the feedback modu! c / n by the equation r>

J₁. = (I₁ 4- A ■ J₁, J ₁ . = (I ₁ 4- A ■ J ₁ ,

modulo immodulo im

16)16)

und die Wirkungsweise der Vorwärtskopplung modulo-m durch die Gleichungand the mode of operation of the feedforward modulo-m by the equation

/V₁ = (M₁ - A ■ M,^_K) modulo m / V ₁ = (M ₁ - A ■ M, ^ _K ) modulo m

(7)(7)

beschreiben, wobeidescribe, where

.4 und K die obenerwähnten ganzzahligen Parameter sind,.4 and K are the integer parameters mentioned above,

/, der Index der Impulsamplitude ist, die dem/, is the index of the pulse amplitude corresponding to the

/-ten Codewort am Eingang der Rückkopplung modulo-m auf Grund der vom Codierer vorgenommenen Zuordnung entspricht,/ -th code word at the input of the feedback modulo-m due to the from the encoder corresponds to the assignment made,

/-ten Codewort am Ausgang der Rückkopplung modulo-/n wie oben entspricht,/ -th code word at the output of the feedback modulo / n as above,

M, der Index der Impulsamplitude ist, die dem M, is the index of the pulse amplitude corresponding to the

/-ten Codewort am Eingang der Vorwäriskopplung modulo-m wie oben entspricht./ -th code word at the input of the preheating coupling modulo-m as above.

M der Index der Impulsamplitude ist. die demM is the index of the pulse amplitude. the dem

/-ten Codewort am Ausgang der Vorwärtskopplung modulo-/77 wie oben entspricht./ -th code word at the output of the feedforward modulo / 77 as above.

Auf Grund der vom Codierer vorgenommener; Zuordnung entsprechen nach der oben gegebenen Definition den m verschiedenen Codewörtern insgesamt m verschiedene Amplituden. Unter dem Index einer dieser Amplituden wird die Nummer dieser Amplitude in einer nach aufsteigenden Amplitudenwerten geordneter. Folge aller m Amplituden verstan den, wobei die Nummerierung mit Null beginnt. Es seien z. B. die m Amplituden bezeichnet mit A», A_u A₂ ... A_n,- !,wobei
Αι,+ 1 > Akdann ist 2 der Index der Amplitude A₂. Based on the made by the encoder; According to the definition given above, the m different code words correspond to a total of m different amplitudes. Under the index of one of these amplitudes, the number of this amplitude is sorted in order of increasing amplitude values. The sequence of all m amplitudes is understood, the numbering starting with zero. There are z. B. the m amplitudes denoted by A », A _u A ₂ ... A _n , - !, Where
Αι, + 1> Ak then 2 is the index of the amplitude A ₂ .

Im folgenden werden Ausführungsbeispiele der Erfindung an Hand der Figuren beschrieben.In the following, exemplary embodiments of the invention are described with reference to the figures.

Fig. 1 zeigt eine Schaltung zur Durchführung des erfindungsgemäßen Verfahrens;1 shows a circuit for carrying out the method according to the invention;

Fig. 2 zeigt eine Schaltung zur Realisierung einer Rückkopplung modulo-2;2 shows a circuit for implementing a feedback modulo-2;

Fig.3 zeigt eine Schaltung zur Realisierung einer Vorwärtskopplung modulo-2;3 shows a circuit for realizing a Forward coupling modulo-2;

F i g. 4 zeigt eine Schaltung eines Verwürflers;F i g. Fig. 4 shows a circuit of a scrambler;

F i g. 5 zeigt eine Schaltung eines Entwürflers;F i g. Fig. 5 shows a circuit of a descrambler;

F i g. 6 zeigt eine Schaltung eines Codierers;F i g. 6 shows a circuit of an encoder;

F i g. 7 zeigt eine Schaltung eines Decodierers;F i g. 7 shows a circuit of a decoder;

Fig. 8 zeigt eine Schaltung zur Realisierung des Verfahrens gemäß der zweiten Ausführungsform der Erfindung;FIG. 8 shows a circuit for implementing the method according to the second embodiment of FIG Invention;

F i g. 9 bis 14 zeigen Darstellungen der Signale, die an verschiedenen Punkten der erfindungsgemäPen Schaltung snfireten.F i g. 9 to 14 show representations of the signals that indicate snfireten different points of the inventive circuit.

Die in Fig. I dargestellte Schaltung weist vor dem Eingang eines Übertragungskanals 1 einen Codierer 2 rs-if. der aus einem jeweils η Datenbits enthaltenden Codewort jeweils einen Impuls erzeugt, der eine von m = ?ⁿ vorgegebenen äquidistanten Amplituden hat. Es wird für das Ausführungsbeispiel angen-miiiien, daß n = 2 und entsprechend m = A ist.The circuit shown in FIG. I has an encoder 2 rs-if in front of the input of a transmission channel 1. each of which generates a pulse from a code word containing η data bits, which is one of m =? ^{n has} predetermined equidistant amplitudes. It is assumed for the exemplary embodiment that n = 2 and correspondingly m = A.

Das Eingangssignal des Codierers 2 wird aus einer Datenquelle durch Übertragung über einen Verwürfler 3, einen zusätzlichen fehlersicherndcn Codierer 4 und eine Schaltung 5 zur Durchführung einer Rückkopplung modulo-z gewonnen. Am Ausgang des Übertragungskanals 1 ist zunächst ein Decodierer 7 angeordnet, der aus jedem empfangenen Impuls in der oben beschriebenen Weise ein Codewort mit η Datenbits erzeugt. Dieses Codewort wird an den Eingang einer Schaltung 8 zur Durchführung einer Vorwärtskopplung modulo-' geführt, deren Ausgangssignal an den Eingang eines zusätzlichen fehlersichernden Decodierers 9 geführt wird, während das Ausgangssignal des Decodierers 9 dem Eingang eines Entwürflers 10 zugeht, an dessen Ausgang die übertragenen Daten verfügbar sind.The input signal of the encoder 2 is obtained from a data source by transmission via a scrambler 3, an additional fail-safe encoder 4 and a circuit 5 for performing a feedback modulo-z. At the output of the transmission channel 1, a decoder 7 is initially arranged, which generates a code word with η data bits from each received pulse in the manner described above. This code word is fed to the input of a circuit 8 for carrying out a forward coupling modulo- ', the output signal of which is fed to the input of an additional fail-safe decoder 9, while the output signal of the decoder 9 is fed to the input of a descrambler 10, at whose output the transmitted data Are available.

Es sei darauf hingewiesen, daß die Verwendung eines fehlersichernden Codierers 4 in Verbindung mit einem fehlersichernden Decodierer 9 kein notwendiges Merkmal der vorliegenden Erfindung darstellt, ebenso kann das erfindungsgemäße Verfahren auch realisiert werden, ohne Anwendung eines Verwürfler 3 in Verbindung mit einem Entwürfler 10.It should be noted that the use of a fail-safe encoder 4 in conjunction with a fail-safe decoder 9 is not a necessary feature of the present invention, as can the inventive method can also be implemented without using a scrambler 3 in conjunction with a designer 10.

F i g. 2 zeigt eine Schaltung zur Realisierung einer Rückkopplung moduio-2, wie sie bei der ersten Ausführungsform der vorliegenden Erfindung zur Anwendung kommt. Die Rückkopplung modulo-2 erfoigt hier durch ein über ein s=p - η Bits rückgekoppeltes binäres Schieberegister 12. Es ist hierbei vorausgesetzt, daß die Daten dem Codierer 2 in F i e. \ bitserieller Form zugeführt werden sollen und vom Decodierer 7 in der gleichen Form abgegeben werden Die in F i g. 2 dargestellte Schaltung weist außer dem binären Schieberegister 12 noch einen Modulo-2-Additrer 1! auf, an dessen ersten Eingang die Daten ir bitserieüer Form zugeführt werden und dessen zweiter Eingang das Ausgangssignal des Schieberegisters !/ 7ijcpfijhrt wird.F i g. 2 shows a circuit for realizing a moduio-2 feedback, as is used in the first embodiment of the present invention. The feedback modulo-2 takes place here by a binary shift register 12 which is fed back via an s = p-η bits. It is assumed here that the data are sent to the encoder 2 in F i e. \ bit-serial form are to be supplied and are output by the decoder 7 in the same form as those shown in FIG. In addition to the binary shift register 12, the circuit shown in FIG. 2 also has a modulo-2 adder 1! at the first input of which the data is fed in bit series form and the second input of which is the output signal of the shift register! / 7ijcpfijhrt.

F i g. 3 zeigt eine in entsprechender Weise aufgebaute Schaltung zur Realisierung einer VorwärtskopplunEF i g. 3 shows one constructed in a corresponding manner Circuit for realizing a forward coupling

modulo-2. Auch diese Schaltung weist ein über s Stufen bzw. Bits vorwärtsgekoppeites binäres Schieberegister 14 auf, z. B. eine s-stufige binäre Verzögerungsleitung, sowie einen MoHulo-2-Addierer 15, dessen erster Eingang mit dem Ausgang des Schieberegisters 14 und dessen zweiter Eingang mit dem Eingang des Schieberegisters 14 verbunden ist.modulo-2. This circuit also has a binary shift register 14 fed forward via s stages or bits, e.g. B. an s-stage binary delay line, as well as a MoHulo-2 adder 15, the first input of which is connected to the output of the shift register 14 and the second input of which is connected to the input of the shift register 14.

Fig.* zeigt eine Schaltung eines Verwürflers und F i g. 5 eine entsprechende Schaltung eines Entwürflers, wie sie in der Zeitschrift »The Bell System Technical Journal« Febr. 1967, S. 449-486 beschrieben sind und insbesondere in den F i g. 7 und 8 und der dazugehörigen Beschreibung dargestellt sind.Fig. * Shows a circuit of a scrambler and F i g. 5 shows a corresponding circuit of a designer, as described in the journal “The Bell System Technical Journal "Febr. 1967, pp. 449-486 and in particular in Figs. 7 and 8 and the associated ones Description are shown.

Fig. 6 zeigt eine Schaltung, wie sie als Codierer 2 angewendet werden kann und die aus der Kettenschaltung eines Serien-Parallel-Wandlers und eines Digi tal-Analog-Wandlers besteht.Fig. 6 shows a circuit as it can be used as an encoder 2 and which consists of the ladder circuit of a series-parallel converter and a Digi tal-to-analog converter .

F i g. 7 zeigt in entsprechender Weise die Realisierung eines Decodierers 7, bestehend aus der Kettenschaltung eines Analog-Digital-Wandlers und eines Pdi i)llel-Serien-Wandlers.F i g. 7 shows in a corresponding manner the implementation of a decoder 7, consisting of the chain circuit an analog-to-digital converter and a Pdi i) llel series converter.

Fig.8 zeigt eine Möglichkeit zur Realisierung der zweiten Ausführungsform des erfindungsgemäOen Verfahrens, wobei Z= m ist. Hier ist es vorteilhaft, die Rückkopplung modulo-m sowie die Vorwärtskopplung modulo-m durch je einen digitalen Prozessor 21 bzw. 22 zu realisieren. Zusätzlich können diesen beiden Prozessoren weitere Funktionen übertragen werden, beispeilsweise dem ersten Prozessor die Funktion des Codierers, die Funktion eines zusätzlichen Codierers zum Zwecke der Fehlererkennung und/oder Korrektur sowie die Funktion eines Verwürflers, während zum zweiten Prozessor 22 zusätzlich die Funktion des Decodierers, die Funktion eines zusätzlichen Decodierers zum Zweck der Fehlererkennung und/oder Korrektur sowie die Funktion eines Entwürflers zugeordnet werden kann.FIG. 8 shows a possibility for realizing the second embodiment of the method according to the invention, where Z = m . Here, it is advantageous to realize the feedback modulo-m and the feedforward modulo m by a respective digital processor 21 and 22 respectively. In addition, further functions can be transferred to these two processors, for example the function of the encoder, the function of an additional encoder for the purpose of error detection and / or correction as well as the function of a scrambler, for example the function of the encoder to the first processor, while the function of the decoder, which Function of an additional decoder for the purpose of error detection and / or correction and the function of a descrambler can be assigned.

In den Fig.9 bis 14 sind die an verschiedenen Punkten der erfindungsgemäßen Schaltung gemäß F i g. 1 entsprechend der zweiten Ausführungsform des erfindungsgemäßen Verfahrens auftretenden Signale dargestellt.In FIGS. 9 to 14, the circuits according to the invention are shown at various points F i g. 1 signals occurring in accordance with the second embodiment of the method according to the invention shown.

Dabei wird vorausgesetzt, daß die Anzahl der Datenbits pro Codewort n=2 und entsprechend die Anzahl der gesendeten Impulsamplituden m = /7² = 4 ist und daß in einem Regenerator eine quantisierte Rückkopplung vorhanden ist, die sich durch die GleichungIt is assumed that the number of data bits per code word is n = 2 and correspondingly the number of transmitted pulse amplitudes is m = / 7 ² = 4 and that there is a quantized feedback in a regenerator, which is represented by the equation

^; Af,- Z₁.., ^; Af, - Z ₁ ..,

als Sonderfall von Gleichung (I) beschreiben läßt, woraus sich die Wahl der Parameter, die die Funktion der Rückkopplung modulo-m und der Vorwärtskopplung moduto-OT entsprechend den Gleichungen (6) und (7) beschreiben, mit A = - 1 und K = 1 ergibt.can be described as a special case of equation (I), from which the choice of the parameters that describe the function of the feedback modulo-m and the feedforward moduto-OT according to equations (6) and (7), with A = - 1 and K = 1 results.

F i g. 9 zeigt die Daten am Eingang von 5 in F i g. 1 in bitserieller Form, wobei eine binäre »1« durch einen langen und eine binäre »0« durch einen kurzen Strich dargestellt ist.F i g. Figure 9 shows the data at the input of Figure 5. 1 in bit-serial form, where a binary "1" is replaced by a long and a binary "0" is represented by a short line.

Fig. 10 zeigt die Impulsfolge am Ausgang des Codierers 2. Da entsprechend einer vorteilhaften Ausführungsform der Erfindung gemäß Ausführungsform 2 angenommen wird, daß die Funktionen von 2 und 5 durch einen gemeinsamen Prozessor realisiert werden, wobei eine Schnittstelle zwischen 2 und 5 ggf. nicht definiert werden kann, ist pin Ai.isgangssigna! von 5 nicht dargestellt. Die Funktion von 5 wird jedoch durch die in Fig. Il dargestellte Impulsfolge veranschaulicht, die bei Fehlen von 5 am Ausgang des Codierers 2 auftreten würde.Fig. 10 shows the pulse sequence at the output of the encoder 2. Since according to an advantageous Embodiment of the invention according to embodiment 2 it is assumed that the functions of 2 and 5 can be implemented by a common processor, whereby an interface between 2 and 5 may not be can be defined is pin Ai.isgangssigna! of 5 not shown. The function of 5 is illustrated, however, by the pulse sequence shown in FIG. which would occur in the absence of 5 at the output of encoder 2.

Fig. 12 zeigt die am Eingang des Decodierers 7 ankommende Impulsfolge, die sich von der in Fig. 10 dargestellten durch die Überlagerung von Störungen unterscheidet. Diese Störungen betragen bei den stark gezeichneten Impulsen etwa eine Ainplitudenstufe und sind bei den übrigen erheblich geringer. Dabei wurde angenommen, daß sich bei der Regenerierung des mit 17 bezeichneten Impulses im Verlaufe der Übertragung ein Fehler um eine Amplitudenstufe ereignet hat, demzufolge alle weiteren Impulse bis einschließlich des mit 18 bezeichneten um jeweils eine Amplitudenstufe alternierend verfälscht wurden.FIG. 12 shows the pulse sequence arriving at the input of the decoder 7 which differs from that shown in FIG represented by the superimposition of disturbances. These disturbances amount to strong The impulses drawn are approximately one amplitude level and are considerably lower for the others. It was assumed that in the regeneration of the pulse designated by 17 in the course of the transmission Error by one amplitude level has occurred, consequently all further impulses up to and including the one with 18 were falsified alternately by one amplitude level each time.

Es ist somit eine Fehlerkette entstanden. Diese Fehlerkette wird jedoch durch das erfindungsgemäße Verfahren auf zwei fehlerhafte Bits reduziert, die in dem in Fig. 13 bitseriell dargestellten Ausgangssignal von 8 gezeichnet sind. Zur Veranschaulichung ist in Fig. 14 die fiktive Impulsfolge dargestellt, die am Eingang von 7 auftreten müßte, um am Ausgang von 7 das bitserielle Signal von Fig. 13 zu erzeugen. Man erkennt,daß darin, verglichen mit der in Fi g. 11 dargestellten Impulsfolge, zwei Impulse um jeweils eine Amplitudenstufe verfälscht sind.A chain of errors has thus arisen. This chain of errors is, however, by the invention Method reduced to two erroneous bits, which in the output signal of 8 are drawn. For the purpose of illustration, FIG. 14 the fictitious pulse sequence is shown which would have to occur at the input of 7 in order to obtain the bit-serial at the output of 7 13 signal. One recognizes that in compared to that in Fi g. 11 pulse sequence shown, two pulses are falsified by one amplitude level each.

Micr/u 4 Hkilt ZeichnungenMicr / u 4 Hkilt drawings

Claims

Patent claims:

1. A method for reducing the maximum number of bit errors in error chains that arise during the transmission of digital data by means of pulse amplitude modulation in channels with quantized feedback, the digital data to be transmitted being fed to an encoder which converts them into pulses with w quantization levels, characterized in that the digital data to be transmitted before or simultaneously with the coding by feedback modulo-ζ transformed with a single feedback coefficient and the transmitted data after or in connection with the decoding by a feedforward inverse to the feedback modulo-.? be transformed back, where ζ is either equal to 2 or equal to the number m of quantization levels.

2. The method according to claim 1, characterized in that that before the feedback modulo-z a fail-safe coding takes place and after the Feed forward decoding including error detection and / or correction takes place

3. The method according to claim 1 or 2, characterized in that before the feedback and preferably scrambling before fail-safe coding and after the inverse transformation and descrambling preferably takes place after decoding

4. The method according to claim 3, characterized that the scrambling is done in the way that both to the data to be scrambled and to those that are to be scrambled should, a specific, known or reproducible binary pseudo-random signal bit by bit modulo-2 is added, whereby the same signal is used in both cases.

5. The method according to claim 1, characterized in that in the event that z = 2 is selected, the Feedback occurs before encoding and feedforward occurs after decoding.

6. The method according to claim 5, characterized in that the feedback and forward coupling takes place via p code words or p · π data bits, where ρ is chosen to be equal to the smallest common multiple of the indices of the respective largest feedback coefficient of the quantized feedback.

7. The method according to claim 1, characterized in that for the case that z = m is selected, the coding before or in conjunction with the coding via k code words or k ■ π data bits and the feedforward accordingly via k code words or it · Η data bits after or in connection with the decoding.

It is known at the output of a communication channel, in which digital data by means of pulse amplitude modulation are transmitted to provide a regenerator, the regenerated pulses to the Input of the regenerator can be fed back. This procedure is called quantized Feedback or decision feedback known (see AEÜ, Volume 28, 1974, Issue 10, pp. 404 and 412). The function such a quantized feedback

ίο a correction of the received impulses. She lets herself describe by the following equation: