DE2624513A1 - METHOD OF MANUFACTURING A FIELD EFFECT TRANSISTOR - Google Patents
METHOD OF MANUFACTURING A FIELD EFFECT TRANSISTORInfo
- Publication number
- DE2624513A1 DE2624513A1 DE19762624513 DE2624513A DE2624513A1 DE 2624513 A1 DE2624513 A1 DE 2624513A1 DE 19762624513 DE19762624513 DE 19762624513 DE 2624513 A DE2624513 A DE 2624513A DE 2624513 A1 DE2624513 A1 DE 2624513A1
- Authority
- DE
- Germany
- Prior art keywords
- doped
- areas
- layer
- oxide layer
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- ILAHWRKJUDSMFH-UHFFFAOYSA-N boron tribromide Chemical compound BrB(Br)Br ILAHWRKJUDSMFH-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
NCR CORPORATION Dayton, Ohio (V.Sb.A.) NCR CORPORATION Dayton, Ohio (V.Sb.A.)
Patentanmeldung PPatent application P
Unser Az.: Case 2058/GEROur reference number: Case 2058 / GER
VERFAHREN ZUR HERSTELLUNG EINES FELDEFFEKTTRANSISTORSMETHOD OF MANUFACTURING A FIELD EFFECT TRANSISTOR
Die Erfindung betrifft ein Verfahren zur Herstellung eines Feldeffekttransistors. Sie bezieht sich speziell auf die Herstellung von Feldeffekttransistoren, deren Torelektrode doti ert ist.The invention relates to a method for producing a field effect transistor. It relates specifically to that Manufacture of field effect transistors, their gate electrode is endowed.
Die Erfindung ist gekennzeichnet durch ein Substrat aus dotiertem Hai bleitermaterial, auf dem eine Toroxidschicht gebildet wird, auf welcher eine dotierte polykristalline Si 1ieiumschicht angeordnet wird, wobei die- genannte polykristalline Si 1ieiumschicht mit einer als Maske dienenden Oxidschicht bedeckt wird, durch Entfernen von übereinanderliegenden Teilen der vorgenannten Schichten innerhalb eines einzigen Schrittes zur Festlegung des Bereiches für die Torelektrode und zur Bildung von freiliegenden Bereichen neben der Torelektrode und durch Dotierung durch Diffusion der freiliegenden Bereiche zur Bildung von begrenzten Bereichen mit einer Leitfähigkeit, die der Leitfähigkeit des Substrats entgegengesetzt ist, so daß Bereiche für die Quellenelektrode und die Senkenelektrode festgelegt werden.The invention is characterized by a substrate made of doped Hai lead material on which a gate oxide layer is formed on which a doped polycrystalline Si 1ieiumschicht is arranged, said polycrystalline Si 1ieiumschicht with a serving as a mask Oxide layer is covered by removing superimposed parts of the aforementioned layers within a single step to define the area for the gate electrode and to create exposed areas next to the gate electrode and by doping by diffusion of the exposed areas to form limited Areas with a conductivity equal to that of conductivity of the substrate is opposite, so that areas are defined for the source electrode and the drain electrode will.
Das erfindungsgemäße Herstellungsverfahren zeichnet sich durch seine Einfachheit aus und ermöglicht die Herstellung von Transistoren der eingangs bezeichneten Art unter Verwendung einer äußerst geringen Anzahl von Herste!lungsschritten.The manufacturing method according to the invention is characterized by its simplicity and enables the production of transistors of the type mentioned at the beginning Art using an extremely small number of manufacturing steps.
26. Mai 1976May 26, 1976
60 9850/0994 OH,e,NAL !MSPECTEO60 9850/0994 OH, e, NAL! MSPECTEO
262451a262451a
Die nach dem erfindungsgemäßen Verfahren hergestellten Feldeffekttransistoren besitzen eine Bor-dotierte Torelektrode. Das Substrat besteht aus einem P-dotiertem Material mit hohem Widerstand. Die Quellen- und Senkenelektroden bestehen aus N-dotierten Bereiche. Ein derartiger Feldeffekttransistor enthält einen N-Kanal und arbeitet in einem sogenannten "Anreicherungsmodus".Those produced by the process of the invention Field effect transistors have a boron-doped Gate electrode. The substrate consists of a P-doped material with high resistance. The source and sink electrodes consist of N-doped areas. Such a field effect transistor contains an N-channel and works in a so-called "enrichment mode".
Zum besseren Verständnis der Erfindung wird diese im folgenden anhand eines Ausführungsbeispiels unter Bezugnahme auf die dazugehörigen Zeichnungen beschrieben. In diesen zeigt:For a better understanding of the invention, it will be explained in the following on the basis of an exemplary embodiment with reference to the accompanying drawings. In this shows:
Fig. IA eine Schnittdarstellung durch ein Si Iiciumsubstrat mit einer ersten thermisch auf dieser gewachsenen Oxidschicht, auf der eine Siliciumnitridschicht und auf letzterer wiederum eine als Maske dienende Oxidschicht abgelagert oder aufgewachsen ist;Fig. IA is a sectional view through a Si Iiciumsubstrat with a first thermal on this grown oxide layer on which a silicon nitride layer and on the latter, in turn, an oxide layer serving as a mask is deposited or grown;
Fig. IB eine Schnittdarstellung durch eine Anordnung gemäß Fig. IA mit einer auf der obersten Maskenoxidschicht angeordneten Fotoresistmaske, mit der anschließend Bereiche definiert werden, auf denen ein Feldeffekttransistor erzeugt werden soll;Fig. IB is a sectional view through a Arrangement according to FIG. 1A with a photoresist mask arranged on the uppermost mask oxide layer, with which subsequently defines areas on which a field effect transistor is to be produced;
Fig. IC eine Schnittdarstellung entsprechend der Anordnung nach Fig. IB, bei der die Oxidmaske in den Bereichen entfernt wurde, in denen nachfolgend Feldoxid aufgewachsen werden soll;Fig. IC shows a sectional view accordingly the arrangement according to FIG. IB, in which the oxide mask has been removed in the areas in which the following Field oxide to be grown;
Fig. ID eine Schnittdarstellung durch die Anordnung gemäß Fig. IC, nachdem die Nitridschicht von den Bereichen entfernt wurde, auf denen anschließend Feldoxid entstehen soll;Fig. ID shows a sectional view through the Arrangement according to FIG. IC after the nitride layer has been removed from the areas where field oxide is to subsequently develop;
Fig. IE eine Schnittdarstellung durch die Anordnung gemäß Fig. ID, nachdem das Feldoxid auf den hervortretenden Bereichen des Substrats aufgewachsen ist;Fig. IE a sectional view through the Arrangement according to FIG. ID after the field oxide has grown on the protruding areas of the substrate is;
26. Mai 1976May 26, 1976
6 09850/09946 09850/0994
Fig. IF eine Schnittdarsteilung durch die Anordnung gemäß Fig. IE5 nachdem die Oxidmaske, die Nitridschicht und die erste Oxidschicht von den Bereichen entfernt wurden, auf denen der Feldeffekttransistor entstehen soll;FIG. IF shows a sectional illustration through the arrangement according to FIG. IE 5 after the oxide mask, the nitride layer and the first oxide layer have been removed from the areas on which the field effect transistor is to be formed; FIG.
Fig. IG eine Schnittdarstellung durch die Anordnung gemäß Fig. IF, nachdem eine Schicht aus Toroxid auf den Bereichen aufgewachsen wurde, auf denen der Feldeffekttransistor entstehen soll;Fig. IG a sectional view through the Arrangement according to FIG. IF after a layer of gate oxide has been grown on the areas which the field effect transistor is to be created;
Fig. IH eine Schnittdarstellung durch die Anordnung gemäß Fig. IG, nachdem eine Schicht aus polykristallinem Silicium (das im nachfolgenden als Polysi1iei um bezeichnet wird) auf der Torelektrode abgelagert wurde und die Polysi1ieiumschicht mit Bor dotiert wurde;Fig. IH a sectional view through the Arrangement according to FIG. IG, after a layer of polycrystalline silicon (hereinafter referred to as Polysi1iei um) on the gate electrode was deposited and the polysilicon layer with Boron was doped;
Fig. II eine Schnittdarstellung durch die Anordnung gemäß Fig. IH, nachdem eine Maske aus einer Si 1ieiumoxidschicht auf die Bor-dotierte Polysi 1 i ciumschi cht' abgelagert oder auf dieser aufgewachsen ist .und eine Fotoresistmaske auf die Maske aus der Oxidschicht zur Definierung des Torbereiches abgelagert wurde;Fig. II is a sectional view through the Arrangement according to FIG. IH, after a mask made of a Si 1ieiumoxidschicht on the boron-doped Polysi 1 i ciumschi cht 'deposited or grown on this is .and a photoresist mask on the mask made of the oxide layer to define the goal area has been deposited;
Fig..IJ eine Schnittdarstellung durch die Anordnung gemäß Fig. II, nachdem die hervortretenden oder unmaskierten Teile der Oxidmaske, der Bordotierten Polysi1iciumschicht und der Toroxidschicht entfernt wurden, um die Bereiche für die Senken- und Quellenelektrode für eine Dotierung freizulegen;Fig..IJ a sectional view through the Arrangement according to FIG. II after the protruding or unmasked parts of the oxide mask, the boron-doped polysilicon layer and the gate oxide layer removed to expose the drain and source electrode areas for doping;
Fig. IK eine Schnittdarsteilung durch die Anordnung gemäß Fig. U, nachdem eine dotierte Oxidschicht über das Ganze angeordnet wurde und nachdemFig. IK shows a sectional view through the Arrangement according to FIG. U after a doped oxide layer has been arranged over the whole and after
26. Mai 1976May 26, 1976
•609850/0994• 609850/0994
eine Fotoresistmaske hinzugefügt wurde und nachdem die Anordnung zur Bildung von KoritaktlÖchern geätzt wurde;a photoresist mask has been added and after the array has been etched to form coritact holes;
Fig. IL eine Schnittdarstellung durch die Anordnung gemäß Fig. IK, nachdem eine Aluminiumschicht zur Bildung von Kontakten mit der Senkenelektrode, der Quellenelektrode und der Torelektrode aufgebracht wurde und nachdem eine geeignete Maske auf der Aluminiumschicht erzeugt wurde, um die Aluminiumschicht zur Bildung der Kontakte zu ätzen undFig. IL is a sectional view through the Arrangement according to FIG. IK, after an aluminum layer to form contacts with the sink electrode, the Source electrode and the gate electrode was applied and after a suitable mask on the Aluminum layer was created around the aluminum layer to etch the formation of contacts and
Fig. IM eine Schnittdarstellung durch die Anordnung gemäß Fig. IL, nachdem Teile der Aluminiumschicht geätzt worden sind, um Anschlüsse zu bilden und nachdem das Fotoresistmaterial entfernt wurde.Fig. IM is a sectional view through the Arrangement according to FIG. IL after parts of the aluminum layer have been etched to form connections and after the photoresist material has been removed.
Die ersten Schritte zur Erzeugung einer N-Kanal-Bor-dotierten Polysi1ieiumtorelektrode sind in Fig. IA dargestellt. Ein P-dotiertes Substrat 10 weist eine 100 Kristallorientierung auf. Auf diesem ist eine Si 1 i ei unischi cht 12 angeordnet, deren Dicke etwa 650 % beträgt. Sie kann z. B. aufgewachsen sein, indem trockener Sauerstoff (0?) über das Substrat 10 in einer Heizröhre bei einer Temperatur von etwa 1000° C für die Dauer von 90 Minuten geleitet wird. Anschließend wird eine Si 1 i ei unini tri dschi cht (SioN.) 14 auf der Schicht 12 angeordnet. Diese Siliciumnitridschicht weist eine Stärke von etwa 1200 Ä auf. Sie kann ebenfalls in einer Röhre erzeugt bzw. in dieser auf der Schicht 12 wachsen, indem eine Mischung aus Silan und Ammoniak (Si H^ +' NH3) mit einer Flußrate von etwa 2600 cm pro Minute für die Dauer von fünf Minuten über die Anordnung geleitetThe first steps for producing an N-channel boron-doped polysilicon gate electrode are shown in FIG. 1A. A P-doped substrate 10 has a 100 crystal orientation. A layer 12 is arranged on this, the thickness of which is approximately 650 % . You can z. B. grown up by dry oxygen (0 ?) Is passed over the substrate 10 in a heating tube at a temperature of about 1000 ° C for a period of 90 minutes. Subsequently, a Si 1 i ei unini tri dschi cht (SioN.) 14 is arranged on the layer 12. This silicon nitride layer has a thickness of about 1200 Å. It can also be generated in a tube or grow in this on the layer 12 by adding a mixture of silane and ammonia (Si H ^ + 'NH 3 ) at a flow rate of about 2600 cm per minute for a period of five minutes over the Arrangement directed
26. Mai 1976May 26, 1976
609850/0994609850/0994
262A513262A513
wird, wobei die Temperatur bei etwa 920° C liegt. Anschließend wird eine Maskierungsoxidschicht 16 auf der Schicht 14 in einem Reaktor erzeugt, wobei eine chemische Aufdampfmethode angewendet wird. Dies kann dadurch geschehen, daß eine Mischung aus Silan und Sauerstoff (SiH4 + O2) mit einer Rate von 2000 cm3 pro Minute für die Dauer von drei Minuten bei einer Temperatur von etwa 625° C über die Anordnung geleitet wird, wobei eine Schichtdicke von etwa 1000 R entsteht. An dieser Stelle wird,wie aus Fig. IB hervorgeht, eine Fotowiderstandsmaske auf bestimmten Bereichen auf der Maskenoxidschicht 16 erzeugt, um Bereiche zu definieren, unter denen die Senkenelektrode, die Quellenelektrode und ein Kanal in dem Substrat 10 entstehen soll. Die unmaskierten, d.h. die unbedeckten Bereiche stellen Flächen dar, auf denen im anschließenden Feldoxid entstehen soll., the temperature being around 920 ° C. A masking oxide layer 16 is then produced on the layer 14 in a reactor using a chemical vapor deposition method. This can be done in that a mixture of silane and oxygen (SiH 4 + O 2 ) at a rate of 2000 cm 3 per minute for a period of three minutes at a temperature of about 625 ° C is passed over the arrangement, one A layer thickness of about 1000 R is created. At this point, as can be seen from FIG. 1B, a photoresist mask is produced on certain areas on the mask oxide layer 16 in order to define areas below which the drain electrode, the source electrode and a channel in the substrate 10 are to be formed. The unmasked, ie the uncovered areas represent areas on which the subsequent field oxide is to be created.
Zur Vervollständigung der Entstehung des Feldoxids ist es nun notwendig, daß die unbedeckten Teile der Schichten 14 und 16 von Fig. IB und Fig. IC selektiv entfernt werden, wie aus Fig. IC ersichtlich ist. Während eines ersten Schrittes werden die unbedeckten Teile der Maskenoxidschicht 16 entfernt. Wie in Fig. ID dargestellt ist, wurde die Fotowiderstandsschicht 18 von Fig. IC entfernt und die zuvor bedeckten Teile der Maskenoxidschicht 16 wirken nun als Maske zur einfacheren Entfernung der unbedeckten Teile der Si 1ieiumnitridschient 14.To complete the creation of the Field oxide it is now necessary that the uncovered parts of layers 14 and 16 of Fig. IB and Fig. IC can be selectively removed, as shown in Fig. IC can be seen. During a first step, the uncovered Parts of the mask oxide layer 16 removed. As shown in Fig. ID, the photoresist layer became 18 removed from FIG. IC and the previously covered parts of the mask oxide layer 16 now act as a mask easier removal of the uncovered parts of the silicon nitride rail 14.
26. Mai 1976May 26, 1976
60 9850/0 9960 9850/0 99
Fig. IE zeigt eine Schnittdarstellung der Anordnung,nachdem das Feldoxid gewachsen ist, was vervollständigt werden kann gemäß einem Verfahren, das in dem Artikel von F. Morandi mit der Bezeichnung "Planox Process Smooths Path to Gate-MOS Density" aus der Zeitschrift "Electronics" vom 20. Dezember 1971 bekannt geworden ist.Fig. IE shows a sectional view of the Arrangement after the field oxide has grown, which can be completed according to a method, that in the article by F. Morandi entitled "Planox Process Smooths Path to Gate-MOS Density" from "Electronics" magazine dated December 20, 1971 has become known.
Anschließend wird die Si 1ieiumschicht 12, die zuvor durch die Schichten 14 und 16 bedeckt war, wie die Schichten 14 und 16 durch Ätzen entfernt, und zwar zusammen mit Teilen der hervortretenden Teile der Toroxidschicht 20, so daß ein freigelegter Bereich 22 entsteht. Der Bereich 22 repräsentiert die Stelle, an der die Torelektrode, die Quellenelektrode und die Senkenelektrode erzeugt werden sollen. Die gerade beschriebenen Schritte waren zur Bildung des Feldoxids 20 erforderlich. Die folgenden Schritte sind zur Erzeugung des Feldeffekttransistors notwendig.Subsequently, the silicon layer 12, which was previously covered by layers 14 and 16, as layers 14 and 16 are removed by etching, and although together with parts of the protruding parts of the gate oxide layer 20, so that an exposed Area 22 is created. The area 22 represents the point at which the gate electrode, the source electrode and the drain electrode are to be generated. The steps just described were required to form the field oxide 20. The following Steps are to create the field effect transistor necessary.
Der nächste Schritt ist in Fig. IG gezeigt, in dem eine Toroxidschicht 20.1 über der Feldoxidschicht 20 und dem Bereich 22 gemäß Fig. IF angeordnet wurde. Die Toroxidschicht 20 entstand bei einer Temperatur von etwa 1000° C, indem trockener Sauerstoff mit einer Rate von 2600 cm pro Minute für die Dauer von etwa 150 Minuten eingesetzt wurde. Wie aus Fig. IH ersichtlich ist, wird anschließend eine PoIysi1iciumschicht 24 mit einer Stärke von etwa 4000 % durch ein chemisches Ablagerungsverfahren erzeugt, indem bei etwa 700° C Silan (SiH,) mit einer Rate von 2000 cm pro Minute für drei Minuten wirksam werden.The next step is shown in FIG. IG, in which a gate oxide layer 20.1 has been arranged over the field oxide layer 20 and the region 22 according to FIG. IF. The gate oxide layer 20 was formed at a temperature of about 1000 ° C. by using dry oxygen at a rate of 2600 cm per minute for a period of about 150 minutes. As can be seen from FIG. 1H, a polysi1icium layer 24 with a thickness of about 4000 % is then produced by a chemical deposition process in which silane (SiH,) are activated at about 700 ° C. at a rate of 2000 cm per minute for three minutes .
26. Mai 1976May 26, 1976
609850/0994609850/0994
Die Polysi1iciumschicht 24 wird unter Verwendung von Bortribromid (BBr-) bei einer Ofentemperatur von etwa 1050° C +_ 10° C erzeugt. Unter Verwendung eines Stickstoffstromes als Hauptträger mit einer Rate von 2950 cm pro Minute zusammen mit Sauerstoff mit einerThe silicon layer 24 is made using boron tribromide (BBr-) at a furnace temperature of about 1050 ° C + _ 10 ° C. Using a stream of nitrogen as the main carrier at a rate of 2950 cm per minute along with oxygen with a
3
Rate von 20 cm pro Minute wird bewirkt, daß der Strom vermischt wird mit 99,99 %\ gem BBr3 unter Einhaltung
einer Temperatur von etwa 24° C. Unter diesen Bedingungen wird eine Bordotierung für die Dauer von 20 Minuten
durchgeführt oder für eine Zeit, die ausreicht, um die Polysi1iciumschicht 24 durch ihre gesamte Dicke hindurchzudotieren.
3rd
At a rate of 20 cm per minute, the current is mixed with 99.99 % of BBr 3 while maintaining a temperature of about 24 ° C. Boron doping is carried out under these conditions for a period of 20 minutes or for a period of time sufficient to dop the polysilicon layer 24 through its entire thickness.
Im folgenden wird auf Fig. II Bezug genommen, in der gezeigt wird, daß eine Bor-dotierte Polysi1iciumschicht 24.1 die Toroxidschicht 20.1 mit der Maskenoxidschicht 26 darauf überdeckt. Die Maskenoxidschicht 26 kann in einem Reaktorgefäß wachsen, indem ein trockener Sauerstoffstrom mit 3000 cm pro Minute bei einer Temperatur von etwa 1000° C verwendet wird. Anschließend wird eine Fotoresistmaske 28 auf ausgewählten Bereichen der Maskenoxidschicht 26 abgelagert, wodurch die Bereiche definiert werden, die von dem nachfolgenden Ätzvorgang geschützt werden sollen und wodurch die Torelektrode gebildet werden soll.Reference is now made to FIG. II, in which it is shown that a boron-doped polysilicon layer 24.1 the gate oxide layer 20.1 with the mask oxide layer 26 covered on it. The mask oxide layer 26 can grow in a reactor vessel by using a dry Oxygen flow at 3000 cm per minute with a Temperature of about 1000 ° C is used. A photoresist mask 28 is then applied to selected areas the mask oxide layer 26 is deposited, creating the areas are defined, which are to be protected from the subsequent etching process and thereby the gate electrode should be formed.
Anschließend ist es notwendig, daß die unbedeckten Teile der Maskenoxidschicht 26 sowie die unbedeckten Teile der Polysi1iciumschicht 24.1 geätzt oder anderweitig zusammen mit der dünnen Toroxidschicht 20.1 entfernt werden, welche unter den unbedeckten Teilen der Fotoresistmaske 28 erscheinen, um die Bereiche zu definieren, in denen die Quellenelektrode 30 und die Senkenelektrode 32 von Fig. IJ erscheinen sollen. WennIt is then necessary that the uncovered parts of the mask oxide layer 26 as well as the uncovered Parts of the Polysi1iciumschicht 24.1 etched or otherwise together with the thin gate oxide layer 20.1 which appear under the uncovered portions of the photoresist mask 28 to close the areas define in which the source electrode 30 and drain electrode 32 of Fig. IJ are to appear. if
26. Mai 1976May 26, 1976
6 09850/099A6 09850 / 099A
die Teile 20.1, 24.1 und 26 entfernt sind, ist die Anordnung vorbereitet, um in einer Phosphoroxidchloridströmung behandelt zu werden, die mit einer Rate von 2500 cm pro Minute zusammen mit einem Trägergas aus trockenem Stickstoff mit einer Geschwind!gkeit von etwa 20 cm pro Minute bei einer Ofentemperatur von etwa 900° C für die Dauer von 20 Minuten behandelt wird, so daß die freigelegten Bereiche des Substrats diffundiert oder dotiert werden, so daß die Quellenelektrode 30 und die Senkenelektrode 32, wie in Fig. IJ gezeigt ist, entstehen.parts 20.1, 24.1 and 26 are removed, the assembly is prepared to flow in a phosphorus oxychloride flow being treated at a rate of 2500 cm per minute together with a carrier gas dry nitrogen at a speed of treated about 20 cm per minute at an oven temperature of about 900 ° C for a period of 20 minutes is so that the exposed areas of the substrate are diffused or doped, so that the source electrode 30 and the drain electrode 32, as shown in Fig. IJ, arise.
Räch der vollständigen Durchführung der in Fig. IJ gezeigten Schritte wird eine geringfügig dotierte Oxidschicht 34 auf die Schicht 20.1 abgelagert,, die auch die Bereiche der Torelektrode bestehend aus der Schicht 20.1, 24.1 und 26 überdeckt. Die Schicht 34 kann in einem Reaktionsgefäß bei 450° C unter Verwendung einer Mischung aus Si lan und Sauerstoff (SiH, + Op) für die Dauer von 20.Minuten erzeugt werden, wobei eine Schichtdicke von etwa 8000 8 entsteht. Anschließend wird die Fotoresistmaske 36, die öffnungen 38, 40 und 42 enthält, darauf abgelagert. Die öffnungen, die durch Anwendung einer geeigneten Ätzung erzeugt werden können, bilden die Kontaktöffnungen zur Kontaktierung der Senkenelektrode, der Torelektrode und der Quellenelektrode, wie in Fig. IK gezeigt ist. Anschließend wird, wie aus Fig. IL ersichtlich ist, eine Aluminiumschicht 44 über die gesamte Anordnung aufgespritzt. Die Aluminiumschicht 44 weist eine Dicke von etwa 15000 8 auf und wirkt mit der Foto-Avenge for the full implementation of the in In the steps shown in Fig. IJ a lightly doped oxide layer 34 is deposited on the layer 20.1 ,, which also covers the areas of the gate electrode consisting of the layer 20.1, 24.1 and 26. The layer 34 can be placed in a reaction vessel at 450 ° C. using a mixture of Si lan and oxygen (SiH, + Op) for the duration of 20 minutes can be generated, with a layer thickness of about 8000 8. Then the Photoresist mask 36 containing openings 38, 40 and 42 deposited thereon. The openings that go through Application of a suitable etching can be generated, form the contact openings for contacting the drain electrode, the gate electrode and the source electrode as shown in Fig. 1K. Subsequently, as can be seen from FIG. IL, an aluminum layer 44 is applied over the entire arrangement sprayed on. The aluminum layer 44 has a Thickness of about 15000 8 and works with the photo
26. Mai 1976May 26, 1976
609850/0994609850/0994
resistschicht 46, die Öffnungen 48 und 50 aufweist, zusammen. Anschließend erfolgt eine Ätzung der Aluminiumschicht. Nach der Ätzung entstehen öffnungen, die bis zur Oxidschicht 34 reichen, v/ie aus Fig. IM hervorgeht. Durch diese Öffnungen 48.1 und 50.1, die sich bis zur Schicht 34 herunter erstrecken, erfolgt eine Isolation zv/ischen den verschiedenen Leitern 44.3, 44.2 und 44.1.resist layer 46, which has openings 48 and 50, together. This is followed by an etching of the Aluminum layer. After the etching, openings are created which extend to the oxide layer 34, v / ie from FIG. 1M emerges. This takes place through these openings 48.1 and 50.1, which extend down to the layer 34 an insulation between the various conductors 44.3, 44.2 and 44.1.
26. Mai 19 76May 26, 19 76
609850/0994609850/0994
Claims (1)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US57933275A | 1975-06-02 | 1975-06-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2624513A1 true DE2624513A1 (en) | 1976-12-09 |
Family
ID=24316471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19762624513 Pending DE2624513A1 (en) | 1975-06-02 | 1976-06-01 | METHOD OF MANUFACTURING A FIELD EFFECT TRANSISTOR |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPS51147976A (en) |
| DE (1) | DE2624513A1 (en) |
| FR (1) | FR2313769A1 (en) |
| NL (1) | NL7605966A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3019850A1 (en) * | 1979-05-25 | 1980-11-27 | Hitachi Ltd | SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION |
| US5519244A (en) * | 1979-05-25 | 1996-05-21 | Hitachi, Ltd. | Semiconductor device having aligned semiconductor regions and a plurality of MISFETs |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4231051A (en) * | 1978-06-06 | 1980-10-28 | Rockwell International Corporation | Process for producing minimal geometry devices for VSLI applications utilizing self-aligned gates and self-aligned contacts, and resultant structures |
-
1976
- 1976-05-31 JP JP6245376A patent/JPS51147976A/en active Pending
- 1976-06-01 DE DE19762624513 patent/DE2624513A1/en active Pending
- 1976-06-01 FR FR7616449A patent/FR2313769A1/en not_active Withdrawn
- 1976-06-02 NL NL7605966A patent/NL7605966A/en unknown
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3019850A1 (en) * | 1979-05-25 | 1980-11-27 | Hitachi Ltd | SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION |
| US5519244A (en) * | 1979-05-25 | 1996-05-21 | Hitachi, Ltd. | Semiconductor device having aligned semiconductor regions and a plurality of MISFETs |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2313769A1 (en) | 1976-12-31 |
| JPS51147976A (en) | 1976-12-18 |
| NL7605966A (en) | 1976-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2623009C2 (en) | Method for manufacturing a semiconductor device | |
| DE2618445C2 (en) | Method of manufacturing a bipolar transistor | |
| DE1614540C3 (en) | Semiconductor device and method for their production | |
| DE2125303A1 (en) | A method for manufacturing a semiconductor device and a semiconductor device manufactured by this method | |
| DE2534158A1 (en) | SEMICONDUCTOR CONSTRUCTION AND METHOD FOR MANUFACTURING IT | |
| DE2229457B2 (en) | Method for manufacturing a semiconductor component | |
| DE3002051A1 (en) | METHOD FOR PRODUCING COMPLEMENTARY MOS TRANSISTORS OF HIGH INTEGRATION FOR HIGH VOLTAGES | |
| DE2618733A1 (en) | SEMICONDUCTOR COMPONENT WITH HETEROUE TRANSITION | |
| DE2641752A1 (en) | METHOD OF MANUFACTURING A FIELD EFFECT TRANSISTOR | |
| DE2517690B2 (en) | Method for manufacturing a semiconductor component | |
| DE2213037A1 (en) | Process for the production of semiconductor components using dry-etched techniques | |
| DE1564191A1 (en) | Method for electrically isolating various switching elements combined in an integrated or monolithic semiconductor device from one another and from the common substrate | |
| DE2633714C2 (en) | Integrated semiconductor circuit arrangement with a bipolar transistor and method for its production | |
| DE2449012A1 (en) | PROCESS FOR MANUFACTURING DIELECTRICALLY INSULATED SEMICONDUCTOR AREAS | |
| DE2225374B2 (en) | METHOD OF MANUFACTURING A MOS FIELD EFFECT TRANSISTOR | |
| DE2617293B2 (en) | Method for manufacturing a semiconductor component | |
| DE2643016A1 (en) | PROCESS FOR PRODUCING AN INTEGRATED SEMICONDUCTOR CIRCUIT | |
| DE2654979A1 (en) | METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE | |
| DE1814747C2 (en) | Process for the production of field defect transistors | |
| DE1248168B (en) | Process for the production of semiconductor devices | |
| DE2033419A1 (en) | Process for the production of complementary lattice-isolated field effect transistors | |
| EP0028786B1 (en) | Ion implantations method | |
| DE2703618C2 (en) | Process for the production of a semiconductor integrated circuit | |
| DE2624513A1 (en) | METHOD OF MANUFACTURING A FIELD EFFECT TRANSISTOR | |
| DE2738493A1 (en) | METHOD OF MANUFACTURING SEMICONDUCTOR DEVICES |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OHW | Rejection |