DE2622878C2

DE2622878C2 - Pulse generator for electrical discharge machining

Info

Publication number: DE2622878C2
Application number: DE19762622878
Authority: DE
Inventors: Ernst Tenero Bühler; Werner Dr. Locarno Ullmann
Original assignee: Agie Charmilles SA
Current assignee: Agie Charmilles SA
Priority date: 1976-04-29
Filing date: 1976-05-21
Publication date: 1983-12-08
Also published as: CH608406A5; BR7603813A; IT1063049B; SE7606152L; FR2349398A2; SE422170B; FR2349398B2; DE2622878A1

Description

4545

Die Erfindung betrifft eine Weiterentwicklung des im Hauptpatent P 25 47 767.2-34 beschriebenen Impulsgenerators für die funkenerosive Metallbearbeitung.The invention relates to a further development of the pulse generator described in the main patent P 25 47 767.2-34 for electrical discharge machining.

Gegenstand des Hauptpatents ist ein statischer Impulsgenerator zur funkenerosiven Metallbearbeitung, mit einem Taktgeber zur Steuerung des Arbeitstaktes eines Halbleiterschalters für die Energiequelle im funkenerosiven Kreis, dadurch gekennzeichnet, daß der Taktgeber zwei elektrische Signale erzeugt, von denen das erste einer oberen Hüllkurve und das zweite einer unteren Hüllkurve des gewünschten zeitlichen Verlaufs des Arbeitsstromimpulses entsprechen, daß ein Vergleicher diese Signale kontinuierlich mit dem Augenblicks- &o wert des Arbeitsstromimpulses vergleicht, daß das digitale Ausgangssignal des Vergleichers über eine Treiberschaltung den Halbleiterschalter durchlässig schaltet, wenn der Augenblickswert des Arbeitsstromimpulses kleiner oder gleich dem durch die untere Hüllkurve festgelegten Augenblicks-Sollwert ist und den Halbleiterschalter sperrt, wenn der Augenblickswert des Arbeitsstromimpulses größer oder gleich dem durch die obere Hüllkurve festgelegten Augenblicks-Sollwert ist, und daß eine Diode über die Energiequelle und den Halbleiterschalter, in Siromflußrichtung gepolt, geschaltet ist.The subject of the main patent is a static pulse generator for electrical discharge machining of metal, with a clock for controlling the work cycle of a semiconductor switch for the energy source in the Spark erosion circuit, characterized in that the clock generator generates two electrical signals, one of which the first of an upper envelope and the second of a lower envelope of the desired time curve of the operating current pulse correspond to the fact that a comparator continuously compares these signals with the instantaneous & o value of the working current pulse compares that the digital output signal of the comparator via a Driver circuit switches the semiconductor switch through when the instantaneous value of the operating current pulse is less than or equal to the instantaneous setpoint specified by the lower envelope curve and the semiconductor switch blocks if the instantaneous value of the operating current pulse is greater than or equal to the is the instantaneous setpoint specified by the upper envelope, and that a diode is connected to the energy source and the semiconductor switch, polarized in the direction of Sirom flow, is switched.

Der Erfindung liegt die Aufgabe zugrunde, den im Generator gemäß Hauptpaient enthaltenen Taktgeber so auszubilden, daß er besonders für das Zusammenarbeiten mit einem übergeordneten Prozeßoptimierungssystem geeignet istThe invention is based on the object of the clock generator contained in the generator according to the main paient to be trained in such a way that it is particularly suitable for working with a higher-level process optimization system suitable is

Diese Aufgabe wird erfindungsgemäß gelöst durch einen Taktgeber, der folgende Bauteile enthält:According to the invention, this object is achieved by a clock generator which contains the following components:

— einen Oszillator, dessen Zeittaktfrequenz von einem ersten Eingangssignal (t_p), welches die Länge, des Arbeitsimpulses definiert, gesteuert wird, wobei die Zeittaktimpulse des Oszillators über eine Torschaltung auf einen Adressenzähler gelangen;- An oscillator, the clock frequency of which is controlled by a first input signal (t _p ) which defines the length of the working pulse, the clock pulses of the oscillator being sent to an address counter via a gate circuit;

— einen monostabilen Kippkreis, der von einem auf eine bestimmte Adresse des Zählers ansprechenden Detektor gestartet wird, wobei die Dauer des instabilen Zustandes des Kippkreises von einem zweiten Eingangssignal (P), das die Dauer des Arbeitsimpulses definiert, gesteuert wird, und während des instabilen Zustandes die Zeittaktimpulse des Oszillators durch die Torschaltung gesperrt werden;- A monostable trigger circuit which is started by a detector responding to a specific address of the counter, the duration of the unstable state of the trigger circuit being controlled by a second input signal (P), which defines the duration of the working pulse, and during the unstable state the clock pulses of the oscillator are blocked by the gate circuit;

— vom Adressenzähler angesteuerte Speicher mit den gespeicherten Hüllkurven, die den zeitlichen Amplitudenverlauf des Arbeitsimpulses definieren, wobei aus der Anzahl der Speicher ein Speicher durch ein drittes Eingangssignal (F), das die Form des Arbeitsimpulses definiert, ausgewählt und durch den Adressenzähler abgefragt wird, so daß die gewünschten Hüllkurven als Signale über einen Digital-Analog-Umwandler auf Verstärker gelangen; - Memory controlled by the address counter with the stored envelopes that define the temporal amplitude curve of the working pulse, a memory being selected from the number of memories by a third input signal (F) that defines the shape of the working pulse and queried by the address counter, so that the desired envelopes reach the amplifier as signals via a digital-to-analog converter;

— Verstärker, die in Abhängigkeit von einem vierten Eingangssignal (A) die Amplitude der Hüllkurvensignale verstärken, die als maximale und minimale Hüllkurven auf die Ausgangsleitungen des Taktgebers gelangen.- Amplifiers which, as a function of a fourth input signal (A), amplify the amplitude of the envelope signals which reach the output lines of the clock generator as maximum and minimum envelopes.

Ein Ausführungsbeispiel der Erfindung wird anhand der Zeichnungen näher erläutert. Es zeigtAn embodiment of the invention is explained in more detail with reference to the drawings. It shows

F i g. 1 die detaillierte Darstellung des Taktgebers des im Hauptpatent gezeigten Generators,'F i g. 1 the detailed representation of the clock of the generator shown in the main patent, '

F i g. 2 die Darstellung von Hüllkurven zur Erklärung der Funktionsweise des in F i g. 1 gezeigten Taktgebers.F i g. 2 shows the representation of envelope curves to explain the mode of operation of the in FIG. 1 clock shown.

Die F i g. 1 zeigt ein Ausführungsbeispiel des Taktgebers 1. Es besteht aus dem Zeittaktoszillator 120, einem Monoflop 121, einem Verriegelungskreis 122, einem Adressenzähler 123, einer Anzahl von programmierbaren Festwertspeichern (PROM) 124, 125, 126, 127, Digital-Analog-Wandlern 128, 129, den Verstärkern 130,131. In jedem der programmierbaren Festwertspeicher 124, 125, 126, 127 ist eine Kurven-Grundform der Hüllkurven 16 und 17 digital eingespeichert, welche sich für bestimmte Erosionsprozesse als zweckmäßig erwiesen hat. Im Ausführungsbeispiel der F i g. 1 können wesentlich mehr Festwertspeicher vorgesehen sein, was durch die gestrichelte Linie angedeutet ist. Im folgenden wird die Wirkungsweise des Taktgebers 1 der F i g. 1 im Zusammenhang mit der F i g. 2 näher beschrieben. Es sei angenommen, daß an die Steuerleitungen 111 Regel- und Optimierungssysteme bekannter Art oder Datenträger, wie z. B. Lochkarten, Magnetbänder usw., die über ihre Lesevorrichtungen gelesen werden, oder manuelle Eingabeelemente, wie z. B. Tasten, Wählschal-The F i g. 1 shows an exemplary embodiment of the clock generator 1. It consists of the clock oscillator 120, a monoflop 121, a locking circuit 122, an address counter 123, a number of programmable read-only memories (PROM) 124, 125, 126, 127, digital-to-analog converters 128, 129, amplifiers 130, 131. In each of the programmable read-only memories 124, 125, 126, 127 , a basic curve form of the envelopes 16 and 17 is digitally stored, which has proven to be useful for certain erosion processes. In the embodiment of FIG. 1, significantly more read-only memories can be provided, which is indicated by the dashed line. The operation of the clock generator 1 of FIG. 1 in connection with FIG. 2 described in more detail. It is assumed that on the control lines 111 control and optimization systems of known type or media such. B. punch cards, magnetic tapes, etc., which are read via their reading devices, or manual input elements such. B. buttons, selector switch

;ft ter oder Potentiometer angeschlossen sind Im Ausfuhrungsbeispiel der Fig. 1 sind zur Erklärung seiner; ft ter or potentiometer are connected in the exemplary embodiment of Fig. 1 are to explain his

..'-. Wirkungsweise z.B. vier Steuerleitungen 111 gezeich-..'-. Mode of operation e.g. four control lines 111 drawn

■ · net. Über jede dieser Steuerleitungen wird ein■ · net. A

":. elektrischer Parameter als Signal eingegeben. Diese .·'" definieren die zeitliche Dauer tp, die Pause P, die Form h^m bzw. den Strom A der im Arbeitsspalt zu erzeugenden f · Arbeitsimpulse. Das Signal F, welches die Form des £ gewünschten Arbeitsimpulses angibt gelangt von dsr ^ Steuerleitung 111 über Leitung 132 auf den Festwert- ■f. speicher, in weichem die dem gewünschten Arbeitsim- Ψ, puls entsprechenden Hüllkurven 16, 17 eingespeichert p sind. Es sei angenommen, daß es sich hierbei um ein >7. Hüllkurvenpaar 16, 17 handeln soll, wie in der Fig.2 ... gezeichnet ist und daß der Festwertspeicher 124 über '5":. electrical parameters entered as a signal. These. · '" define the duration tp, the pause P, the shape h ^m or the current A of the f · work pulses to be generated in the working gap. The signal F, which specifies the form of the desired work pulse, passes from the control line 111 via line 132 to the fixed value. store, p are stored in the soft Arbeitsim- the desired Ψ, pulse corresponding envelope 16, 17th It is assumed that this is a > 7. Envelope pair 16, 17 should act as shown in Fig.2 ... and that the read-only memory 124 via '5

die Leitung 132 ausgewählt worden sei. Das Signal t_p ί gelangt von der Steuerleitung 111 über Leitung 133 inline 132 had been selected. The signal t _p ί arrives from the control line 111 via line 133 in

den Zeittaktoszillator 120. Dieser gibt die Taktimpulse ;; auf die Verriegelungsschaltung 122, welche im durchge-the clock oscillator 120. This outputs the clock pulses ;; to the interlock circuit 122, which is

■ ' schalteten Zustand ist, da vom Monoflop 121 kein SignalThe switched state is because there is no signal from the monoflop 121

abgegeben wird. Die Taktimpulse gelangen nun auf den : Adressenzähler 123, der im Ausführungsbeispiel der F i g. 1 als 5-bit-Zähler gezeichnet wurde. Der Adressenzähler 123 zählt zyklisch die Adressen 0-31. Über die Leitungen 137 gelangen diese Signale auf den ; ausgewählten Festwertspeicher 124. In diesem Festwertspeicher sei das Hüllkurvenpaar 16,17 der F i g. 2 in 32 Schritten in der Zeitachse t (= Adressen) unterteilt, in der Amplitudenachse/( = Speicherinhalt) dagegen in 16 Schritten (4 bit). Dies gilt sowohl für die maximale Hüllkurve 16 wie auch für die minimale Hüllkurve 17. Der letzte Speicherplatz (z. B. Adresse 31) im Speicher 124 hat immer die Information 0000 sowohl für die maximale Hüllkurve 16 als auch für die minimale Hüllkurve 17. Dies entspricht dem Endpunkt der jeweiligen Hüllkurve sowie der Amplitude mit dem Wert Null während der gesamten Pausendauer P. Dieser Zustand wird vom End-Detektor 136 erfaßt. Der Detektor 136 gibt in diesem Fall ein Ende-Signal auf den Monoflop 121; welcher eine Impulspause der gewünsch- *o ten Zeit P einschaltet Dies erfolgt dadurch, daß der Monoflop über seine Ausgangsleitung die Sperrschaltung 122 sperrt Die Impulse vom Zeittaktoszillator 120 können nun nicht mehr auf den Adressenzähler 123 gelangen. Fällt der Monoflop 121 in seinen stabilen Zustand zurück, wird die Sperrschaltung 122 wieder freigeschaltet, so daß die Impulse vom Oszillator 120 auf den Adressenzähler 123 gelangen können. Der Festwertspeicher 124 wird nun wieder von vorn? (Adresse 0) abgefragt so daß die Hüllkurven 16 und 17 in der gemäß Fig.2 gewünschten Form ausgegeben werden. Der Festwertspeicher 124 ist so organisiert daß die maximale Hüllkurve 16 über die eine Ausgangsleitung 139 auf den anschließenden Digital-Analog-Wandler 129 gelangt Die minimale Hüllkurve 17 gelangt über die andere Ausgangsleitung 138 auf den anderen Digital-Analog-Umwandler 128. Die beiden Umwandler 128, 129 wandeln die digitalen Kurvenwerte in analoge Kurvenwerte um. Die maximale Hüllkurve 16 und die minimale Hüllkurve 17 gelangen daher in der in F i g. 2 gezeichneten analogen Form auf den nachfolgenden Verstärker 131 bzw. 130. In diesen beiden Verstärkern 130, 131 wird gemäß dem Signal A, welches von der Steuerleitung 111 über die Leitung 135 gegeben wird, die gewünschte Amplitude bzw. Stromstärke der beiden Hüllkurven 16,17 eingestellt. Über Leitung 112 gelangt die maximale Hüllkurve 16 und über Leitung 113 gelangt die minimale Hüllkurve 17 auf den nachfolgenden Vergleicher.is delivered. The clock pulses now reach : Address counter 123, which in the embodiment of FIG. 1 was drawn as a 5-bit counter. The address counter 123 cyclically counts the addresses 0-31. Via the lines 137, these signals reach the; selected read-only memory 124. In this read-only memory, let the pair of envelopes 16, 17 of FIG. 2 divided into 32 steps in the time axis t (= addresses), in the amplitude axis / (= memory content), however, in 16 steps (4 bit). This applies to both the maximum envelope 16 and the minimum envelope 17. The last memory location (e.g. address 31) in the memory 124 always has the information 0000 for both the maximum envelope 16 and the minimum envelope 17. This corresponds to the end point of the respective envelope curve as well as the amplitude with the value zero during the entire duration of the pause P. This state is detected by the end detector 136. In this case, the detector 136 sends an end signal to the monoflop 121; wherein a pulse interval of the desired o * P th time switches This is done in that the monoflop via its output line the blocking circuit 122 blocks the pulses from the clock oscillator 120 can no longer reach the address counter 123 now. If the monoflop 121 falls back into its stable state, the blocking circuit 122 is enabled again so that the pulses from the oscillator 120 can reach the address counter 123. The read-only memory 124 is now all over again? (Address 0) is queried so that the envelopes 16 and 17 are output in the form required according to FIG. The read-only memory 124 is organized in such a way that the maximum envelope 16 reaches the subsequent digital-to-analog converter 129 via one output line 139 , 129 convert the digital curve values into analog curve values. The maximum envelope curve 16 and the minimum envelope curve 17 therefore arrive in the figure shown in FIG. 2 to the following amplifier 131 or 130. In these two amplifiers 130, 131, the desired amplitude or current strength of the two envelopes 16, 17 is given according to the signal A, which is given by the control line 111 via the line 135 set. The maximum envelope curve 16 arrives via line 112 and the minimum envelope curve 17 arrives at the subsequent comparator via line 113.

Bisher wurde angenommen, daß jeder der Festwertspeicher 124,125,126,127 mit einem Kurvenpaar 16,17 von bestimmter Form belegt ist. Der Festwertspeicher kann auch so organisiert sein, daß er nur eine Hüllkurve 16 oder 17 digital gespeichert hat. Die Festwertspeicher können auch so organisiert sein, daß ein einziger Speicher mehrere Hüllkurvenpaare 16, 17 digital gespeichert hat. Je nach Organisation dieser Festwertspeicher kann ihre Anzahl im Taktgeber 1 geändert werden.So far it has been assumed that each of the read-only memories 124,125,126,127 with a pair of curves 16,17 is occupied by a certain form. The read-only memory can also be organized in such a way that it only has one envelope curve 16 or 17 stored digitally. The read-only memories can also be organized so that a single Memory has stored several envelope curve pairs 16, 17 digitally. Depending on the organization of this read-only memory their number in the clock 1 can be changed.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Claim:

Pulse generator for electrical discharge machining according to patent 2547 767, characterized in that that the clock generator (1) contains the following components:

- An oscillator (120), the clock frequency of which is controlled by a first input signal (t _p ) which defines the length of the working pulse, the clock pulses of the oscillator being sent to an address counter (123) via a gate circuit (122);

- A monostable trigger circuit (121) which is started by a detector (136 ) responding to a specific address of the counter (123), the duration of the unstable state of the trigger circuit (121) from a second input signal (P), which is the duration the working pulse is defined, controlled, and the clock pulses of the oscillator (120) are blocked by the gate circuit (122) during the unstable state;

- The address counter (123) controlled memory (124, 125, 126, 127) with the stored envelopes (16, 17) which define the temporal amplitude curve of the working pulse, with a memory from the number of memories by a third input signal (F), the the shape of the working pulse is defined, selected and queried by the address counter (123), so that the desired envelopes (16, 17 ) reach the amplifier (130, 131) as signals via a digital-to-analog converter (128, 129) ;

- Amplifiers which, depending on a fourth input signal (A), amplify the amplitude of the envelope signals which reach the output lines (1 12, 1 13) of the clock generator (1) as maximum and minimum envelopes (16, 17).