DE2617485C3

DE2617485C3 - Circuit arrangement for data processing systems for processing micro instruction sequences

Info

Publication number: DE2617485C3
Application number: DE2617485A
Authority: DE
Inventors: Gerhard Ing.(Grad.) Gruno; Wolfgang Dipl.-Ing. Lohnstein; Wolfgang Dipl.-Ing. Matschke
Original assignee: Nixdorf Computer Corp
Current assignee: Wincor Nixdorf International GmbH
Priority date: 1976-04-22
Filing date: 1976-04-22
Publication date: 1980-09-18
Also published as: FR2349177A1; US4156900A; GB1578392A; DE2617485A1; DE2617485B2; FR2349177B1

Description

Die Erfindung betrifft eine Schaltungsanordnung nach dem Oberbegi iff des Patentanspruchs 1.The invention relates to a circuit arrangement according to the Oberbegi iff of claim 1.

In Datenverarbeitungsanlagen werden Befehlsfolgen gemäß einem vorgegebenen Programm abgearbeitet, innerhalb dessen auch sogenannte Unterprogrammschleifen durchgeführt werden können. Ein analoges Prinzip der Durchführung von Haupt- und Unterfolgen wird auch auf die Abarbeitung von Mikrobefehlen innerhalb eines Mikroprogramms angewendet. Wenn aus einer Hauptfolge ein Sprung in eine Unterfolge durchgeführt wird, so muß nach deren Abarbeitung wieder ein Sprung in die Hauptfolge an diejenige Stelle erfolgen, an der diese verlassen wurde bzw. die auf die Absprungstelle folgt Hierzu wird beim Absprung in die Unterfolge die Adresse des jeweils folgenden Befehls der Hauptfolge zwischengespeichert bzw. gemerkt, und der Rücksprung in die Hauptfolge erfolgt durchIn data processing systems, command sequences are processed according to a specified program, within which so-called subroutine loops can also be carried out. An analog one The principle of the implementation of main and sub-sequences is also applied to the processing of micro-instructions applied within a microprogram. When jumping from a main episode into a sub-episode is carried out, a jump into the main sequence must be made at that point after it has been processed at which this was left or which follows the jump point. When jumping into the Subsequent the address of the respective following command of the main sequence is cached or noted, and the return to the main sequence takes place through

ίο Steuerung mit dieser zwischengespeicherten Rücksprungadresse. ίο Control with this buffered return address.

Viele Mikroprogramme enthalten an der durch die Rücksprungadresse bestimmten Wiedereintrittsstelle in die Hauptfolge einen zweiteiligen Befehl, der auch alsMany microprograms contain in at the re-entry point determined by the return address the main episode is a two-part command, also known as the

is Verzweigungsbefehl bezeichnet wird. Der erste Teil dieses Befehls kennzeichnet als durchzuführende Operation eine Verzweigung, d.h. allgemein einen durchzuführenden Programmsprung. Programnisprünge können Unterprogrammsprünge, Übersprünge im Sinne der Unterdrückung eines Befehls in einer linearen Befehlsfolge, direkte Programmsprünge und Verteilsprünge sein. Die Entscheidung darüber, ob ein derartiger Programmsprung und welcher der möglichen Programmsprünge durchzuführen ist, enthält der zweite Befehlsteil, und diese Entscheidung wird abhängig von dem jeweiligen Ergebnis getroffen, das durch die Abarbeitung der mh dem Rücksprung verbundenen Unterfolge erhalten wurde.is branch instruction is designated. The first part This instruction identifies a branch as the operation to be carried out, i.e. generally one program jump to be carried out. Program jumps can subroutine jumps, skips in the sense of the suppression of a command in a linear Be command sequence, direct program jumps and distribution jumps. The decision on whether to have a Such a program jump and which of the possible program jumps are to be carried out is contained in the second Command part, and this decision is made depending on the particular result obtained by the Processing of the sub-sequence connected to the return jump has been received.

Der Erfindung liegt die Aufgabe zugrunde, dieThe invention is based on the object

μ Abarbeitung der in Verbindung mit einem Rücksprung aus einer Unterfolge angesteuerten· Verzweigungsbefehle unter möglichst geringem Zeit- und Speicheraufwand für die Befehlsfolge durchzuführen, da diese Befehle als Organisationsbefehle zur eigentlichen Verarbeitung bzw. Verknüpfung von Daten nicht direkt beitragen.μ Processing of the in connection with a return jump Branch instructions controlled from a sub-sequence with the least possible expenditure of time and memory for the command sequence, as these commands are used as organization commands for the actual Processing or linking of data does not contribute directly.

Die Erfindung löst diese Aufgabe durch die Merkmale des Patentanspruchs 1. Wesentlich dabei ist die Erkenntnis, daß die den Rückspnmg aus einer Unterfolge in eine Hauptfolge bewirkenden Rücksprungbefehle lediglich eine Operation, nämlich den Sprung von der Unterfolge in die Hauptfolge, kennzeichnen müssen, denn bei ihnen entfällt infolge der Benutzung der zwischengespeicherten Rücksprungadresse eine besondere Adressenbildungsvorschrift. Die RUcksprungbefehle können also mit der in ihnen enthaltenen Sprungoperation einerseits zur Durchführung der Rücksprünge, andererseits aber auch zur Durchführung von Programtnsprüngen ausgenutzt werden, die durch die beschriebenen Verzweigungsbefehle gekennzeichnet werden. Wenn nun der jeweilige Rücksprungbefehl gleichzeitig als erster Teil eines Verzweigungsbefehls verwendet wird, der ohnehin an derjenigen Stelle einer Hauptfolge enthalten ist, die durch den Rücksprung erreicht wird, so kann an dieser Stelle zusätzlicher Speicheraufwand für einen besonderen, einen Programmsprung kennzeichnenden Operationsteil eines Befehlswortes eingespart werden. Eine Zeitersparnis bei der Befehlsabarbeitung wird dadurch erreicht, daß nur ein Halbbefehl in das Mikrobefehlsregister überführt werden muß.The invention solves this problem by the features of claim 1. The essential thing here is Realization that the return voltage from a Subsequent return instructions causing only one operation in a main sequence, namely the Jump from the sub-sequence to the main sequence, because they are omitted as a result of the Use of the cached return address a special address formation rule. the Return jump instructions can therefore be executed on the one hand with the jump operation they contain the return jumps, but on the other hand also used to carry out program jumps which are identified by the branch instructions described. If now the respective Return instruction is used at the same time as the first part of a branch instruction that is already at at that point in a main sequence that is reached by the return jump, then at this Place additional memory overhead for a special part of the operation that characterizes a program jump of a command word can be saved. This saves time when processing commands achieves that only a half instruction has to be transferred to the microinstruction register.

Es ist zwar bereits bekannt (»Siemens-System 300 für Prozeßautomatisierung«, Band 1. 1971, Seiten 27 und 64 bis 71), im Rahmen einer sogenannten Adressensubstitu-It is already known ("Siemens System 300 for Process Automation", Volume 1. 1971, pages 27 and 64 to 71), as part of a so-called address substitution

M tion durch Manipulation von Adressen ein und dieselbe Befehlsfolge zur Auswertung mehrerer Daten zu benutzen und dabei ein Auswechseln von Adressen in den einzelnen Befehlswörtern zu vermeiden. Dieses M tion to use one and the same command sequence for evaluating several data by manipulating addresses and thereby avoiding exchanging addresses in the individual command words. This

Prinzip ist jedoch nicht dazu geeignet, bei der Durchführung von Rücksprüngen aus Unterprogrammen in ein Hauptprogramm Speicherraum und Verarbeitungszeit einzusparen, zumal bei einer Adressensubstitution der jeweilige Befehl zunächst nicht ausgeführt wird, sondern nur seine Substitution, Im Gegensatz dazu liegt jedoch bei der Durchführung von Rücksprüngen in jedem Falle eine Befehlsausführung vor.However, the principle is not suitable for performing returns from subroutines To save memory space and processing time in a main program, especially with address substitution the respective command is initially not executed, but only its substitution, in contrast to this however, when returning jumps are carried out, an instruction has always been executed.

Es ist ferner bereits bekannt (»Kurzbeschreibungen von Prozeßrechnern III«, Elektronische Datenverarbeitung, 1963, Heft 6, Seiten 288 und 289), zur Einsparung von Speicherplatz in einem Befehlsspeicher Befehlsworte fester Länge durch Zusammensetzen von Befehlen zu bilden, die keine volle Befehlswortlänge benötigen, da sie einerseits sehr kurze Adressen haben, andererseits außer einem Operationsteil keine weiteren Angaben benötigen. Wenn derartige Befehlstypen in einem Programm unmittelbar aufeinander folgen, können sie in einem gemeinsamen Befehlswort abgelegt und gleichzeitig in das Befehlsregister übernommen werden. Sie werden jedoch unabhängig %'oneinander ausgeführt. Dieses Prinzip kann aber gleichfaL'i keine Anregung dazu geben, nach der Durchführung eines Rücksprungs aus einem Unterprogramm den Operationsteil »Sprung« nochmals für den nächsten Befehl zu verwenden und im Befehlsregister diesen Operationsteil entsprechend zu ergänzen, so daß eine doppelte Verwendung des Operationsteils vorliegt.It is also already known ("Brief Descriptions of Process Computers III", Electronic Data Processing, 1963, No. 6, pages 288 and 289), to save memory space in an instruction memory, instruction words of fixed length by combining To form commands that do not require the full length of the command word, as they have very short addresses on the one hand, on the other hand, apart from a part of the operation, no further information is required. If such command types are in If a program follows one another directly, they can be stored in a common command word and are taken over into the command register at the same time. However, they become independent% 'of one another executed. But this principle cannot be used either Provide a suggestion for the operation part after executing a return from a subroutine "Jump" to use again for the next command and this part of the operation in the command register to be supplemented accordingly, so that the surgical part is used twice.

Die Weiterbildungen der Erfindung nach den Ansprüchen 2 und 3 zeigen, daß die Schaltungsanordnung unter einem äußerst geringen Aufwand ausgestaltet werden kann, denn es müssen beim Auftreten eines Rücksprungbefehls im Mikrobefehlsregister lediglich die diesen Rücksprungbefehl kennzeichnenden zusätzlichen Steuersignale abgeleitet werden, die einerseits direkt die Übertragung der Rücksprungadresse in das Mikrobefehlsadreßregister, andererseits direkt eine derartige Beeinflussung der zentralen Taktsteuerung bewirken, daß diese ein Steuersignal abgibt, welches im Falle der Weiterbildung nach Anspruch 2 bei Anwendung auf die Speicherung eines Rücksprungbefehls in das Mikrobefehlsregister bis zum Vollzug der Übertragung des zweiten Teils des Verzweigungsbefehls in das Mikrobefehlsregister aufrechterhalten wird und im Falle der Weiterbildung nach Anspruch 3 eine entsprechend lange Haltung des Rücksprungbefehls im Mikrobefehlsregister bewirkt.The developments of the invention according to claims 2 and 3 show that the circuit arrangement can be designed with extremely little effort, because it must occur when a Return instruction in the microinstruction register only the additional characterizing this return instruction Control signals are derived, which on the one hand direct the transfer of the return address into the Microinstruction address register, on the other hand directly influencing the central clock control cause it to emit a control signal, which in the case of the development according to claim 2 when applied to the storage of a return instruction in the microinstruction register until the transfer has been completed of the second part of the branch instruction is maintained in the microinstruction register and im Case of the development according to claim 3 a correspondingly long hold of the return command in Microinstruction register effected.

Es muß lediglich der dem Mikrobefehlsregister nachgeordnete Umschlüßler so aufgebaut sein, daß er das beschriebene Rücksp/ung-Steuersignal an die zentrale Taktsteuerschaltung abgeben kann.It is only necessary for the converter following the microinstruction register to be constructed in such a way that it can output the described Rücksp / ung control signal to the central clock control circuit.

Ein Ausfüh/'ungsbeispiel einer Schaltungsanordnung nach der Erfindung wird im folgenden anhand der Figuren beschrieben. Es zeigtAn Ausfüh / 'ungsbeispiel a circuit arrangement according to the invention is shown below with reference to FIG Figures described. It shows

F i g. 1 die schematische Darstellung der Abarbeitung einer Hauptfolge von Mikrobefehlen, innerhalb der eine Unterfolge mehrfach angesteuert werden kann,F i g. 1 the schematic representation of the processing of a main sequence of microinstructions, within which a Sub-sequence can be controlled several times,

F i g. 2 die schematische Darstellung der Abarbeitung einer Hauptfolge von Mikrobefehlen, innerhalb der eine von mehreren Unterfolgen angesteuert werden kann,F i g. 2 shows the schematic representation of the processing of a main sequence of microinstructions, within which one can be controlled by several sub-sequences,

Fig. 3 das Ausführungsbeispiel einer Schaltungsanordnung nach der Erfindung.3 shows the exemplary embodiment of a circuit arrangement according to the invention.

In Fig. 1 ist ein Teil einer Mikrobefehlshauptfolge MR dargestellt, die aus aufeinanderfolgenden Befehlen INSTR 1 bis INSTR N besieht. Dieser Mikrobefehls- M hauptfolge ist eine Mikrobefehlsunterfolge SR zugeordnet, die aus Mikrobefehl·.». INSTR 11 bis INSTRiN besteht und im dargestellten Ausführungsbeispiel von zwei verschiedenen Stellen der Mikrobefehlshauptfolge MR aus angesteuert werden kann, Zusätzlich enthält die Mikrobefehlsunterfolge SR an ihrem Ende einen Rücksprungbefehl RJ, der den Rücksprung an jeweils die Stelle der Mikrobefehlshauptfolge MR bewirkt, die auf die jeweilige Absprungstelle unmittelbar folgt. Die Ansteuerung der Mikrobefehlsunterfolge SR erfolgt bei Auftreten eines Sprungbefehls S] in der Mikrobefehlshauptfolge MR, dem ein Adreßteil AD zugeordnet ist, über den die Mikrobefehlsunterfolge SR erreicht wird. Auf diesen Sprungbefehl SJ mit zugehörigem Adreßteil AD folgt in der Mikrobefehlshauptfolge MR unmittelbar ein Verzweigungsbefehl CONDX, der in bereits erläuterter Weise abhängig von dem durch die Abarbeitung der Mikrobefehlsunterfolge SR erzielten Ergebnis der Datenverarbeitung entweder eine direkte Weiterverfolgung der Mikrobefehlshauptfolge MR oder einen erneuten Programmsprung bewirkt.1 shows part of a microinstruction main sequence MR which consists of successive instructions INSTR 1 to INSTR N. This microinstruction M main sequence is assigned a microinstruction sub-sequence SR , which consists of microinstruction ·. ». INSTR 11 to INSTRiN consists and in the illustrated embodiment by two different sites of the microinstruction main sequence MR out can be controlled, Additionally, the micro instruction subsequence SR contains at its end a return instruction RJ, which causes the return to each place of the microinstruction main sequence MR, to each respective jump point immediately follows. The control of the microinstruction sequence SR occurs when a jump instruction S] in the microinstruction sequence MR head, which an address portion AD is associated, through which the micro instruction subsequence SR is reached. This branch instruction SJ with the associated address part AD is immediately followed in the main microinstruction sequence MR by a branch instruction CONDX, which in the manner already explained, depending on the result of the data processing achieved by processing the sub-sequence of microinstruction SR , causes either a direct follow-up of the main microinstruction sequence MR or a new program jump.

Zusätzlich ist in Fig. 1 eine weitere Möglichkeit der Ansteuerung der Mikrobefehlsunterfolrr: SR von einer zweiten Stelle aus dargestellt, an der gleichfalls ein Sprungbefehl S] mit zugehörigem Adreßteil AD vorgesehen ist, auf diesen Befehl folgt unmittelbar eir weiterer Verzweigungsbefehl COND 2, der zu liem Verzweigungsbefehl COND 1 unterschiedlich ist.In addition, a further possibility of control of the Mikrobefehlsunterfolrr is shown in Fig. 1: SR represented by a second point of a branch instruction S] is attached to the likewise provided with associated address portion AD, this command immediately following eir further branch instruction COND 2, the to liem Branch instruction COND 1 is different.

Wie bereits beschrieben, wird bei der in F i g. 1 gezeigten schematischen Darstellung der Abarbeitung von Mikrobefehlen die Information des Rücksprungbefehls R] bis ÜDer den erfolgten Rücksprung hinaus zwischengespeichert und mit der Information des jeweiligen Verzweigungsbefehls COND1 bzw. COND 2 gewissermaßen zu einem zweiteiligen Befehlswort zusammengesetzt, so daß die besondere Speicherung eines eine Verzweigung bzw. einen Programmsprung kennzeichnenden Operationsteils an den Stellen der Mikrobefehlshauptfolge MR, die den jeweiligen Verzweigungsbefehl CONDi bzw. COND 2 enthalten, nicht erforderlich ist.As already described, in the case of FIG. 1 shown schematic representation of the processing of microinstructions, the information of the return command R] to ÜDer the return that has taken place is temporarily stored and combined with the information of the respective branch command COND 1 or COND 2 to a two-part command word so that the special storage of a branch or An operational part characterizing a program jump is not required at the points in the main microinstruction sequence MR which contain the respective branch instruction CONDi or COND 2.

Außerdem ist aber auch ersichtlich, daß Zeit für die Durchführung der beschriebenen Organisationsbefehle eingespart wird, denn der jeweilige Rücksprungbefehl R] wird einmal gelesen und ausgewertet, und es ist keine weitere Lesung und Auswertung eines Operztionsteils notwendig, der zu dem jeweiligen Verzweigungsbefehl COND1 bzw. COND 2 gehören würde.In addition, it can also be seen that time is saved for the execution of the organization commands described, because the respective return command R] is read and evaluated once, and no further reading and evaluation of an operation part is necessary that corresponds to the respective branch command COND 1 or COND 2 would belong.

Fig. 2 zeigt eine weitere schematische Darstellung zur Verdeutlichung einer anderen Möglichkeit der Ansteuerung von Mikrobefehlsunterfolgen aus einer Mikrobefehlshauptfolge. Die Mikrobefehlshauptfolge MR enthält wie bei der Darstellung gemäß Fig. 1 Befehle INSTR 1 bis INSTR N sowie als Beispiel an einer Stelle einen Verteilsprungbefehl S/D mit zugehörigem Adreßteil AD. Mit diesem Verteilsprungbefehl kann eine von mehreren möglichen Mikrobefehlsunterfolgen SRi, SR2, ... abhängig von der rlurch den Adreßteil AD angegebenen Information erreicht werden. Jede dieser möglichen Mikrobefehlsunterfolgen SR 1, SR 2,... besteht aus Mikrobefehlen INSTR 11 bis INSTR 1N bzw. aus Mikrobefehlen INSTR 21 bis INSTR 2N usw. Jede Mikrobefehlsunterfolge SR 1, SR 2,... enthält als letzten Befehl einen Rücksprungbefehl RJ. Wie bereits in Verbindung mit F i g. 1 beschrieben, erfolgt der Rücksprung aus der jeweiligen Mikrobefehlsunterfolge SRi, SR2, ... durch den Rücksprungbefehl RJ an die Wiedereintrittsstelle der Mikrobefehlshauptfolge MR, an der voraussetzungsgemäß ein Verzweigungsbefehl COND enthalten ist. Gemäß der Erfindung wird der jeweilige Rücksprung-FIG. 2 shows a further schematic illustration to illustrate another possibility of controlling microinstruction sub-sequences from a main microinstruction sequence. As in the illustration according to FIG. 1, the main microinstruction sequence MR contains instructions INSTR 1 to INSTR N and, as an example, at one point a distribution jump instruction S / D with the associated address part AD. With this distribution jump instruction, one of several possible microinstruction sub-sequences SRi, SR2, ... can be reached depending on the information specified by the address part AD. Each of these possible microinstruction sub-sequences SR 1, SR 2, ... consists of microinstructions INSTR 11 to INSTR 1 N or of microinstructions INSTR 21 to INSTR 2N etc. Each microinstruction sub-sequence SR 1, SR 2, ... contains a return instruction as the last instruction RJ. As already mentioned in connection with FIG. 1 described, the device returns from the respective micro-command sub-sequence SRi, SR2, ... by the return instruction RJ to the re-entry point of the main microinstruction sequence MR, is included on the premise of a branch instruction COND. According to the invention, the respective return jump

befehl R] zwischengespeicheri und als erster Befehlsteil mit den Informationen des Verzweigungsbefehls COND gewissermaßen zu einem Befehlswort zusammengesetzt. command R] intermediate storage and as the first part of the command with the information of the branch command COND, as it were, put together to form a command word.

Auch bei dem in Fig. 2 dargestellten Prinzip ist es > möglich, durch das Verfahren nach der F.rfindung eine Aufwandsverringerung zu erzielen, denn die Speicherung einer eine Verzweigung kennzeichnenden Befehlsinformation ist nur einmal im Rahmen der Mikrobefehlshauptfolge MR erforderlich, nicht jedoch in jeweiliger Zuordnung zu jedem Rücksprungbefehl R/ Also with the principle shown in Fig. 2 it is> possible to achieve a reduction in effort by the method according to the invention, because the storage of command information characterizing a branch is only necessary once within the framework of the main microinstruction sequence MR , but not in the respective assignment for each return command R /

der Mikrobefehlsunterfolgen SR 1, SR 2 Dies führtof the microinstruction sub-sequences SR 1, SR 2 This leads to

also dazu, daß die Rücksprungbefehle RJ der in F i g. 2 gezeigten Mikrobefehlsunterfolgen SR 1, SR 2, ... sehr kurz sein können, da sie lediglich die Rücksprunginfor- η mation, also einen Operationsteil enthalten müssen. Unmittelbar nach dem Lesen der Rücksprungbefehle RJ kann der in der Mikrobefehlshauptfolge MR enthaltene Vci/.'wcijjüMgäucfcul CONDgelesen und eine gemeinsame Auswertung der beiden zusammengefügten Befehlsteile als neuer Befehl der Mikrobefehlshauptfolge MR durchgeführt werden.thus to the fact that the return commands RJ of the in FIG. 2 shown microinstruction sub-sequences SR 1, SR 2, ... can be very short, since they only have to contain the return information, that is, an operation part. Immediately after the return instructions RJ have been read, the Vci /. 'WcijjüMgäucfcul COND contained in the main microinstruction sequence MR can be read and a joint evaluation of the two combined instruction parts can be carried out as a new instruction in the main microinstruction sequence MR.

Eine weitere und nicht näher zu erläuternde Aufw?ndsverringerung bei der Abarbeitung von Mikrobefehlsfolgen ist denkbar, wenn die in F i g. I und 2 2Ί gezeigten Prinzipien miteinander kombiniert werden und die jeweilige Abarbeitung nach dem beschriebenen Prinzip erfolgt.A further reduction in expenditure in the processing of microinstruction sequences, which does not need to be explained in more detail, is conceivable if the in FIG. I and 2 2Ί shown principles are combined with each other and the respective processing takes place according to the principle described.

In F i g. 3 ist eine Schaltungsanordnung gemäß einem Ausführungsbeispiel der Erfindung in Blockdarstellung gezeigt. Sie enthält die für das Verfahren wesentlichen Funktionseinheiten einer Datenverarbeitungseinrichtung, und alle weiteren, nicht unmittelbar mit der Erfindung zusammenhängenden Funktionseinheiten sind der einfacheren Darstellung wegen nicht gezeigt, n zumal ihre Wirkungsweise dem Fachmann geläufig ist.In Fig. 3 shows a circuit arrangement according to an exemplary embodiment of the invention in a block diagram. It contains the essential of the method function units of a data processing device, and any further, not directly related to the invention functional units are not shown for ease of illustration, because, especially n their mode of action is familiar to the expert.

Ein Mikrobefehlsspeicher 10 enthält die im Rahmen der Abarbeitung einer Mikrobefehlsfolge in Form von Hauptfoigen und Unterfolgen erforderlichen Mikrobefehle. Diese Mikrobefehle können im Mikrobefehlsspeieher 10 durch Ansteuerung mittels einer Mikrobefehlsadresse erreicht werden.die jeweils in ein Mikrobefehlsadreßregister 11 eingespeichert ist. Wenn eine lineare Folge von Mikrobefehlen abgearbeitet wird. d. h. eine Mikrobefehlsfolge ohne Durchführung von Programm-Sprüngen, so wird der Inhalt des Mikrobefehlsadreßregisters 11 über einen EINS-Addierer 12 jeweils um eine Zähleinheit erhöht, so daß eine entsprechend fortlaufende Ansteuerung von Mikrobefehlen im Mikrobefehlsspeicher 10 in linearer Anordnung möglich ist. Hierzu so gibt der EINS-Ad'iierer 12 das jeweilige Ausgangssignal über ein ODER-Glied 26 an das Mikrobefehlsadreßregister 11 ab.A microinstruction memory 10 contains the processing of a microinstruction sequence in the form of Main forms and sub-sequences required microinstructions. These microinstructions can be stored in the microinstruction 10 can be achieved by actuation by means of a micro command address which is stored in a micro command address register 11 in each case. If a linear Sequence of microinstructions is processed. d. H. a micro instruction sequence without execution of program jumps, so the content of the microinstruction address register 11 is increased by one at a time via a ONE adder 12 Counting unit increased so that a corresponding continuous control of microinstructions in the microinstruction memory 10 in a linear arrangement is possible. About this like that the ONE ad'ier 12 gives the respective output signal via an OR gate 26 to the microinstruction address register 11.

Jeder Mikrobefehl wird aus dem Mikrobefehlsspeicher 10 über dessen Ausgangsleitungen 101 und zwei UND-Glieder 21 und 22 wahlweise in ein Mikrobefehlsregister 14 eingespeichert, dem ein Umschlüßler 15 nachgeschaltet ist. Die Auswertung des jeweils eingespeicherten Mikrobefehls erfolgt durch den Umschlüßler 15 derart, daß dieser an seinen Ausgängen 151 bis 156 Steuersignale abgibt, mit denen die noch zu beschreibenden Funktionen gesteuert werden. Zusätzliche, hier nicht dargestellte Steuersignale bewirken die Durchführung derjenigen Funktionen, die zur eigentlichen Abarbeitung der Befehle notwendig sind.Each microinstruction is extracted from the microinstruction memory 10 via its output lines 101 and two AND gates 21 and 22 optionally stored in a microinstruction register 14 to which a converter 15 is downstream. The evaluation of the respectively stored micro-command is carried out by the converter 15 in such a way that this emits control signals at its outputs 151 to 156, with which the still to descriptive functions can be controlled. Additional control signals not shown here cause the Execution of those functions that are necessary for the actual processing of the commands.

Ein Steuersignal 154 des umschiüßiers 15 steuert beispielsweise die in dem zentralen Rechenwerk 16 der Datenverarbeitungseinrichtung durchzuführenden Rechenfunktionen. Über eine Leitung 161 gibt das Rechenwerk 16 Informationssignale an ein Statusregister 17 ab, die die wesentlichen Zustandsfunktionen des Rechenwerks kennzeichnen. Das Statusregister 17 steuert über eine Leitung 171 wiederum eine Verzweigungslogik 18, die abhängig von den Statussignalen und unter zusätzlicher Steuerung mittels eines Steuersignals 156 des Umschiüßiers 15 Ausgangssignale 181, 182 und 183 abgibt, die beispielsweise einen Sprungbefehl, einen im Rahmen einer linearen Befehlsfolge durchzuführenden Zählschritt oder einen Unterprogrammsprting kennzeichnen. Die hierzu erforderlichen Schaltungsverbindungen sind in Fig. 3 dargestellt und verlaufen zu einem UND-Glied 25, zu einem Steuereingang des ElNS-Addierers 12 und zu einem UND-Glied 23, dessen Ausgangssignal einen Rücksprungadreßspeicher 13 steuert. Dieser Rücksprungadreßspeicher 13 ist dazu vorgesehen, bei Durchführung eines Unterprogrammspnings diejenige Aiii esse /Iu SpeiCneiTi. inii iici liic Wiedereintrittsstelle einer Mikrobefehlshauptfolge nach Abarbeitung einer Mikrobefehlsunterfolge erreicht wird. Tritt das einen Unterprogrammsprung kennzeichnende Kriterium bzw. das Steuersignal 183 auf, so wird über das UND-Glied 23 die Rücksprungadresse, welche sich aus einer EINS-Addition am Ausgang des EINS-Addierers 12 ergibt, in den Rücksprungadreßspeicher 13 eingespeichert. Die Ausspeiche, ong dieser Rücksprungadressc und deren Übertragung in das Mikrobefehlsadreßregister Il erfolgt abhängig von einem Steuersignal 152 des Umschiüßiers 15, welches einen Rücksprungbefehl kennzeichnet. Dieses Steuersigiial 152 wird auf den zweiten Eingang eines UND-Gliedes 24 geführt, dessen erster Eingang durch die Ausgangssignale des Rücksprungadreßspeichers 13 angesteuert wird. Bei Auftreten eines Rücksprungbefehls bzw. des Steuersignals 152 wird der Inhalt des Rücksprungadrcßspeichcrs 13 über das ODER-Glied 26 in das Mikrobefehlsadreßregister 11 eingespeichert und steht somit zur Ansteuerung des Mikrobefehls innerhalb des Mikrobefehlsspeichers 10 zur Verfügung, der in beschriebener Weise an der Wiedereintrittsstelle einer Mikrobefehlshauptfolge steht und ein Verzweigungsbefehl ist.A control signal 154 of the enveloping device 15 controls, for example, the arithmetic functions to be carried out in the central arithmetic unit 16 of the data processing device. Via a line 161, the arithmetic unit 16 emits information signals to a status register 17 which identify the essential status functions of the arithmetic unit. The status register 17 controls a branch logic 18 via a line 171, which, depending on the status signals and with additional control by means of a control signal 156 from the shifter 15, emits output signals 181, 182 and 183, which, for example, contain a jump command, a counting step to be carried out as part of a linear command sequence or mark a subroutine jump. The circuit connections required for this are shown in FIG. 3 and run to an AND element 25, to a control input of the INS adder 12 and to an AND element 23, the output signal of which controls a return address memory 13. This return address memory 13 is provided for the purpose of storing Aiii esse / Iu SpeiCneiTi when a subroutine spnings is carried out. inii iici liic reentry point of a microinstruction main sequence is reached after processing a microinstruction sub-sequence. If the criterion characterizing a subprogram jump or the control signal 183 occurs, the return address, which results from a ONE addition at the output of the ONE adder 12, is stored in the return address memory 13 via the AND element 23. The withdrawal of this return address and its transfer to the microinstruction address register II takes place as a function of a control signal 152 from the wrapper 15, which identifies a return command. This control signal 152 is fed to the second input of an AND element 24, the first input of which is controlled by the output signals of the return address memory 13. When a return command or the control signal 152 occurs, the content of the return address memory 13 is stored in the microinstruction address register 11 via the OR element 26 and is thus available for controlling the microinstruction within the microinstruction memory 10, which is available as described at the reentry point of a main microinstruction sequence and is a branch instruction.

Diese Ansteuerung erfolg! nun zu einem Zeitpunkt, zu dem im Mikrobefehlsregister 14 noch der Rückspningbefehl der soeben durchlaufenen Mikrobefehlsunterfolge gespeichert ist. Dies ist dadurch möglich, daß ein den Rücksprungbefehl kennzeichnendes Steuersignal 151 des Umschiüßiers 15 eine zentrale Taktsteuerung 20. die durch einen Grundtakt 19 gesteuert wird, derart beeinflußt, daß diese ihr die Speicherung des i'.ücksprungbefehls im Mikrobefehlsregister 14 bewirkendes Ausgangssignal 201 entsprechend lange aufrechterhält. Dieses Ausgangssignal 201 ist auf den zweiten Eingang des UND-Gliedes 21 geführt, dessen erstem Eingang der Inhalt des Mikrobefehlsspeichers 10 jeweils über dessen Ausgangsleitung 101 zugeführt wird. Ein weiteres Ausgangssignal 202 der zentralen Taktsteuerung 20 ist über eine entsprechend bezeichnete Leitung an den zweiten Eingang des zweiten UND-Gliedes 22 geführt, dieses Ausgangssignai bewirkt nun die Übernahme des beschriebenen Verzweigungsbefehls zusätzlich zu dem noch gespeicherten Rücksprungbefehl in das Mikrobefehlsregister 14. Wie diese beiden Ausgangssignale 201 und 202 der zentralen Taktsteuerung 20 abhängig von dem Steuersignal 151 zu erzeugen sind, muß hier nicht näher beschrieben werden, da die Art der Erzeugung von Steuersignalen in geeigneter zeitlicherThis control is successful! now at a time, too that in the microinstruction register 14 still the Rückspningbefehl the sub-sequence of microinstructions that has just been run through is stored. This is possible because a Return command characterizing control signal 151 of the wrapper 15 a central clock control 20. die is controlled by a basic clock 19, influenced in such a way that it stores the i'.return command in the microinstruction register 14 causing output signal 201 is maintained for a correspondingly long time. This output signal 201 is fed to the second input of the AND element 21, the first input thereof the content of the microinstruction memory 10 is supplied via its output line 101 in each case. A Another output signal 202 of the central clock control 20 is via a correspondingly designated line to the second input of the second AND element 22, this output signal now causes the takeover of the branch command described in addition to the return command that is still stored in the microinstruction register 14. Like these two output signals 201 and 202 of the central clock control 20 are to be generated depending on the control signal 151, does not have to be described in more detail here, since the type of generation of control signals in a suitable time

Reihenfolge dem Fachmann geläufig ist und nicht unmittelbar zum Erfindtingsgedanken gehört. Es sei lediglich erwähnt, daß die zentrale Taktsteuerung 20 beispielsweise über einen besonderen Ausgang 203 mit einem Steuereingang des Mikrobefehlsregisters 14 verbunden sein kann, um auf diese Weise die Beibehaltung des gespeicherten Rücksprungbefehls zu b.'virken, damit es möglich ist, den Ausgang 201 zur Steuerung der Übernahme eines nächsten Befehls aus dem Mikrobefehlsspeicher 10 vorzubereiten.Sequence is familiar to the person skilled in the art and does not belong directly to the idea of the invention. Be it only mentioned that the central clock control 20, for example via a special output 203 with a control input of the microinstruction register 14 can be connected to in this way the Retention of the stored return command so that it is possible to return output 201 to Control of the takeover of a next command from the microinstruction memory 10 to prepare.

Ergänzend sei darauf hingewiesen, dall Fig. 3 lediglich eine vereinfachte Darstellung der wesentlichen Verbindungen von Funktionseinheiten zeigt. Diese Verbindungen müssen natürlich bei paralleler Übertragung mehrerer Informationsbits zwischen einzelnen Funktionseinheiten selbstverständlich mehrfach vorhanden sein, und zwar jeweils in einer Anzahl, die der jeweils verwendeten Befehlswortlänge bzw. der Anzahl der jeweils anzusteuernden oder zu lesenden Speicherplätze von Speichern bzw. Registern entspricht.It should also be noted that FIG. 3 shows only a simplified representation of the essential connections of functional units. These Connections must of course with parallel transmission of several information bits between individual Functional units are of course available multiple times, each in a number that the each command word length used or the number of memory locations to be controlled or read of memories or registers.

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

Claims

Patent claims:

1. Circuit arrangement for data processing systems for the processing of transferred from a microinstruction memory to a microinstruction register Microinstruction sequences in which, triggered by subprogram control signals, subprogram jumps carried out and subroutines processed, at the end of which, triggered by a Return control signals characterizing the return command, each one return to the Main sequence under the control of a in a return address memory by a subroutine control signal buffered and by a return control signal in a microinstruction address register The returned return address is at a point in the main sequence at which a two-part branch instruction is to be processed, the first part of which identifies a branch, which is to be carried out depending on a decision prescribed in its second part. characterized in that the return instruction as the first part of the branch instruction after the return jump is held in the microinstruction register (14) and as a branch instruction operation part is used and the command controlled by the return address is used as the second Part of the branch instruction is also transferred to the micro instruction register (14).

2. Circuit arrangement according to claim 1, characterized in that the transmission of micro-commands from the microinstruction memory (10) into the microinstruction register (1-i) durci. a central clock control circuit (20) is controllable, which in turn with one of the microL: fchlsregister (14) downstream Umschlüßler (15) issued return control signal (151) to maintain their causing the storage of a return instruction in the microinstruction register (14) Output signal (201) until the completion of the transmission of the second part of the branch instruction in the microinstruction register (14) is activated.

3. Circuit arrangement according to claim I, characterized in that the transmission of micro-commands from the micro instruction memory (10) into the micro instruction register (14) by a central clock control circuit (20) is controllable, which in turn with one of the microinstruction register (14) downstream Umschlüßler (15) output return control signal (151) for outputting a Control signal (203) for the microinstruction register (14) is controlled, which holds the return instruction in the microinstruction register (14) until the transfer of the second part of the branch instruction has been completed effected in the microinstruction register (14).