DE2609640A1

DE2609640A1 - DIGITAL CONTROL SYSTEM

Info

Publication number: DE2609640A1
Application number: DE19762609640
Authority: DE
Inventors: Francis J Beck; Frank Joseph Przybylski
Original assignee: Honeywell Inc
Current assignee: Honeywell Inc
Priority date: 1975-03-12
Filing date: 1976-03-09
Publication date: 1976-09-23
Also published as: NL7602220A; DE2609640C2; GB1532513A

Description

04-4008/14 Ge 6. März 197604-4008 / 14 Ge March 6, 1976

HONEYWELL INC. Honeywell Plaza Minneapolis, Minn., USAHONEYWELL INC. Honeywell Plaza Minneapolis, Minn., USA

Digitales RegelsystemDigital control system

Die Erfindung betrifft ein digitales Regelsystem mit einem die Regelabweichung speicherndem Glied und einem zwischen das Speicherglied und ein Stellglied geschalteten Digital/Analog-Wandler. The invention relates to a digital control system with a die Control deviation storing element and a digital / analog converter connected between the memory element and an actuator.

Derartige Regeleinrichtungen werden oftmals in automatischenSuch control devices are often in automatic

en
Prozeßregelsystem/eingesetzt. Trotz des normalerweise vollständig automatisch ablaufenden Regelvorganges besteht bei diesen Systemen im allgemeinen die Forderung, eine Handeingriffsmöglichkeit durch den Bedienungsmann vorzusehen, üblicherweise wird der Eingriff des Bedienungsmannes nur geringe Veränderungen hervorrufen, bei denen das Ausgangssignal nur wenig von seinem automatischen Wert abweicht. Wenn der Bedienungsmann jedoch feststellt, daß beispielsweise aufgrund eines Fehlers in der Anlage oder in dem zu steuernden ablaufenden Prozeß die zu regelnde Größe einen gefährlichen Wert einnimmt, so muß er in der Lage sein, eine schnelle Änderung dieser Größe vorzunehmen.en
Process control system / used. Despite the normally completely automatic control process, there is generally a requirement in these systems to provide manual intervention by the operator, usually the intervention of the operator will only cause minor changes in which the output signal deviates only slightly from its automatic value. However, if the operator determines that, for example due to a fault in the system or in the process to be controlled, the variable to be controlled assumes a dangerous value, he must be able to make a rapid change to this variable.

6 09839/07216 09839/0721

ORIGINAL INSPECTEDORIGINAL INSPECTED

Gemäß der US-PS 3 826 991 kann diesem Erfordernis in einem analogen Regelsystem dadurch Rechnung getragen werden,, indem ein
Veränderungsschaltkreis vorgesehen wird, der bei seiner Betätigung mittels eines Schalters eine anwachsende Spannung erzeugt, die in das Regelsystem zwecks Veränderung des automatischen
Regelabweichungssignals eingefügt wird. Diese bekannte Lösung
führt bei einer Betätigung des Schalters zunächst nur zu einer
leichten Änderting des automatisch erzeugten Regelabweichungssignales, so daß Feineinstellungen vorgenommen werden können. In einer Gefahrensituation kann jedoch der Bedienungsmann den
Schalter entsprechend länger betätigen, wodurch die Veränderung des automatisch erzeugten Regelabweichungssignales entsprechend steiler verläuft, so daß große Veränderungen innerhalb kurzer
Zeit bewerkstelligt werden können. Wenn sich der veränderte Wert dem geforderten Wert angenähert hat, kann durch Freigabe des
Schalters der Veränderungsschaltkreis wiederum zurückgestellt
werden, so daß ausgehend von diesem Punkt, eine Feineinstellung des Signales erfolgen kann. Im bekannten Fall besteht der Veränderungsschaltkreis im wesentlichen aus einem Kondensator, der mehr oder weniger linear aufgeladen wird und dessen Spannung anschließend integriert wird, um einen im wesentlichen parabolischen Verlauf des ansteigenden Ausgangssignales vorzugeben.According to US Pat. No. 3,826,991, this requirement can be met in an analog control system by adding a
Change circuit is provided, which when operated by means of a switch generates an increasing voltage, which in the control system for the purpose of changing the automatic
System deviation signal is inserted. This known solution
initially only leads to one actuation of the switch
slight alteration of the automatically generated control deviation signal so that fine adjustments can be made. In a dangerous situation, however, the operator can
Actuate the switch for a longer time, so that the change in the automatically generated control deviation signal is correspondingly steeper, so that large changes within a short period of time
Time can be accomplished. When the changed value has approached the required value, the
Switch the change circuit in turn reset
so that, starting from this point, the signal can be fine-tuned. In the known case, the change circuit consists essentially of a capacitor which is charged more or less linearly and the voltage of which is then integrated in order to specify an essentially parabolic course of the rising output signal.

Viele Regelsysteme, insbesondere in großen durch Prozeßrechner
gesteuerten Anlagen sind jedoch auf digitaler Basis ausgeführt, wobei Digital/Analog-Wandler benutzt werden, um das Stellsignal für die Stellglieder in der Anlage zu erzeugen. Auch bei solchen digitalen Rege!system/besteht oftmals die Forderung nach
einer Handeinstellung mit den eingangs geforderten Merkmalen.Es ist daher die Aufgabe der vorliegenden Erfindung, eine digitale Regeleinrichtung anzugeben, die eine Handsteuerung in ähnlicher Weise wie das eingangs erläuterte analoge System gestattet. Die Lösung dieser Aufgabe gelingt gemäß der im Anspruch 1 gekennzeichneten Erfindung. Weitere vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen entnehmbar.Many control systems, especially in large ones, by process computers
Controlled systems are, however, designed on a digital basis, with digital / analog converters being used to generate the control signal for the actuators in the system. Even with such digital control systems / there is often a requirement for
a manual setting with the features required at the beginning. It is therefore the object of the present invention to specify a digital control device which allows manual control in a manner similar to the analog system explained at the beginning. This object is achieved according to the invention characterized in claim 1. Further advantageous refinements of the invention can be found in the subclaims.

6 09839/07216 09839/0721

ORIGINAL INSPECTEDORIGINAL INSPECTED

26Π964Π26Π964Π

Anhand zweier in den Figuren der beiliegenden Zeichnung darge stellter Ausführungsbeispiele sei die Erfindung im folgenden näher beschrieben. Es zeigen:Based on two in the figures of the accompanying drawings Darge presented embodiments, the invention is in the following described in more detail. Show it:

Figur 1 ein schematisches Blockdiagramm des Regelsystems gemäß der Erfindung,Figure 1 is a schematic block diagram of the control system according to the invention,

Figur 2 eine erste Ausfuhrungsform eines digitalen VerändetungsSchaltkreises gemäß der Erfindung und Figur 3 eine zweite Ausführungsform eines digital rungsschaltkreises gemäß der Erfindung.Figure 2 shows a first embodiment of a digital change circuit according to the invention and FIG. 3 a second embodiment of a digital approximately circuit according to the invention.

Gemäß Figur 1 ist eine zentrale Recheneinheit 6 an eine Serien/ Parallel-Umsetz- und Zähleinrichtung 4 angeschlossen. Die Einrichtung 4 speist einen Digital/Analog-Wandler 8, der seinerseits auf ein Stellglied 10 einwirkt. Die zentrale Recheneinheit 6 erzeugt eine Regelgröße in digitaler Form und gibt diese in die Zähleinrichtung 4 ein. Der Wandler 8 wandelt die gespeicherte digitale Größe der Regelabweichung in ein analoges Signal um, das das Stellglied 10 beeinflußt.According to FIG. 1, a central processing unit 6 is connected to a series / parallel conversion and counting device 4. The establishment 4 feeds a digital / analog converter 8, which in turn acts on an actuator 10. The central processing unit 6 generates a controlled variable in digital form and transfers it to the Counter 4 a. The converter 8 converts the stored digital variable of the control deviation into an analog signal that the actuator 10 affects.

Das digitale System umfaßt ferner einen Taktgenerator 12, einen Impulsgenerator 2zur Erzeugung einer veränderlichen Frequenz, einen Schalter 18 und ein Gatter 19. Der Bedienungsmann, kann den Schalter 18 betätigen, indem er ihn aus seiner zentralen Stellung in eine der beiden Extremstellungen bewegt. In jeder der beiden Extremstellungen wird ein Signal zu der Einrichtung 4 übertragen, das anzeigt, in welcher Richtung der Schalter betätigt worden ist. Ferner wird in jeder der beiden Extremstellungen des Schalters 18 durch das ODER-Gatter 19 ein Signal dem Generator 2 zugeführt. In Abhängigkeit des von dem Gatter 19 kommenden Signales erzeugt der Generator 2 eine Folge von Impulsen mit stetig wachsender Frequenz, wobei diese Impulse aus den Taktimpulsen des Taktgenerators 12 abgeleitet werden.The digital system also includes a clock generator 12, a Pulse generator 2 for generating a variable frequency, a switch 18 and a gate 19. The operator can use the Operate switch 18 by moving it out of its central position moved to one of the two extreme positions. In each of the two extreme positions, a signal is transmitted to the device 4, which indicates in which direction the switch has been operated. Furthermore, in each of the two extreme positions of the switch 18, a signal is fed to the generator 2 through the OR gate 19. As a function of the signal coming from the gate 19, the generator 2 generates a sequence of pulses with a steadily increasing rate Frequency, these pulses being derived from the clock pulses of the clock generator 12.

Die Impulse des Generators 2 werden der Zähleinrichtung 4 zugeführt und sie erhöhen bzw. erniedrigen den im Zähler 4 gespeicherten Zählstand, je nachdem welche der beiden LeitungenThe pulses from the generator 2 are fed to the counter 4 and they increase or decrease the count stored in the counter 4, depending on which of the two lines

6 09839/07216 09839/0721

260964G260964G

des Schalters 18 an Spannung liegt. Da - wie noch zu zeigen sein wird - die Frequenz dieser Impulsfolge anfänglich niedrig ist, verursacht die Betätigung des Schalters 18 anfänglich eine geringfügige Veränderung des in der Einrichtung 4 gespeicherten Wertes. Wenn nur eine geringfügige Veränderung erforderlich ist, kann der Bedienungsmann gleich wieder die Betätigung des Schalters 18 beendigen, wodurch der Generator 2 zurückgestellt wird, so daß er bei einer erneuten Betätigung des Schalters 18 wieder mit der anfänglichen Impulsfolge niedriger Frequenz beginnt. Wird jedoch eine große Veränderung des gespeicherten Wertes gefordert, so muß der Bedienungsmann den Schalter 18 in der betätigten Stellung halten. Die Frequenz der von dem Generator ausgegebenen Impulse steigt hierbei an, so daß der gespeicherte Wert eine Veränderung mit stetig ansteigender Veränderungsgeschwindigkeit erfährt und somit eine große Veränderung innerhalb einer kurzen Zeitperiode erfolgen kann. Zu jedem Zeitpunkt führt die plötzliche Freigabe des Schalters 18 zu einer Rückstellung des Generators 2, so daß ausgehend von dem eingestellten Wert wiederum Feineinstellungen vorgenommen werden können.of the switch 18 is connected to voltage. There - as yet to be shown - the frequency of this pulse train is initially low, the actuation of the switch 18 initially causes a slight change in that stored in the device 4 Worth. If only a minor change is required, the operator can press the switch again 18, which will reset the generator 2, so that when the switch 18 is actuated again it starts again with the initial low-frequency pulse train. However, if a large change in the stored value is required, the operator must turn switch 18 on Hold position. The frequency of the pulses output by the generator increases, so that the stored Value a change with a steadily increasing rate of change experiences and thus a large change can take place within a short period of time. Anytime the sudden release of the switch 18 leads to a reset of the generator 2, so that fine adjustments can again be made on the basis of the set value.

Im Generator 2 werden die von dem Taktsignalgenerator 12 hex*- kommenden Impulse zwei hintereinandergeschalteten Zählern 14 und 16 zugeführt. Der Zähler 14 erzeugt verschiedene Imptilsfolgen unterschiedlicher Frequenzen, die sich durch Frequenzteilung der Taktfrequenz ergeben und der Zähler 16 erzeugt Zeittaktsignale, die sich durch eine Frequenzteilung der niedrigsten Frequenz des Zählers 14 darstellen. Der Zähler 16 befindet sich normalerweise im zurückgestellten Zustand und er wird nur für eine Zählung freigegeben, wenn das Ausgangssignal des ODER-Gatters 19 den Wert "1" einnimmt. Solange das Ausgangssignal des ODER-Gatters 19 den Wert "0" einnimmt, befindet sich der Zähler 16 im zurückgestellten Zustand. Die Zähler 14 und 16 sind an einen Logikschaltkreis 3 angeschlossen, der verschiedene Impulsfolgen des Zählers 14 auswählt, wobei die Auswahl unter Steuerung durch den Zähler 15 so getroffen ist, daß die Frequenz der ausgewählten Impulsfolgen wächst. Zu diesem Zweck wählen aufeinanderfolgende Zeittaktsignale des Zählers 16 Impulsfolgen mitIn generator 2, the signals from the clock signal generator 12 hex * - incoming impulses two counters connected in series 14 and 16 supplied. The counter 14 generates various sequences of implications different frequencies, which result from frequency division of the clock frequency and the counter 16 generates clock signals, which are represented by a frequency division of the lowest frequency of the counter 14. The counter 16 is located normally in the reset state and it is only enabled for counting when the output of the OR gate 19 assumes the value "1". As long as the output signal of the OR gate 19 assumes the value "0", the counter is located 16 in the reset state. The counters 14 and 16 are connected to a logic circuit 3, the various pulse trains of the counter 14 selects, the selection being made under control of the counter 15 so that the frequency of the selected pulse trains grows. For this purpose, successive timing signals of the counter 16 select pulse trains

6 09839/07216 09839/0721

wachsender Frequenz des Zählers 14 aus. Die ausgewählten Impulsfolgen werden der Einrichtung 4 zugeführt, wobei diese sich als zusammengesetzter Impulszug mit stetig wachsender Frequenz darstellen. increasing frequency of the counter 14. The selected pulse trains are fed to the device 4, these being represented as a composite pulse train with a steadily increasing frequency.

Gemäß Figur 2 ist eine erste Ausführungsform des Generators 2 dargestellt. Der Zähler 14 besitzt vier Stufen und der Zähler weist drei Stufen auf. Der Zähler 14 erzeugt somit ImpulsfolgenAccording to Figure 2, a first embodiment of the generator 2 is shown. The counter 14 has four stages and the counter has three stages. The counter 14 thus generates pulse trains

f f f f
mit den Frequenzen -^, -τ, -κ und -^r , die den Gattern 20, 21, und 23 jeweils zugeführt werden, wobei f die Frequenz des Taktgenerators 12 darstellt. Der Zähler 16 zählt bis auf den Wert 8 in Abhängigkeit von dem Ausgangssignal des Zählers 14 mit der niedrigsten Frequenz (γ_β) und die beiden letzten Stufen des Zählers 16 sind an eine Decodiereinrichtung 24 angeschlossen, welche die logischen Zustände XOO, X01, X10 und X11 entsprechend decodiert und wobei X anzeigt, daß der Zustand der ersten Stufe des Zählers 16 ohne Bedeutung ist. Durch diese vier decodierten Zustände werden die UND-Gatter 23, 22, 21 und 20 entsprechend vorbereitet. Die Impulsfolgen mit den Frequenzen ■=-£· , -κ, ^r und ^- werden somit der Reihe nach durch diese UND-Gatter ausgewählt und die ausgewählten Impulsfolgen werden durch das ODER-Gatter zusammengefaßt, welches die Einrichtung 4 ansteuert.ffff
with the frequencies - ^, -τ, -κ and - ^ r, which are fed to the gates 20, 21, and 23, respectively, where f represents the frequency of the clock generator 12. The counter 16 counts up to the value 8 depending on the output signal of the counter 14 with the lowest frequency (γ _β ) and the last two stages of the counter 16 are connected to a decoder 24, which the logic states XOO, X01, X10 and X11 is decoded accordingly and where X indicates that the state of the first stage of the counter 16 is irrelevant. The AND gates 23, 22, 21 and 20 are prepared accordingly by these four decoded states. The pulse trains with the frequencies ■ = - £ ·, -κ, ^ r and ^ - are thus sequentially selected by these AND gates and the selected pulse trains are combined by the OR gate which controls the device 4.

Ferner wird der letzte zu decodierende Zählstand des Zählers 16, der das UND-Gatter 20 vorbereitet, zusätzlich invertiert und einem UND-Gatter 26 aufgeschaltet, das den Zähler 14 mit dem Zähler 16 verbindet. Hierdurch wird bewirkt, daß bei Erreichen des letzten Zählstandes des Zählers 16 der Zähler 16 diesen Zählstand beibehält, indem keine weiteren Impulse des Zählers 14 auf den Zähler 16 geschaltet werden, so daß der Zähler 16 nicht in seinen anfänglichen Zustand zurückgestellt werden kann. Ist somit einmal die Impulsfolge mit der höchsten Frequenz durch das Gatter 20 ausgewählt worden, so bleibt diese Impulsfolge für die ,Zeitdauer der Betätigung des Schalters 18 auch ferner wirksam. Das Ausgangssignal des ODER-Gatters 19 wird dem Zähler 16 zugeführt, so daß der Zähler 16 den anfänglichen zurückgestelltenFurthermore, the last count to be decoded of the counter 16, which prepares the AND gate 20, is additionally inverted and an AND gate 26 connected, which connects the counter 14 to the counter 16. This has the effect that upon reaching of the last count of the counter 16, the counter 16 maintains this count by no further pulses from the counter 14 can be switched to the counter 16 so that the counter 16 cannot be reset to its initial state. is thus once the pulse train with the highest frequency has been selected by the gate 20, this pulse train remains for the , Duration of the actuation of the switch 18 also further effective. The output signal of the OR gate 19 is fed to the counter 16, so that the counter 16 has the initial reset

609839/0721609839/0721

— 3b —- 3b -

Zustand solange einnimmt, wie der Schalter 19 nicht betätigt wird und nur bei einer Betätigung des Schalters 19 für eine Zählung freigegeben wird. Das Ausgangssignal des ODER-Gatters 25 stellt sich daher als eine Impulsfolge dar, deren Frequenz sich aufeinanderfolgend in gleichen Zeitabschnitten dreimal verdoppelt.Assumes state as long as the switch 19 is not actuated and only when the switch 19 is actuated for one Counting is released. The output signal of the OR gate 25 is therefore represented as a pulse train, the frequency of which doubles successively three times in the same time periods.

Gemäß Figur 3 ist eine weitere Ausfuhrungsform des Generators dargestellt. Der Zähler 14 besitzt vier Stufen und der Zähler weist fünf Stufen auf. Der Zähler 14 erzeugt somit Impulsfolgen mit den Frequenzen -~, -τ, -κ und -t-p- auf den Leitungen 30, 31 , und 33. Die letzten drei Stufen des fünfstufigen Zählers 16 er-According to Figure 3, a further embodiment of the generator is shown. The counter 14 has four stages and the counter has five stages. The counter 14 thus generates pulse sequences with the frequencies - ~, -τ, -κ and -tp- on the lines 30, 31, and 33. The last three stages of the five-stage counter 16

-f · f f ezugen somit Impulse mit den Frequenzen , ^un(^ den Leitungen 34, 35 und 36. Diese Impulse und Impulsfolgen werden mittels dreier NOR-Gatter 37-39, nachgeschalteter NAND-Gatter 40-43 und ein weiteres nachgeschaltetes ODER-Gatter 44 miteinander logisch kombiniert.Thus, pulses with the frequencies ^{un (} ^ the lines 34, 35 and 36 are used. These pulses and pulse trains are generated by means of three NOR gates 37-39, NAND gates 40-43 connected downstream and a further OR gate connected downstream 44 logically combined with one another.

Anfänglich weist der Ausgang des ODER-Gatters 19 den Wert "0" auf, wodurch der Zähler 16 auf dem Zählstand Null gehalten wird. Wird der Schalter 18 betätigt, so nimmt der Ausgang des Gatters 19 den Wert "1" ein und der Zähler 16 beginnt zu zählen. Alle drei Ausgangsleitungen 34-36 des Zählers 16 weisen anfänglich den Wert "0" auf. Die Leitung 3 4 ist diejenige Leitung, die zuerst den Wert "1" einnimmt, wenn der Zähler 16 zu zählen beginnt. Nach dem Ablauf des gleichen Zeitintervalles weist die Leitung 35 den Wert "1" auf und nach Ablauf des doppelten Zeitintervalles weist die Leitung 36 den Wert "1" auf. Die Impulse auf diesen Leitungen wirken als Zeittaktsignale, wobei nur die anfänglichen Änderungen auf diesen Leitungen von Bedeutung sind.Initially, the output of the OR gate 19 has the value "0", as a result of which the counter 16 is held at the count zero. If the switch 18 is actuated, the output of the gate takes place 19 the value "1" and the counter 16 begins to count. All three output lines 34-36 of the counter 16 initially have the value "0". The line 3 4 is the line that first takes the value "1" when the counter 16 starts counting. After the same time interval has elapsed, the Line 35 has the value "1" and after the double time interval has elapsed, line 36 has the value "1". The impulses on these lines act as timing signals and only the initial changes on these lines are significant.

Wenn der Ausgang des Gatters 19 den Wert "1" einnimmt, so wird das NOR-Gatter 37 durch die Leitungen 34-36 vorbereitet, um die Impulsfolge auf der Leitung 33 hindurchzulassen. Das Gatter kehrt hierbei die Impulsfolge um, was jedoch ohne Bedeutung ist. Ebenso wird das Gatter 40 vorbereitet, um die Ausgangsimpulsfolge des Gatters 37 hindurchzulassen. Auch hierbei erfolgtWhen the output of the gate 19 takes the value "1", so will prepares NOR gate 37 through lines 34-36 to pass the pulse train on line 33. The gate reverses the pulse sequence, but this is irrelevant. Likewise, the gate 40 is prepared to the output pulse train of the gate 37 to pass. This also takes place

6 09839/07216 09839/0721

-3- 260964Γ)-3- 260964Γ)

wiederum eine Umkehrung. Sobald somit der Ausgang des Gatters den Wert "1" einnimmt, wird die Impulsfolge mit der niedrigsten Frequenz des Zählers 14 zum Durchgang zum ODER-Gatter 44 ausgewählt und somit auf die Einrichtung gegeben.again a reversal. As soon as the output of the gate assumes the value "1", the pulse sequence is with the lowest Frequency of the counter 14 selected for passage to the OR gate 44 and thus given to the device.

Nach einer bestimmten Zeitspanne weist die Leitung 34 den Wert "1" auf. Hierdurch wird das Gatter 37 gesperrt, wodurch der Durchgang der Impulsfolge mit der niedrigsten Frequenz auf der Leitung 33 gesperrt wird. Das Gatter 38 war jedoch von Beginn an freigegeben worden und bleibt weiterhin freigegeben, so daß die Impulsfolge auf der Leitung 32 dieses Gatter passieren kann. Nachdem nunmehr auch das Signal auf der Leitung 34 den Wert "1" eingenommen hat, ist auch das Gatter 42 vorbereitet, so daß die durch das Gatter 38 hindurchtretende Impulsfolge über das Gatter 41 an das ODER-Gatter 44 gelangen kann.After a certain period of time, the line 34 has the value "1". As a result, the gate 37 is blocked, whereby the The passage of the pulse train with the lowest frequency on line 33 is blocked. Gate 38, however, was from the start has been enabled and remains enabled so that the pulse train on line 32 can pass this gate. Now that the signal on the line 34 has also assumed the value "1", the gate 42 is also prepared so that the pulse train passing through gate 38 via the gate 41 can reach the OR gate 44.

Nach Ablauf der gleichen Zeitspanne nimmt die Leitung 35 den Wert "1" ein. Das Gatter 39 war von Beginn an vorbereitet und bleibt vorbereitet, so daß die Impulsfolge auf der Leitung 31 dieses Gatter passieren kann. Durch den Wert "1" auf der Leitung 35 wird nunmehr auch das Gatter 42 vorbereitet, so daß die das Gatter 39 passierende Impulsfolge nunmehr durch das Gatter 42 zu dem ODER-Gatter 44 gelangen kann. Zum gleichen Zeitpunkt wird das Gatter 38 gesperrt, wodurch die Impulsfolge auf der Leitung 32 abgeschnitten wird.After the same period of time has elapsed, the line 35 assumes the value "1". The gate 39 was prepared from the beginning and remains prepared so that the pulse train on line 31 can pass this gate. By the value "1" on the line 35, the gate 42 is now also prepared, so that the pulse train passing through the gate 39 now passes through the gate 42 can reach the OR gate 44. At the same time, the gate 38 is blocked, causing the pulse train on the line 32 is cut off.

Nach der doppelten Zeitspanne nimmt das Signal auf der Leitung den Wert "1" ein. Hierdurch wird das Gatter43 vorbereitet, so daß die Impulsfolge auf der Leitung 30 zu dem ODER-Gatter 44 gelangt. Gleichzeitig wird das Gatter 39 gesperrt, wodurch der Durchgang der Impulsfolge auf der Leitung 31 gesperrt wird.After twice the period of time, the signal on the line assumes the value "1". This prepares the gate 43 so that the pulse train on line 30 reaches OR gate 44. At the same time the gate 39 is blocked, whereby the passage the pulse train on line 31 is blocked.

Durch die vorstehend beschriebene Schaltung wird somit die Impulsfolge mit der niedrigsten Frequenz zuerst ausgewählt. Anschließend wird für die gleiche Zeitspann die Impulsfolge mit der nächsthöheren Frequenz ausgewählt. Danach wird für die zweifache Zeitspanne die Impulsfolge mit der wiederum nächsthöheren FrequenzThe above-described circuit thus creates the pulse train with the lowest frequency selected first. The next higher pulse sequence is then used for the same period of time Frequency selected. Then the pulse train with the next higher frequency is used for twice the period of time

609839/072 1609839/072 1

26Π96ΑΠ - $ -26,996ΑΠ - $ -

ausgewählt und schließlich bleibt für den Rest der Schalterbetätigung die Impulsfolge mit der höchsten Frequenz maßgebend,selected and eventually remains for the remainder of the switch actuation the pulse sequence with the highest frequency is decisive,

609839/0721609839/0721

Claims

-S-

260964Π

Claims

.JDigital control system with a storage of the control deviation-

Element and a digital / analog converter connected between the memory element and an actuator, characterized d-u r c h a manually controllable circuit (2) for changing the signal stored in the memory element (4), the changing circuit (2) has a signal generator (3,14,16) which can be triggered by a manual switch (18) and which generates a train of pulses, the frequency of which changes with the duration of the switch actuation.

2. Control system according to claim 1, characterized in that that the signal generator with variable frequency generating a pulse train of different frequency Frequency divider (14), a generator (16) generating a sequence of timing signals and a logic Circuit (3) for selecting the pulse trains under control of the timing signals.

3. Control system according to claim 2, dadur. ch marked, that the frequency divider and the clock generator from multi-stage cascaded pulse counters (14,16) exist.

609839/072 1

4. Control system according to claim 3, characterized in that that a clock generator (12) and a switch (18) are provided, the clock generator (12) on the frequency divider (14) is connected and the switch

(18) in its actuated position sets the clock generator (16) in motion and in its non-actuated position the clock generator (16) resets.

5. Control system according to claim 4, characterized in that that the stage outputs of the frequency divider (14) to the inputs of AND gates (20,21,22,23) and some stage outputs of the clock generator (16) via a decoder circuit (24) are led to the other inputs of the AND gates (20-23) and that the combined outputs the AND gate (20-23) are connected to the memory element (4).

6. Control system according to claim 5, characterized in that that with the highest decoded count of the clock (16) the input of the same for incoming Impulse is blocked.

7. Control system according to claim 6, characterized in that that between the output of the frequency divider (14) and the input of the clock generator (16) an AND gate -: (26) connected is, one input of which is the output pulses of the frequency divider (14) and the other input of which is the inverted one highest decoded count of the clock (16) is fed.

8. Control system according to claim 4, characterized in that that with an η-stage frequency divider (14) the logic circuit (3) n-1 NOR gate (37-39) and η NAND gate (40-43) has that in an m-stage clock generator (16) n-1 stage outputs are selected that the last NOR gate (37) of the series of all n-1 stage outputs of the clock generator (16) and the stage output η of the frequency divider (14), the penultimate NOR gate (38) of n-2 stage

6 09839/0721

260964

outputs of the clock generator (16) and the stage output n-2 of the frequency divider (14) etc. is applied that the last NAND gate (40) of the series from the signal of the switch (18) and the output of the last NOR gate (37), the penultimate NAND gate (41) from the first of the n-1 stage outputs of the clock generator (16) and the output of the penultimate NOR gate (38), the third from last NAND gate (42) from the second of the n-1 stage outputs of the clock (16) and the output of the third from last NOR gate (39) etc. is applied and that the first NAND gate (43) of the first stage of the frequency divider (14) and the last of the n-1 stage outputs of the clock generator (16) is controlled.

6 09839/0721

Blank page