DE2603372B1

DE2603372B1 - Signal detector for data transmission systems - uses coupled transistor stages to maintain signal threshold against disturbances

Info

Publication number: DE2603372B1
Application number: DE19762603372
Authority: DE
Inventors: Heinz Dipl-Ing Schramm
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1976-01-29
Filing date: 1976-01-29
Publication date: 1977-05-05

Abstract

A signal detector stage for use in data transmission systems, consisting of two complementary coupled transistors, maintains the input signal voltage limit against temperature variations and is insensitive to input transients. Input terminals (1, 2) are coupled to a supply and a amplifier (3) is coupled to the supply conductors. The incoming a.c. signal (4) is amplified and coupled over a capacitor (C1) to the base of the first transistor stage (T1), the emitter of which is coupled over a resistor (R3) with one conductor and with the collector coupled directly to the other.

Description

Durch diese weitere Ausbildung der Signalauswerteschaltung die prinzipiell bereits aus der DT-AS 11 63 916 bekannt ist, wird die zunächst an sich nur zur Auswertung von Gleichstromimpulsen geeignete Signalauswerteschaltung auf einfache Weise für die Auswertung von durch Tastung eines Signalwechselstromes gebildete Signalimpulse geeignet gemacht. Jede Halbwelle des Signalwechselstromes, die eine zur Polarität der Stromversorgungs-Spannungsquelle der Auswerteschaltung entgegengesetzte Polarität aufweist, steuert nämlich den ersten Transistor durch und entlädt damit den Kondensator über die Kollektor-Emitter-Strecke des Transistors. Hierdurch sinkt aber das Basispotential des zweiten Transistors so stark ab, daß dieser sperrt. Durch entsprechende Bemessung der Ladezeitkonstante des Kondensators gegenüber der Periodendauer des Signalwechselstromes ist es möglich, With this further training of the signal evaluation circuit, in principle is already known from DT-AS 11 63 916, it is initially only used for evaluation signal evaluation circuit suitable for direct current pulses in a simple manner the evaluation of signal pulses formed by sampling an alternating signal current made suitable. Each half-wave of the signal alternating current, the one for polarity polarity opposite of the power supply voltage source of the evaluation circuit has, namely controls through the first transistor and thus discharges the capacitor via the collector-emitter path of the transistor. However, this reduces the base potential of the second transistor so strongly that it blocks. By appropriate dimensioning the charging time constant of the capacitor versus the period of the alternating signal current Is it possible,

die Sperrung des zweiten Transistors für die gesamte Dauer einer Zeichenlänge, also der Länge eines Signalimpulses, aufrechtzuerhalten.the blocking of the second transistor for the entire duration of a character length, i.e. the length of a signal pulse.

Nachfolgend werden zwei Ausführungsbeispiele der Erfindung an Hand von zwei Figuren noch näher erläutert. Dabei zeigt F i g. 1 eine zur Auswertung von durch Tastung eines Signalwechselstromes gebildeten Signalen geeignete Auswerteschaltung und F i g. 2 eine Auswerteschaltung für Gleichstromzeichen. Two exemplary embodiments of the invention are illustrated below explained in more detail by two figures. F i g. 1 one for evaluation from signals formed by sampling a signal alternating current suitable evaluation circuit and F i g. 2 an evaluation circuit for direct current symbols.

Im einzelnen zeigen die Figuren zunächst zwei Klemmen 1, 2 einer nicht dargestellten Stromversorgungs-Spannungsquelle. Von diesen ist die Klemme 1 mit einem Bezugspotential, im vorliegenden Fall mit Masse, verbunden, während das gegenüber Masse negative Potential der Stromversorgungs-Spannungsquelle an der Klemme 2 liegt. Die Wahl der Polarität der Spannungsquelle gegenüber Masse ist so getroffen, daß sie mit der Polarität der Stromversorgung von im Zuge des Signalweges der Signalauswerteschaltung, deren Bereich in den Figuren durch strichlierte Linien angedeutet ist, vorgeordneten Schaltungsteilen übereinstimmt. In den beiden Figuren ist als ein solcher vorgeordneter Schaltungsteil ein Verstärker 3 dargestellt, dem die über eine Übertragungsstrecke ankommenden pulsförmigen Signale als zwischen den Klemmen 1 und 4 auftretende Signalspannungen zugeführt werden. Der Ausgang 5 des Verstärkers 3 ist über einen Koppelkondensator C1 mit der Basiselektrode des ersten Transistors T 1 der Signalauswerteschaltung verbunden. Der Transistor T1 ist außerdem mit seinem Kollektor an die Klemme 1 und mit seinem Emitter über einen Widerstand R 3 an die Klemme 2 angeschlossen. In detail, the figures initially show two terminals 1, 2 one power supply voltage source not shown. Of these is the clamp 1 connected to a reference potential, in the present case to ground, while the negative potential of the power supply voltage source to the ground Terminal 2 is on. The choice of polarity of the voltage source with respect to ground is like this taken that they match the polarity of the power supply from in the course of the signal path the signal evaluation circuit, the area of which is shown in the figures by dashed lines is indicated, upstream circuit parts match. In the two figures is shown as such an upstream circuit part, an amplifier 3, the the pulse-shaped signals arriving via a transmission path as between the signal voltages occurring are fed to terminals 1 and 4. The exit 5 of the amplifier 3 is connected to the base electrode of the via a coupling capacitor C1 first transistor T 1 of the signal evaluation circuit connected. The transistor T1 is also connected to terminal 1 with its collector and via one with its emitter Resistor R 3 connected to terminal 2.

Ein weiterer zweiter Transistor T2 ist mit seiner Basiselektrode mit der Emitterelektrode des Transistors T1 verbunden und mit seinem Emitter an die Klemme 1 und mit seinem Kollektor über einen Widerstand R 4 an die Klemme 2 angeschlossen. In der Auswerteschaltung nach Fig.1, die zur Auswertung von durch Tastung eines Signalwechselstromes gebildeten Signalen vorgesehen ist, liegt außerdem die Basiselektrode des Transistors T1 an dem Abgriff eines aus Widerständen R 1 und R 2 gebildeten Spannungsteilers, der die Klemmen 1 und 2 verbindet, während in der zur Auswertung von Gleichstromimpulsen vorgesehenen Auswerteschaltung nach Fig.2 das Basispotential des Transistors T1 im Ruhezustand der Auswerteschaltung durch den Widerstand R 5 auf dem Niveau des Potentials des Verstärkerausgangs 5 gehalten wird. Der Widerstand R 5 überbrückt hierbei den Koppelkondensator C1.Another second transistor T2 is with its base electrode connected to the emitter electrode of transistor T1 and its emitter to the Terminal 1 and its collector connected to terminal 2 via a resistor R 4. In the evaluation circuit according to Figure 1, which is used for evaluating by keying a Signal alternating current is provided signals formed, is also the base electrode of the transistor T1 at the tap of one formed from resistors R 1 and R 2 Voltage divider that connects terminals 1 and 2 while in the evaluation of DC pulses provided evaluation circuit according to Figure 2 the base potential of the transistor T1 in the idle state of the evaluation circuit through the resistor R 5 is kept at the level of the potential of the amplifier output 5. The resistance R 5 bridges the coupling capacitor C1.

Bei beiden Ausführungsformen ist im Ruhezustand der Auswerteschaltungen das Basispotential des Transistors T1 so eingestellt, daß dieser gesperrt ist Infolgedessen ist aber das Basispotential des Transistors T2 über den Widerstand R 3 negativ gegenüber dem Potential des Emitters des Transistors T2. Dieser befindet sich daher im gesättigten Zustand, d. h. seine Kollektor-Emitter-Strecke ist niederohmig. Die hierbei an der Basis-Emitterdiode des Transistors T2 stehende Restspannung bestimmt das Emitterpotential des Transistors T1. Bewegt sich dieses Potential infolge steigender Temperatur in Richtung zum Bezugspotential der Klemme 1, so wirkt dies einer durch die steigende Temperatur verursachten Erniedrigung der Basis-Emitterdiodenschwelle des Transistors T1 entgegen. Umgekehrt wird das Emitterpotential des Transi- stors T1 in Richtung zum Potential der Klemme 2 hin verschoben, wenn die Temperatur der Signalauswerteschaltung sinkt Auf diese Weise bleibt die von einer am Ausgang 5 des Verstärkers 3 auftretenden Signalspannung zu überwindende Spannungsschwelle auch bei Temperaturschwankungen stets weitgehend konstant, wodurch die zeitgerechte also längenäquivalente Auswertung ankommender Signalimpulse wesentlich begünstigt wird. In both embodiments, the evaluation circuit is in the idle state the base potential of the transistor T1 is set so that it is blocked as a result but the base potential of the transistor T2 via the resistor R 3 is negative the potential of the emitter of transistor T2. This is therefore in the saturated Condition, d. H. its collector-emitter path is low-resistance. The here at the The residual voltage in the base-emitter diode of the transistor T2 determines the emitter potential of transistor T1. If this potential moves in as a result of increasing temperature Direction to the reference potential of terminal 1, this acts one through the rising Temperature caused lowering of the base-emitter diode threshold of the transistor T1 opposite. Conversely, the emitter potential of the transit stors T1 towards shifted towards the potential of terminal 2 when the temperature of the signal evaluation circuit In this way, the one occurring at the output 5 of the amplifier 3 remains Signal voltage Voltage threshold to be overcome even with temperature fluctuations always largely constant, which means that the evaluation is timely and equivalent in length incoming signal pulses is significantly favored.

Wie aus den Figuren ersichtlich, sind die beiden Transistoren T 1 und T2 zueinander komplementär Bei einem Polaritätswechsel, d. h. wenn an die Klemme 2 ein gegenüber dem Bezugspotential positives Potential angeschlossen ist, sind daher die beiden Transistoren gegeneinander auszutauschen. As can be seen from the figures, the two transistors are T 1 and T2 complementary to each other. H. if on the terminal 2 a potential positive with respect to the reference potential is connected therefore swap the two transistors against each other.

Durch diesen Aufbau der Signalauswerteschaltung wird also sowohl eine mit vorgeordneten Schaltungen übereinstimmende Wahl der Polarität der Stromversorgungs-Spannungsquelle gegenüber Masse ermöglicht als auch eine gegenüber Temperaturänderungen konstante Eingangsspannungsschwelle der Auswerteschaltung gewährleistet, so daß eine durch Störimpulse verursachte Fehlauswertung weitgehend ausgeschlossen ist Im Ausführungsbeispiel nach Fig. 1, also bei der Signalauswerteschaltung, die zum Empfang von durch Tastung eines Signalwechselstromes gebildeten Signalen vorgesehen ist, liegt ein Kondensator C2 der Emitter-Kollektor-Strecke des Transistors T1 parallel. This structure of the signal evaluation circuit is therefore both a choice of the polarity of the power supply voltage source that is consistent with upstream circuits with respect to mass enables as well as a constant with respect to temperature changes Input voltage threshold of the evaluation circuit guaranteed, so that one through Erroneous evaluation caused by interference pulses is largely excluded in the exemplary embodiment according to Fig. 1, that is, in the signal evaluation circuit that is used to receive by keying a signal alternating current is provided signals formed, is a capacitor C2 of the emitter-collector path of the transistor T1 in parallel.

Der im Ruhezustand der Auswerteschaltung auf das Potential der Basiselektrode des Transistors T2 aufgeladene Kondensator C2 wird bei der Durchsteuerung des Transistors T1 d.h., wenn dieser sich im gesättigten Zustand befindet, ziemlich rasch weitgehend entladen und damit das Potential der Basiselektrode des Transistors T2 im wesentlichen auf das Potential der Klemme 1 gebracht, wie dies auch beim Ausführungsbeispiel nach F i g. 2 beim Durchsteuern des Transistors T1 durch ein Gleichstromsignal der Fail ist. Der Transistor T2 wird demzufolge gesperrt. Im Ausführungsbeispiel nach Fig.1 wird durch entsprechende Bemessung der Ladezeitkonstante des Kondensators C2, d. h. durch entsprechende Bemessung des Widerstandes R 3 und der Kapazität des Kondensators verhindert, daß das Potential der Basiselektrode des Transistors T2 in den Pausen zwischen zwei den Transistor T1 auftastenden Halbwellen gleicher Polarität des Signalwechselstromes, währenddessen der Transistor Tl sperrt, einen Wert annehmen kann, der den Transistor T2 wieder leitend macht. Während der Auswertung eines Signalimpulses befindet sich daher die Kollektorelektrode des Transistors T2 immer im wesentlichen auf dem Potential der Klemme 2. Dieser Potentialzustand wird durch eine Triggerschaltung 6, die über ein Verzögerungsglied 7 an die Kollektorelektrode des Transistors T2 angeschlossen ist, ausgewertet Zwischen den Klemmen 1 und 8 kann infolgedessen ein z. B. zur Steuerung von Vermittlungseinrichtungen geeigneter längenrichtiger Gleichstromschaltimpuls abgenommen werden, wobei mit der Verzögerungsschaltung 7 der Beginn bzw. das Ende dieses Schaltimpulses noch zusätzlich eingestellt werden kann.The in the idle state of the evaluation circuit to the potential of the base electrode of the transistor T2 charged capacitor C2 is when the transistor is turned on T1 i.e., when saturated, to a large extent fairly quickly discharged and thus the potential of the base electrode of the transistor T2 essentially brought to the potential of terminal 1, as in the exemplary embodiment according to FIG. 2 when the transistor T1 is turned on by a direct current signal of the Fail is. The transistor T2 is therefore blocked. In the embodiment according to Fig.1 is made by appropriately dimensioning the charging time constant of the capacitor C2, d. H. by appropriately dimensioning the resistance R 3 and the capacitance of the Capacitor prevents the potential of the base electrode of the transistor T2 in the pauses between two half-waves of the same polarity gating transistor T1 of the signal alternating current, during which the transistor Tl blocks, assume a value can, which makes the transistor T2 conductive again. During the evaluation of a signal pulse the collector electrode of transistor T2 is therefore always essentially located at the potential of terminal 2. This potential state is triggered by a trigger circuit 6, which via a delay element 7 to the collector electrode of the transistor T2 is connected, evaluated. As a result, a z. B. for the control of switching equipment suitable length-correct direct current switching pulse be removed, with the delay circuit 7 the beginning or the end this switching impulse can also be set.

Durch eine entsprechende Wahl der Entladezeitkonstate des Koppelkondensators C1 ist es überdies bei der Signalauswerteschaltung nach Fig. 1, die zur Auswertung von durch Tastung eines Signalwechselstromes gebildeten Signalen vorgesehen ist, möglich, den Transistor T1 nahezu sofort beim Beginn der Abstiegsflanke eines Signalimpulses zu sperren, da der durch diejenigen Halbwellen des Signalwechselstromes, welche das Impulsdach der Hüllkurve eines Signalimpulses bilden, nahezu auf den Höchstwert dieser Spannungsspitzen aufgeladene Kondensator C1 dann diese Spannung im wesentlichen noch beibehält, wenn im Verlauf der Abstiegsflanke eines Signalimpulses die Halbwellen des Signalwechselstromes bereits absinken. By selecting the discharge time constants of the coupling capacitor accordingly In addition, in the signal evaluation circuit according to FIG. 1, it is C1 that is used for evaluation of signals formed by sampling an alternating signal current is provided, possible to turn on transistor T1 almost immediately at the start of the Relegating flank to block a signal pulse, since the half-waves of the signal alternating current, which form the top of the envelope of a signal pulse, almost to the Maximum value of these voltage peaks charged capacitor C1 then this voltage essentially still retained when in the course of the falling edge of a signal pulse the half-waves of the signal alternating current are already falling.

Infolgedessen läßt sich mit dieser Signalauswerteschaltung sehr genau im Verlauf eines Impulses sowohl der Beginn der Auswertezeit einem ganz bestimmten Eingangsspannungspegelwert zuordnen, als auch das Ende der Auswertezeit auf den Beginn der Abstiegsflanke des Impulses festlegen, unabhängig von der jeweiligen Größe der Maximalamplitude (Impulsdach) eines Impulses.As a result, this signal evaluation circuit can be used very precisely in the course of a pulse both the beginning of the evaluation time a very specific one Assign the input voltage level value as well as the end of the evaluation time to the Define the beginning of the falling edge of the pulse, regardless of the respective Size of the maximum amplitude (impulse roof) of an impulse.

Claims

Claims: 1. Signal evaluation circuit with one of input signal pulses influenceable first transistor, the collector-emitter path of which in the idle state the evaluation circuit by means of one of the base electrodes of the transistor Blocking potential is controlled to be high resistance, a connected to the first transistor second transistor, the collector-emitter path of which in the idle state of the evaluation circuit is controlled low resistance, and with a power supply voltage source, which with one of its two terminals is connected to a reference potential (ground), d a d u r c h G e -k e n n n n e i c h n e t that the with its base electrode at a constant Potential lying first transistor (does) with its collector electrode and the second transistor (T2) with its emitter electrode connected to the reference potential are that the two transistors (T1, T2) are designed to be complementary to one another and that the second transistor (T2) has its base electrode connected to the emitter electrode of the first transistor (T1) and this via a resistor (R 3) with the not connected to the terminal (2) of the voltage source which is at reference potential.

2. Signal evaluation circuit according to claim 1, characterized in that that the collector-emitter path of the first transistor (T1) is a capacitor (C2) is connected in parallel. The invention relates to a signal evaluation circuit with a first transistor that can be influenced by input signal pulses, the collector-emitter path of which in the idle state of the evaluation circuit by means of one of the base electrode of the transistor applied blocking potential is controlled high resistance, one with the first transistor connected second transistor, whose collector-emitter path is in the quiescent state the evaluation circuit is controlled with low resistance, and with a power supply voltage source, which is connected to a reference potential with one of its two terminals.

Such a circuit is known from DT-AS 11 63 916 and is Used in electrical communications technology to, by keying a Alternating current formed signals, which through the transmission path in their envelope are changed. Since with such signals especially the transmission side relatively steep rising and falling edges are rather sharply flattened the known signal evaluation circuit designed so that with the help of a maximum level of the respective signal pulses automatically adapting input voltage threshold the signal evaluation is ended when the falling edge of a signal pulse begins.

In this way, the signal pulses are evaluated as if they were would be in their original shape. With the well-known AC signal receiver However, it is not easily possible to do this at the beginning of such signal pulses always responding at the same level value of a received signal, too when its operating temperature changes.

The known signal receiver can also be used Interfering impulses be that z. B. by switching on a voltage source provided for power supply can be caused.

It is therefore the object of the invention to provide a signal evaluation circuit initially mentioned type so that their input voltage threshold opposite Temperature fluctuations is largely insensitive and this from input pulses can not be influenced, the z. B. by switching on the power supply voltage source an arrangement are caused in the course of the signal path of the evaluation circuit is upstream.

According to the invention, this object is achieved in that in the signal evaluation circuit with its base electrode at a constant Potential lying first transistor with its collector electrode and the second Transistor with its emitter electrode are connected to the reference potential, that the two transistors are designed to be complementary to one another and that the second transistor with its base electrode with the emitter electrode of the first Transistor and this via a resistor with the non-reference potential Terminal of the voltage source are connected.

From this training of the signal evaluation circuit result u. a. the advantages that the base-emitter voltage of the second conductive in the quiescent state The transistor of the evaluation circuit always has the emitter potential of the first transistor so compared to the fixed base potential of the first transistor that the input voltage threshold of the first transistor to be overcome by a signal pulse always has the same value even with temperature changes and that the signal evaluation circuit without further ado also capacitively to the signal path in front of the signal evaluation circuit can be coupled, as to avoid coupling transformers in the recently, increasingly used integrated circuits is desired.

If you choose namely the polarity of the not connected to the reference potential Terminal of the power supply voltage source of the signal evaluation circuit in accordance with upstream circuits in the signal path, so can via the coupling capacitor Interference voltages that easily reach the input of the evaluation circuit with this polarity direction the first transistor of the signal evaluation circuit do not put in the conductive state.

In a further embodiment of the invention it is provided that the collector-emitter path of the first transistor, a capacitor is connected in parallel.