DE2602516A1

DE2602516A1 - Timing stage for PCM switching panel - has shift registers, with pairs of stages connected through double switching paths

Info

Publication number: DE2602516A1
Application number: DE19762602516
Authority: DE
Inventors: Max Dipl Ing Schlichte
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1976-01-23
Filing date: 1976-01-23
Publication date: 1977-07-28

Abstract

The timing stage allocates time channels on two PCM TDM lines, the channels consisting of shift registers with a number of stages, corresponding to that of bits per PCM word. They can be connected into a ring through switching paths between the shift register output stage and the input stage of a following shift register. They can be connected to incoming and outgoing line wires of a TDM line. Pairs of shift register stages (W1-Wk) are connected through a second pair of switching paths (SP2), which can be operated alternately with the corresponding first pair of switching paths (SP1), and with the ring forming switching paths (SD). They can be connected to the incoming and outgoing line wires of the other TDM line (B2).

Description

Zeitstufe für PCM-ZeitmultiplexkoppelfelderTime stage for PCM time division multiplexing switching matrices

Die Erfindung betrifft eine Zeitstufe für PCN-Zeitmultiplex koppelfelder zur gegenseitigen Zuordnung von auf zwei angeschlossenen PC-Zeitmultiplexleitungen gebildeten Zeitkanälen aus Informationsschieberegistern mit der Anzahl der Bits pro PCM-Wort gleichender Anzahl von Schieberegisterstufen, die über zwischen der ausgangsseitigen Schieberegisterstufe und der eingangsseitigen Schieberegisterstufe des jeweils nachfolgenden Informationsschieberegisters angeordnete Schaltstrecken zu einem Sohieberegisterring verbindbar und über jeweils an solchen Paaren von Schieberegisterstufen liegende jeweils gleichzeitig und alternativ zu den den Schieberegisterring schließenden Schaltstrecken betätigte erste. Paare von Schaltstrecken mit dem ankommenden und dem abgehenden Leitungsadernpaar der einen PCM-Zeitmultiplexleitung verbindbar sind.The invention relates to a timing stage for PCN time division multiplexing switching networks for the mutual assignment of two connected PC time division multiplex lines time channels formed from information shift registers with the number of bits per PCM word the same number of shift register stages that are located between the output-side shift register stage and the input-side shift register stage of the respective subsequent information shift register arranged switching paths can be connected to form a shift register ring and via such pairs of shift register stages lying at the same time and as an alternative to the ones closing the shift register ring Switching distances operated first. Pairs of switching paths with the incoming and can be connected to the outgoing line wire pair of a PCM time division multiplex line.

Eine Zeitstufe mit diesen Merkmalen ist in Form eines sogenannten Assoziativspeichers bekannt (DT-OS 2 4«9 251). Bei einem assoziativen Speicher gibt es im Gegensatz zu den sonst gebräuchlichen digitalen Datenspeichern keine Adressen mehr, die ausschließlich der Kennzeichnung eines Speicherplatzes dienen. Hier übernehmen die gespeicherten Informationen selbst oder Adresseninformationen, die den Nutzinformationen fest zugeordnet sind, damit also als Teil der gespeicherten Informationen betrachtet werden können, die Rolle dieser Adressen. Bei der Suche nach einer Information wird dann ein Adresswort gleichzeitig an alle Speicherplätze gegeben, so daß die gesuchte Information sofort gefunden werden kann. Die Reihenfolge, in der die einzelnen Informationen in einen solchen Assozlativspeicher eingegeben werden, spielt also keine Rolle mehr. Der Einsatz derartiger Assozflativspeicher in PCM-Zeitmultiplexkoppeifeldern gestattet eine weitgehende Dezentralisierung, da sich unter der Verwendung solcher Speicher einzelnen PC-Zeitmultiplexleitungen zugeordnete Koppelfeldeinheiten bilden lassen, die, was ihre Steuerung anbetrifft, autonom sind.A time stage with these characteristics is in the form of a so-called Associative memory known (DT-OS 2 4 «9 251). When there is an associative memory In contrast to the otherwise common digital data storage media, there are no addresses more that are used exclusively to identify a storage space. Take over here the stored information itself or address information that makes up the useful information are permanently assigned, thus viewed as part of the stored information can be the role of these addresses. When looking for information, it will then an address word is given to all memory locations at the same time, so that the Information can be found instantly. The order in which each piece of information are entered in such an associative memory, so no longer plays a role. The use of such associative memories in PCM time division multiplexing fields is permitted an extensive one Decentralization as using such memories individual PC time division multiplexed switching network units that are autonomous as far as their control is concerned.

Die Möglichkeit, mit dezentralisierten Baugruppen zu arbeiten, die für sich abgeschlossene Systemteile bilden, kommt aber dem Einsatz von großintegrierten Schaltkreisen (LSI) sehr entgegen, die wegen der extremen Kleinheit der Bauteile, wegen der sehr geringen Verlustleistung, wegen der Betriebssicherheit der Bau teile und wegen des geringen Aufwandes an Zwischenverdrahtung zwischen den Bauteilen ganz erhebliche Vorteile mit sich bringen.The ability to work with decentralized assemblies that form self-contained system parts, but large-scale integrated ones are used Circuits (LSI), which because of the extremely small size of the components, because of the very low power loss, because of the operational reliability of the construction parts and because of the low cost of interconnection between the components bring significant benefits.

Wenn die Zeitstufe, wie eingangs angegeben, zur Speicherung der PCM-Informationen ein Schieberegisterring aus Schieberegistern mit der Anzahl der Bits pro PCM-Wor entsprechender Anzahl von Schieberegisterstufen verwendet wird, also im Serienbetrieb gearbeitet werden kann, ergeben sich gerade im Hinblick auf die integrierte Technik besonders günstige Verhältnisse. Es kann dann nämlich auf eine Serien-Parallelwandlung der PCM-Worte verzichtet werden, die wegen der relativ langsamen Arbeitsgeschwindigkeit bei der integrierten Technik störend wirken würde.If the time stage, as stated above, for storing the PCM information a shift register ring of shift registers with the number of bits per PCM word corresponding number of shift register stages is used, so in series operation can be worked, arise precisely with regard to the integrated technology particularly favorable conditions. A series-parallel conversion can then be used the PCM words are omitted because of the relatively slow operating speed would have a disruptive effect on the integrated technology.

Außerdem benötigen dann die integrierten Schaltkreisgruppen nicht so viele Herausführungen, wie dies bei Parallelbetrieb der Fall wäre, womit ein besonders wichtiger Kostenfaktor der integrierten Schaltkreistechnik klein gehalten ist.In addition, then the integrated circuit groups do not need as many leads out as would be the case with parallel operation, with which a particularly important cost factor of the integrated circuit technology kept small is.

Zeitmultiplexkoppelfelder, bei denen die Vermittlung zwischen auf den angeschlossenen Zeitmultiplexleitungen gebildeten Zeitkanälen lediglich durch Zeitlagenumsetzung mit Hilfe entsprechender Zeitstufen erfolgt, sind an sich bekannt (DT-OS 2 025 102 und DT-OS 2 064 202).Time division switching matrices, where the switching between on the time channels formed by the connected time division multiplex lines Time slot conversion takes place with the help of appropriate time steps are known per se (DT-OS 2 025 102 and DT-OS 2 064 202).

Diese bekannten Zeitmultiplexkoppelfelder weisen die Struktur üblicher Raumkoppelfelder auf, wobei von einer dreistufigen Grundkonzeption ausgegangen wird.The structure of these known time division multiplexing switches is more common Space switching fields, whereby a three-stage basic concept is assumed.

Bei größeren Anschlußzahlen für Zeitmultiplexleitungen wird zu Anordnungen übergegangen, die eine noch größere Stufenzahl aufweisen, beispielsweise fünfstutig sind Es handelt sich hier jedoch um einen sehr großen Erweiterungsschritt, der z.B. von sechzehntausend gleichzeitig möglichen Verbindungen zu fünfhunderttausend gleichzeitig möglichen Verbindung führt.In the case of a larger number of connections for time division multiplex lines, arrangements are made passed over, which have an even larger number of stages, for example five-step However, this is a very large expansion step, e.g. from sixteen thousand simultaneous connections to five hundred thousand simultaneously possible connection.

Wenn daher in kleineren Schritten erweitert werden soll, wird an der dreistufigen Grundkonzeption festgehalten und eine Doppelung des ursprünglichen Koppelfeldes vorgenommen (DT-OS 2 064 202). Hierzu ist es allerdings erforderlich, daß die Zeitstufen, die in der mittleren Koppelfeldstufe liegen, für den Anschluß von noch mehr Zwischenleitungen ausgelegt sein müssen, als sie für das einfache Grundkoppelfeld eriorderlich sind, wobei im Interesse einer einfachen Erweiterbarkeit, die erhöhte Anzahl von Zwischenleitungsanschlüssen als Vorleistung von vorneherein schon vorgesehen wird.Therefore, if you want to expand in smaller steps, the three-stage basic concept and a duplication of the original Switching network (DT-OS 2 064 202). To do this, however, it is necessary that the time stages, which are in the middle switching network stage, for the connection of even more intermediate lines must be designed than they are for the simple Basic switching network are required, whereby in the interest of easy expandability, the increased number of intermediate line connections as an advance payment from the outset is already provided.

Im Hinblick auf eine Ausführbarkeit der Zeitstufen in integrierter Technik ist es aber einerseits von Interesse, mit Zeitstuien nur einer Grundkonzeption zu arbeiten, andererseits Zeitstuien zu haben, die nur eine geringe Anzahl von Leitungsanschlüssen aufweisen.With regard to the feasibility of the time stages in an integrated On the one hand, however, it is of interest to technology, with time studies only having a basic concept to work, on the other hand to have Zeitstuien that only a small number of line connections exhibit.

Darüber hinaus besteht ganz allgemein ein Interesse daran, Zeitstufen zu haben, mit deren Hilfe auch Koppelfelder aufgebaut werden können, die nicht die Struktur üblicher Raumkoppelfelder mit den vorsiehend erwähnten Nachteilen haben. Voraussetzung hierfür ist die Möglichkeit, auch die Eingabe der PC>l-InforDationen in die Informationsspeicher der eitstufe wahltrei vornehmen zu können, was bei der vorerwähnten Assoziativspeicherzeitstufe (DT-OS 2 419 251) nicht der Fall ist, da dort von aer einen angeschlossenen neitmultipiexieltung her die PCM-informationen immer in ein ganz bestimmtes Schieberegister des Schieberegisterringes einlaufen.In addition, there is a general interest in time steps to have, with the help of which switching matrices can be set up that are not the Have the structure of conventional space switching matrices with the disadvantages mentioned above. The prerequisite for this is the possibility of entering the PC> l information to be able to choose what to do with the The aforementioned associative storage time stage (DT-OS 2 419 251) is not the case, since there the PCM information from a connected neitmultipiexieltung always enter a specific shift register of the shift register ring.

Aufgabe der Erfindung ist es daher, eine Zeitstufe für PCM-Zeitmultiplexkoppelfelder der eingangs erwähnten Art anzugeben, die den aufgezählten Forderungen entspricht. Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Paare von Schieberegisterstufen über jeweils ein zweites Paar von Schaltstrecken, die alternativ zum entsprechenden ersten Paar von Schaltstrecken und alternativ ZUln entsprechenden ringbildenden Schaltstrecke betätigt werden, mit den ankommenden und den abgehenden Leitungsadernpaar der zweiten PCM-Leitung verbindbar sind.The object of the invention is therefore to provide a timing stage for PCM time division multiplex switching networks of the type mentioned at the beginning, which corresponds to the requirements listed. This object is achieved according to the invention in that the pairs of shift register stages via a second pair of switching paths, which are an alternative to the corresponding first pair of switching paths and alternatively ZUln corresponding ring-forming Switching path can be actuated with the incoming and outgoing wire pairs the second PCM line can be connected.

Aufgrund der erfindungsgemäßen Ausbildung kann eine derartige Zeitstufe beispielsweise für den Aufbau eines PCM-Zeitmultiplexkoppelfeldes verwendet werden, für das vorgeschlagen ist, die PCM-Zeitmultiplexleitungen als Zeilen- und Spaltenleitungen matrixartig anzuordnen, wobei an den Kreuzungsstellen der Matrix jeweils eine Koppelfeldeinheit in Form einer Zeitstufe angeschlossen ist, von einer bestimmten Zeitmultiplexleitung aus also Zugang zu mehreren Zeitstufen möglich ist, wobei die jewellige Auswahl der Zeitstufe durch entsprechende wahlfreie Verbindungen zwischen dieser Zeitmultiplexleitung und den Informationsschieberegistern einer dieser Zeitstufen erfolgt.Due to the design according to the invention, such a time stage can be used, for example, to set up a PCM time-division multiplex switching network, for this it is proposed that the PCM time division multiplex lines be used as row and column lines to be arranged in a matrix-like manner, with a switching matrix unit at each of the intersections of the matrix is connected in the form of a time stage, from a certain time division multiplex line from thus access to several time levels is possible, whereby the respective selection the time stage by appropriate optional connections between this time division multiplex line and the information shift registers of one of these time stages takes place.

Gemäß witerer Ausgestaltung der Erfindung wird angegeben, wie unter Beibehaltung der Schieberegistertechnik in zweckmäßiger Weise die Ansteuerung einer derartigen Zeitstufe erfolgen kann.According to another embodiment of the invention, it is specified as under Retention of the shift register technology in an expedient manner the control of a such time step can take place.

Im Hinblick auf die obenerwähnte Anwendung der erfindungsgemäßen Zei.tstufe in einem matrixartig aufgebauten Zeitmultiplexkoppelfeld wird einer solchen Zeitstufe eine Anzahl von Informationsschieberegistern gegeben, die kleiner ist als die Anzahl der zwischen den beiden angeschlossenen PCM-Zeitmultiplexleitungen höchstens gleichzeitig möglichen Verbindungen. Damit ist dem TJmstand Rechnung getragen, daß der über eine bestimmte Zeitmultiplexleitung einer solchen Matrixanordnung, beispielsweise eine Zeilenleitung laufende Verkehr sich normalerweise auf mehrere Zeitstufen verteilt, so daß die Auslegung der einzelnen Zeitstufen auf volle Verkehrsleistung eine überflüssige Redundanz mitsich bringen würde. Die einzelnen Zeitstufen sind umsoweniger belastet, je größer die Matrixanordnung ist.With regard to the above-mentioned application of the time stage according to the invention such a time stage is used in a time-division multiplex switching network constructed in the manner of a matrix given a number of information shift registers smaller than the number between the two connected PCM time division multiplex lines at most simultaneously possible connections. This takes into account the fact that the certain time division multiplex line of such a matrix arrangement, for example a Row-line traffic is normally distributed over several time levels, so that the interpretation of the individual time stages on full traffic performance unnecessary redundancy would bring with it. The individual time levels are the less burdened, the larger the matrix arrangement is.

Gemäß noch einer anderen Ausgestaltung der Erfindung weist die Anzahl der Informationsregister der Zeitstufe und die Anzahl der auf den angeschlossenen PCM-Zeitmultiplexleitungen jeweils gebildeten Zeitkanäle als größten gemeinsamen Teiler 1 auf. Dies hat zur Folge, daß im Zuge einer einzigen Verbindung sämtliche Informationsschieberegister Verwendung finden, so daß die Möglichkeit entsteht, die gesamte Anordnung durch Prüfen einer einzigen Verbindung zu überprüfen.According to yet another embodiment of the invention, the number the information register of the timer and the number of connected PCM time division multiplex lines each formed time channels as the largest common Divider 1 on. This has the consequence that in the course of a single connection all Information shift registers are used so that the possibility arises check the entire arrangement by checking a single connection.

Nachstehend wird die erfindungsgemäße Zeitstufe anhand einer Figur näher erläutert: Die in der Figur dargestellte Zeitstufe weist eine Anzahl von Informationsschieberegistern W1 bis Wn auf, deren Anzahl ihrer Verkehrsleistung, also der jeweils gleichzeitig über sie abwickelbaren Verbindungen abhängt. Die einzelnen Schieberegister bestehen aus einer der Bitanzahl je PCM-Wort gleichenden Anzahl von Schieberegisterstufen, im Falle eines PCM-Systems 30/32 sind es 8 Schieberegisterstufen.The time stage according to the invention is illustrated below with reference to a figure explained in more detail: The time stage shown in the figure has a number of information shift registers W1 to Wn, the number of their traffic performance, that is, each at the same time depends on connections that can be developed. The individual shift registers exist from a number of shift register stages equal to the number of bits per PCM word, in the case of a PCM system 30/32 there are 8 shift register stages.

Die Ausgänge der jeweils letzten Schieberegisterstufen dieser Schieberegister sind jeweils mit dem Eingang der ersten Schieberegisterstufe des jeweils nachfolgenden Schieberegisters über eine Schaltstrecke verbindbar, von denen in der Figur lediglich die zwischen den Schieberegistern W1 und W2 liegende Schaltstrecke SD und hier lediglich zu Veranschaulichungszwecken in Form eines mechanischen Kontaktes dargestellt ist. Auf diese Weise bilden die Schieberegister einen Schieberegisterring.The outputs of the last shift register stages of these shift registers are each connected to the input of the first shift register stage of the subsequent one Shift register can be connected via a switching path, of which only in the figure the switching path SD lying between the shift registers W1 and W2 and here only is shown for illustrative purposes in the form of a mechanical contact. In this way the shift registers form a shift register ring.

An die Ausgänge und Eingänge aufeinanderfolgender Schieberegister sind außer der erwähnten Schaltstrecke SD zwei Paare von Schaltstrecken SP1 und SP2 angeschlossen, wobei die Betätigung dieser Schaltstreckenpaare alternativ zu einer Verbindung durch die Schaltstrecke SD und jeweils gleichzeitig erfolgt. Auch hier sind wieder -lediglich die an einen Ausgang bzw. an einen Eingallg der Schieberegister WI und W2 angeschlossenen Schaltstreckenpaare dargestellt. Mit Hilfe dieser Paare von Schaltstrecken kann entweder eine Verbindung zwischen dem Schieberegisterausgang der letzten Schieberegisterstufe des Schieberegisters W1 und dem abgehenden Leitungsadernpaar PCM1ab der ersten an die Zeitstufe angeschlossenen PCM-Zeitmultiplexleitung und eine Verbindung zwischen dem ankommenden Leitungsadenlpaar PCM1an dieser PCM-Zeitmultiplexleitung und dem Eingang der ersten Schieberegisterstufe des zweiten Schieberegisters W2 hergestellt werden. Das zweite Paar von Schaltstrecken dient einer Verbindung zwischen dem Ausgang des Scnieberegisters W1 und dem abgehenden Leitungsadernpaar PCM2ab der zweiten an die Zeitstufe angeschlossenen PCM-Zeitmultiplexleitung bzw. der Verbindung zwischen dem ankommenden Leitungsadernpaar PCM2 an dieser PCM-Zeitmultiplexleitung und dem Eingang des zweiten Schieberegisters W2. Die Schaltstrecken der erwähnten Schaltstreckenpaare werden jeweils nur während der Zeitlagen miteinander zu verbindender, auf den PCM-Zeitmultiplexleitungen gebildeter Zeitkanäle betätigt. An die Ausgänge bzw. Eingänge der übrigen Schieberegister W1 bis VO sind in entsprechender Weise Schaltstrecken bzw. Schaltstreckenpaare angeschlossen.At the outputs and inputs of consecutive shift registers are in addition to the mentioned switching path SD two pairs of switching paths SP1 and SP2 connected, the actuation of these switching path pairs as an alternative to a connection through the Switching path SD and each time at the same time he follows. Here, too, there are only those to an output or to an input switching path pairs connected to the shift register WI and W2. With Using these pairs of switching paths can establish a connection between the either Shift register output of the last shift register stage of the shift register W1 and the outgoing line wire pair PCM1ab of the first connected to the timer PCM time division multiplex line and a connection between the incoming line load pair PCM1 on this PCM time division multiplex line and the input of the first shift register stage of the second shift register W2 can be produced. The second pair of switching paths serves as a connection between the output of the scanning register W1 and the outgoing one Line wire pair PCM2 from the second PCM time division multiplex line connected to the timer or the connection between the incoming line wire pair PCM2 on this PCM time division multiplex line and the input of the second shift register W2. The switching paths of the mentioned Switching path pairs are only to be connected to each other during the time slots, actuated on the PCM time division multiplexed time channels. To the exits or inputs of the remaining shift registers W1 to VO are in a corresponding manner Switching paths or switching path pairs connected.

Zur Ansteuerung dieser Schaltstrecken weist die erfin.dungsgemäße Zeitstufe zwei Schieberegisterringe mit derselben Anzahl von Schieberegistern 4A1 bis 1Ak bzw. 2A1 bis 2Ak wie der Informationsschieberegisterring auf, dieser Speicherung von Schalteradressen dienen. Die Anzahl der Schieberegisterstufen ist dieselbe wie diejenige der Informationsschieberegister. Die Zuordnung der Schieberegister dieser Schieberegisterringe zu Schalterkombinationen S zwischen den einzelnen Informationsschieberegistern ist durch die letzte Ziffer ihrer Bezugszeichen gekennzeichnet, das heißt also, daß die Adressenschieberegister 1Al und 2A1 der Schaltstreckenkombination S1 zugeordnet sind, die zwischen den Inforinationsregistern Xr1 und W2 liegt, die Adressenschieberegister 1A2, 2k2 der Schaltstreckenkombination S2 usw. Jeweils gleichgeordneten Paaren von Adressenschieberegistern ist eine Vergleicherschaltung V zugeordnet, die mit den Eingängen derselben verbunden ist. An diese Vergleicherschaltungen ist außerdem eine Taktleitung angeschlossen, auf der zyklisch nacheinander Kodeworte übertragen werden, die Zeitlagen kennzeichnen, jedoch bezüglich der Zeitlagenbildung des PCM-Systems um eine Zeitlage voreilen. Das heißt also beispielsweise, daß während der Zeitlage des Zeitkanals 5 auf der Taktleitung schon das die Zeitlage des Zeitkanals 6 kennzeichnende Zeitlagenkodewort auftritt.To control these switching paths, the inventive Time stage two shift register rings with the same number of shift registers 4A1 to 1Ak or 2A1 to 2Ak like the information shift register ring, this storage of switch addresses. The number of shift register stages is the same as that of the information shift register. The assignment of the shift register to this Shift register rings to switch combinations S between the individual information shift registers is identified by the last digit of its reference number, that is, that the address shift registers 1Al and 2A1 assigned to the switching path combination S1 , which is located between the information registers Xr1 and W2, the address shift register 1A2, 2k2 of the switching path combination S2 etc. Respectively co-ordinated pairs of Address shift registers are assigned a comparator circuit V, which with the Inputs of the same is connected. To these comparator circuits is In addition, a clock line is connected, on which code words cyclically one after the other are transmitted, which identify time slots, but with regard to the time slot formation of the PCM system by one time slot. That means, for example, that during the time slot of the time channel 5 on the clock line is the time slot of the time channel 6 characteristic time slot code word occurs.

Die Talctvergleicherschaltungen V arbeiten derart, daß sie bei Übereinstimmung einer aus einem Adressenschieberegister des einen Rings ausgegebenen Zeitkanaladresse mit dem gerade auftretenden Zeitlagenkodewort die Schaltstrecken des einen Schaltstreckenpaares, bei Übereinstimmung einer aus dem Adressenschieberegister des anderen Ringes ausgegebenen Zeitkanaladresse mit diesem Ze,tlagenkodewort die Schaltstrecken des anderen betreffenden Schaltstreckenpaares und bei fehlender Übereinstimmung beider dieser Zeitkanaladressen mit dem Zeitlagenkodewort die Schalt strecke SD zwischen dem Ausgang und dem Eingang benachbarter Informationsschieberegister aktiviert, was in er Figur im Zusammenhang mit dem Vergleicher V1 durch eine von dort ausgehende Dreifachverbindung mit der Schaltstreckenkombination S1 angedeutet ist.The Talct comparator circuits V work so that they match a time channel address output from an address shift register of one ring with the currently occurring time slot code word the switching paths of one switching path pair, if one of them is output from the address shift register of the other ring Time channel address with this time code word, the switching paths of the other relevant Switching path pairs and if both of these time channel addresses do not match with the time slot code word, the switching path SD between the output and the input neighboring information shift register activated, which is related in he figure with the comparator V1 through a triple connection from there with the Switching path combination S1 is indicated.

Für die Darstellung der Zeitkanaladressen genügt ein Kode mit nur 5 Kodezeichenelementen. Da, wie erwärmt, die AdressenSchieberegister jedoch genausoviele Schiebereglsterstufen aufweisen wie die Informaticnsschieberegister, hier also 8 Stufen, können in diese Adressenschieberegister 3 weitere, nicht zur Adressendarstellung benötigte Bits eingegeben werden, von denen das eine dazu verwendet wird, vor Beginn eines Bitvergleichs durch den eigentlichen Vergleichsteil der Vergleicherschaltungen V ein diesem Vergleichsteil nachgeschaltetes Integrationsglied zu setzen. Das zweite dieser Bits dient dazu, nach abgeschlossenem Vergleich eine Übernahme des Inhalts des Integrationsgliedsin ein diesem nachgeschaltetes Halteglied zu veranlassen. Das dritte dieser Bits wird dazu verwendet, das Integrationsglied wieder zurückzustellen. Ein derartiger Aufbau eines Vergleichers ist beispielsweise aus der DT-OS 2 419 251 bekannt.A code with only is sufficient to display the time channel addresses 5 code character elements. There, however, just as many address shift registers, as if heated Like the information shift registers, this means 8 Stages, 3 more can be added to these address shift registers, not for address representation required bits are entered, one of which is used before beginning a bit comparison by the actual comparison part of the comparator circuits V to set an integration element downstream of this comparison part. The second This bit is used to accept the content after the comparison has been completed of the integration element in a holding element connected downstream of this. The third of these bits is used to reset the integration element. Such a structure of a comparator is, for example, from DT-OS 2 419 251 known.

Nachstehend wird die Betriebsweise der erfindungsgemäßen Zeitstufe näher erläutert.The operation of the timer according to the invention is described below explained in more detail.

Bei der Erläuterung wird eine Vermittlung zwischen dem Zeitkanal 10 auf der ersten an die Zeitstufe angeschlossene Zeitmultiplexleitung B1 mit dem Zeitkanal 15 auf der zweiten angeschlossenen Zeitmultiplexleitung B2 betrachtet. Es wird hierbei angenommen, daß durch die dargestellte Zeitstufe 15 gleichzeitige Verbindungen abgewickelt werden können, weswegen 15 Informationsschieberegister W1 bis W15 vorhanden sind.In the explanation, an exchange between the time slot 10 on the first time division multiplex line B1 connected to the time stage with the time channel 15 considered on the second connected time division multiplex line B2. It will be here assumed that 15 simultaneous connections are handled by the illustrated time stage can be, which is why there are 15 information shift registers W1 to W15.

Bei der Erläuterung der Betriebsweise der erfindungsgemäßen Zeitstufe wird von einem Zeitpunkt ausgegangen, zu dem aus dem Zeitkanal 10 der Zeitnultiplexleitung 31 stammende Information sich im Informationsschieberegister W2 befindet, und im zweiten Adressenschieberegister 1A2 des ersten Adressenschieberegister ringes die Adresse des Zeitkanals 10 und im zweIten Adressenschieberegister 2A2 des des zweiten Adressenschieberegisterrings die Adresse des Zeitkanals 10 steht. Die erwähnte Adresse des Zeitkanals 10 ist im Verlaufe des Zeitkanals 9 von dem ersten Schieberegister 1A1 aus übergeben und dabei gleichzeitig dem Vergleicher V2 angeboten worden. Da, wie erwähnt, der auf der Taktleitung T auftretenden zyklische Zeitlagenkode gegenüber den tatsächlichen Zeitlagenverhältnissen auf der. angesch7osser.en Zeitmultiplexleitungen um eine Zeitlage vorverlegt ist, während der Zeitlage des Zeitkanals 9 also das Zeitlagenkodewort für de Zeitkanal 10 aufgetreten ist, hat dieser Vergleicher V2 in der oben beschriebenen Weise eine Ubereinstimmung festgestellt und daraufhin am Ende der Zeitlage des Zeitkanals 9 die Übergabe eines Betätigungssignals für das Schaltstreckenpaar SP1 der Schaltstreckengruppe S1 in seinen Halteteil veranlaßt. Mit Beginn der Zeitlage des 10. Zeitkanals sind also diese Schaltstrecken betätigt,was bedeutet, daß die auf dem ankommenden Lei tungsadernpaar Blan ankommende POM-Information des Zeitkanals 10 seriell in das Informationsschieberegister i,r3 eingegeben wird, und daß die im Informationsschieberegister W2 befindliche Information auf das abgehende Leitungsadernpaar Blab dieser Zeitmultiplexleitung ausgelesen wird.When explaining the mode of operation of the timer according to the invention a point in time is assumed at which from the time channel 10 of the time division multiplex line 31 originating information is in the information shift register W2, and in second address shift register 1A2 of the first address shift register ring the Address of time channel 10 and in the second address shift register 2A2 that of the second Address shift register ring the address of the time channel 10 is. The address mentioned of time channel 10 is in the course of time channel 9 from the first shift register 1A1 passed and at the same time offered to the comparator V2. There, as mentioned, the cyclic time slot code occurring on the clock line T opposite the actual timing conditions on the. connected time division multiplex lines is brought forward by one time slot, i.e. during the time slot of time channel 9 Time slot code word has occurred for de time channel 10, this comparator V2 a match is found in the manner described above and then at the end of the time slot of the time channel 9, the transfer of an actuation signal for causes the switching path pair SP1 of the switching path group S1 in its holding part. With the beginning of the time slot of the 10th time channel, these switching paths are actuated, what means that the POM information arriving on the incoming pair of wires Blan of the time channel 10 is entered serially into the information shift register i, r3, and that the information in the information shift register W2 on the outgoing Line wire pair Blab of this time division multiplex line is read out.

Die beiden erwähnten Adressen des Zeitkanals 10 bzw. des Zeitkanals .20 sind hierbei in das dritte Schieberegister 1A3 bzw.The two mentioned addresses of the time channel 10 and the time channel .20 are here in the third shift register 1A3 or

2A3 der beiden Adressenschieberegister eingegeben worden, wobei sie auch durch den Vergleicher V3 mit dem Zeitlagenkodewort auf der Leitung T verglichen worden sind und wegen der in diesem Falle jeweiligen Nichtübereinstimmung zur Abgabe eines Betätigungssignals für die Schaltstrecke SD der Schaltstreckengruppe 54 gefuhrt haben. Die im Informationsschieberegister W3 befindliche Information des Zeitkanals 10 wird also an das nachfolgende Informationsschieberegister weitergegeben.2A3 of the two address shift registers have been entered, with them also compared with the time slot code word on the line T by the comparator V3 have been and because of the respective non-compliance in this case for delivery an actuation signal for the switching path SD of the switching path group 54 guided to have. The information of the time channel located in the information shift register W3 10 is therefore passed on to the following information shift register.

Die zuletzt beschriebenen Vorgänge wiederholen sich solange, bis nach Ablauf des 14. Zeitkanals sich diese Information in dem Informationsschieberegister W8 befindet. Zu diesem Zeitpunkt hat der Vergleicher V8 eine Übereinstimmung zwischen dem auf der Leitung T auftretenden Zeitlagenkode und der jetzt in dem Adressenschieberegister 2A8 des zweiten Adressenschieberegisterringes stehenden Adresse des Zeitkanals 15 festgestellt.The processes described last are repeated until after When the 14th time channel expires, this information is stored in the information shift register W8 is located. At this point in time, the comparator V8 has a match between the timing code appearing on line T and that now in the address shift register 2A8 of the second address shift register ring of the time channel 15 established.

Diese Ubereinstimmung führte zur Abgabe eines Betätigungssignals an das Schaltstreckenpaar SP2 der Schaltstreckenkombination S8.This agreement led to the output of an actuation signal the switching path pair SP2 of the switching path combination S8.

Das bedeutet, daß während des Zeitkanals 15 die im Informationsschieberegister W8 befindliche, ursprünglich vom Zeitkanal 10 stammende Information auf das abgehende Leitungsadernpaar B2ab ausgelesen wird, und daß andererseits während des Zeitkanals 15 auf dem ankommenden Leitungsadernpaar B2an dieser Zeftmultiplexleitung ankommende Information in das Informationsschieberegister W9 gelangt.This means that during the time channel 15, the information shift register W8 originally from the time channel 10 originating information on the outgoing Line wire pair B2ab is read out, and that on the other hand during the time channel 15 arriving on the incoming line wire pair B2 on this Zeftmultiplexleitung Information arrives in the information shift register W9.

Die erwähnte,im Zeitkanal 15 angekommene PCM-Information wird nun, wie vorstehend für die aus dem Zeitkanal 10 stammende Information beschrieben, von Zeitkanal zu Zeitkanal um jeweils ein Informationsschieberegister weitergeschoben, bis während des Zeitkanals 10 des nachfolgenden Pulsrahmens sich das vorstehend beschriebene Auslesen auf das abgehende Leitungsadernpaar 31 ab und das Einlesen von dem ankommenden Leitungsadernpaar dieser PCM-Zeitmultiplexleitung wiederholt. Hierzu hat diese Information den Schieberegisterring mehr als einmal zu durchlaufen.The mentioned PCM information arrived in time channel 15 is now as described above for the information originating from the time slot 10, from Time channel to time channel shifted by one information shift register each time, until during the time channel 10 of the subsequent pulse frame the above Read-out described on the outgoing line wire pair 31 and the reading repeated by the incoming line wire pair of this PCM time division multiplex line. For this purpose, this information has to pass through the shift register ring more than once.

Da je Verbindung während der Zeitfächer der Zeitkanäle jeweils nur ein IIlformationsschieberegister sowie das zugehörige Paar von Adressenschieberegistern und der zugehörige Vergleicher belegt sind, können in gleicher Weise gleichzeitig 14 weitere Verbindungen über diese Zeitstufe abgewickelt werden.Since per connection during the time slots of the time channels only an information shift register and the associated pair of address shift registers and the associated comparator are assigned, can be used simultaneously in the same way 14 further connections can be handled via this time level.

Wenn, wie bei dem dargestellten Ausführungsbeispiel angenommen, die Anzahl der Zeitkanäle pro Zeitmultiplexleitung und die Anzshl der Informationsschieberegister als größten gemeinsamen Teiler 1 haben, dann werden in Zuge einer einzigen Verbindung sämtliche Schaltstreckenkornbinationen für das Einkoppeln und Auskoppeln von PWM-Informa-tionen ausgenützt. Diese hat den Vorteil. daß durch Prüfen einer einzigen Verbindung die gesamte Anordnung überprüfbar ist.If, as assumed in the illustrated embodiment, the Number of time channels per time division multiplex line and the number of information shift registers have 1 as the greatest common factor, then will be in the course of a single connection all switching path combinations for coupling and decoupling of PWM information exploited. This has the advantage. that by checking a single connection the entire arrangement is verifiable.

1 Figur 4 Patentansprüche1 Figure 4 claims

Claims

P a t e n t a n s p r ü c 11 e söl erz Time stage for PCIN time division multiplex double fields for the mutual assignment of two connected PCM time division multiplex lines time channels formed from information shift registers with the number of bits per PCM word the same number of shift register stages, which are located between the shift register stage on the output side and the shift register stage on the input side the respective subsequent information shift register arranged switching stretch can be connected to a shift register ring and via such pairs of shift register stages lying at the same time and as an alternative to the ones closing the shift register ring Switching routes actuated first pairs of switching routes with the incoming and can be connected to the outgoing line wire pair of a PCM time division multiplex line, d a d u r c h g e -k e n n z e i c h n e t that the pairs of shift register stages (W1 to lçk) each via a second pair of switching paths (SP2), which alternatively to the corresponding first pair (SP1) of switching paths and alternatively to the corresponding ring-forming switching path (SD) are actuated, with the incoming and outgoing Line wire pair of the other PCM time division multiplex line (B2) can be connected.

2. ZeitstuSe according to claim 1, d a d u r c h g e k e n n -z e i c h n e t that to control their switching paths (SDn SPI, SP2) two of each the information shift registers (W1 to lfk) individually assigned address shift registers (1A1; 2A1 to 1Ak; 2Ak) existing shift register rings in which time channel addresses circulate, as well as to the inputs of co-ordinated address shift registers respectively have individually connected bit comparator circuits (V1 to Vk) to which also one after the other and in cyclical repetition, but with a time advance around a time slot compared to the time channel formation on the PCM time division multiplex lines (1, B2) clock line carrying time slot code words characterizing the time channels of the system (T) is connected and the one in the address shift register when it matches (e.g. 1A1) of the time channel addresses arriving in a shift register ring with the just occurring time slot code word the switching paths of the one at the output of the information shift register associated with this address shift register (1A1) (wi) lying a pair of switches (SP1), if one of them coincides in the shift register (e.g. 2A) of the other shift register ring entered time channel address with this one Time slot code word the switching paths of the other relevant switching path pair (SP2) and if one of these time channel addresses does not match the time slot code word the relevant information shift register output (W1) with an information shift register input (W2) of the following information shift register connecting switching path (SD) activated.

3. Time stage according to one of claims 1 or 2, d a d u r c h g e it is not indicated that the number of information shift registers (1 to lR) smaller than the number of PCM time division multiplex lines connected between the two (B1,32) is at most simultaneously possible connections.

4. Time stage according to claim 1, d a d u r c h g e k e n n -z e i c h n e t that the number of information shift registers (W1 to lfk) and the number the respectively formed on the connected PCM time division multiplex lines (B1, B2) Time channels have 1 as the greatest common factor.