DE258311T1 - METHOD FOR PRODUCING INSULATION TRENCHES IN A SEMICONDUCTOR. - Google Patents

METHOD FOR PRODUCING INSULATION TRENCHES IN A SEMICONDUCTOR.

Info

Publication number
DE258311T1
DE258311T1 DE1987901216 DE87901216T DE258311T1 DE 258311 T1 DE258311 T1 DE 258311T1 DE 1987901216 DE1987901216 DE 1987901216 DE 87901216 T DE87901216 T DE 87901216T DE 258311 T1 DE258311 T1 DE 258311T1
Authority
DE
Germany
Prior art keywords
dielectric material
layer
grooves
active regions
conformal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE1987901216
Other languages
German (de)
Inventor
Ellsworth Alan Colorado Springs Co 80919 Keiser
Steven Randall Pleasanton Ca 94566 Mundt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR Voyix Corp
Original Assignee
NCR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US06/826,402 external-priority patent/US4671970A/en
Application filed by NCR Corp filed Critical NCR Corp
Publication of DE258311T1 publication Critical patent/DE258311T1/en
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Claims (9)

Patentansprüche:Patent claims: Verfahren zum Bilden von mit dielektrischem Material gefüllten Rillen zwischen aktiven Bereichen (8, 9, 11) eines Halbleitersubstrats (1), gekennzeichnet durch die Schritte: Bilden von Rillen (2, 3) von relativ schmaler und weiter Breite in dem Substrat; Bilden einer ersten konformen Schicht (13), die ein Oxidationsbarrierenmaterial beinhaltet, über den Rillen (2, 3) und den aktiven Bereichen (8, 9, 11); Bilden einer zweiten konformen Schicht (14) über dem Oxidationsbarrierenmaterial, wobei die zweite konforme Schicht aus einem Material ist, das resistent gegen Ätzmittel eines dielektrischen Materials ist und umwandelbar in ein Dielektrikum ist; Ablagern einer dritten im wesentlichen konformen Schicht (16) eines dielektrischen Materials; selektives Entfernen des dielektrischen Materials (16) von den aktiven Bereichen (8, 9, 11) der engen Rillen (2) und der Umfangsbereiche (28, 29) der weiten Rillen (3); Umwandeln des Materials der zweiten konformen Schicht (14) in ein Dielektrikum; Füllen der Bereiche von selektiv entferntem dielektrischem Material mit einem weiteren dielektrischen Material bis zu einer Höhe über der Höhe der aktiven BereicheA method for forming grooves filled with dielectric material between active regions (8, 9, 11) of a semiconductor substrate (1), characterized by the steps of: forming grooves (2, 3) of relatively narrow and wide width in the substrate; forming a first conformal layer (13) comprising an oxidation barrier material over the grooves (2, 3) and the active regions (8, 9, 11); forming a second conformal layer (14) over the oxidation barrier material, the second conformal layer being of a material that is resistant to etchants of a dielectric material and is convertible to a dielectric; depositing a third substantially conformal layer (16) of a dielectric material; selectively removing the dielectric material (16) from the active regions (8, 9, 11) of the narrow grooves (2) and the peripheral regions (28, 29) of the wide grooves (3); converting the material of the second conformal layer (14) into a dielectric; filling the regions of selectively removed dielectric material with a further dielectric material up to a height above the height of the active regions (8, 9, 11); und Planarisieren des Substrats (1) auf die Höhe der aktiven Bereiche (8, 9, 11).(8, 9, 11); and planarizing the substrate (1) to the height of the active regions (8, 9, 11). 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schritt des selektiven Entfernens von dielektrischem Material (16) die Schritte aufweist: Bilden einer Maske (22) über den zentralen Bereichen der breiten Rillen (3); und anisotropes Ätzen des dielektrischen Materials (16) in Gegenwart der Maske (22).2. A method according to claim 1, characterized in that the step of selectively removing dielectric material (16) comprises the steps of: forming a mask (22) over the central regions of the wide grooves (3); and anisotropically etching the dielectric material (16) in the presence of the mask (22). 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das anisotrope Ätzen des dielektrischen Materials (16) nach dem Entfernen des gesamten vertikal ausgesetzten dielektrischen Material mit Ausnahme nominaler Reste beendet wird, die
innerhalb der Innenecken der engen Rillen (2) und den
Randbereichen der weiten Rillen (3) liegen.3. A method according to claim 2, characterized in that the anisotropic etching of the dielectric material (16) is terminated after removing all of the vertically exposed dielectric material except for nominal residues which
within the inner corners of the narrow grooves (2) and the
edge areas of the wide grooves (3). 4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß das Material der zweiten konformen Schicht (14) bei Umwandlung in ein dielektrisches Material sich volumetrisch ausdehnt und dabei teilweise die engen Rillen (2) und die Randbereiche der weiten Rillen (3) mit Dielektrikum füllt.4. Method according to claim 2 or 3, characterized in that the material of the second conformal layer (14) expands volumetrically when converted into a dielectric material and partially fills the narrow grooves (2) and the edge regions of the wide grooves (3) with dielectric. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Schritt des Umwandeins des Materials der zweiten konformen
Schicht (14) in ein Dielektrikum durch thermische Oxidation bewirkt wird.5. A method according to claim 4, characterized in that the step of converting the material of the second conformal
Layer (14) into a dielectric by thermal oxidation. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der Schritt Füllen der Bereiche von selektiv entferntem
dielektrischem Material mit weiterem dielektrischen Material den Schritt Bilden einer Siliziumschicht und thermisches
Oxidieren der Siliziumschicht aufweist.6. A method according to claim 5, characterized in that the step of filling the areas of selectively removed
dielectric material with further dielectric material, the step of forming a silicon layer and thermal
oxidation of the silicon layer. 7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der Schritt Füllen der Bereiche von selektiv entferntem
dielektrischem Material mit weiterem dielektrischen Material Ablagern einer Schicht von CVD-Siliziumdioxid einschließt.7. A method according to claim 5, characterized in that the step of filling the areas of selectively removed
dielectric material with further dielectric material depositing a layer of CVD silicon dioxide. I3662EPCI3662EPC S. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Oxidationsbarrierenmaterial (13) aus Siliziumnitrid besteht, daß die zweite konforme Schicht (14) aus polykristallinem oder amorphem Silizium besteht und daß die dritte im wesentliche konforme Schicht (16) aus CVD-Siliziumdioxid besteht.S. Method according to claim 6, characterized in that the oxidation barrier material (13) consists of silicon nitride, that the second conformal layer (14) consists of polycrystalline or amorphous silicon and that the third substantially conformal layer (16) consists of CVD silicon dioxide. 9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der Schritt des Planarisierens des Substrats auf eine Höhe der aktiven Bereiche die Schritte einschließt: Bilden einer planarisierenden Polymerschicht (36) über der thermisch oxidierten Siliziumschicht; Ätzen des Polymers (36) und des thermisch oxidierten Siliziums mit entsprechenden Raten auf die Ebene der aktiven Bereiche (8, 9, 11) und Entfernen der Siliziumnitridschicht (13) von oberhalb der aktiven Bereiche (8, 9, 11).9. The method of claim 8, characterized in that the step of planarizing the substrate to a level of the active regions includes the steps of: forming a planarizing polymer layer (36) over the thermally oxidized silicon layer; etching the polymer (36) and the thermally oxidized silicon at respective rates to the level of the active regions (8, 9, 11) and removing the silicon nitride layer (13) from above the active regions (8, 9, 11).
DE1987901216 1986-02-05 1987-01-27 METHOD FOR PRODUCING INSULATION TRENCHES IN A SEMICONDUCTOR. Pending DE258311T1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/826,402 US4671970A (en) 1986-02-05 1986-02-05 Trench filling and planarization process
PCT/US1987/000150 WO1987004856A1 (en) 1986-02-05 1987-01-27 Process for forming isolation trenches in a semiconductor substrate

Publications (1)

Publication Number Publication Date
DE258311T1 true DE258311T1 (en) 1988-09-01

Family

ID=26775464

Family Applications (2)

Application Number Title Priority Date Filing Date
DE1987901216 Pending DE258311T1 (en) 1986-02-05 1987-01-27 METHOD FOR PRODUCING INSULATION TRENCHES IN A SEMICONDUCTOR.
DE8787901216T Expired - Lifetime DE3770727D1 (en) 1986-02-05 1987-01-27 METHOD FOR PRODUCING INSULATION TRENCHES IN A SEMICONDUCTOR.

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE8787901216T Expired - Lifetime DE3770727D1 (en) 1986-02-05 1987-01-27 METHOD FOR PRODUCING INSULATION TRENCHES IN A SEMICONDUCTOR.

Country Status (1)

Country Link
DE (2) DE258311T1 (en)

Also Published As

Publication number Publication date
DE3770727D1 (en) 1991-07-18

Similar Documents

Publication Publication Date Title
DE69406378T2 (en) Method for leveling an isolation trench for IC using a polysilicon filler
DE69033595T2 (en) Method for producing an isolation structure for a complete dielectric isolation for semiconductor integrated circuit
DE3850843T2 (en) Process for the production of epitaxially deposited fault-free silicon.
DE4301451C2 (en) Process for forming a conductive plug in an insulating layer
DE69412945T2 (en) Chemical-mechanical planarization of flat grooves on semiconductor substrates
DE69031849T2 (en) Method for leveling topologies for integrated circuits
DE69132676T2 (en) Method for producing a semiconductor device with a trench for the insulation components
DE69830141T2 (en) Graben etching using borosilicate glass mask
DE69321149T2 (en) Semiconductor contact opening structure and method
DE3242113A1 (en) METHOD FOR PRODUCING A THIN DIELECTRIC INSULATION IN A SILICON SEMICONDUCTOR BODY
KR970018088A (en) Semiconductor structures and improved methods for fabricating them
DE69528099T2 (en) Isolation method for active zones of a semiconductor substrate with shallow planarized trenches
DE19961085A1 (en) Production of a storage electrode of a deep trench capacitor comprises forming a doped layer above an exposed substrate which has been structured and then thermally treating
EP0200525A2 (en) Via in an integrated circuit and process for producing same
DE19836164A1 (en) Integrated circuit trench isolation includes an oxidation resistant nitride layer
DE69330870T2 (en) Planarization method of a semiconductor device
DE60032660T2 (en) Process for producing a planar heterostructure
EP0259098B1 (en) Integrated circuits having stepped dielectric regions
DE69004932T2 (en) Process for the production of wide dielectric trenches for semiconductor devices.
DE3402825A1 (en) SEMICONDUCTOR ARRANGEMENT WITH INSULATION GROOVE AND PRODUCTION METHOD
EP0068275B1 (en) Method for producing semiconductor devices including the use of reactive ion etching
DE19736145A1 (en) Semiconductor wafer smoothing method
DE19840385C2 (en) Method for isolating areas of an integrated circuit and semiconductor device with an integrated circuit
EP1019958B1 (en) Method for making a groove structure in a silicon substrate
EP0199965B1 (en) Method of fabricating isolation trenches in a semiconductor wafer