DE2543653C3 - Device, in particular for limiting inrush current for electrical power consumers - Google Patents
Device, in particular for limiting inrush current for electrical power consumersInfo
- Publication number
- DE2543653C3 DE2543653C3 DE19752543653 DE2543653A DE2543653C3 DE 2543653 C3 DE2543653 C3 DE 2543653C3 DE 19752543653 DE19752543653 DE 19752543653 DE 2543653 A DE2543653 A DE 2543653A DE 2543653 C3 DE2543653 C3 DE 2543653C3
- Authority
- DE
- Germany
- Prior art keywords
- input
- counting
- counting circuit
- signal
- phase shifter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
- H02M5/02—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc
- H02M5/04—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters
- H02M5/22—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M5/25—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M5/257—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
- H02M5/2573—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with control circuit
- H02M5/2576—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with control circuit with digital control
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/001—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Manipulation Of Pulses (AREA)
Description
Die Erfindung bezieht sich auf eine Vorrichtung, insbesondere zur Einschaltstrombegrenzung bei elektrischen Leistungsverbrauchern, mit mindestens einem Halbleiterleistungsschalter und mit wenigstens einer Phasenanschnitssteuerung gemäß dem Oberbegriff des Anspruches 1.The invention relates to a device, in particular for limiting the inrush current in electrical Power consumers, with at least one semiconductor power switch and with at least one Phase cut control according to the preamble of claim 1.
Aus den US-Patentschriften 34 52 214 und 35 41 429 sind jeweils Vorrichtungen mit mindestens einem Halbleiterleistungsschalter und mit wenigstens einer Phasenschnittssteuerung bekannt. Dabei werden digitale Zählschaltungen verwendet, von denen jeweils eine bezüglich der Nulldurchgangsphase zeitverzögert phasenverschobene Schaltimpulse für den Halbleiterleistungsschalter abgibt.From US Patents 34 52 214 and 35 41 429 are each devices with at least one Semiconductor power switch and known with at least one phase control. In doing so, digital Counting circuits are used, one of which is phase-shifted with a time delay with respect to the zero crossing phase Emits switching pulses for the semiconductor power switch.
Diese aus den genannten Druckschriften bekannten Vorrichtungen erlauben, die jeweils ständige Energiezufuhr zu mit Wechselstrom betriebenen Verbrauchern, beispielsweise in einem Punktschweißverfahren zu verbindende Werkstückteile, mit Hilfe der Phasenanschnittssteuerung durch vorgegebene Programmschritte zu dosieren. Eine Einflußnahme auf diese Programmschritte und damit auf die Energiezufuhr durch den jeweiligen Verbraucher bzw. den Energiefluß zum Verbraucher, ist bei den bekannten Vorrichtungen nichtThese devices, known from the cited publications, allow the constant supply of energy to consumers operated with alternating current, for example in a spot welding process connecting workpiece parts, with the help of the phase control through specified program steps to dose. An influence on these program steps and thus on the energy supply through the respective consumer or the flow of energy to the consumer, is not in the known devices
i'orgesehen.i'm seen.
Es ist außerdem bekannt, Einschaltstromspitzen mit Hilfe von Phasenschnittssteuerungen zu .-ermeiden. Eine solche Phasenanschnittssteuerung wird beispielsweise in der DE-OS 22 38 093 in ihrem Aufbau und in ihrer Wirkungsweise beschrieben. Sie dient zur Anlaufstrombegrenzung bei elektrischen Maschinen und ist so aufgebaut, daß die elektrische Maschine über eine elektronische Schaltung betrieben wird, die ein ÄC-Glied und ein Verzögerungsglied aufweist, das den Ladestrom eines Kondensators beim Anlauf zunächst vermindertIt is also known to avoid inrush current peaks with the aid of phase cutting controls. Such a phase control is for example in DE-OS 22 38 093 in its structure and in their mode of action described. It is used to limit the starting current in electrical machines and is constructed in such a way that the electrical machine is operated via an electronic circuit which has a ÄC element and a delay element which the Charging current of a capacitor initially reduced during start-up
Zur Steuerung der Wirkleistungsaufnahme durch Verbraucher sind aixh sogenannte spannungsgesteuerte Phasenanschnittschalter (Phase Control) bekannt, vergl. z.B. John Marcus: »Electronic Circuits Manual«, 1971, erschienen bei McGraw, HiH, S. 350— 360, »Lamp Dimmer Circuits«, insbesondere S. 356.To control the active power consumption by consumers, aixh are so-called voltage-controlled Phase control switch known, see e.g. John Marcus: »Electronic Circuits Manual ”, 1971, published by McGraw, HiH, pp. 350-360,“ Lamp Dimmer Circuits ”, especially p. 356.
Der Erfindung liegt die Aufgabe zugrunde, eine Vorrichtung der eingangs genannten Art anzugeben, bei der die Phasenschnittssteuerung im wesentlichen digital arbeitet und mit integrierten Digitalbausteinen aufgebaut werden kann, wobei die Energiezufuhr, insbesondere zu Verbrauchern mit kleinem Kaltwiderstand, wie z. B. Glühlampen, oder z. B. Verbrauchern mit kleiner Anlaufimpedanz, wie z. B. Wechselstrommotoren, in der Weise dosierbar ist, daß beispielsweise Sicherungselemente auslösende Lastspitzen bzw. unzulässige thermische Belastungen von Halbleiterschaltelementen vermieden sind.The invention is based on the object of specifying a device of the type mentioned at the beginning which the phase cut control works essentially digitally and built with integrated digital modules can be, with the energy supply, in particular to consumers with low cold resistance, such as z. B. incandescent lamps, or z. B. Consumers with smaller Starting impedance, such as B. AC motors, in the It can be dosed in such a way that, for example, fuse elements trigger load peaks or impermissible thermal loads Loads on semiconductor switching elements are avoided.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Zählschaltung über einen Starteingang mit Hilfe eines Startsignais startbar ist, daß die Zählschaltung einen über mindestens einen Umschalteingang mit Hiife mindestens eines Umschaltsignals in seiner Zählrichtung umschaltbaren Zähler enthält, daß die Vorrichtung mindestens einen an Parallelausgängen der Zählschaltung angeschlossenen digital programmierbaren, über mindestens einen Eingang mit Hilfe eines Einschaltsignals einschaltbaren und mit Hilfe eines Abschaltsignals abschaltbaren Phasenschieber hat, daß am Halbleiterleistungsschalter ein Sensor angebracht ist, der eine von der Verlustleistung abhängige physikalische Größe des Halbleiterleistungsschalters mißt und in ein entsprechendes digitales Spannungssignal umwandelt und der jeweils beim Erreichen eines oberen vorgegebenen kritischen Werte.·; der Verlustleistung und beim Erreichen eines vorgebbaren unteren Wertes der Verlustleistung das Umschaltsignal für den Zähler abgibt, und daß sich die Zählschaltung beim Erreichen so oder Durchlaufen eines vorgebbaren, aber festen Zählerstandes bis zu einem erneuten Start selbst verriegelt.According to the invention, this object is achieved in that the counting circuit has a start input with the aid a start signal can be started that the counting circuit has at least one switching input with help contains at least one switchover signal in its counting direction switchable counter that the device at least one digitally programmable, connected to parallel outputs of the counting circuit, via at least one input which can be switched on with the aid of a switch-on signal and with the aid of a switch-off signal disconnectable phase shifter has that a sensor is attached to the semiconductor power switch, which one of the power loss dependent physical variable of the semiconductor power switch measures and converts it into a corresponding converts digital voltage signal and each time an upper limit is reached critical values. ·; the power loss and at The switching signal for the counter is reached when a predeterminable lower value of the power loss is reached outputs, and that the counting circuit when it reaches or passes through a predeterminable, but fixed The meter reading is locked until it is restarted.
Ein solcher Zähler wird beispielsweise im Siemens-Datenbuch 1974/75, Band 1 mit dem Titel »Digitale Schaltungen, MOS«, S. 186—188 angegeben und auf S. 187 im Blockschaltbild dargestellt. Es handelt sich dabei um einen 4-Bit-Umkehrzähler, in den variable Zähleranfangswerte eingegeben werden können. Die Eigenschaften des Zählers sind auf S. 186 beschrieben. w> Auf S. 188 ist ein Impulsdiagramm der Stell-, Zähl- und Sperrbedingungen angegeben.Such a counter is, for example, in the Siemens data book 1974/75, Volume 1 with the title »Digitale Schaltungen, MOS ”, pp. 186-188 and shown on p. 187 in the block diagram. It is about a 4-bit reversing counter into which variable counter start values can be entered. the Features of the counter are described on p. 186. w> On p. 188 is a pulse diagram of the setting, counting and Lock conditions specified.
Es sei darauf hingewiesen, daß für die Erfindung unabhängig von der Ausgangscodierung an den Parallelausgängen jeder Zähler verwendet werden kann, der gestartet und gelöscht werden kann und der bei einem vorgebbaren Zählerstand einen Impuls abgibt.It should be noted that regardless of the output coding to the invention Parallel outputs any counter can be used that can be started and cleared and the emits a pulse at a predeterminable counter reading.
Vorteilhafterweise ist die Phasenschnittssteuerung so aufgebaut, daß der Phasenschieber einen über einen Setzeingang mit Hilfe eines Setzsignals parallel auf variable Anfangswerte setzbaren und startbaren, wenigstens in eine Richtung zählenden, über mindestens einen Löscheingang mit Hilfe des Startsignals einschaltbaren und mit Hilfe des Abschaltsignals blockierbaren, mit Paralleleingängen an die Parallelausgänge der Zählschaltung angeschlossenen digitalen Zähler enthält, der beim Erreichen oder Durchlaufen eines vorgebbaren aber festen Zählwertes an einem Ausgang den Schaltimpuls abgibt und sich gleichzeitig bis zum erneuten Setzen selbst verriegelt, der jeweils bei der Nulldurchgangsphase des Wechselstromsignals gesetzt und gestartet wird und auf dessen Zähleingang eine mit den Zähltakten der Zählschaltung synchronisierte Taktimpulsfolge gegeben wird, deren Frequenz gleich der doppelten Wechselstromfrequenz mal der Anzahl m aller durchlaufbaren Zählwerte in der Zählschaltung ist.The phase cut control is advantageously constructed in such a way that the phase shifter has parallel inputs that can be set and started in parallel to variable initial values via a set input with the aid of a set signal, counting in at least one direction, switched on via at least one clear input with the aid of the start signal and blocked with the aid of the switch-off signal Contains digital counter connected to the parallel outputs of the counting circuit, which emits the switching pulse when reaching or running through a predeterminable but fixed count value at an output and at the same time locks itself until it is set again, which is set and started at the zero crossing phase of the alternating current signal and on its Counting input is given a clock pulse sequence synchronized with the counting clocks of the counting circuit, the frequency of which is equal to twice the alternating current frequency times the number m of all counting values that can be passed through in the counting circuit.
In einer anderen vorteilhaften Ausführungsform ist die Phasenanschnittstteuerung so aufgebaut, daß der Phasenschieber aus einer »1 aus A/w-Decodierung und aus einem über einen Setzeingang mit Hilfe eines Setzsignals auf einen Anfangswert setzbaren, über mindestens einen Eingang mit Hilfe des Startsignals auf Schiebebetrieb und mit Hilfe des Abschaltsignals in Sperrbetrieb schaltbaren MBit-Schieberegister mit Paralleleingabe und Serienausgabe besteht, welches jeweils bei der Nulldurchgangsphase des Wechselstromsignals gesetzt wird und auf dessen Takteingang eine mit den Zähltakten der Zählschaltung synchronisierte Taktimpulsfolge gegeben wird, deren Frequenz gleich der doppelten Wechselstromfrequenz mal der Anzahl m der durchlaufenen Zählwerte in der Zählschaltung ist, wobei die »1 aus M«-Decodierung an die Parallelausgänge der Zählschaltung und die Paralleleingänge des Λί-Bit-Schieberegisters an die Parallelausgänge der »1 aus M«-Decodierung angeschlossen sind und wobei der Serienausgang des M-Bit-Schieberegisters den Schaltimpulsausgang bildet.In another advantageous embodiment, the phase control is constructed in such a way that the phase shifter consists of a »1 from A / w decoding and an initial value that can be set to an initial value via a set input with the aid of a set signal, and shift mode via at least one input with the aid of the start signal with the help of the shutdown signal in blocking mode switchable Mbit shift register with parallel input and serial output, which is set at the zero crossing phase of the alternating current signal and at whose clock input a clock pulse sequence synchronized with the counting clocks of the counting circuit is given, the frequency of which is twice the alternating current frequency times the number m of the count values run through in the counting circuit, the "1 out of M" decoding being connected to the parallel outputs of the counting circuit and the parallel inputs of the Λί-bit shift register being connected to the parallel outputs of the “1 out of M” decoding, and the serial output ang of the M-bit shift register forms the switching pulse output.
Jede der vorstehend genannten Vorrichtungen kann für einen wirkungsvollen Schutz leistungsempfindlicher Halbleiterleistungsschalter in Form einer Leistungsreglerschaltung dadurch vorteilhaft verwendet werden, daß die Anpassung an beliebige Einschaltcharakteristiken der Verbraucher ohne großen Zusatzaufwand möglich ist.Any of the above devices can be more power sensitive for effective protection Semiconductor power switches in the form of a power regulator circuit can be used advantageously, that the adaptation to any switch-on characteristics of the consumer without much additional effort is possible.
Weitere Ausgestaltungen der Erfindung gehen aus den Unteransprüchen hervor.Further refinements of the invention emerge from the subclaims.
Die Vorteile der Erfindung liegen im einfachen Aufbau aus wenigen digitalen Grundbausteinen, die die Vorteile der digitalen Technik (geringe Verlustleistung, Betriebssicherheit, geringe Kosten) voll zum Tragen kommen lassen. Außerdem werden im wesentlichen nur dieselben digitalen Grundbausteine benötigt.The advantages of the invention lie in the simple structure made up of a few digital building blocks that make up the The advantages of digital technology (low power dissipation, operational reliability, low costs) are fully realized let him come. In addition, essentially only the same basic digital components are required.
Die Erfindung wird nachstehend an zwei Ausführungsbeispielen anhand einer Zeichnung näher erläutert. Es zeigtThe invention is explained in more detail below using two exemplary embodiments with reference to a drawing. It shows
F i g. 1 den prinzipiellen Aufbau der Vorrichtung,F i g. 1 the basic structure of the device,
Fig.2 in einem Schaltbild den Aufbau einer Vorrichtung mit einer Zählschaltung als Phasenschieber, F i g. 3 ein Bauteil,2 in a circuit diagram the structure of a device with a counting circuit as a phase shifter, F i g. 3 a component,
F i g. 4 ein Schaltbild einer Vorrichtung mit einem Schieberegister als Phasenschieber,F i g. 4 is a circuit diagram of a device with a shift register as a phase shifter,
F i g. 5 den prinzipiellen Aufbau der Vorrichtung mit einem zwischengeschalteten ROM.F i g. 5 shows the basic structure of the device with an intermediate ROM.
Die in F i g. 1 im Blockschaltbild dargestellte Vorrichtung besteht aus einer Zählschaltung 1, einem Phasenschieber 2 und aus einem in eine Neizleitung 4The in F i g. 1 shown in the block diagram device consists of a counting circuit 1, a Phase shifter 2 and from one to a neiz line 4
geschalteten Triac 5. Parallelausgänge 13 bis 16 der Zählschaltung 1 sind mit Paralleleingängen 23 bis 26 des Phasenschiebers 2 verbunden. Ein Schaltimpulsausgang 27 des Phasenschiebers 2 ist auf den Steuereingang 501 des Trieas 5 geschaltet. Bevor Realisierungsmöglichkeiten für Jas in Fig. ! dargestellte Blockschaltbild angegeben werden, soll zum besseren Verständnis das zugrundeliegende Arbeitsprinzip erläutert werden: Die Zählschaltung 1 wird über ihren Starteingang 11 durch ein Signal auf einen Anfangswert A^O gesetzt und gestartet. Der Zähltakt wird an einen Zähleingang 12 angelegt. Gleichzeitig mit der Zählschaltung wird der Phasenschieber 2 über einen Eingang 22 durch ein Einschahsigna! eingeschaltet. Die Impulsfolgefrequenz des Zähltaktes für die Zählschaltung wird gleich der doppelten Netzfrequenz gewählt, so daß jeweils bei den Nulldurchgangsphasen der Wechselspannung ein Zähltakt erscheint. Der Anfangswert und jeder folgende Zählwert in der Zählschaltung erscheint an den Parallelausgängen 13 bis 16. Jeder Zählwert stellt eine codierte Information für den Phasenwinkel, um den der Schaltimpuls am Schaltimpulsausgang 27 des Phasenschiebers 2 gegenüber der Nulldurchgangsphase des Wechselstromsignals verschoben werden muß, dar. Diese Information wird über die Paralleleingänge 23 bis 26 in den digital programmierbaren Phasenschieber 2 gegeben und in den gegenüber der Nulldurchgangsphase des Wechselstromsignals zeitlich verzögerten Schaltimpuls umgewandelt Erreicht oder durchläuft die Zählschaltung einen vorgebbaren Zählwert, verriegelt sie sich und bleibt dort so lange stehen, bis ein neues Startsignal auf den Starteingang 11 gegeben wird. Der vorgebbare Zählwert in der Zählschaltung ist so zu wählen, daß, solange er an den Paralleleingängen 23 bis 26 des Phasenschiebers 2 anliegt, der Schaltimpuls am Schaltimpulsausgang 27 kurz nach jeder Nulldurchgangsphase erscheint, d. h, daß bei jeder Nulldurchgangsphase das Triac sofort geschaltet wird. Durch ein Abschaltsignal kann über den Eingang 22 der Phasenschieber 2 abgeschaltet werden. Durch ein erneutes Startsignal an den Starteingang U und den Eingang 22 wird die Vorrichtung erneut gestartetswitched triac 5. Parallel outputs 13 to 16 of the counting circuit 1 are connected to parallel inputs 23 to 26 of the Phase shifter 2 connected. A switching pulse output 27 of the phase shifter 2 is on the control input 501 of the Trieas 5 switched. Before possible realizations for Jas in Fig.! shown block diagram are given, the underlying working principle should be explained for a better understanding: The Counting circuit 1 is activated via its start input 11 a signal is set to an initial value A ^ O and started. The counting cycle is applied to a counting input 12. Simultaneously with the counting circuit, the Phase shifter 2 via an input 22 by a Einahsigna! switched on. The pulse repetition rate of the counting cycle for the counting circuit is chosen to be equal to twice the mains frequency, so that in each case at the Zero-crossing phases of the alternating voltage a counting cycle appears. The initial value and each subsequent one The count value in the counting circuit appears at the parallel outputs 13 to 16. Each count value represents one coded information for the phase angle by which the Switching pulse at the switching pulse output 27 of the phase shifter 2 compared to the zero crossing phase of the AC signal must be shifted. This information is via the parallel inputs 23 to 26 given in the digitally programmable phase shifter 2 and in the opposite of the zero crossing phase of the alternating current signal is converted to a delayed switching pulse. Reaches or passes through the Counting circuit a specifiable count value, it locks and remains there until a new one Start signal is given to start input 11. The predeterminable count value in the counting circuit is as follows choose that, as long as it is applied to the parallel inputs 23 to 26 of the phase shifter 2, the switching pulse on Switching pulse output 27 appears shortly after each zero crossing phase, d. that is, at every zero crossing phase the triac is switched immediately. A switch-off signal can be used to switch the phase shifter via input 22 2 can be switched off. With a renewed start signal at start input U and input 22 the device is restarted
In F i g. 2 wird eine erste Realisierungsmöglichkeit des in F i g. 1 dargestellten und in seiner Arbeitsweise beschriebenen Blockschaltbildes angegeben. Die Zählschaltung 1 und der Phasenschieber 2 sind als Funktionsblöcke dargestellt Der Funktionsblock besteht aus einem parallel auslesbaren, als Abwärtszähler ausgeführten Zähler 10, der wenigstens auf einen festen Zähleranfangswert über einen Setzeingang 101 auf den Anfangswert gesetzt werden kann und mit einem Löscheingang 102, über den der an den Parallelausgängen 13 bis 16 anliegende Zählerstand auf Null gesetzt werden kann. Der Zähler 10 weist außerdem einen Ausgang 103 auf, an dem beim Nulldurchgang ein Impuls abgegeben wird. Der Zähleingang des Zählers ist mit 104 bezeichnet Um den Zähler beim Erreichen oder Durchlaufen des vorgebbaren Zählerstandes, hier der Nulldurchgang, verriegeln zu können, ist eine Verriegelungsvorrichtung, die im wesentlichen aus einem getakteten, rücksetzbaren Flipflop 17 besteht, notwendig. Der Rücksetzeingang R dieses Fliflops ist mit dem Ausgang 103, der Takteingang T ist mit dem Staiteingang 11 der Zählschaltung verbunden. Der Ausgang Q des Flipflops ist mit dem Löscheingang 102 des Zählers 10 verbunden. Es sei auch hier darauf hingewiesen, daß jeder Zähler, der die vorher beschriebenen Eigenschaften aufweist und der sich nach Erreichen eines vorgebbaren Zählerstandes selbst verriegelt, d. h. der auf dem erreichten Zählerstand stehenbleibt, bis er durch ein Startsignal erneut gestartet wird, geeignet ist Der hier verwendete Zähler wird durch einen Nullimpuls am Setzeingang 101 gestartet und durch einen »1 «-Impuls am Löscheingang 102 gelöscht. Es ist von Vorteil, am Starteingang 11 einen Nullimpuls anzulegen, der beim Einschalten des Verbrauchers beginnt und mit dem Abschalten des ίο Verbrauchers endet. Der verwendete Zähler verlangt, daß der Löscheingang 102 vor dem Setzeingang 101 auf Null gesetzt wird. Es ist deshalb eine Verzögerungsschaltung 18 vor den Setzeingang 101 geschaltet, die den Impuls am Starteingang 11 um die nötige Zeit verzögert. Solche Verzögerungsschaltungen können durch eine gerade Anzahl von in Serie geschalteten In verlern leicht realisiert werden. Es sei weiter angenommen, daß das Flipflop 17 vorderflankengesleuert ist. Deshalb ist vor dem Takteingang Tein Inverter 19 geschaltet. Zwischen dem Zähleingang 104 des Zählers und dem eigentlichen Zähleingang 12 der Zählschaltung ist ein Tor 6 mit mindestens zwei Eingängen geschaltet, welches mit einem Eingang an den Takteingang T des Flipflops 17 angeschlossen ist. Dieses Tor 6 und seine Verschaltung dient, wie später noch gezeigt wird, zum Abschalten des Verbrauchers. Der digital programmierbare Phasenschieber 2 ist in seinem Inneren im wesentlichen genauso aufgebaut wie die Zählschaltung 1, so daß innerhalb der Umrahmung zwei identische Bauteile mit gleichen Bezugszeichen versehen sind. Der dem Starteingang 11 der Zählschaltung 1 entsprechende Eingang 21 des Phasenschiebers 2 ist mit dem Zähleingang 104 der Zählschaltung verbunden. Die Parallelausgänge 13 bis 16 sind mit den Paralleleingängen 23 bis 26 des Phasenschiebers 2 verbunden. Der einzige Unterschied im Aufbau der Zählschaltung 1 und des Phasenschiebers 2 besteht darin, daß beim Phasenschieber 2 ein Eingang des Tores 6 nicht mit dem Takteingang T seines Flipflops 17 verbunden ist, sondern mit dem entsprechenden Eingang des Tores 6 in der Zählschaltung 1 verbunden ist Die Betriebsweise der in Fig.2 dargestellten Schaltungsanordnung sei nun näher erläutert: An den Zähleingang 12 der Zählschaltung 1 werde konstant die der Wechselspannung entsprechende Taktimpulsfolge deren Impulse jeweils bei den Nulldurchgangsphasen erscheinen, gegeben. An einen Eingang 28 des Phasenschiebers 2 wird die Taktimpulsfolge, deren Impulsfolgefrequenz gleich der doppelten Wechsel-Stromfrequenz mal der Anzahl m aller durchlaufbarer Zählwerte ist gegeben. Am Starteingang U der Zählschaltung 1 liegt im Ruhezustand der logische Wen »1« an. Zum Einschalten eines in der Netzleitung A liegenden Verbrauchers wird der Starteingang 11 aui den logischen Wert »0« gelegt (es sei positive Logik angenommen). Der logische Wert »0« liegt solange an solange der Verbraucher eingeschaltet ist Wird dei Verbraucher ausgeschaltet, wird der Starteingang 11 wieder auf den logischen Wert »1« gelegt Die Einschaltflanke am Starteingang 11 setzt zunächst übei den Takteingang T das Flipflop 17, so daß an Löscheingang 102 des Zählers der logische Wert »0« erscheint und damit der Zähler 10 gelöscht wird Anschließend wird der Zähler über den Setzeingang 101 verzögert um 1 auf den Anfangswert gesetzt Das Tor ( wird für die Zählimpulse geöffnet Als Anfangswert wire der maximal mögliche Zählerstand gewählt Der Zählei zählt die Zählimpulse bis zum Nulldurchgang (IiIn Fig. 2 is a first implementation possibility of the in FIG. 1 shown and described in its mode of operation is given in the block diagram. The counting circuit 1 and the phase shifter 2 are shown as function blocks The counter reading present at the parallel outputs 13 to 16 can be set to zero. The counter 10 also has an output 103 at which a pulse is emitted when it crosses zero. The counting input of the counter is denoted by 104. In order to be able to lock the counter when it reaches or passes through the predeterminable count, here the zero crossing, a locking device consisting essentially of a clocked, resettable flip-flop 17 is necessary. The reset input R of this flip-flop is connected to the output 103, the clock input T is connected to the status input 11 of the counting circuit. The output Q of the flip-flop is connected to the clear input 102 of the counter 10. It should also be pointed out here that any counter which has the properties described above and which locks itself after a predeterminable count has been reached, ie which remains at the count reached until it is restarted by a start signal, is suitable for the one used here The counter is started by a zero pulse at the set input 101 and cleared by a "1" pulse at the clear input 102. It is advantageous to apply a zero pulse to the start input 11, which begins when the consumer is switched on and ends when the consumer is switched off. The counter used requires that the clear input 102 is set to zero before the set input 101. A delay circuit 18 is therefore connected in front of the set input 101, which delays the pulse at the start input 11 by the necessary time. Such delay circuits can easily be implemented by an even number of series-connected In. It is further assumed that the flip-flop 17 is controlled on the leading edge. Therefore, an inverter 19 is connected in front of the clock input Tein. A gate 6 with at least two inputs is connected between the counting input 104 of the counter and the actual counting input 12 of the counting circuit, and one input is connected to the clock input T of the flip-flop 17. This gate 6 and its interconnection are used, as will be shown later, to switch off the consumer. The inside of the digitally programmable phase shifter 2 is essentially constructed in the same way as the counting circuit 1, so that two identical components are provided with the same reference numerals within the frame. The input 21 of the phase shifter 2 corresponding to the start input 11 of the counting circuit 1 is connected to the counting input 104 of the counting circuit. The parallel outputs 13 to 16 are connected to the parallel inputs 23 to 26 of the phase shifter 2. The only difference in the structure of the counting circuit 1 and the phase shifter 2 is that in the phase shifter 2, an input of the gate 6 is not connected to the clock input T of its flip-flop 17, but is connected to the corresponding input of the gate 6 in the counting circuit 1 The mode of operation of the circuit arrangement shown in FIG. 2 will now be explained in more detail: The clock pulse sequence corresponding to the alternating voltage is constantly given to the counting input 12 of the counting circuit 1, the pulses of which appear at the zero crossing phases. At an input 28 of the phase shifter 2, the clock pulse train, the pulse train frequency of which is equal to twice the alternating current frequency times the number m of all count values that can be passed through, is given. At the start input U of the counting circuit 1, the logic value "1" is present in the idle state. To switch on a consumer located in the mains line A , the start input 11 is set to the logical value “0” (assuming positive logic). The logical value "0" is present as long as long as the load is switched Will dei consumers switched off, the start input 11 is reset to the logic value "1", the switch-on at the start input 11 first sets · when the clock input T flip-flop 17 so that at Clear input 102 of the counter, the logical value "0" appears and the counter 10 is cleared. Then the counter is set to the initial value with a delay of 1 via the set input 101 Counting counts the counting pulses up to the zero crossing (Ii
Zählimpulse) und gibt am Ausgang 103 einen Impuls ab, der das Flipflop rücksetzt, se daß am Löscheingang 102 der logische Wert »0« anliegt und der Zähler gesperrt wird. An den Parallelausgängen 13 bis 16 liegt von da an stets der Zählerstand »Null« an. Mit der Rückflanke des ersten hinter dem Tor 6 in der Zählschaltung 1 erscheinenden Zählimpulses wird über den Eingang 21 der Zähler 10 im Phasenschieber 2 zunächst gelöscht und dann auf den am Eingang 21 und den Paralleleingängen 21 bis 26 anliegenden Wert gesetzt. Unmittelbar anschließend wird das Tor 6 im Phasenschieber 2 für die am Eingang 28 anliegenden Zähltakte geöffnet. Dies geschieht dadurch, daß die Einschaltflanke am Starteingang !! über eine entsprechende Verzögerungsschaltung 7 so lange verzögert wird, bis der Zähler 10 im Phasenschieber 2 gesetzt ist. Der Zähler im Phasenschieber 2 zählt die Zählimpulse am Eingang 28 bis zum Nulldurchgang. Beim Nulldurchgang wird am Ausgang 103 wie in der Zählschaltung 1 ein Impuls abgeben, der das Flipflop 17 im Phasenschieber 2 rücksetzt und damit den Zähler löscht und sperrt Dieser Impuls wird gleichzeitig als Schaltimpuls für das Triac 5 verwendet. Mit der Rückflanke des nächsten Zählimpulses am Ausgang des Tores 6 wird der Zähler im Phasenschieber 2 auf den gegenüber dem vorhergehenden Anfangswert um 1 verminderten Anfangswert gesetzt und erneut gestartet. Die vorstehend beschriebenen Vorgänge wiederholen sich analog. Jedoch wird die Zähldauer im Zähler des Phasenschiebers 2 ständig kürzer, da mit abnehmendem Zählerstand in der Zählschaltung 1 immer weniger Impulse in dem Phasenschieber 2 gezählt werden. Von dem Moment an, an dem an den Parallelausgängen 13 bis 16 und damit an den Paralleleingängen 23 bis 26 stets der Wert »Null« anliegt, bewirkt nach dem Setzen des Zählers im Phasenschieber 2 jeweils schon der erste Zählimpuls am Eingang 28, daß am Ausgang 103 ein Impuls abgegeben wird. Das Triac 5 wird damit praktisch unmittelbar nach jeder Nulldurchgangsphase der Wechselspannung erneut eingeschaltet. Wird nun der Starteingang 11 der Zählschaltung wieder auf den logischen Wert »1« gesetzt, werden die beiden Tore 6 in der Zählschaltung und im Phasenschieber gesperrt und ein in der Netzleitung 4 liegender Verbraucher abgeschaltet, wenn der Haltestrom des Triacs 5 unterschritten wird.Counting pulses) and emits a pulse at output 103 which resets the flip-flop, ensuring that the logical value "0" is present at the clear input 102 and the counter is blocked. From then on, the counter reading "zero" is always present at the parallel outputs 13 to 16. With the trailing edge of the first counting pulse appearing behind gate 6 in counting circuit 1, counter 10 in phase shifter 2 is first cleared via input 21 and then set to the value present at input 21 and parallel inputs 21 to 26. Immediately thereafter, the gate 6 in the phase shifter 2 is opened for the counting cycles applied to the input 28. This happens because the switch-on edge at the start input !! is delayed by a corresponding delay circuit 7 until the counter 10 in the phase shifter 2 is set. The counter in phase shifter 2 counts the counting pulses at input 28 until they cross zero. At the zero crossing, a pulse is emitted at output 103, as in counting circuit 1, which resets flip-flop 17 in phase shifter 2 and thus clears and blocks the counter. This pulse is also used as a switching pulse for triac 5. With the trailing edge of the next counting pulse at the output of gate 6, the counter in phase shifter 2 is set to the starting value which is 1 lower than the previous starting value and is started again. The processes described above are repeated analogously. However, the counting time in the counter of the phase shifter 2 becomes shorter and shorter, since fewer and fewer pulses are counted in the phase shifter 2 as the count in the counting circuit 1 decreases. From the moment when the value "zero" is always applied to parallel outputs 13 to 16 and thus to parallel inputs 23 to 26, after setting the counter in phase shifter 2, the first counting pulse at input 28 causes the output 103 a pulse is emitted. The triac 5 is thus switched on again practically immediately after each zero crossing phase of the alternating voltage. If the start input 11 of the counting circuit is set to the logical value "1" again, the two gates 6 in the counting circuit and in the phase shifter are blocked and a consumer in the power line 4 is switched off when the holding current of the triac 5 is not reached.
Das Tor 6 im Phasenschieber 2 kann entfallen, wenn man den Zähleingang 104 im Phasenschieber 2 über einen entsprechenden Impulsmultiplizierer und über die Verzögerungsschaltung 7 mit dem Ausgang des Tores 6 in der Zählschahung 1 verbindet. Es ist jedoch zweckmäßig, im Hinblick auf das Ziel, möglichst normierte Bausteine zur Verfügung zu stellen, wenn die Funktionsblöcke sämtliche notwendigen Schaltmittel und Verschaltungen enthalten, die für den Betrieb als Zählschaltung bzw. als Phasenschieber erforderlich sind. In F i g. 3 ist schematisch ein solches Bauteil dargestellt Für die Anschlüsse und die einzelnen Schaltteile sind die gleichen Bezugszeichen verwendet wie in Fig.2. Neu hinzugekommen ist lediglich ein Schalter 30, der geschlossen wird, wenn das Bauteil als Zählschaltung verwendet wird und der bei Verwendung des Bauteiles als Phasenschieber offenbleibt. Die gesamte Vorrichtung kann aber auch als einzelnes integriertes Bauteil ausgeführt werden.The gate 6 in the phase shifter 2 can be omitted if the counting input 104 in the phase shifter 2 is connected to the output of the gate 6 in the counting circuit 1 via a corresponding pulse multiplier and via the delay circuit 7. In view of the goal, however, it is expedient to provide standardized modules as far as possible if the function blocks contain all the necessary switching means and interconnections that are required for operation as a counting circuit or as a phase shifter. In Fig. Such a component is shown schematically in FIG. 3. The same reference symbols are used as in FIG. 2 for the connections and the individual switching parts. The only new addition is a switch 30 which is closed when the component is used as a counting circuit and which remains open when the component is used as a phase shifter. The entire device can, however, also be designed as a single, integrated component.
In F i g. 4 ist eine andere Realisierungsmöglichkeit der Vorrichtung gezeigt Die Zählschaltung 1 ist im wesentlichen genauso aufgebaut wie die in Fig.2. Sämtliche Bauteile und Ein- und Ausgänge sind mit denen in F i g. 2 identisch und mit denselben Bezugszeichen versehen. Der Phasenschieber 2 besteht aus einer »1 aus M«- Decodierung 40 mit den Eingängen 43 bis 46 und den Ausgängen 402 bis 407 und aus einem Λί-Bit-Schieberegister 50 mit Paralleleingabe, dessen Paralleleingänge 502 bis 507 mit den Ausgängen 402 bis 407 der »1 aus M«-Decodierung verbunden sind. Das M-Bit-Schieberegister 50 weist weiterhin einen Setzeingang 51, einen Takteingang 52 und einen SerienausgangIn Fig. 4 shows another possible way of realizing the device. The counting circuit 1 is essentially constructed in the same way as that in FIG. All components and inputs and outputs are identical to those in FIG. 2 are identical and given the same reference numerals. The phase shifter 2 consists of a "1 from M" decoding 40 with the inputs 43 to 46 and the outputs 402 to 407 and a Λί-bit shift register 50 with parallel input, whose parallel inputs 502 to 507 with the outputs 402 to 407 of the "1 out of M" decoding are connected. The M-bit shift register 50 also has a set input 51, a clock input 52 and a series output
ίο 53 auf. Der Setzeingang 51 ist über ein Verzögerungsglied 70 mit dem Zähleingang 104 des Zählers 10 verbunden. Das M-Bit-Schieberegister 50 muß weiterhin eine Sperrvorrichtung aufweisen, die den Schiebebetrieb während des Setzens sperrt. Die Arbeitsweise der ganzen Vorrichtung wird am besten an einem konkreten Ausführungsbeispiel erläutert Der Zähler 10 besteht beispielsweise aus dem in der Beschreibung genannten 4-Bit-Umkehrzähler. Die »1 aus M«-Decodierung 40 besteht z. B. aus einem BCD-Dezimal-Decoder. Das M-Bit-Schieberegister 50 besteht aus einem 8-Bit-Schieberegister mit Paralleleingabe. Es sei nun die Wirkungsweise dieses konkreten Ausführungsbeispieles näher erläutert: Wie im Ausführungsbeispiel in Fig.2 wird über den Starteingang 11 durch eine Einschaltflanke der Zähler 10 auf einen Anfangswert gesetzt und gestartet Der Anfangswert wird dabei so gewählt, daß das höchstwertige Bit (MSB) des Zählers auf dem logischen Wert »1« liegt, während die anderen Bits auf dem logischen Wert »0« liegen. Gleichzeitig wird mit dieser Einschaltflanke über den Eingang 54 das Schieberegister 50 auf Schiebebetrieb gestellt. Der erste nach dem Einschalten am Zähleingang 12 der Zählschaltung erscheinende Zählimpuls setzt den Zähler 10 auf den nächst niedrigeren Wert. Dieser Zählimpuls wird zugleich verzögert und invertiert als Setzimpuls auf den Setzeingang 51 des Schieberegisters gegeben. Die Verzögerungszeit muß dabei so groß gewählt werden, daß gewährleistet ist, daß der decodierte nächst niedrigere Zählerstand an den Eingängen 502 bis 507 sicher anliegt. Um ein sicheres Setzen des Schieberegisters zu gewährleisten, wird der verzögerte, aber nicht invertierte Zählimpuls auf den Eingang 54 gegeben, wodurch bewirkt wird, daß während des Setzens das Schieberegister im Sperrzustand ist. Mit der abfallenden Flanke des Zählimpulses wird das Schieberegister wieder auf Schiebebetrieb gestellt und der gesetzte Wert über den Serienausgang 53 ausgeschoben. Die am Takteingang 52 anliegenden Schiebetakte werden so gewählt, daß ihre Impulsfolgefrequenz gleich der Impulsfolgefrequenz der Zählimpulse für die Zählschaltung 1mal der Anzahl der Bits im Schieberegister beträgt. Gemäß einer bekannten Wahrheitstafel für die »1 aus M«-Decodierung 40 wird mit dem ersten Zählimpuls nach dem Einschalten der zum Eingang 507 gehörige Speicherplatz des Schieberegisters auf den logischen Wert »1« gesetzt, während alle anderen Speicherplätze auf dem logischen Wert »0« liegen. Der logische Wert »1« wird beim Schiebebetrieb durch das Register geschoben und erscheint danach am Serienausgang 53 als Schaltimpuls für das Triac 5. Bei jedem Zählimpuls am Zähleingang 12 wiederholen sich die vorstehend geschilderten Vorgänge, wobei der logische Wert »1« sukzessive um einen Speicherplatz nach links verschoben in das Schieberegister gesetzt wird. Erreichtίο 53 on. The set input 51 is connected to the counting input 104 of the counter 10 via a delay element 70. The M-bit shift register 50 must also have a blocking device which blocks the shift operation during the setting. The mode of operation of the entire device is best explained using a specific exemplary embodiment. The counter 10 consists, for example, of the 4-bit reversing counter mentioned in the description. The "1 out of M" decoding 40 consists e.g. B. from a BCD decimal decoder. The M-bit shift register 50 consists of an 8-bit shift register with parallel input. It will now be explained the operation of this particular embodiment in more detail: As in the embodiment in Figure 2 is placed over the start input 11 through a switch-on of the counter 10 to an initial value and is started, the initial value is chosen so that the most significant bit (MSB) of the Counter is on the logical value "1", while the other bits are on the logical value "0". At the same time, with this switch-on edge, the shift register 50 is set to shift mode via the input 54. The first counting pulse appearing after switching on at the counting input 12 of the counting circuit sets the counter 10 to the next lower value. This counting pulse is at the same time delayed and inverted as a set pulse to the set input 51 of the shift register. The delay time must be selected to be so large that it is ensured that the decoded next lower counter reading is reliably present at the inputs 502 to 507. In order to ensure that the shift register is set reliably, the delayed but not inverted counting pulse is applied to input 54 , which means that the shift register is in the blocked state during the setting. With the falling edge of the counting pulse, the shift register is set to shift mode again and the set value is shifted out via the series output 53. The shift clocks present at clock input 52 are selected so that their pulse repetition frequency is equal to the pulse repetition frequency of the counting pulses for the counting circuit 1 times the number of bits in the shift register. According to a known truth table for the "1 out of M" decoding 40 , with the first counting pulse after switching on, the storage location of the shift register belonging to input 507 is set to the logical value "1", while all other storage locations are set to the logical value "0". lie. The logic value "1" is shifted through the register during shift operation and then appears at the series output 53 as a switching pulse for the triac 5. With each count pulse at the counter input 12 , the processes described above are repeated, with the logic value "1" successively adding one memory location shifted to the left is set in the shift register. Achieved
t* der Zähler 10 den Nulldurchgang, wird er arretiert und von da an der logische Wert »1« auf den am weitesten links liegenden Speicherplatz des Schieberegisters gcsct?l. Es erscheint dann praktisch gleichzeitig mit When the counter 10 passes through zero, it is locked and from then on the logical value "1" is transferred to the leftmost memory location of the shift register gcsct? l. It then appears practically at the same time as
jedem Zählimpuls am Serienausgang S3 der Schaltimpuls für das Triac.the switching pulse for the triac for each counting pulse at the series output S3.
Mit der Abschaltflanke am Starteingang 11 der Zählschaltung sperrt das Tor 6 in der Zählschaltung und das Schieberegister wird über den Eingang 54 in Sperrzustand gesetzt. Der Verbraucher wird abgeschaltet, wenn der Wechselstrom den Haltestrom des Triacs unterschreitet. Der Phasenschieber kann auch so abgeschaltet werden, daß in den Schiebetakteingang ein, dem Tor 6 in der Zählschaltung entsprechendes UND-Tor geschaltet wird, wobei ein Eingang dieses Tores mit dem Setzeingang 5 des Flipflops 17 in der Zählschaltung verbunden ist. Das ODER-Tor 80 und die Verbindung eines Einganges dieses Tores mit dem Starteingang 11 der Zählschaltung kann dann entfallen.With the switch-off edge at the start input 11 of the counting circuit, the gate 6 locks in the counting circuit and the shift register is set to the blocking state via input 54. The consumer is switched off, when the alternating current falls below the holding current of the triac. The phase shifter can also do so be switched off that in the shift clock input, the gate 6 in the counting circuit corresponding AND gate is switched, one input of this gate with the set input 5 of the flip-flop 17 in the Counting circuit is connected. The OR gate 80 and the connection of an input of this gate with the Start input 11 of the counting circuit can then be omitted.
Eine weitere Reaiisierungsmögiichkeit für den Phasenschieber besteht darin, daß an die Ausgänge des Zählers der Zählschaltung 1 ein Analog-Digital-Wandler angeschlossen ist, dessen Analogsignalausgang mit dem Steuereingang eines spannungsgesteuerten Phasenschiebers verbunden istAnother possibility for the phase shifter to react consists in that an analog-digital converter is connected to the outputs of the counter of the counting circuit 1 is connected, the analog signal output of which is connected to the control input of a voltage-controlled phase shifter connected is
Die vorstehend beschriebenen Vorrichtungen können zu einem wirkungsvollen Schutz für die leistungsempfindlichen Halbleiterleistungsschalter in Form einer Leistungsreglerschaltung weitergebildet werden. Dazu ist lediglich notwendig, daß die Zählschaltung eine über mindestens einen Umschalteingang durch mindestens ein UmschaUsignal in ihrer Zählrichtung umschaltbare Zählschaltung ist und daß am Halbleiterleistungsschalter ein Sensor angebracht ist, der eine von der Verlustleistung abhängige physikalische Größe des Halbleiterleistungsschalters mißt und der jeweils beim Erreichen eines oberen vorgegebenen kritischen Wertes der Verlustleistung und beim Erreichen eines vorgebbaren unteren Wertes der Verlustleistung das UmschaUsignal für die Zählschaltung abgibt. Für die in den F i g. 2 und 4 angegebenen Ausführungsbeispiele kann dies sehr einfach durchgeführt werden. Der dort verwendete Zähler 10 ist ein Umkehrzähler, der über einen Umschalteingang wahlweise in seiner Zählrichtung umgeschaltet werden kann. Am Triac wird ein Wandler angebracht, der beispielsweise seine Sperrschichttemperatur abfühlt und in ein entsprechendes Spannungssignal umwandelt, weiches an einem Ausgang zur Verfügung steht. An diesen Ausgang wird ein Schmitt-Trigger angeschlossen, dessen Ausgang mit dem Umschalteingang des Zählers verbunden istThe devices described above can be an effective protection for the power-sensitive Semiconductor power switches are developed in the form of a power regulator circuit. In addition it is only necessary that the counting circuit has at least one switching input through at least one a switching signal is switchable counting circuit in its counting direction and that on the semiconductor power switch a sensor is attached, which is dependent on the power loss physical variable of the Semiconductor power switch measures and each when reaching an upper predetermined critical value the power loss and when a predeterminable lower value of the power loss is reached Toggle signal for the counting circuit. For the in the F i g. 2 and 4 specified embodiments this can be done very easily. The counter 10 used there is a reversing counter that over a toggle input can optionally be switched in its counting direction. The triac becomes a Transducer attached, which, for example, senses its junction temperature and converts it to a corresponding Converts voltage signal that is available at an output. A Schmitt trigger connected, the output of which is connected to the toggle input of the counter
In F i g. 5 ist noch einmal der in F i g. 1 dargestellte prinzipielle Aufbau der Vorrichtung gezeigt Im Unterschied zu dort ist zwischen die Parallelausgänge 13 bis 16 der Zählschaltung 1 und die Paralleleingänge 23 bis 26 des Phasenschiebers 2 ein ROM 3 (read only memory) geschaltet. Dadurch kann jedem Zählerstand ein der Einschaltcharakteristik des Verbrauchers angepaßter Wert für den Phasenschieber zugeordnet werden.In Fig. 5 is once again that in FIG. 1 shown basic structure of the device shown In contrast to there is between the parallel outputs 13 to 16 of the counting circuit 1 and the parallel inputs 23 to 26 of the phase shifter 2 a ROM 3 (read only memory). This means that each meter reading can be adapted to the switch-on characteristics of the consumer Value for the phase shifter can be assigned.
Hierzu 3 Blatt ZeichnungenFor this purpose 3 sheets of drawings
Claims (5)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19752543653 DE2543653C3 (en) | 1975-09-30 | 1975-09-30 | Device, in particular for limiting inrush current for electrical power consumers |
| JP11788576A JPS5243964A (en) | 1975-09-30 | 1976-09-30 | Power load making current limiter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19752543653 DE2543653C3 (en) | 1975-09-30 | 1975-09-30 | Device, in particular for limiting inrush current for electrical power consumers |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2543653A1 DE2543653A1 (en) | 1977-04-14 |
| DE2543653B2 DE2543653B2 (en) | 1978-08-24 |
| DE2543653C3 true DE2543653C3 (en) | 1979-05-03 |
Family
ID=5957866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19752543653 Expired DE2543653C3 (en) | 1975-09-30 | 1975-09-30 | Device, in particular for limiting inrush current for electrical power consumers |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS5243964A (en) |
| DE (1) | DE2543653C3 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2806223A1 (en) * | 1978-02-14 | 1979-08-16 | Sortimat Creuz & Co Gmbh | CONTROL FOR VIBRATION DRIVES |
| US5410193A (en) * | 1992-10-02 | 1995-04-25 | Eastman Kodak Company | Apparatus and technique for connecting a source of zero crossing AC voltage to and disconnecting it from an AC load line |
-
1975
- 1975-09-30 DE DE19752543653 patent/DE2543653C3/en not_active Expired
-
1976
- 1976-09-30 JP JP11788576A patent/JPS5243964A/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE2543653B2 (en) | 1978-08-24 |
| DE2543653A1 (en) | 1977-04-14 |
| JPS5243964A (en) | 1977-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2838549C2 (en) | Pulse width measuring circuit for use in a processor system | |
| DE19910885C2 (en) | Circuit arrangement for the trouble-free initialization of delay-locked loop circuits with Fast-Lock | |
| DE2816259A1 (en) | ANALOG-DIGITAL CONVERTER IN THE FORM OF A CHARGE-COUPLED SEMICONDUCTOR CIRCUIT | |
| DE2543653C3 (en) | Device, in particular for limiting inrush current for electrical power consumers | |
| DE2928533A1 (en) | ELECTRONIC CLOCK | |
| DE2151588A1 (en) | Dormant power inverter | |
| DE3015214A1 (en) | MULTI-PHASE INVERTER SYSTEM | |
| DE2653871C2 (en) | Arrangement for generating alternating voltage with an asynchronous generator | |
| DE3007824C2 (en) | Programmable frequency divider | |
| DE2558287A1 (en) | INFORMATION STORAGE | |
| DE2749141A1 (en) | ELECTRIC CLOCK | |
| DE3020071A1 (en) | INVERTER | |
| DE2050787B2 (en) | BRIDGE INVERTER WITH DC COMMUTATION | |
| DE2143470A1 (en) | Code converter | |
| DE2817707A1 (en) | DIGITAL SYNTHETIZED AUXILIARY FREQUENCY | |
| DE2703570C2 (en) | ||
| DE1956857A1 (en) | Logical device for controlling stepper motors | |
| DE1774168A1 (en) | Transmission and storage stage for shift registers and similar arrangements | |
| DE1170464B (en) | Transmission arrangement working with pulse code modulation | |
| EP0326856A1 (en) | Electronic pulse counter | |
| DE3410800C2 (en) | ||
| DE3408961C2 (en) | ||
| DE2242415C2 (en) | Circuit arrangement for protecting an inverter | |
| DE2557339C2 (en) | Circuit arrangement for converting an anisochronous binary input signal into an isochronous binary output signal | |
| DE2210037B2 (en) | Memory processor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8339 | Ceased/non-payment of the annual fee |