DE2542901A1 - Sandwich type semiconductor device with controlled switching - has several groups of electric connections in each connecting pattern between two layers - Google Patents

Sandwich type semiconductor device with controlled switching - has several groups of electric connections in each connecting pattern between two layers

Info

Publication number
DE2542901A1
DE2542901A1 DE19752542901 DE2542901A DE2542901A1 DE 2542901 A1 DE2542901 A1 DE 2542901A1 DE 19752542901 DE19752542901 DE 19752542901 DE 2542901 A DE2542901 A DE 2542901A DE 2542901 A1 DE2542901 A1 DE 2542901A1
Authority
DE
Germany
Prior art keywords
layers
gate electrode
layer
pattern
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19752542901
Other languages
German (de)
Inventor
William Fong-Yan
John Mansell Garrett
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Mobility Ltd
Original Assignee
Westinghouse Brake and Signal Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Westinghouse Brake and Signal Co Ltd filed Critical Westinghouse Brake and Signal Co Ltd
Publication of DE2542901A1 publication Critical patent/DE2542901A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0839—Cathode regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41716—Cathode or anode electrodes for thyristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Abstract

The semiconductor device consists of at least four layers of alternating conductivity forming pn-junctions and a pattern of electric connections between each intermediate layer coupled to a gate electrode. Each pattern contains at least two groups of electric connections, one pattern group being provided near to the gate electrode. The connections of this group have relatively greater dimensions than those of the connections of the remaining groups. They are spaced from the gate electrode edge by a distance exceeding their dimensions. The remaining connections are of smaller dimensions but their numbers per surface unit are higher. The outer layers are provided with electrodes carrying the main current of the device, the gate electrode being provided on the intermediate layer.

Description

Haibleitervorrichtung Die Erfindung bezieht sich auf Haibleitervorrichtungen und insbesondere, jedoch nicht ausschliesslich, auf solche Halbleitervorrichtungen, die als Thyristoren bekannt sind. Semiconductor Devices The invention relates to semiconductor devices and in particular, but not exclusively, to such semiconductor devices, known as thyristors.

Ein Thyristor weist fUr gewöhnlich einen kreisförmigen Sandwich-Aufbau aus vier Schichten aus halbleitendem Material auf, die abwechseln p- und n-leitfähig sind, wobei pn-Ubergänge zwischen benachbarten Schichten vorhanden sind. Es sind auch nicht kreisförmig aufgebaute Thyristoren bekannt. A thyristor usually has a circular sandwich structure made of four layers of semiconducting material, which alternate p- and n-conductive are, where pn junctions are present between adjacent layers. There are also non-circular thyristors known.

Je eine Hauptstrom führende Elektrode ist an der Aussenseite jeder äussersten Schicht des Thyristors angeschlossen, und eine Torelektrode ist an einer der Zwischenschichten bei einigen Ausführungsformen oder zwei Torelektroden sind an zweckmässigen Stellen bei anderen Ausführungsformen befestigt. Es gibt zahlreiche Verbesserungen und Variationen dieser Grundbauform eines Thyristors, beispielsweise kann wenigstens eineder Zwischenschichten zur gleichen äusseren Fläche der benachbarten Aussenschicht herausgeführt sein.One main current carrying electrode is on the outside of each outermost layer of the thyristor, and a gate electrode is connected to one of the intermediate layers in some embodiments are or two gate electrodes attached to appropriate places in other embodiments. There are numerous Improvements and variations this basic design of a thyristor, for example, at least one of the intermediate layers can be connected to the same outer surface the adjacent outer layer to be brought out.

Eine bemerkenswertere Bauform eines Thyristors weist einen oder mehrere Kurzschlussstromkreise oder -stellen zwischen der einen äusseren Schicht und der nächst benachbarten Schicht (welche einen pn-Ubergang mit der vorgenannten äusseren Schicht bildet)auf, wobei eine derartige Anordnung für gewöhnlich als Halbleiter mit kurzgeschlossenem Emitter bezeichnet wird (shorted emitter). Kurzgeschlossene Emittervorrichtungen haben besondere, bekannte Vorteile, und ein Zweck der vorliegenden Erfindung besteht darin, eine Halbleitervorrichtung eines ähnlichen Typs zu schaffen, welcher verbesserte Betriebscharakteristiken aufweist.A more notable design of a thyristor has one or more Short-circuit circuits or locations between the one outer layer and the next adjacent layer (which has a pn junction with the aforementioned outer Layer forms), with such an arrangement usually as a semiconductor is referred to as a shorted emitter. Short-circuited Emitter devices have particular, known advantages and a purpose of the present Invention is to provide a semiconductor device of a similar type, which has improved operating characteristics.

Gemäss der Erfin#dung ist eine Halbleitervorrichtung der Art mit gesteuerter Schaltung in Sandwich-Aufbau aus wenigstens vier Schichten aus halbleitendem Material ausgebildet, welche abwechselnd p- und n-leitfähig sind, wobei zwischen benachbarten Schichten pn-t.Jbergänge vorhanden sind, und weist weiterhin je eine entsprechende Hauptstrom führende, elektrisch mit einer der äussersten Schichten des Sandwich-Aufbaus verbundene Elektrode und wenigstens eine an einer Zwischenschicht befestigte Torelektrode auf, welche mit einer der äussersten Schichten einen pn-übergang bildet. According to the invention, a semiconductor device is of the type with controlled circuit in a sandwich construction of at least four layers of semiconducting Material formed, which are alternately p- and n-conductive, with between adjacent layers pn-t.jübergangs are present, and still has one each corresponding main current carrying, electrical with one of the outermost layers the sandwich structure connected electrode and at least one on an intermediate layer attached gate electrode, which has a pn junction with one of the outermost layers forms.

Die Vorrichtung gemäss der Erfindung zeigt ein Muster elektrischer Verbindungen zwischen der oder jeder Zwischenschicht, an welcher eine Torelektrode befestigt ist, wobei die Hauptstrom führende ElektrOde mit der entsprechenden benachbarten äussersten Schicht verbunden ist, jede dieser elektrischen Verbindungen den entsprechenden pn-übergang zwischen der entsprechenden Zwischenschicht und der entsprechenden benachbarten äussersten Schicht überbrückt, das Muster oder jedes Muster wenigstens zwei Gruppen von elektrischen Verbindungen aufweist, in dem Muster oder in jedem Muster eine der Gruppen näher zur Torelektrode oder am nächsten zur Torelektrode angeordnet ist und die elektrischen Verbindungen dieser Gruppe vergleichsweise grössere Abmessungen als die Abmessungen der elektrischen Verbindungen der verbleibenden Gruppen haben, jedoch von der Kante der Torelektrode um eine Strecke im Abstand angeordnet ist, die grdsser als ihre Abmessungen ist und wobei die elektrischen Verbindungen des verbleibenden Teils der Gruppen vergleichsweise kleinere Abmessungen jedoch eine grössere Anzahl pro Flächeneinheit haben.The device according to the invention shows a pattern of electrical Connections between the or each intermediate layer on which a gate electrode is attached, the main current carrying electrode with the corresponding neighboring one outermost layer is connected, each of these electrical connections the corresponding pn junction between the corresponding intermediate layer and the corresponding neighboring outermost layer bridged, the pattern or each pattern at least two groups of electrical connections has one in the pattern or in each pattern of the groups closer to the gate electrode or closest to the gate electrode and the electrical connections of this group are comparatively larger dimensions than have the dimensions of the electrical connections of the remaining groups, but is spaced a distance from the edge of the gate electrode, which is larger than its dimensions and where the electrical connections of the However, the remaining part of the groups has comparatively smaller dimensions have a larger number per unit area.

Die Vorrichtung gemäss der Erfindung kann ein Halbleiter aus vier Schichten sein, welcher in einer Richtung leitend ist, oder es kann sich um einen in zwei Richtungen leitenden Halbleiter mit fnf Schichten handeln. Die Vorrichtung kann eine einzige Steuer- bzw. Torelektrode aufweisen, wobei der Torstrom über die eine der Hauptstrom führenden Elektroden zur Quelle zurückkehrt, oder sie kann zwei Torelektroden aufweisen, so dass der Torstromweg vom Hauptstromweg ausserhalb der Vorrichtung unabhängig ist. The device according to the invention can be a semiconductor of four Layers that are conductive in one direction, or it can be one act in two directions conductive semiconductors with five layers. The device can have a single control or gate electrode, the gate current via the one of the main current carrying electrodes returns to the source, or it can have two Have gate electrodes, so that the gate current path from the main current path outside the Device is independent.

Bei einer bevorzugten Ausführungsform mit vier Schichten ist die Vorrichtung gemäss der Erfindung kreissymmetrisch ausgebildet, wobei eine zentrisch angeordnete Torelektrode in der Form eines leitenden Punktes direkt mit der nächsten Zwischenschicht durch ein leicht grösseres Loch in der benachbarten äussersten Schicht verbunden ist, wobei die äusserste Schicht in sich ein Muster aufweist (welches vorzugsweise durch zweckmässiges Abdecken bzw. Maskieren während der Diffusion bei der Herstellung der Vorrichtung gebildet wird), wodurch die Hauptstrom führende Elektrode an der äusseren Fläche der äussersten Schicht abgesetzt werden kann, um eine Mehrzahl von elektrischen Verbindungen mit der zur äusseren Schicht benachbarten Zwischenschicht unmittelbar herzustellen, welche den pn-übergang zwischen diesen Schichten überbrücken, wobei das Muster erstens in der Form einer kreisförmig sich erstreckenden Reihe aus Kreisen verhältnismässig grossen Durchmessers mit von der Torelektrode im wesentlichen gleichen Abstand und zweitens in der Form von ausserhalb dieser Reihe in bemerkenswerter Anzahl bzw. Mehrzahl verteilter verhältnismässig kleiner radial länglich ausgebildeter Ellipsen oder abgerundeter Rechtecke vorliegt, welche vorzugsweise so ausgebreitet oder ausgefächert angeordnet sind, dass sie rund um den Umfang der Vorrichtung hinlnlich gleichförmig verteilt sind. In a preferred embodiment with four layers, the Device according to the invention designed circularly symmetrical, one centrally arranged gate electrode in the form of a conductive point directly with the next Intermediate layer through a slightly larger hole in the adjacent outermost layer is connected, with the outermost layer having a pattern in itself (which preferably by appropriate covering or masking while diffusion is formed in the manufacture of the device), creating the main flow leading electrode are deposited on the outer surface of the outermost layer can to make a plurality of electrical connections with the to the outer layer adjacent intermediate layer to be produced directly, which forms the pn junction between bridge these layers, the pattern first being in the shape of a circular extending series of circles of relatively large diameter with from the gate electrode is essentially the same distance and secondly in the form of the outside this series in a remarkable number or majority distributed proportionally small, radially elongated ellipses or rounded rectangles are present, which are preferably arranged so spread out or fanned out that they are fairly uniformly distributed around the circumference of the device.

Die Erfindung wird nachstehend anhand der Zeichnung beispielsweise erläutert. The invention is illustrated below with reference to the drawing, for example explained.

Die einzige Figur der Zeichnung ist eine Darstellung eines Teile des vorgenannten Musters elektrischer Verbindungen in Draufsicht und in Vergrösserung. The only figure in the drawing is a representation of a part of the aforementioned pattern of electrical connections in plan view and enlarged.

Der Figur ist das Abdeck- oder Maskenmuster zu entnehmen, welches an einer kreisförmizsen Scheibe oder an einem kreisförmigen Plättchen aus halbleitendem Material vor der Diffusion der Emitterschicht bei der Herstellung eines Vierschichtenthyristors angebracht wird, oder alsAlternative das Lochmuster zu entnehmen, durch welches die Emitterschicht bis in die Nähe der benachbarten Basisschicht geätzt wird, wobei dies von dem gewählten Herstellungsverfahren abhängt. Der Thyristor ist kreissymmetrisch um einen Punkt 10 ausgebildet und weist einen schrägen oder abgeschrägten Umfangsteil 12 auf, der nur zum Teil gezeigt ist. Die Stelle des Torpunktes, wenn die Vorrichtung vollständig hergestellt worden ist, ist mit 14 bezeichnet, wobei die Stellen der inneren und der äusseren Kante der Hauptstrom führenden Emitterlektrode (nicht gezeigt) bei 16 und 18 angedeutet sind. Die Gruppe der Emitterkurzschlussstellen, welche der Torelektrode im fertiggestellten Zustand am nächsten liegt, befindet sich innerhalb eines Ringes 20 und besteht aus einer kreisförmig sich erstreckenden Reihe von Kreisen 22 mit verhältnismässig grossem Durchmesser, welche von der Torelektrode in gleichem und ausreichendem Abstand angeordnet sind, d. h. sie sind grösser ausgebildet und in einem weiteren Abstand angeordnet als bei Thyristoren bekannter Art, welche viele identische regelmässig im Abstand angeordnete Emitterkurzschlussstrompunkte aufweisen, beispielsweise wie der Westinghouse-Transistor 45 FT. Weiter ausserhalb befindet sich eine weitere Gruppe aus Emitterkurzschlüssen, von denen aus Gründen der Klarheit der Darstellung lediglich ein radiales Segment 24 von ungefähr 30° dargestellt ist. Die Kurzschlüsse 26 in dieser weiteren Gruppe sind in radialer Richtung länglich ausgebildet und ausgefächert, um die Plasmaverteilung bzw. -ausbreitung zu unterstützen und ein schnelleres Einschalten der Vorrichtung zu ermöglichen, wenn diese durch Anlegen eines zweckmässigen Impulses zwischen der Torelektrode und der Hauptstrom führenden Emitterelektrode getriggert wird. The figure shows the cover or mask pattern, which on a circular disc or on a circular plate made of semiconducting Material before diffusion of the emitter layer in the manufacture of a four-layer thyristor is attached or, as an alternative, the pattern of holes through which the emitter layer is etched in the vicinity of the adjacent base layer, wherein this depends on the manufacturing process chosen. The thyristor is circularly symmetrical formed around a point 10 and has an inclined or beveled peripheral portion 12, only partially shown is. The place of the gate point, when the device has been completely manufactured, is denoted by 14, the locations of the inner and outer edges of the emitter electrode carrying the main current (not shown) at 16 and 18 are indicated. The group of emitter short-circuit points, which is closest to the gate electrode in the completed state within a ring 20 and consists of a circularly extending Series of circles 22 with a relatively large diameter, which from the gate electrode are spaced equally and sufficiently apart, d. H. they are trained larger and arranged at a further distance than in thyristors of the known type, which many identical emitter short-circuit current points arranged regularly at a distance have, for example like the Westinghouse transistor 45 FT. Further outside there is another group of emitter shorts, one of which is for reasons for clarity of illustration only a radial segment 24 of approximately 30 ° is shown. The short circuits 26 in this further group are radial Direction elongated and fanned out to the plasma distribution or propagation support and enable the device to be switched on more quickly, if this is done by applying an appropriate pulse between the gate electrode and the emitter electrode carrying the main current is triggered.

Bei der ersten Triggerung wird die zwischen Torelektrode und Emitterelektrode angelegte Spannung in bezug auf die Emitterelektrode in einer seitlichen Richtung radial ausserhalb zur Torelektrode abfallen. An einigen Punkten wird diese Spannung unterhalb dasjenige Niveau fallen, an welchem die Basisemitter - pn-Junktion in den Leitungszustand vorgespannt ist und auf diese Art und Weise eine Grenze für den anfänglichen Einschaltbereich der Vorrichtung festlegen, wobei dieses Problem in der Technik bekannt ist. Die Grösse (Durchmesser) und die Abstandsverteilung (in radialer Richtung und Umfangsrichtung) der Kurzschlüsse 22 innerhalb des Ringes 20 werden gewählt, um den anfänglichen Finschaltbereich zu maximieren, und die verbleibenden kleineren und weiter ausserhalb liegenden Kurzschlüsse 26 werden so dimensioniert und mit Abstand verteilt, um ein optimales Einschalten des verbleibenden Teils der Vorrichtung zu erreichen, indem die Plasmaverteilung bzw. Ladungsträgerausbreitung unterstützt (oder wenigstens nicht übermässig behindert) wird, wobei die radiale Länge in dieser Hinsicht unterstützend wirkt, obwohl sie nicht absolut wesentlich ist. During the first triggering, the one between the gate electrode and the emitter electrode applied voltage with respect to the emitter electrode in a lateral direction drop radially outside towards the gate electrode. At some points this tension becomes fall below the level at which the base emitter - pn junction in the line state is biased and in this way a limit for the set the initial switch-on range of the device, wherein this problem is known in the art. The size (diameter) and the distance distribution (in the radial direction and circumferential direction) of the short circuits 22 within the ring 20 are chosen to maximize the initial range and the remaining smaller and further outlying short circuits 26 are dimensioned in this way and spaced apart in order to optimally turn on the remaining part of the Device to be achieved by the plasma distribution or charge carrier propagation supported (or at least not excessively hindered), the radial Length is supportive in this regard, although not absolutely essential is.

Obwohl die oben gegebene Beschreibung der Ausf'.1hrungsform sich auf einekreissymmetrische Anordnung um eine mittige Steuer- bzw. Torelektrode bezieht, kann die Erfindung in entsprechender Weise auf andere Vorrichtungen übertragen werden, wobei die Torelektrode ringförmig ausgebildet und ausserhalb der Emitterelektrode angeordnet ist. Weiterhin kann die Erfindung auch auf lineare Anordnungen übertragen werden. Although the description given above of the embodiment is relates to a circularly symmetrical arrangement around a central control or gate electrode, the invention can be transferred in a corresponding manner to other devices, wherein the gate electrode is annular and outside the emitter electrode is arranged. Furthermore, the invention can also be applied to linear arrangements will.

Andere Formen, Grössenabmessungen und abgewandelte Anordnungen der Emitterkurzschlüsse liegen im Bereich der Erfindung, die Wahl dieser Grössen unterliegt jedoch der grundsätzlichen Überlegung, dass die Kurzschlüsse, die der Steuerlektrode am nächsten liegen, den geringst möglichen Anteil (vorzugsweise höchstens die Hälfte) des sich in seitlicher Richtung ausbreitenden Torstromes von der Emitterelektrode aufnehmen, wobei ein Potentialniveau über einen möglichst grossen Flächenbereich für die Triggerung aufrechterhalten wird. Dies, zugleich mit zweckmässigem Plasma ausbreitenden Kurzschlüssen ausserhalb der Kurzschlüsse, die der Steuerelektrode am nächsten liegen, wird die dV/dt -, di/dt - und die Abschaltcharakteristiken der Vorrichtung optimieren. Die zuletzt genannte Charakteristik kann etwas durch Rückwärtsvorspannen der Torelektrode verbessert werden, wenn die Vorrichtung abgeschaltet wird, und die dV/dt-Charakteristik kann in der gleichen Art und Weise verbessert werden. Other shapes, dimensions and modified arrangements of the Emitter short circuits are within the scope of the invention, the choice of these parameters is subject However, the fundamental consideration that the short circuits caused by the control electrode are closest, the lowest possible proportion (preferably at most half) of the gate current propagating in the lateral direction from the emitter electrode record, with a potential level over the largest possible surface area is maintained for triggering. This, at the same time with a useful one plasma Spreading short circuits outside the short circuits of the control electrode are closest, the dV / dt -, di / dt - and the switch-off characteristics of the Optimize device. The latter characteristic can be somewhat reversed by biasing the gate electrode are improved when the device is switched off, and the dV / dt characteristic can be improved in the same way.

Ein schnelleres Abschalten der Vorrichtung könnte ausserdem durch wahlweises Lebensdauerverringern erreicht werden, beispielsweise durch eine Gold-Dotierung, die innerhalb des Ringes 20 stärker als im verbleibenden Teil der Emitteroberfläche der Vorrichtung durchgeführt wird. Die Vorteile einer derartigen wahlweisen Lebensdauerverringerung sind: a) Die Stromdichte innerhalb des Ringes 20 ist niedriger als im Bereich ausserhalb des Ringes 20, was eine Folge des höheren Widerstandes der Spannungs/Stromdichte-Charakteristik innerhalb des Ringes 20 ist. A faster shutdown of the device could also by optional service life reduction can be achieved, for example by doping gold, those within the ring 20 stronger than in the remaining part of the emitter surface the device is carried out. The advantages of such optional life reduction are: a) The current density inside the ring 20 is lower than in the area outside of the ring 20, which is a consequence of the higher resistance of the voltage / current density characteristic is inside the ring 20.

b) Die Abschaltzeit für irgendeine Stromdichte einer Vorrichtung wird in dem Teil verringert, der sich innerhalb des Ringes 20 befindet, was eine Folge der kürzeren Ladungsträgerlebensdauer ist. b) The shutdown time for any device current density is reduced in the part that is inside the ring 20, which is a Consequence of the shorter charge carrier life.

Sowohl a) als auch b) neigen dazu, die tatsächliche Abschaltzeit desjenigen Teils zu verringern der sich innerhalb des Ringes 20 befindet, wodurch auf diese Art und Weise die Erhöhung der Abschaltzeit kompensiert wird, welche ansonsten aus der geringeren Zahl der den Emitter kurzschliessenden Punkte im Vergleich zur bisher üblichen Zahl resultiert, welche sich innerhalb des äusseren Umfangs des Ringes 20 befinden. Ausserdem ist der Bereich mit stärkerer Dotierung, in welchem die Lebensdauer verringert ist, weniger auf eine dV/dt - Triggerung empfindlich und wird demgemäss die verhältnismässig geringe dV/dt - Belastung innerhalb des Ringes 20 zufolge der geringen Anzahl der Emitterkurzschlüsse kompensieren. Both a) and b) tend to be the actual shutdown time of that part which is located within the ring 20, whereby in this way the increase in the switch-off time is compensated, which otherwise from the smaller number of points short-circuiting the emitter compared to The result is the usual number, which is within the outer scope of the Ring 20 are located. In addition, the area with heavier doping is in which the service life is reduced, less on a dV / dt triggering sensitive and is accordingly the relatively low dV / dt load within of the ring 20 to compensate for the small number of emitter short circuits.

Ausserdem weist der innere Teil der Vorrichtung geringere Leitungsverluste (V2/R) als Folge seines höheren Widerstandes auf und wird daher bei einer geringeren Grenztemperatur als der des verbleibenden Teils der Vorrichtung betrieben. Dies wiederum wird mit dazu beitragen, die Abschaltzeit des Teiles der Vorrichtung innerhalb des Ringes 20 auf einem Minimum zu halten. In addition, the inner part of the device has lower conduction losses (V2 / R) as a result of its higher resistance and is therefore at a lower Limit temperature operated as that of the remaining part of the device. this in turn will help reduce the shutdown time of the part of the device inside of the ring 20 to a minimum.

Eine Halbleitervorrichtung gemäss der Erfindung weist die folgenden Abmessungen auf und ist wie in der Figur zu sehen aufgebaut: dl = 0,25 cm d2 = 0,34 cm rl = 0,3 cm r2 = 0,46 cm d3 = 0,065 cm b = 0,04 cm w = 0,02 cm r3 = 0,96 cm r4 = 1,1 cm A semiconductor device according to the invention has the following Dimensions and is constructed as shown in the figure: dl = 0.25 cm d2 = 0.34 cm rl = 0.3 cm r2 = 0.46 cm d3 = 0.065 cm b = 0.04 cm w = 0.02 cm r3 = 0.96 cm r4 = 1.1 cm

Claims (6)

Patent ansprüche #Halbleitervorrichtung mit gesteuerter Schaltung in Sandwich-Aufbau aus wenigstens vier Schichten aus halbleitendem Material mit abwechselnd p- und n-Leitfähigkeit, wobei sich zwischen benachbarten Schichten pn-Übergänge befinden, mit je einer Hauptstrom führenden mit den äussersten Schichten des Sandwich-Aufbaus elektrisch verbundenen Elektrode und wenigstens einer Torelektrode, welche an einer Zwischenschicht angeschlossen ist, welche einen pn-Übergang mit einer der äussersten Schichten aufweist, wobei die Vorrichtung ein Muster elektrischer Verbindungen zwischen der oder jeder Zwischenschicht aufweist, an der eine Torelektrode angeschlossen ist, die Hauptstrom führende Elektrode mit der entsprechenden benachbarten äussersten Schicht verbunden ist, und wobei jede elektrische Verbindung den entsprechenden pn-Übergang zwischen der jeweiligen Zwischenschicht und der jeweiligen benachbarten äussersten Schicht überbrückt, dadurch gekennzeichnet, dass das oder jedes Muster wenigstens zwei Gruppen (20, 24) elektrischer Verbindungen (22, 26) aufweist, in dem Muster oder in jedem Muster eine der Gruppen (20) näher bzw. am nächsten zur Torelektrode (14) angeordnet ist, die elektrischen Verbindungen (22) dieser Gruppe (20) relativ grosse bzw. Patent claims #Semiconductor device with controlled circuit in a sandwich construction of at least four layers of semiconducting material alternating p and n conductivity, with pn junctions between adjacent layers are located, each with a main stream leading to the outermost layers of the sandwich structure electrically connected electrode and at least one gate electrode which is connected to a Intermediate layer is connected, which has a pn junction with one of the outermost Layers, the device having a pattern of electrical connections between the or each intermediate layer to which a gate electrode is connected is, the main current carrying electrode with the corresponding neighboring outermost one Layer is connected, and each electrical connection is the corresponding one pn junction between the respective intermediate layer and the respective adjacent one outermost layer bridged, characterized in that the or each pattern at least two groups (20, 24) of electrical connections (22, 26) in one of the groups (20) closer or closest to the pattern or in each pattern Gate electrode (14) is arranged, the electrical connections (22) of this group (20) relatively large resp. grössere Abmessungen (d3) als die Abmessungen (w, b) der elektrischen Verbindungen (26) der verbleibenden Gruppen (24) aufweisen, jedoch von der Kante der Torelektrode (14) in einem Abstand (rl-dl/2) angeordnet sind, der grösser als ihre Abmessungen (d3) ist, und dass die elektrischen Verbindungen (26) in der verbleibenden Gruppe (24) der Gruppen (20, 24) verhältnismässig kleine bzw. kleinere Abmessungen (w, b) haben, jedoch in ihrer Anzahl pro Flächeneinheit zahlreicher sind.larger dimensions (d3) than the dimensions (w, b) of the electrical Have connections (26) of the remaining groups (24), but from the edge the gate electrode (14) are arranged at a distance (rl-dl / 2) which is greater than its dimensions (d3) and that the electrical connections (26) in the remaining Group (24) of the groups (20, 24) relatively small or smaller dimensions (w, b) but are more numerous in number per unit area. 2. Halbleitervorrichtung nach Anspruch 1 in Vierschichtaufbau mit Leitfähigkeit in einer einzigen Richtung, dadurch gekennzeichnet, dass die Vorrichtung kreissymmetrisch um einen Punkt (10) ausgebildet ist, die mittig angeordnete Torelektrode (14) die Form eines elektrisch leitenden Punktes hat, welcher direkt mit der nächsten Zwischenschicht durch einen leicht grösseren Durchgang (16) in der benachbarten äussersten Schicht (16-18) verbunden ist, die äußerste Schicht (16-18) ein Muster (20, 24) aufweist, welches für die Hauptstrom führende Elektrode, welche an der äusseren Fläche der äussersten Schicht (16-18) niedergeschlagen ist, eine Mehrzahl von direkten elektrischen Verbindungen (22, 26) mit der Zwischenschicht in der Nähe der äusseren Schicht vorsieht, die den pn-übergang zwischen diesen Schichten Überbrücken; und dass das Muster die Form erstens einer kreisförmig sich erstreckenden Reihe (20) aus verhältnismässig grossen Kreisen (22) hat, die im wesentlichen im gleichen Abstand von der Torelektrode (14) angeordnet sind, und zweitens ausserhalb der Reihe (20) aus einer wesentlichen Anzahl bzw. Mehrzahl aus verhältnismässig kleinen radial länglichen Ellipsen oder Rechtecken mit abgerundeten Ecken gebildet ist. 2. A semiconductor device according to claim 1 in a four-layer structure Conductivity in a single direction, characterized in that the device is formed circularly symmetrical around a point (10), the centrally arranged gate electrode (14) has the form of an electrically conductive point, which connects directly to the next Intermediate layer through a slightly larger passage (16) in the adjacent one outermost layer (16-18) is connected, the outermost layer (16-18) a pattern (20, 24), which for the main current-carrying electrode, which is connected to the outer surface of the outermost layer (16-18) is deposited, a plurality direct electrical connections (22, 26) with the intermediate layer in the vicinity the outer layer that bridges the pn junction between these layers; and that the pattern is in the form of first a circularly extending row (20) from relatively large circles (22), which are essentially the same Distance from the gate electrode (14) are arranged, and secondly outside the row (20) from a substantial number or plurality of relatively small radial elongated ellipses or rectangles with rounded corners is formed. 3. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass die Mehrzahl von verhältnismässig kleinen radial länglichen Ellipsen oder Rechtecken (26) mit abgerundeten Ecken im wesentlichen gleichmässig über den Umfang verteilt sind. 3. Semiconductor device according to claim 2, characterized in that that the majority of relatively small radially elongated ellipses or rectangles (26) with rounded corners distributed essentially evenly over the circumference are. 4. flalbleitervorrichtung nach Anspruch l,in Fünfschichtaufbau mit Leitfähigkeit in zwei Richtungen, dadurch gekennzeichnet, dass die äusseren Schichten und die entsprechenden nächsten Zwischenschichten nach Anspruch 2 oder 3 ausgebildet sind und die fünf Schichten um die Mittelschicht in beiden Richtungen und im rechten Winkel zu deren Ebene symmetrisch angeordnet sind. 4. fall arrester device according to claim l, in five-layer structure with Conductivity in two directions, characterized in that the outer layers and the corresponding next intermediate layers according to claim 2 or 3 and the five layers around the middle layer in both directions and are arranged symmetrically at right angles to the plane thereof. 5. Jialbleitervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das sich unter derjenigen Gruppe oder jeder Gruppe (20) befindliche Halbleitermaterial, welche der Torelektrode (14) näher oder am nächsten liegt, grössere Ladungsträger-Lebensdauerverringerungseigenschaften als das Material des verbleibenden Teiles aufweist. 5. Jialbleitervorrichtung according to any one of claims 1 to 4, characterized characterized in that that is located under that group or each group (20) Semiconductor material which is closer or closest to the gate electrode (14) is larger Carrier life reduction properties than the material of the remaining Has part. 6. Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass das halbleitende Material durch Gold dotiert ist, um die gewünschte örtliche Verringerung der Lebensdauer der Ladungsträger zu erzielen. Leerseite 6. Semiconductor device according to claim 5, characterized in that that the semiconducting material is doped by gold to the desired local To achieve a reduction in the service life of the charge carriers. Blank page
DE19752542901 1974-09-28 1975-09-26 Sandwich type semiconductor device with controlled switching - has several groups of electric connections in each connecting pattern between two layers Pending DE2542901A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB4225874 1974-09-28

Publications (1)

Publication Number Publication Date
DE2542901A1 true DE2542901A1 (en) 1976-04-08

Family

ID=10423597

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752542901 Pending DE2542901A1 (en) 1974-09-28 1975-09-26 Sandwich type semiconductor device with controlled switching - has several groups of electric connections in each connecting pattern between two layers

Country Status (2)

Country Link
DE (1) DE2542901A1 (en)
SE (1) SE7510815L (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2367354A1 (en) * 1976-10-08 1978-05-05 Bbc Brown Boveri & Cie THYRISTOR WITH TRANSMITTER SHORT CIRCUITS AND ITS APPLICATION
EP0039875A2 (en) * 1980-05-08 1981-11-18 SEMIKRON Elektronik GmbH Thyristor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2367354A1 (en) * 1976-10-08 1978-05-05 Bbc Brown Boveri & Cie THYRISTOR WITH TRANSMITTER SHORT CIRCUITS AND ITS APPLICATION
EP0039875A2 (en) * 1980-05-08 1981-11-18 SEMIKRON Elektronik GmbH Thyristor
EP0039875A3 (en) * 1980-05-08 1983-05-25 Semikron, Gesellschaft Fur Gleichrichterbau Und Elektronik M.B.H. Thyristor

Also Published As

Publication number Publication date
SE7510815L (en) 1976-03-29

Similar Documents

Publication Publication Date Title
DE1439922B2 (en) SWITCHABLE SEMICONDUCTOR COMPONENT WITH A PNPN OR AN NPNP SEMICONDUCTOR BODY
DE19908477B4 (en) Semiconductor device
EP0039943B1 (en) Thyristor having controllable emitter shorts and process for its operation
DE1489894B2 (en) SEMI-CONDUCTOR COMPONENT SWITCHABLE IN TWO DIRECTIONS
DE1514431A1 (en) Semiconductor arrangement with pn-junction for use as voltage-dependent capacitance
DE2131747A1 (en) Interlocking semiconductor component
DE1216435B (en) Switchable semiconductor component with four zones
EP0283588B1 (en) Controllable power semiconductor device
DE2329398C3 (en) Reverse conducting thyristor component
DE2149039C2 (en) Semiconductor component
DE1539630B1 (en) Controllable semiconductor device
DE2406866C3 (en) Controllable semiconductor rectifier
CH679962A5 (en)
EP0222280A2 (en) Thyristor with controlable emitter-base short-circuit
DE2461207C3 (en) Thyristor
DE2542901A1 (en) Sandwich type semiconductor device with controlled switching - has several groups of electric connections in each connecting pattern between two layers
DE2507104C2 (en) Thyristor for high frequencies
EP0880182B1 (en) Bidirectional controllable thyristor
DE1295695B (en) Controllable semiconductor component with four successive zones of alternately opposite conductivity types
DE2329872C3 (en) Thyristor
DE1764821B1 (en) TWO-DIRECTIONAL SWITCHABLE THYRISTOR
DE3104743A1 (en) SEMICONDUCTOR SWITCHING DEVICE
DE2527191A1 (en) THYRISTOR
DE2140691A1 (en) Semiconductor device
DE2108111C3 (en) Thyristor with short-circuit ring

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee