DE2518969B1 - Conductive track and contact for thin-film circuits - has surface with uniformly arranged tinned portions - Google Patents

Conductive track and contact for thin-film circuits - has surface with uniformly arranged tinned portions

Info

Publication number
DE2518969B1
DE2518969B1 DE19752518969 DE2518969A DE2518969B1 DE 2518969 B1 DE2518969 B1 DE 2518969B1 DE 19752518969 DE19752518969 DE 19752518969 DE 2518969 A DE2518969 A DE 2518969A DE 2518969 B1 DE2518969 B1 DE 2518969B1
Authority
DE
Germany
Prior art keywords
contact
tin
tinned
thin
conductor tracks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19752518969
Other languages
German (de)
Inventor
Achim Dipl-Ing Berger
Ulf-Peter Heller
Siegfried Dipl-Phys Mohr
Dietrich Dipl-Phys Schuetz
Peter Dipl-Ing Wagner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HERMSDORF KERAMIK VEB
Original Assignee
HERMSDORF KERAMIK VEB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HERMSDORF KERAMIK VEB filed Critical HERMSDORF KERAMIK VEB
Priority to DE19752518969 priority Critical patent/DE2518969B1/en
Publication of DE2518969B1 publication Critical patent/DE2518969B1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/044—Solder dip coating, i.e. coating printed conductors, e.g. pads by dipping in molten solder or by wave soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/048—Self-alignment during soldering; Terminals, pads or shape of solder adapted therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

Since the conductive tracks are required to have a low resistance and the contact surfaces are required to be suitable for connection to external terminals of circuit components, the tin layer must be of uniform thickness. Parts (1) of the tinned surface are uniformly patterned with section (2) without tin-plating, the required pattern corresponding to preset dimensions. The tinned parts and the tin-free sections are of the same width. Preferably the pattern is in the form of a meander, or in the form of a comb of single- or two-side type. The contact surface may be U-shaped.

Description

Die Erfindung wird nachstehend an mehreren Ausführungsbeispielen näher erläutert. In den zugehörigen Zeichnungen sind unter Hervorhebung der Leiterbahnen und Kontaktflächen durch doppelte Schraffur auch in der Draufsicht dargestellt: F i g. 1 ein Dünnschicht-Widerstandsnetzwerk in Draufsicht, F i g. 2 Kontaktierung eines Kondensatorchips im Schnitt entlang der Linie ,4-B, F i g. 3 Kontaktierung eines Kondensatorchips in Draufsicht, F i g. 4 Kontaktierung eines Miniaturtransistors in Draufsicht, F i g. 5 Kontaktierung eines Miniaturtransistors im Schnitt entlang der Linie C-D. The invention is illustrated below using several exemplary embodiments explained in more detail. In the accompanying drawings, the conductor tracks are highlighted and contact areas also shown in the top view by double hatching: F i g. 1 shows a top view of a thin-film resistor network, FIG. 2 contacting of a capacitor chip in section along the line, 4-B, F i g. 3 contacting of a capacitor chip in plan view, FIG. 4 Contacting a miniature transistor in plan view, F i g. 5 Contacting a miniature transistor in section along the line C-D.

Beispiel 1 Dünnschicht-Widerstandsnetzwerk (F i g. 1) Auf einem Glassubstrat 5 ist eine durchgängige, in Fig. 1 nicht besonders hervorgehobene Widerstandsschicht aus Nickel-Chrom-Legierung aufgebracht. Darauf wurde zur Bildung der Leiterbahn 3 und der Kontaktflächen 4 durch eine entsprechend gestaltete Maske eine Eisen-Nickel-Schicht aufgebracht und diese dann tauchverzinnt (doppeltschraffierte Flächen). Die Widerstandsschicht ist durch die Trennlinie 6 aufgeteilt, so daß sich zwischen der Leiterbahn 3, kontaktiert an Kontaktfläche 4.1 einerseits und den Kontaktflächen 4.2 andererseits die Widerstände R ergeben, deren genauer Widerstandswert durch die Abgleichlinien 7 mittels Elektronenstrahl eingestellt wird. Bei der gezeigten Schaltung kommt es besonders darauf an, daß der Strom durch den Widerstand R1 in der Leiterbahn 3 und damit auch an den Anschlüssen der Widerstände R2, R3 keinen erwünscht hohen Spannungsabfall verursacht. Daher sind erfindungsgemäß von der verzinnten Fläche der Leiterbahn 3, deren äußere Abmessungen durch die Abmessungen des Glassubstrates 5 begrenzt werden, nichtverzinnte Abschnitte 2 ausgespart, so daß eine kammartige Struktur entsteht, in der das Zinn gleichmäßig dick verteilt ist, so daß nur ein geringer, genau kalkulierbarer Spannungsabfall auftritt. Example 1 Thin film resistor network (Fig. 1) on a glass substrate 5 is a continuous resistance layer, not particularly emphasized in FIG. 1 made of nickel-chromium alloy. This was followed by the formation of the conductor track 3 and the contact surfaces 4 an iron-nickel layer by means of a correspondingly designed mask applied and then dip-tinned (double-hatched areas). The resistance layer is divided by the dividing line 6 so that contact is made between the conductor track 3 on the contact surface 4.1 on the one hand and the contact surfaces 4.2 on the other hand the resistors R, the exact resistance value of which is determined by the adjustment lines 7 by means of an electron beam is set. In the circuit shown, it is particularly important that the current through the resistor R1 in the conductor track 3 and thus also at the connections of the resistors R2, R3 does not cause a desired high voltage drop. Therefore are according to the invention of the tinned surface of the conductor track 3, the outer dimensions are limited by the dimensions of the glass substrate 5, non-tinned sections 2 recessed so that a comb-like structure is created in which the tin is uniform is thickly distributed, so that only a small, precisely calculable voltage drop occurs.

Beispiel 2 Kontaktierung eines Kondensatorchips (F i g. 2 und 3) Sehr verbreitet ist die Dünnschicht-Hybrid-Technologie, bei der Leiterbahnen und Widerstände als dünne Schichten ausgebildet werden und die übrigen elektronischen Funktionen von eingesetzten diskreten Miniaturbauelementen übernommen werden. Example 2 Contacting a capacitor chip (Figs. 2 and 3) Thin-film hybrid technology is very widespread, with conductor tracks and Resistances as thin Layers are formed and the rest of the electronic Functions of the discrete miniature components used are taken over.

So setzt man häufig Kondensatorchips 8 mit keramischem Dielektrikum ein, deren beide Elektroden an den Stirnseiten 9 herausgeführt und dort ebenfalls verzinnt sind. Eine gleichmäßige Dicke der Leiterbahn 3 und eine gleichmäßige sichere Auflage des Kondensatorchips 8 erhält man auch hier, in dem man in regelmäßiger kammartiger Anordnung Abschnitte 2 vor der Verzinnung ausspart und den Kondensatorchip 8 auf den verzinnten Abschnitten 1 aufliegen läßt und dort dessen verzinnte Stirnseiten 9 verlötet. For example, capacitor chips 8 with a ceramic dielectric are often used one, the two electrodes of which are led out at the end faces 9 and there as well are tinned. A uniform thickness of the conductor track 3 and a uniform safe Edition of the capacitor chip 8 is also obtained here, in which one in regular comb-like arrangement sections 2 cut out before tinning and the capacitor chip 8 can rest on the tinned sections 1 and there its tinned end faces 9 soldered.

Beispiel 3 Kontaktierung eines Miniatur-Transistors (Fig.4und5) Ein Miniaturtransistor 10 mit SOT-23-Gehäuse (in der Zeichnung stark vergrößert dargestellt) weist abgekröpfte und verzinnte Anschlüsse 11 auf, die auf erfindungsgemäß U-förmig gestaltete Kontaktflächen 4.3 aufsetzen und dort verlötet werden. Es leuchtet ein, daß bei derartig kleinen Bauelementen auch die zulässigen Toleranzen der Dicke der Kontaktfläche 4.3 klein sein müssen, was durch den nichtverzinnten Abschnitt 2 erreicht wird. Wie insbesondere Fig.5 zeigt, hat dieser Abschnitt 2 den weiteren Vorteil, daß sich dort die ebenfalls konvexe Verzinnung 12 des Transistoranschlusses 11 selbst zentriert. Eine ähnliche Anordnung nutzt man auch zur Zentrierung der Sondenkontakte aus, die beim gezielten Abgleich den Istwert des Widerstandes abgreifen. Bei einer einzigen geschlossenen Kontaktfläche nach dem Stand der Technik, die eine-wesentlich höhere konvexe Aufwölbung bildet, besteht die Gefahr, daß Ausschuß infolge Abrutschens dieser Sondenkontakte auftritt. Example 3 Contacting a miniature transistor (Fig. 4 and 5) A Miniature transistor 10 with SOT-23 housing (shown greatly enlarged in the drawing) has cranked and tinned connections 11 which, according to the invention, are U-shaped Put on the designed contact surfaces 4.3 and solder them there. It makes sense that with such small components and the permissible tolerances of the thickness of the Contact area 4.3 must be small, which is achieved by the non-tinned section 2 will. As shown in particular in Figure 5, this section 2 has the further advantage that there the likewise convex tin-plating 12 of the transistor connection 11 itself centered. A similar arrangement is also used to center the probe contacts that pick up the actual value of the resistance during targeted adjustment. At a single closed contact surface according to the prior art, the one-essential higher convex bulge forms, there is a risk that rejects as a result of slipping these probe contacts occurs.

Claims (4)

Patentansprüche: 1. Leiterbahn und Kontaktflä#che für Dünnschichtschaltungen, bestehend aus einer verzinnten Fläche, dadurch gekennzeichnet, daß Teile (1) dieser Fläche innerhalb festliegender äußerer Abmessungen zusammen mit nichtverzinnten Abschnitten (2) regelmäßig angeordnet sind, wobei die verzinnten Teile (1) und die nichtverzinnten Abschnitte (2) etwa gleiche Breitenabmessungen haben. Claims: 1. Conductor track and contact surface for thin-film circuits, consisting of a tin-plated surface, characterized in that parts (1) of this Area within fixed external dimensions together with non-tinned Sections (2) are arranged regularly, the tinned parts (1) and the non-tinned sections (2) have approximately the same width dimensions. 2. Leiterbahn und Kontaktfläche nach Anspruch 1, dadurch gekennzeichnet, daß sie mäanderförmig ausgebildet sind. 2. conductor track and contact surface according to claim 1, characterized in that that they are designed in a meander shape. 3. Leiterbahn und Kontaktfläche nach Anspruch 1, dadurch gekennzeichnet, daß sie ein- oder beiderseitig kammförmig ausgebildet ist. 3. conductor track and contact surface according to claim 1, characterized in that that it is designed in a comb-shaped manner on one or both sides. 4. Kontaktfläche nach Anspruch 1, dadurch gekennzeichnet, daß sie U-förmig ausgebildet ist. 4. Contact surface according to claim 1, characterized in that it Is U-shaped. Die Erfindung betrifft die Gestaltung von Leiterbahnen und Kontaktflächen aus Zinn für Dünnschichtschaltungen. The invention relates to the design of conductor tracks and contact areas made of tin for thin-film circuits. Im allgemeinen sollen die Leiterbahnen einen möglichst niedrigen Widerstand aufweisen und die Kontaktflächen sollen geeignet zur Anbringung der Außenanschlüsse und etwaiger Hybridbauelemente wie Kondensatoren, Transistoren und Dioden sein. Daraus resultiert die Forderung, daß die Zinnschicht möglichst gleichmäßig dick sein soll. Eine zu dünne Zinnschicht führt zu hohem Widerstand der Leiterbahn und damit auch zu höherem Einfluß des Temperaturkoeffizienten des Zinns. Beim Elektronenstrahlabgleich der Widerstandsschicht auf der Dünnschichtschaltung besteht die Gefahr, daß zu dünne Zinnschichten beschädigt oder ganz durchgetrennt werden. Zu dicke und insbesondere ungleichmäßig dicke Zinnschichten bereiten Schwierigkeiten beim Anschluß der Hybridbauelemente, deren Anschlüsse bekanntlich alle in einer Ebene liegen. Alle diese Anforderungen werden durch ein bekanntes Verfahren, nach dem eine Eisen-Nickel-Schicht in der allein durch Raumaufteilung und elektrische Werte vorgegebene Form der Leiterbahnen und Kontaktflächen aufgedampft und durch Tauchen verzinnt wird, äußerst unbefriedigend erfüllt, da die Parameter des Tauchverzinnens, wie Tauchrichtung, Tauchzeit, Temperatur, Art des Flußmittels usw. einen zu großen Einfluß auf die Zinndicke gewinnen und andere Faktoren, die diesen Einfluß hätten verhindern können, außer Betracht blieben (DL-PS 60 913). In general, the conductor tracks should be as low as possible Have resistance and the contact surfaces should be suitable for attaching the external connections and any hybrid components such as capacitors, transistors and diodes. This results in the requirement that the tin layer be as uniformly thick as possible should be. Too thin a tin layer leads to high resistance of the conductor track and thus also to a greater influence of the temperature coefficient of tin. With electron beam alignment the resistance layer on the thin-film circuit is at risk of being too thin Tin layers are damaged or severed completely. Too thick and in particular unevenly thick tin layers cause difficulties when connecting the hybrid components, whose connections are known to be all in one plane. All of these requirements are made by a known process according to which an iron-nickel layer in the The shape of the conductor tracks given solely by the room layout and electrical values and contact surfaces are vapor-deposited and tinned by dipping, extremely unsatisfactory fulfilled, since the parameters of dip tinning, such as dipping direction, dipping time, temperature, Type of flux, etc. gain too great an influence on the tin thickness and other factors which could have prevented this influence were not taken into account (DL-PS 60 913). Zum anderen ist es bekannt, zur Erzielung eines gleichmäßigen Abstandes zwischen zwei Lötflächen diese mit rillenförmigen Einprägungen etwa rechtwinkelig zum Rand der Fläche zu versehen. Solche Einprägungen sollen die gleichmäßige Verteilung des Lotes fördern. Diese Verfahrensweise kommt für Dünnschichtschaltungen nicht in Betracht, da sich in den meistverwendeten Glassubstraten keine Einprägungen herstellen lassen, da die Verbindungsflächen ganz wesentlich kleiner sind als bei Anwendungsfällen des bekannten Verfahrens und da es zumindest hinsichtlich der Leiterbahnen darauf ankommt, eine gleichmäßig dicke Zinnschicht auf einer Fläche und nicht zwischen zwei Flächen herzustellen (DT-AS 12 28 892). On the other hand, it is known to achieve a uniform distance between two soldering surfaces these with groove-shaped embossments are approximately right-angled to the edge of the surface. Such impressions are intended to ensure even distribution of the plumb bob. This procedure does not apply to thin-film circuits into consideration, since the most commonly used glass substrates do not produce any indentations because the connecting surfaces are much smaller than in applications of the known method and because it is at least with regard to the conductor tracks on it arrives, a uniformly thick layer of tin on one surface and not between to create two surfaces (DT-AS 12 28 892). Schließlich ist ein Verfahren zum Kontaktieren von Bauelementechips auf einem Substrat bekannt, wobei unter Ausnutzung von Oberflächenspannungseffekten ein gleichmäßiger Abstand der Chips zum Substrat sichergestellt wird. Dies geschieht dadurch, daß man nur die Kontaktbereiche für Lot benetzbar macht und hat den Nachteil, daß Leiterbahnen, insbesondere solche, die den Anschluß zu den Kontaktbereichen herstellen, nicht im gleichen Arbeitsgang hergestellt werden und nicht von der hohen Leitfähigkeit der vergleichsweise dicken Lotschicht profitieren können (DT-AS 1640467). Finally, there is a method for contacting component chips known on a substrate, wherein taking advantage of surface tension effects a uniform distance between the chips and the substrate is ensured. this happens by making only the contact areas wettable for solder and has the disadvantage that conductor tracks, especially those that connect to the contact areas not be produced in the same operation and not from the high level Conductivity of the comparatively thick solder layer can benefit (DT-AS 1640467). Es ist der Zweck der Erfindung, die oben geschilderten Mängel des Standes der Technik zu beheben. It is the purpose of the invention, the above-mentioned shortcomings of the State of the art to fix. Der Erfindung liegt die Aufgabe zugrunde, Leiterbahnen und Kontaktflächen von Dünnschichtschaltungen so zu gestalten, daß weitgehend unbeeinflußt von technologischen Faktoren eine Zinnschicht gleichmäßiger Dicke entsteht. The invention is based on the object of conducting tracks and contact areas of thin-film circuits in such a way that largely unaffected by technological Factors a tin layer of uniform thickness is created. Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß Teile der verzinnten Fläche innerhalb festliegender äußerer Abmessungen zusammen mit nichtverzinnten Abschnitten regelmäßig angeordnet sind, wobei die verzinnten Teile und die nichtverzinnten Abschnitte etwa gleiche Breitenabmessungen haben. According to the invention this object is achieved in that parts of the tinned area within fixed external dimensions together with non-tinned Sections are arranged regularly, with the tinned parts and the non-tinned parts Sections have approximately the same width dimensions. Die Erfindung macht von der überraschenden Feststellung Gebrauch, daß die erfindungsgemäß entstehenden Verzweigungen bzw. Abzweigungen, welche an sich nichts zur Leitfähigkeit beitragen können, infolge der Oberflächenspannung des flüssigen Zinns seine gleichmäßig dicke Verteilung auf den benetzbaren Stellen des Substrates fördern. The invention makes use of the surprising finding, that the branches or branches produced according to the invention, which at cannot contribute anything to the conductivity due to the surface tension of the liquid tin its evenly thick distribution on the wettable areas of the substrate. Es ist zweckmäßig, wenn die Leiterbahnen und Kontaktflächen mäanderförmig bzw. ein- oder beiderseitig kammförmig ausgebildet sind. It is useful if the conductor tracks and contact surfaces are meandering or are designed in a comb-shaped manner on one or both sides. Für einzelne Kontaktflächen kann auch eine U-förmige Ausbildung vorteilhaft sein. A U-shaped design can also be advantageous for individual contact surfaces be. Die weiteren Auswirkungen der Erfindung resultieren aus der erzielbaren gleichmäßigen Dicke der Zinnschicht und sipd vor allem gleichmäßigere und bessere (d. h. geringere) Widerstandswerte der Leiterbahnen und gute Auflage und Kontaktierung der Hybridbauelemente sowie der Außenanschlüsse auf den Kontaktflächen. Hinzu kommt eine bessere Kontaktierung und damit Ausschußverminderung beim Elektronenstrahlabgleich, in dem man die Kontaktspitzen der Abgleich-Meßsteuerung in einem erfindungsgemäß nichtverzinnten Abschnitt zwischen zwei verzinnten Abschnitten zentriert und damit deren Abrutschen an den nahezu kugeligen Flächen nach dem bekannten Stand der Technik verhindert. Schließlich treten in den erfindungsgemäß ausgebildeten Leiterbahnen und Kontaktflächen geringere mechanische Spannungen infolge des Temperaturunterschiedes beim Verzinnen und bei späteren Temperaturwechsel, beispielsweise bei Zuverlässigkeitstests, auf. Dadurch vermindert sich der Ausschuß infolge Schichtablösung. The further effects of the invention result from the achievable uniform thickness of the tin layer and sipd above all more uniform and better (i.e. lower) resistance values of the conductor tracks and good support and contact the hybrid components as well as the external connections on the contact surfaces. Come in addition a better contact and thus a reduction in rejects during electron beam balancing, in which the contact tips of the balancing measurement control in one according to the invention Untinned section centered between two tinned sections and thus their slipping on the almost spherical surfaces according to the known prior art prevented. Finally occur in the conductor tracks designed according to the invention and contact surfaces lower mechanical stresses due to the temperature difference during tinning and later temperature changes, for example during reliability tests, on. This reduces the scrap due to delamination.
DE19752518969 1975-04-29 1975-04-29 Conductive track and contact for thin-film circuits - has surface with uniformly arranged tinned portions Ceased DE2518969B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19752518969 DE2518969B1 (en) 1975-04-29 1975-04-29 Conductive track and contact for thin-film circuits - has surface with uniformly arranged tinned portions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19752518969 DE2518969B1 (en) 1975-04-29 1975-04-29 Conductive track and contact for thin-film circuits - has surface with uniformly arranged tinned portions

Publications (1)

Publication Number Publication Date
DE2518969B1 true DE2518969B1 (en) 1976-12-30

Family

ID=5945264

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752518969 Ceased DE2518969B1 (en) 1975-04-29 1975-04-29 Conductive track and contact for thin-film circuits - has surface with uniformly arranged tinned portions

Country Status (1)

Country Link
DE (1) DE2518969B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1983001708A1 (en) * 1981-11-07 1983-05-11 Schmidt, Lothar Thin or thick layer technic voltage divider

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1983001708A1 (en) * 1981-11-07 1983-05-11 Schmidt, Lothar Thin or thick layer technic voltage divider

Similar Documents

Publication Publication Date Title
DE112006002516B4 (en) Chip resistor and mounting structure for a chip resistor
DE3705279C2 (en) Process for manufacturing resistors in chip form
DE3042085A1 (en) SEMICONDUCTOR BOARD ASSEMBLY AND METHOD FOR THE PRODUCTION THEREOF
EP0358867A1 (en) Flip-chip mounting with a solder barrier layer made from oxidisable metal
DE2509912B2 (en) Electronic thin film circuit
DE3722576C2 (en)
DE3148778C2 (en)
EP0484756B1 (en) SMD-type resistor arrangement
DE2612747C3 (en) Thin film circuit
DE3211408C2 (en)
DE4036079A1 (en) ELECTRONIC COMPONENT AND ELECTRONIC DEVICE WITH SUCH A COMPONENT
DE2513859C2 (en) Method for producing a capacitor-resistor network
DE2528000A1 (en) Large area solder application - involves application of solder repellant grid over silvering paste and dip or flow soldering
DE2650348A1 (en) Electric component soldered on printed circuit board - using layer of nickel covered by gold to ensure strong soldered joint
DE2518969B1 (en) Conductive track and contact for thin-film circuits - has surface with uniformly arranged tinned portions
DE1791233B1 (en) Method for the production of a function block, especially for data processing systems
DE4204391A1 (en) CIRCUIT BOARD FOR A POWER SEMICONDUCTOR POWER ELECTRONIC CIRCUIT
DE2443245A1 (en) METHOD FOR MAKING MULTICHIP WIRING
EP0278485B1 (en) Process for making a digitalization board
EP0144413A1 (en) Printed board for the surface soldering of integrated miniature circuits and manufacturing method of such printed boards
DE3328342A1 (en) Method of soldering chip components onto printed circuit boards
DE2513509A1 (en) Thin-layer chip capacitor - has insulating substrate, dielectric film on base electrode and nickel contact surfaces
DE4202824C2 (en) Chip component and method for its production
DE2228803C3 (en) Process for manufacturing bipolar electrolytic capacitors
DE2039920C3 (en) Process for the subsequent lowering of the resistance values of thin-film resistors

Legal Events

Date Code Title Description
BHV Refusal