DE2508607A1

DE2508607A1 - Electrical flowmeter with two output switches - whose outputs are integrated in turn, compensating for source voltage fluctuations

Info

Publication number: DE2508607A1
Application number: DE19752508607
Authority: DE
Inventors: Ryouji Gamo; Ikuo Sato; Keisuke Takada
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1975-02-27
Filing date: 1975-02-27
Publication date: 1976-09-09

Abstract

An electromagnetic flowmeter includes a first switch rendered conducting for a prescribed period simultaneously with an A.C. voltage obtained in proportion to the period of the A.C. magnetic filed; a second switch actuated after the conduction of the first switch; a circuit for integrating outputs corresponding to the flow rate of a fluid obtained through the first switch and further integrating these outputs with an opposite polarity; a circuit for rendering the second switch non-conducting when an output from the integration circuit reaches a referential level; and a circuit for generating an output corresponding to the period in which the outputs are integrated, for each operating cycle of the integration circuit.

Description

"Elektromagnetischer Strömungsmesser" Die Erfindung betriIit einen elektromagnetischen Strömungsmesser und insbesondere einen verbesserten elektromagnetischen Wechselstrom-Strömungsmesser. "Electromagnetic Flowmeter" The invention relates to one electromagnetic flow meter and in particular an improved electromagnetic AC flow meter.

Bei einem elektromagnetischen Wechselstrom-Strömungsmesser wird ein Wechselstrom-Magnetfluß an ein eine Rohrleitung durchströmendes Fluidum oder Strömungsmittel angelegt, wobei die Signale abgegriffen werden, welche der Durchsatzmenge des Fluidums durch die Rohrleitung pro Zeiteinheit entsprechen. Hierbei variiert jedoch der an das Fluidum angelegte Wechselstrom-Magnetfluß in Abhängigkeit von der Spannung der Stromquelle, wodurch in die Strömungs- oder Durchsatzmengennessung Fehler eingeführt werden. Zur Ausschaltung solcher Fehler ist es z.B. möglich, einen Transormator in Reihe mit einer Vorrichtung ur Anlegung eines Wechselsorom-Magnetflusses an ein Fluidum zu schalten und dabei eine der! echselstrom-Magnetfluß proportionale Wechselsnannung abzugreifen und ein Signal abzutrennen, welches die Strömungsmenge des Fluidums durch die Wechselspannung angibt.For an AC electromagnetic flow meter, a Alternating current magnetic flux to a fluid or flow medium flowing through a pipeline applied, wherein the signals are tapped, which the flow rate of the fluid through the pipeline per unit of time. Here, however, varies the fluid applied alternating current magnetic flux as a function of the voltage of the Power source, which introduces errors in the flow or throughput quantity measurement will. To eliminate such errors it is e.g. possible to use a transformer in series with a device for applying an alternating oromic magnetic flux to a Fluidum to switch and doing one of the! Axial current magnetic flux proportional To tap alternating voltage and separate a signal, which the flow rate of the fluid indicated by the alternating voltage.

Bei diesem Verfahren kann tatsächlich ein die Strömungsmenge angebendes Signal vor den Auswirkungen der Schwankungen der Stromquellenspannung geschützt werden. Die Hinzufügung einer solchen Trennschaltung für einen Strömungsmesser macht jedoch unweigerlich die Cesamtanordnung kompliziert, und Sie führt zu hohen Kosten fur die Vorrichtung. Außerdem ist dabei im Meßsignal, neben dem der Strömungsmenge proportionalen Signal, ein Stör- oder Rauschsignal mit einer durch die elektromagnetische Ankopplung im Strömungsmesser verursachten Phasenverschiebung von 90° gegenüber der Phase der Stromquellenspannung vorhanden. Dieses um 900 phasenverschobene Signal besitzt eine mit der Amplitude der Quellenspannung vergleichbare Amplitude, so daß es einen wesentlichen Faktor bei der Einführung von Meßfehlern darstellt. Zur Vermeidung des um 900 phasenverschobenen Störsignals könnte daran gedacht werden, ein Meßsignal z.B. unter Verwendung eines Synchrongleichrichters gleichzurichten. Diese Maßnahme führt jedoch wiederum zu einer komplizierten Anordnung und zu hohen Gesamtkosten für den Strömungsmesser. Darüber hinaus üben auch die im bekannten Elechselstrom-Strömungsmesser vorgesehenen Schaltkreiselemente, deren Eigenschaften in Abhängigkeit von der Umgebungstemperatur variieren, einen äußerst nachteiligen Einfluß auf die Genauigkeit aus, mit welcher die Strömungs-oder Durchsatzmenge eines eine Rohrleitung durchströmenden Fluidums gemessen werden kann.In this method, an actually indicative of the flow rate can be used Signal protected from the effects of power source voltage fluctuations will. The addition of such an isolating circuit for a flow meter makes it however, the overall arrangement inevitably becomes complicated and leads to high costs for the device. In addition, there is also the flow rate in the measurement signal proportional signal, an interference or noise signal with one through the electromagnetic Coupling in the flow meter caused a phase shift of 90 ° opposite the phase of the power source voltage. This signal out of phase by 900 has an amplitude comparable to the amplitude of the source voltage, so that it is an essential factor in introducing measurement errors. To avoid of the interference signal phase-shifted by 900 could be thought of as a measurement signal e.g. to rectify using a synchronous rectifier. This measure however, again leads to a complicated arrangement and a high overall cost for the flow meter. In addition, the well-known Elechselstrom flow meters also practice provided circuit elements, their properties depending on the ambient temperature vary, an extremely detrimental influence on the accuracy with which the flow rate or throughput rate of a fluid flowing through a pipeline can be measured.

Der Erfindung liegt damit die Aufgabe zugrunde, einen mit hoher Genauigkeit arbeitenden elektromagnetischen Strömungsmesser zu schaffen, bei dem mittels einer einfachen Anordnung die Meßfehler aufgrund von Schwankungen der Quellenspannung, von um 900 phasenverschobenen Störsignalen und Anderungen der Umgebungstemperatur wirksam ausgeschaltet werden können, Diese Aufgabe wird bei einem elektromagnetischen Strömungsmesser mit einer Rohr leitung zur Führung eines Fluidums erfindungsgemäß gelöst durch einen Magnetflußgeneratur zur Anlegung eines Wechselstrom-Nagnetflusses an das die Rohrleitung durchströmende Fluidum, durch einen an der Rohrleitung angeordneten Detektor- bzw. Meßkreis zur Erzeugung eines Meßsignals, das dem Produkt aus dem Innendurchmesser der Rohrleitung, der Dichte des Wechselstrom-Magnetflusses und der Strömungsgeschwindigkeit des Fluidums proportional ist, durch eine Vorrichtung zur Erzeugung einer dem Wechselstrom-Magnetfluß proportionalen Wechselspannung, durch einen ersten, mit dem Meßsignal gespeisten Schalter, durch einen ersten Schalter-Steuerkreis zum Schließen des ersten Schalters während zumindest der positiven oder der negativen Halbperiode der erzeugten Wechselspannung, durch einen Wechselstrom/Gleichstrom-Umformerkreis zur Umformung der Wechselspannung in eine Gleichspannung, durch einen zweiten Schalter, dem ein Ausgangssignal des Umformerkreises mit dem Meßsignal entgegengesetzter Polarität eingespeist wird, durch einen Integrationskreis zum Integrieren der Ausgangssignale des ersten Schalters und zum anschließenden Integrieren der Ausgangssignale des zweiten Schalters, durch einen zweiten Schalter-Steuerkreis zum Schließen des zweiten Schalters nach der positiven oder negativen Halbperiode und zum Öffnen desselben, wenn ein Ausgangssignal des Integrationskreises einen Bezugswert oder -pegel erreicht, und durch eine Ausgangsvorrichtung zur Lieferung eines die Strömungsmenge des Fluidums entsprechend der Periode, während welcher die Ausgangssignale des Umformerkreises integriert werden, anzeigenden Ausgangssignals bei jedem Arbeitszyklus des Integrationskreises.The invention is therefore based on the object of providing one with high accuracy to create working electromagnetic flow meter, in which by means of a simple arrangement the measurement errors due to fluctuations in the source voltage, from Effective by 900 phase-shifted interference signals and changes in the ambient temperature Can be turned off, This task is performed with an electromagnetic flow meter with a pipe for guiding a fluid according to the invention solved by a Magnetic flux generator for applying an alternating current magnetic flux to the pipeline fluid flowing through, through a detector or Measuring circuit for generating a measuring signal that is the product of the inside diameter the pipeline, the density of the alternating current magnetic flux and the flow velocity of the fluid is proportional, by a device for generating one of the alternating current magnetic flux proportional alternating voltage, fed by a first, with the measurement signal Switch, by a first switch control circuit for closing the first switch during at least the positive or the negative half cycle of the generated alternating voltage, by an AC / DC converter circuit for converting the AC voltage into a DC voltage, through a second switch to which an output signal of the Converter circuit is fed in with the measuring signal of opposite polarity, by an integration circuit for integrating the output signals of the first switch and then integrating the output signals of the second switch a second switch control circuit for closing the second switch after positive or negative half cycle and to open it when an output signal of the integration circuit reaches a reference value or level, and through an output device for supplying the flow rate of the fluid corresponding to the period during which the output signals of the converter circuit to get integrated, indicating output signal at each duty cycle of the integration circuit.

Im folgenden sind bevorzugte Ausführungsformen der Erfindung anhand der beigefügten Zeichnung näher erläutert. Es zeigen: Fig. 1 ein Blockscllaltbild eines Wechselstrom-Strömungsmessers mit Merkmalen nach der Erfindung, Fig. 2 ein der Erläuterung der Arbeitsweise des Strömungsmessers gemäß Fig. 1 dienendes Signal-Wellenformdiagramm, Fig. 3 ein BlockschaltUild eines erfindungsgemäßen Strömungsmessers, der eine Digitalanzeige eines die Strömungsmenge eines Fluidums darstellenden Ausgangssignals liefert, Fig. 4 ein Blockschaltbild eines Strömungsmessers gemäß einer abgewandelten Ausführungsform der Erfindung, Fig. 5 eine graphische Darstellung der Wellenformen von Signalen zur Veranschaulichung der Arbeitsweise des Strömungsmessers gemäß Fig. 4, Fig. 6 ein Blockschaltbild eines Strömungsmessers gemäß einer weiter abgewandelten Ausführungsform der Erfindung, Fig. 7 eine graphische Darstellung der Wellenformen von Signalen zur Verdeutlichung der Arbeitsweise des Strömungsmessers gemäß Fig. 6, Fig. 8 ein Blockschaltbild einer noch weiter abgewandelten Ausführungsform der Erfindung, Fig. 9 eine graphische Darstellung der Wellenformen von Signalen zur Verdeutlichung der Arbeitsweise des Strömungsmessers gemäß Fig. 8, -g. 10 ein Blockschaltbild einer noch weiter a@gewandelten Ausführungsform der Erfindung und Fig. 11 eine graphische Darstellung der Wellenformen von Sigralen z.r Verdeutlichung der Arbeitsweise dcs Strömungsmessers gemäß Fig0 10.The following are preferred embodiments of the invention the accompanying drawing explained in more detail. They show: FIG. 1 a block diagram an alternating current flow meter with features according to the invention, FIG signal waveform diagram used to explain the mode of operation of the flow meter according to FIG. 1, 3 shows a block diagram of a flow meter according to the invention, which has a digital display provides an output signal representing the flow rate of a fluid, Fig. 4 is a block diagram of a flow meter according to a modified embodiment of the invention, Fig. 5 is a graph showing the waveforms of signals to illustrate the mode of operation of the flow meter according to FIGS. 4, 6 a block diagram of a flow meter according to a further modified embodiment of the invention, Fig. 7 is a graph showing the waveforms of signals to illustrate the mode of operation of the flow meter according to FIGS. 6, 8 Block diagram of an even further modified embodiment of the invention, Fig. 9 is a graph showing waveforms of signals for clarity of FIG Operation of the flow meter according to FIG. 8, -g. 10 is a block diagram of a A still further modified embodiment of the invention and FIG. 11 is a graphical representation Representation of the waveforms of Sigralen to clarify how the dcs work Flow meter according to Fig0 10.

Gemäß rig. 1 sind zwei Erregerspulen 3a, Db an der Außenseite eines Rohrs bzw. einer Rohrleitung 2 angeordnet, das j'zw. die von einem leitfähigen Fluidum 1 durchströmt wird. Die Erregerspulen 3a, 3b sind in Reihe an eine Wechselstromquelle 4 angeschlossen. Ein durch die Erregerspulen 3a, 3b erzeugter Wechselstrom-Magnetfluß wird unter einem rechten Winkel an die Strömungsleitung des die Rohrleitung 2 durchströmenden Fluidus 1 angelegt. Dabei wird eine elektromotorische Kraft senkrecht sowohl zur Strömung des Fluidums 1 als auch zu dem an das Fluidum 1 angelegten Wechselstrom-Magnetfluß erzeugt. An den Innenwänden der Rohrleitung 2 sind zwei Signalabnahme- bzw. Meßelektroden 5a, 5b zur Messung der elektromotorischen Kraft angeordnet. Die an den Elektroden 5a, 5b abgedriffene Spannung besitzt eine der Strömungsmenge oder -geschwindigkeit des die Rohrleitung 2 durchströmenden Fluidums 1 proportionale Größe.According to rig. 1 are two excitation coils 3a, Db on the outside of one Pipe or a pipe 2 arranged, the j'zw. that of a conductive fluid 1 is flowed through. The excitation coils 3a, 3b are connected in series to an alternating current source 4 connected. An alternating current magnetic flux generated by the exciting coils 3a, 3b is at a right angle to the flow line of the pipe 2 flowing through Fluidus 1 created. Thereby an electromotive force is perpendicular to both the Flow of the fluid 1 as well as to the alternating current magnetic flux applied to the fluid 1 generated. On the inner walls of the pipeline 2 are two signal pick-up or measuring electrodes 5a, 5b arranged for measuring the electromotive force. The ones on the electrodes 5a, 5b measured voltage has one of the flow rate or flow rate of the fluid 1 flowing through the pipeline 2 is proportional size.

Ein zwischen den Elektroden 5a, 5b auftretendes Meßsignal wird durch einen Wechselstrom-Differentialverstärker 6 verstärkt, dessen Ausgangssignal über einen Widerstand 7 einer der Elektroden eines ersten Schalters 8 aufgeprägt wird, welcher beispielsweise aus einem Feldeffekttransistor besteht. Das dem ersten Schalter , aufgeprägte Signal wird beim Schließen dieses Schalters zu einem Rechenoperationsverstärker 9. und außerdem zur Eingangsklemme einer Integrationsschaltung 11 weitergeleitet, die aus einem zwischen Eingangs- und Ausgangsklemme des Rechenoperationsverstärkers 9 geschalteten Kondensator 10 besteht.A measurement signal occurring between the electrodes 5a, 5b is transmitted through an alternating current differential amplifier 6 amplifies the output signal via a resistor 7 is impressed on one of the electrodes of a first switch 8, which for example consists of a field effect transistor. The first switch impressed signal becomes an arithmetic operational amplifier when this switch is closed 9. and also forwarded to the input terminal of an integration circuit 11, the one between the input and output terminal of the arithmetic operational amplifier 9 switched capacitor 10 consists.

Die Primärwicklung eines Transformators 12 ist mit den Erregerspulen 3a, 3b in Reihe geschaltet, während beide Enden der Sekundärwicklung des Transformators 12 an einen Widerstand 13 angeschlossen sind. Infolge dieser Anordnung wird beiden Enden des Widerstands 1 eine Wechselspannung aufgeprägt, welche der Größe des durch die Erregerspulen Da, 3b an das Fluidum 1 angelegten Magnetflusses proportional ist.The primary winding of a transformer 12 is associated with the excitation coils 3a, 3b connected in series while both ends of the secondary winding of the transformer 12 are connected to a resistor 13. As a result of this arrangement, both will Ends of the resistor 1 an alternating voltage impressed, which is the size of the through the excitation coils Da, 3b proportional to the magnetic flux applied to the fluid 1 is.

Das eine Ende des Widerstands 13 liegt an Masse, während sein anderes Ende mit dem einen Ende eines aus einem Widerstand und einem Kondensator 15 bestehenden Phasenschiebers 16 und außerdem mit dem einen Ende einer aus einer Diode 17 und einem Kondensator 18 bestehenden Wechselstrom/Gleichstrom-Umformerschaltung 19 verbunden ist. Das Ausgangssignal des Phasenschiebers 16 wird an die Plus-Eingangsklemme eines in einem ersten Schalter-Steuerkreis 20 liegenden Komparators 21 angelegt. Da die andere bzw. Minus-Eingangsklemme des Komparators 21 an Masse liegt, wird das Ausgangssignal des Phasenschiebers 16 zu einer Schalter-Treiberschaltung 22 und außerdem zu einem Umsetzer 24 eines zweiten Schalter-Steuerkreises 23 geleitet, sooft das Ausgangssignal einen negativen Wert erreicht. Der Phasenschieber 16 dient zur Erzielung einer Koinzidenz zwischen dem Ausgangssignal vom Wechselstrom-Differentialverstärker 6, nämlich der Phase eines die Strömungsmenge des Fluidums angebenden Signals, und der Phase eines an die Plus-Eingangsklemme des Komparators 21 angelegten Signals. Infolgedessen wird das Ausgangssignal der Schalter-Treibersohaltung 22 an den ersten Schalter 8, d.h.One end of the resistor 13 is connected to ground, while the other End with one end of a resistor and a capacitor 15 consisting Phase shifter 16 and also with one end of a diode 17 and a capacitor 18 existing AC / DC converter circuit 19 connected is. The output signal of the phase shifter 16 is applied to the plus input terminal of a Comparator 21 lying in a first switch control circuit 20 is applied. Since the the other or minus input terminal of the comparator 21 is connected to ground, the output signal of the phase shifter 16 to a switch driver circuit 22 and also to a Converter 24 of a second switch control circuit 23 passed as often as the output signal reaches a negative value. The phase shifter 16 is used to achieve coincidence between the output signal from the AC differential amplifier 6, namely the Phase of a signal indicative of the flow rate of the fluid, and the phase of a to the positive input terminal of the comparator 21 applied signal. As a result, the output of the switch driver latch 22 is applied to the first Switch 8, i.e.

an die Gate-Elektrode des Feldeffekttransistors 8, als Schaltersteuersignal angelegt, sooft die Polarität des Meßsignals auf einen negativen Wert übergeht, wodurch der erste Schalter 8 geschlossen wird. Aus diesem Grund wird der Integrationsschaltung 11 ein Signal eingespeist, welches die negative Halbperiode des Meßsignals darstellte Ein Ausgangssignal von der Integrationsschaltung 11 wird an die Plus-Eingangsklemme eines Komparators 25 angelegt, dessen andere bzw. Minus-Eingangsklemme an Masse liegt. Der Komparator erzeugt mithin ein Ausgangssignal, wenn das Ausgangs signal der Integrationsschaltung 11 einen höheren Wert als Null besitzt. Die Ausgangsklemme des Komparators 25 ist an eine Eingangsklemme eines NAND-Glieds 26 des zweiten Schalter-Steuerkreises 23 angeschlossen, und die andere Eingangsklemme des NAND-Glieds 26 wird mit einem Ausgangssignal vom Umsetzer 24-gespeist, Das Ausgangssignal des NAND-Glieds 26 wird über einen Umsetzer 27 an die Eingangsklemme einer Schalter-Treiberschaltung 28 angelegt, deren Ausgangssignal wiederum als Schaltersteuersignal an die Gate-Elektrode eines einen zweiten Schalter 29 darstellenden Feldeffekttransistors und außerdem an die Gate-Elektrode eines als dritter Schalter 30 dienenden Feldeffekttransistors angelegt wird.to the gate electrode of the field effect transistor 8, as a switch control signal applied whenever the polarity of the measurement signal changes to a negative value, whereby the first switch 8 is closed. Because of this, the integration circuit 11 fed in a signal which represented the negative half cycle of the measurement signal An output signal from the integration circuit 11 is applied to the plus input terminal a comparator 25 is applied, the other or negative input terminal of which is connected to ground lies. The comparator therefore generates an output signal when the output signal of the integration circuit 11 has a value greater than zero. The output terminal of the comparator 25 is connected to an input terminal of a NAND gate 26 of the second switch control circuit 23 is connected, and the other input terminal of the NAND gate 26 is connected to a Output signal from converter 24-fed, the output signal of NAND gate 26 is via a converter 27 to the input terminal of a switch driver circuit 28 applied, the output signal in turn as a switch control signal to the gate electrode a field effect transistor representing a second switch 29 and also to the gate electrode of a field effect transistor serving as a third switch 30 is created.

Der zweite Schalter 29 wird über einen Widerstand 31 mit einem Ausgangssignal von der Wechselstrom/Gleichstrom-Umformerschaltung 19 beschickt. Ein von der Umformerschaltung 19 abgegebenes Gleichstromsignal negativer Polarität wird über den zweiten Schalter 29 zur Eingangsklemme der Integrationsschaltung 11 geleitet. Da die Diode 17 die in Fig. 1 angegebene Polarität besitzt, besitzen ein Meßsignal vom ersten Schalter 8 und ein Signal vom zweiten Schalter 29 einander entgegengesetzte Polarität. Infolgedessen integriert die Integrationsschaltung 11 die Ausgangssignale des ersten Schalters 8 und diejenigen des zweiten Schalters 29 abwecllselnd in entgegengesetzten Richtungen.The second switch 29 is provided with an output signal via a resistor 31 fed from the AC / DC converter circuit 19. One from the converter circuit 19 output direct current signal of negative polarity is via the second switch 29 is routed to the input terminal of the integration circuit 11. Since the diode 17 the has the polarity indicated in Fig. 1, have a measurement signal from the first switch 8 and a signal from the second switch 29 opposite to each other Polarity. As a result, the integration circuit 11 integrates the output signals of the first switch 8 and those of the second switch 29 alternating in opposite directions Directions.

Eine Elektrode des dritten Schalters 30 ist mit einer an tiner Bezugssrannung Es liegenden Klemme 33 verbunden, während die andere Elektrode des dritten Schalters 30 nsit der Eingangsklemme einer Glättungsschaltung 36 verbunden ist.One electrode of the third switch 30 is connected to an internal reference voltage There lying terminal 33 connected, while the other electrode of the third switch 30 nsit is connected to the input terminal of a smoothing circuit 36.

Bei 37 ist die Ausgangsklemme des errindungsgemäßen Stromungsmessers angedeutet.At 37 is the output terminal of the ammeter according to the invention indicated.

Im folgenden ist anhand von Fig. 2 die Arbeitsweise des elektromagnetischen Wechselstrom-Strömungsmessers gemäß Fig. 1 erläutert. Ein zwischen den Signalabnanineelektroden 5a, 5b auftretendes und über den Verstärker 6 und den Widerstand 7 zum ersten Schalter 8 geliefertes Meßsignal besitzt die z.B. in Fig. 2(a) dargestellte Sinuswellenform. Gemäß Fig. 2(b) enthält dieses Meßsignal eine ihm gegenüber um 900 phasenverschobene Störsignalkomponente. Das Gesamtsignal aus dem Meßsignal und dem Störsignal erhält mithin die Wellenform gemäß Fig. 2(c). Das Eingangssignal e zum Wechselstrom-Differentialverstärker 6 läßt sich daher durch folgende Gleichung ausdrücken: e = BD v sin wt + En sin (wt + #/2)................. (1) in welcher B = Dichte des an das Fluidum 1 angelegten Magnetflusses D = Innendurchmesser der Rohrleitung 2 v = Geschwindigkeit des die Rohrleitung 2 durchströmenden Fluidums En = Amplitude eines um f300 phasenverschobenen Rausch-Jzw. Störsignals bedeuten.The following is with reference to Fig. 2, the operation of the electromagnetic Alternating current flow meter according to FIG. 1 explained. One between the signal disconnect electrodes 5a, 5b occurring and via the amplifier 6 and the resistor 7 to the first switch 8 has the sine waveform shown, for example, in Fig. 2 (a). According to FIG. 2 (b), this measurement signal contains a phase shifted by 900 with respect to it Noise component. The total signal is obtained from the measurement signal and the interference signal hence the waveform of Fig. 2 (c). The input signal e to the AC differential amplifier 6 can therefore be expressed by the following equation: e = BD v sin wt + En sin (wt + # / 2) ................. (1) in which B = density of the applied to the fluid 1 Magnetic flux D = inner diameter of the pipeline 2 v = speed of the Pipeline 2 flowing through fluid En = amplitude of one um f300 phase-shifted noise jzw. Mean interfering signal.

Bei dem vom Differentialverstärker 6 verstärkten Ausgangssignal E1 werden nur die durch die Konstanten D und En angegebenen Anschnitte verstärkt. Wenn die Konstanten D und En mit kl und k2 bezeichnet werden, läßt sich das Ausgangssignal E1 wie folgt ausdrücken: E1 = k1 B v sin wt + k2 sin (wt + #/2) . (2) Da ein Ausgangssignal M vom Phasenschieber 16 dieselbe Phase besitzt wie die Wellenform eines Meßsignals gemäß Fig. 2(a), besitzt das Ausgangssignal des Komparatcrs 21 gemäß Fig. 2(f) ebenfalls die gleiche Phase, so daß der erste Schalter 8, wie in Fig. 2(d) dargestellt, abwechselnd durchgeschaltet und gesperrt wird. Dies bedeutet, daß der Feldeffekttransistor 8 nur dann durchgeschaltet wird, wenn das Signal E1 einen negativen Wert besitzt, und nur dann in den Sperrzustand gebracht wird, wenn das Signal E1 einen positiven Wert hat. Das Meßsignal wird mithin weiter über den ersten Schalter 8 an die Integrationsschaltung 11 angelegt, während die Phase gemäß Fig. 2(a) z.B. von Null bis T verschoben wird. Gemäß Fig. 2(b) besitzen die Meßsignale während einer Periode von 0 bis T einen negativen Wert, und sie werden durch die Integrationsschaltung 11 effektiv integriert. Da jedoch das um 900 phasenverschobene Störsignal während einer Periode von 0 bis 2 einen negativen Wert und während einer Periode von 2" bis @/# einen positiven Wert besitzt, besitzt das Ergebnis der während der Periode von 0 bis cit durchgeführten Integration einen Wert von Null. Dies bedeutet, daß das um 900 phasenverschobene Störsignal durch die Integrationsschaltung 11 effektiv unterdrückt wird. Das Ausgangssignal E2 der Integrationsschaltung 11 läßt sich daher durch folgende Gleichung ausdrücken: in welcher CR = Zeitkonstante der durch die Integrationsschaltung 11 durchgeführten Integration T = eine Periode von 0 bis v bedeuten.In the case of the output signal E1 amplified by the differential amplifier 6, only the sections indicated by the constants D and En are amplified. If the constants D and En are denoted by kl and k2, the output signal E1 can be expressed as follows: E1 = k1 B v sin wt + k2 sin (wt + # / 2). (2) Since an output signal M from the phase shifter 16 has the same phase as the waveform of a measurement signal shown in FIG. 2 (a), the output signal from the comparator 21 shown in FIG. 2 (f) also has the same phase, so that the first switch 8 , as shown in Fig. 2 (d), is alternately switched through and blocked. This means that the field effect transistor 8 is only switched through when the signal E1 has a negative value, and is only brought into the blocking state when the signal E1 has a positive value. The measurement signal is therefore further applied to the integration circuit 11 via the first switch 8, while the phase according to FIG. 2 (a) is shifted from zero to T, for example. As shown in FIG. 2 (b), the measurement signals have a negative value during a period from 0 to T, and they are effectively integrated by the integration circuit 11. However, since the interference signal shifted in phase by 900 has a negative value during a period from 0 to 2 and a positive value during a period from 2 "to @ / #, the result of the integration performed during the period from 0 to cit has a value of zero This means that the interference signal out of phase by 900 is effectively suppressed by the integration circuit 11. The output signal E2 of the integration circuit 11 can therefore be expressed by the following equation: in which CR = time constant of the integration carried out by the integration circuit 11, T = mean a period from 0 to v.

Die Integrationsschaltung 11 integriert somit die Ausgangssignale des ersten Schalters 8 gemäß Fig. 2(g) weiterhin in positiver Richtung. Da das an die eine Eingangsklemme des Komparators 25 angelegte Signal zu diesem Zeitpunkt einen Wert gleich Null besitzt, wird das Ausgangssignal des Komparators 25 in einen durch einen logischen Code "1" angedeuteten Zustand gebracht, wenn das Ausgangssignal der Integrationsschaltung 11 auf einen positiven Wert übergeht. Dieses Ausgangssignal "1" besitzt die Wellenform gemäß Fig. 2(e).The integration circuit 11 thus integrates the output signals of the first switch 8 according to FIG. 2 (g) continues in the positive direction. Since that on the signal applied to one input terminal of the comparator 25 at this time has a value equal to zero, the output of the comparator 25 becomes a brought by a logic code "1" indicated state when the output signal of the integration circuit 11 goes to a positive value. This output signal "1" has the waveform shown in Fig. 2 (e).

Wenn unter diesen Bedingungen der Wert des Ausgangssignals M vom Phasenschieber 16 auf Null verringert wird, wird der erste Schalter 8 in den Sperrzustand gebracht, wodurch das Ausgangssignal des Komparators 21 in den Zustand einer logischen Iton versetzt wird. Das "o"-Ausgangssignal wird durch den Umsetzer 24 in ein Signal entsprechend einer "1" (Fig. 2(f)) umgesetzt.If under these conditions the value of the output signal M from the phase shifter 16 is reduced to zero, the first switch 8 is brought into the blocking state, whereby the output signal of the comparator 21 in the state of a logic Iton is moved. The "o" output is converted by the converter 24 into a signal accordingly a "1" (Fig. 2 (f)) implemented.

Das umgesetzte "1"-Ausgangssignal des Umsetzers 24 wird zusammen mit einem "1" -Ausgangssignal des Komparators 25 dem NAND-Glied 26 eingespeist. Letzteres liefert ein "0"-Ausgangssignal zum Umsetzer 27, der seinerseits ein "1" -Ausgangssignal zur Schalter-Treiberschaltung 28 liefert. Bei Eingang eines "1" -Eingangssignals schickt die Schalter-Treiberschaltung 28 ein Schalter-Treibersignal zum zweiten und zum dritten Schalter 29 bzw. 30, wodurch diese geschlossen bzw. gesperrt werden. Zum Zeitpunkt # wird ein die Wellenform gemäß Fig. 2(h) besitzendes Ausgangssignal E3 der Umformerschaltung 19 über den zweiten Schalter 29 und den Umsetzer 32 der Integrationsschaltung 11 zugeführt. Das Ausgangssignal der Integrationsschaltung 11 wird gemäß Fig. 2(g) während einer Periode T in negativer Richtung bis zu einem Nullpegel linear gedämpft bzw. unterdrückt. Wenn der Pegel bzw. Wert des Ausgangssignals der Integrationsschaltung 11 auf Null verringert worden ist, wird das Ausgangssignal des Komparators gemäß Fig. 2(e) in den Zustand ton gebracht. Das Ausgangssignal des Umsetzers 24 behält dagegen gemäß Fig. 2(f) den Zustand "1" bei.The converted "1" output signal of the converter 24 is combined with a "1" output signal of the comparator 25 is fed to the NAND gate 26. The latter supplies a "0" output signal to converter 27, which in turn has a "1" output signal to switch driver circuit 28 supplies. at Input of a "1" -Input signal, the switch driver circuit 28 sends a switch driver signal to the second and the third switch 29 and 30, whereby these are closed or be blocked. At time #, a becomes having the waveform shown in Fig. 2 (h) Output signal E3 of the converter circuit 19 via the second switch 29 and the Converter 32 of the integration circuit 11 is supplied. The output of the integration circuit 11 is shown in FIG. 2 (g) during a period T in the negative direction up to a Zero level attenuated or suppressed linearly. When the level or value of the output signal of the integration circuit 11 has been reduced to zero, the output becomes of the comparator according to FIG. 2 (e) brought into the state ton. The output signal of the converter 24, however, maintains the state "1" according to FIG. 2 (f).

Infolgedessen wird das Ausgangssignal des NAND-Glieds 26 gemäß Fig. 2(h) in den "1"-Zustand geändert, so daß die Schalter-Treiberschaltung 28 durch ein "0"-Ausgangssignal vom Umsetzer 27 rückgestellt wird und der zweite und der dritte Schalter gesperrt werden. Fig. 2(i) zeigt die Wellenform eines an der Ausgangsseite des dritten Schalters 30 erlialtenen signals.As a result, the output of the NAND gate 26 is shown in FIG. 2 (h) changed to the "1" state so that the switch driver circuit 28 through a "0" output from converter 27 is reset and the second and the third switch to be locked. Fig. 2 (i) shows the waveform of one on the output side of the third switch 30 received signal.

Zur Erläuterung der vorstehend beschriebenen Arbeitsweise anhand von Gleicliungen kann gesagt werden, daß das Ausgangssignal E) der Umformerschaltung 19 lediglich dem Erregerstrom oder der Dichte B des Magnetflusses proportional ist.To explain the method of operation described above with reference to Equations can be said that the output signal E) of the converter circuit 19 is only proportional to the excitation current or the density B of the magnetic flux.

Wenn k3 als Konstante vorausgesetzt wird, läßt sich das Ausgangssignal E3 mithin wie folgt ausdrücken: E3 = k3 B ......................................... (4) Irn folgenden sei angenommen> daß T1 gemäß Fig 2(g) die Periode bzw. Zeitspanne darstellt, welche für die Verringerung des Werts des Ausgangssignals E2 der IntegrationsschaltunO 11 auf Null erforderlich ist, nachdem sic: der zweite Schalter 29 zum Zeitpunkt z geschlossen hat. Hierbei ergibt sich dann folgende gleichung: Infolgedessen wird anhand der Gleichungen (3), (4) und (5) die folgende Gleichung T1 = K4 v T ....................................... (6) abgeleitet, in welcher K4 eine Konstante darstellt. Wie aus obiger Gleichung (6) hervorgeht, steht T1 nicht mit der Magnetflußdichte 3 in Bezitehung. Da T eine Konstante ist, bezeichnet T1 einen Wert, welcher lediglich der Geschwindigkeit v des die Rohrleitung 2 durchströmenden Fluidums 1 proportional ist. Das Verhältnis T1 zu T besitzt daher jederzeit einen Wert, welcher nur der Geschwindigkeit v des Fluidums 1 proportional ist.If k3 is assumed to be a constant, the output signal E3 can be expressed as follows: E3 = k3 B ............................. ............ (4) In the following it is assumed that T1 according to FIG. 2 (g) represents the period or time span which is required for the reduction of the value of the output signal E2 of the integration circuit 11 to zero is after sic: the second switch 29 has closed at time z. The following equation then results: As a result, using equations (3), (4) and (5), the following equation T1 = K4 v T .......................... ............. (6), in which K4 represents a constant. As can be seen from the above equation (6), T1 is not related to the magnetic flux density 3. Since T is a constant, T1 denotes a value which is only proportional to the velocity v of the fluid 1 flowing through the pipeline 2. The ratio T1 to T therefore always has a value which is only proportional to the velocity v of the fluid 1.

Da der dritte Schalter 30 gemäß Fig. 2(i) während der gleichen Zeitspanne T1 durchgeschaltet ist wie der zweite Schalter 29, ist die an der Ausgangsklemme 37 des Strömungsmessers durch Glättung der Bezugsspannung Es in der Glättungsschaltung 36 erzielte Gleichspannung ebenfalls nur der Geschwindigkeit v des Fluidums 1 proportional, wodurch ein Analogsignal geliefert wird, welches die genaue Strömungsmenge des Fluidums 1 darstellt, und zwar frei von um 900 phasenverschobenen Störsignalen und Schwankungen der Dichte B des Magnetflusses. Da die obige Gleichung (6) nicht die den Elementen der Integrationsschaltung 11 zugeordneten Konstanten C und R enthält, können Fehler bei der Messung der Strömungsmenge bzw. -geschwindigkeit eines Fluidums 1 vermieden werden, die sich anderenfalls aus Anderungen der Eigenschaften der Konstanten C und R sowie der Verstärker usw. infolge von Umgebungstemperaturänderungen und Seculärvariationen ergeben könnten.Since the third switch 30 shown in FIG. 2 (i) during the same period of time T1 is switched through like the second switch 29, is the one at the output terminal 37 of the flow meter by smoothing the reference voltage Es in the smoothing circuit 36 achieved direct voltage also only proportional to the velocity v of the fluid 1, thereby providing an analog signal indicative of the precise flow rate of the fluid 1, free of interference signals and fluctuations out of phase by 900 the density B of magnetic flux. Since the above equation (6) does not contains the constants C and R assigned to the elements of the integration circuit 11, errors can occur when measuring the flow rate or velocity of a fluid 1 which would otherwise result from changes in the properties of the constants C and R as well as the amplifier etc. due to ambient temperature changes and Secular variations could result.

Da der erfindungsgemäße Strömungsesser, wie erwähnt, sein Ausgangssignal im wesentlichen in Form der Zeit T oder des Zeitverhältnisses T1/T anzeigt, vermag der Strömungsmesser die Strömungsmenge bzw. -geschwindigkeit eines Fluidums 1 nicht nur, wie bei der Ausführungsform gemäß Fi.g. 1, unter Verwendung einer Glättungsschaltung 36 in Form eines Analogausgangssignals, sondern auch in Form eines Digitalausgangssignals wiederzugeben.Since the flow meter according to the invention, as mentioned, its output signal essentially in the form of time T or the time ratio T1 / T the flow meter does not measure the flow rate or rate of flow of a fluid 1 only, as in the embodiment according to Fi.g. 1, using a smoothing circuit 36 in the form of an analog output signal, but also in the form of a digital output signal to reproduce.

Fig. 3 ist ein Blockschaltbild eines erfindungsgemäßen Strömungsmessers, welcher die Strömungsmenge eines Fluidums in Form eines digitalen Ausgangssignals anzuzeigen vermag. Bei dieser Anordnung wird ein beispielsweise von der Schalter-Treiberschaltung 28 gemäß Fig. 1 geliefertes Ausgangssignal zusammen mit einem durch einen Taktimpulsgenerator 40 erzeugten Taktimpuls an ein NAND-Glied 41 angelegt. Das Ausgangssignal der Treiberschaltung 28 wird dabei als Torsignal benutzt, und die Taktsignale in einer der Periode T1 entsprechenden Zahl werden durch einen Frequenzteiler 42 einer Frequenzteilung unterworfen. Die frequenz geteilt en Taktimpulse werden sodann an einen entsprechenden Zähler 43 angelegt. Auf diese Weise kann die Strömungsmenge eines Fluidums 1 ohne weiteres durch Digitalsignale angezeigt werden. Der aufgespeicherte Wert der Ausgangs impulse ist dabei der aufgespeicherten bzw. Gesamtmenge des im Strömungsmesser strömenden Fluidums proportional.3 is a block diagram of a flow meter according to the invention, which is the flow rate of a fluid in the form of a digital output signal able to display. With this arrangement, an example of the switch driver circuit 28 according to FIG. 1 delivered output signal together with one by a clock pulse generator 40 generated clock pulse is applied to a NAND gate 41. The output of the driver circuit 28 is used as a gate signal, and the clock signals in one of the period T1 corresponding number are subjected to frequency division by a frequency divider 42. The frequency-divided clock pulses are then sent to an appropriate counter 43 created. In this way, the flow rate of a fluid 1 can easily indicated by digital signals. The stored value of the output pulses is the stored one or total amount of in the flow meter flowing fluid proportionally.

Wenn die Schalter-Treiberschaltung 2o und der Schalter 30 gemäß Fig. 1 auf nicht dargestellte Weise durch einen an sich bekannten, z.B. aus einer Licht emittierenden Diode und einem Phototransistor bestehenden Photokoppler miteinander verbunden werden, kann eine elektrische Isolierung zwischen dem Strömungsmesser und dem Ausgangsanzeiger hergestellt werden. Diese Anordnung bietet den Vorteil der Vermeidung von Fehlern bei der Messung der Strömungsmenge eines Fluidums, insbesondere dann, wenn Strömungsmesser und Ausgangsanzeiger räumlich voneinander getrennt sind.When the switch driver circuit 2o and the switch 30 shown in FIG. 1 in a manner not shown by a known per se, e.g. from a light emitting diode and a phototransistor existing photocoupler with each other can be connected, electrical insulation between the flow meter and the output indicator. This arrangement offers the advantage the avoidance of errors in the measurement of the flow rate of a fluid, in particular when the flow meter and output indicator are spatially separated from each other.

Da die Zeitkonstante der Umformerschaltung 19 gemäß Fig. 1 sehr groß ist, kann im Fall von schnellen Schwankungen der Speisespannung keine der Spannung der Stromquelle proportionale Ausgangsspannung der Schaltung 19 erzielt werden, Hierdurch wird ein Fehler in die Fluidumsströmungsmengenmessung eingeführt.Since the time constant of the converter circuit 19 according to FIG. 1 is very large is, in the case of rapid fluctuations in the supply voltage, none of the voltage can the output voltage of the circuit 19 proportional to the current source can be achieved, This introduces an error in the fluid flow rate measurement.

Fig. 4 zeigt ein Schaltbild eines Strömungsmesser£ gemäß einer anderen Ausführungsform der Erfindung, welche im Vergleich mit dem Strömungsmesser gemäß Fig. 1 dahingehend verbessert ist, daß die Meßgenauigkait im Hinblick auf die genaimten Mängel der Ausführungsform gemäß Fig. 1 erhöht wird.Fig. 4 shows a circuit diagram of a flow meter £ according to another Embodiment of the invention, which in comparison with the flow meter according to Fig. 1 is improved to the effect that the measurement accuracy with respect to the sewn Defects of the embodiment of FIG. 1 is increased.

Die den Teilen von Fig. 1 entsprechenden Teile gemäß Fig. 4 sind mit den gleichen Bezugsziffern zezeichnet, so daß sich eine nähere Beschreibung dieser Teile erUbrit. Im folgenden sei angenommen, d&ß das Ausgangssignal des Differentialverstärkers ; ein Sinuswellensignal mit der Phase gemäß Fig.5(a) ist. Dabei ist dann das Ausgangssignal des Komparators 21 ein positiver Impuls, der gemäß Figo 5(b) eine der negativen Periode des Ausgangssignals des Differentialverstärkers 6 entsprechende Breite besitzt. Dieser positive Impuls wird vota Komparator 21 gleichzeitig an Schalter-Treiberschaltungen 22a, 22b, einen Umsetzer 50 und eine Schalter-Treiberschaltung 51 angelegt. Das Ausgangssignal des Umsetzers 50 besitzt gemäß Fig. 5(c) die Form eines Impulssignals, welches gegenüber dem Ausgangssignal des Komparators 21 die entgegengesetzte Polarität besitzt.The parts according to FIG. 4 corresponding to the parts of FIG. 1 are marked with denotes the same reference numerals so that a more detailed description of these Share erUbrit. In the following it is assumed that d & ß is the output signal of the differential amplifier ; is a sine wave signal having the phase shown in Fig. 5 (a). This is then the output signal of the comparator 21 a positive pulse, which according to FIG. 5 (b) is one of the negative Period of the output signal of the differential amplifier 6 appropriate Width owns. This positive pulse is sent to the comparator 21 simultaneously to switch driver circuits 22a, 22b, a converter 50 and a switch driver circuit 51 are applied. That The output signal of the converter 50 has the form of a pulse signal as shown in FIG. 5 (c), which compared to the output signal of the comparator 21 has the opposite polarity owns.

Beim A anlegen eines Schalter-Treibersignals vom Komparator 21 an die Schalter-Treiberschaltung 22a wird der erste Schalter 8 geschlossen bzw. gesperrt. Infolgedessen werden die Ausgangssignale des Differentialverstärkers 6 dem Integrator 11 zugeführt, um z.B. während einer Zeitspanne von 0 bis it integriert zu werden. Aus diesem Grund erhöht sich das Ausgangssignal des Integrators 11 gemäß Fig. 5(d) während der Periode von 0 bis 21.At A, apply a switch drive signal from the comparator 21 the switch driver circuit 22a, the first switch 8 is closed or blocked. As a result, the output signals of the differential amplifier 6 become the integrator 11 in order to be integrated e.g. during a period of time from 0 to it. For this reason, the output signal of the integrator 11 increases as shown in FIG. 5 (d) during the period from 0 to 21.

Andererseits ist die Ausgangsklemme des Phasenschiebers 16 über einen Widerstand 52 und einen Feldeffekttransistor-Schalter 53 an die Minus-Klemme eines Operationsverstärkers 54 angeschlossen, welcher die Wechselstrorn/Gleichstrom-Umformerschaltung 19 darstellt, so daß die Schalter-Treiberschaltung 22b durch das Ausgangssignal des Komparators 21 während einer Periode von 0 bis z betätigt wird.On the other hand, the output terminal of the phase shifter 16 is via a Resistor 52 and a field effect transistor switch 53 to the minus terminal of one Operational amplifier 54 connected, which the AC / DC converter circuit 19 represents so that the switch driving circuit 22b by the output signal of the comparator 21 is operated during a period from 0 to z.

Hierbei wird der Feldeffekttransistor bzw. Schalter 53 geschlossen bzw. gesperrt, und ein Ausgangssignal des Phasenschiebers 16 wird zum Operationsverstärker 54 geleitet. Der Komparator 54 erzeugt daher ein Ausgangssignal, das gemäß Fig. 5(e) vom Zeitpunkt O zum Zeitpunkt iS fortlaufend ansteigt. Dieses erhöhte Ausgangssignal wird über den Widerstand 31 dem zweiten Schalter 29 zugeführt. Ein Kondensator 55 und ein Feldeffekttransistor bzw0 Schalter 56 sind parallel zueinander zwischen Eingangs- und Ausgangsklemme des Operationsverstärkers 54 geschaltet. Die Arbeitsweise des Feldeffekttransistors 56 wird durch ein Signal von der Schalter-Treiberschaltung 57 gesteuert.Here, the field effect transistor or switch 53 is closed or locked, and an output signal of the phase shifter 16 becomes the operational amplifier 54 headed. The comparator 54 therefore generates an output signal which, as shown in FIG. 5 (e) increases continuously from time O to time iS. This increased output is fed to the second switch 29 via the resistor 31. A capacitor 55 and a field effect transistor or switch 56 are parallel to each other between Input and output terminal of the operational amplifier 54 switched. The operation of the field effect transistor 56 is controlled by a signal from the switch driver circuit 57 controlled.

Das Ausgangssignal der Integrationsschaltung 11 wird dem Komparator 25 eingespeist, welcher seinerseits ein Ausgangssignal mit einer festen Amplitude gemäß Fig. 5(f) erzeugt, das sich entsprechend einem Ausgangssignal der Integrationsschaltung 11 mit der Wellenform gemäß Fig. 5(d) erhöht. Das Ausgangssignal des Komparators 25 wird zusammen mit einem Ausgangssignal des Umsetzers 50, welches die Wellenform gemäß Fig. 5(c) besitzt, an das NAND-Glied 26 angelegt. Letzteres wird während der Periode von 0 bis # mit zwei durch logische Kode "1" und tritt dargestellten Eingangssignalen beschickt. Infolgedessen besitzt das Ausgangssignal des NAND-Glieds 26 die Form einer logischen "1", während das Ausgangssignal des Umsetzers 27 gemäß Fig. 5(g) einen "O"-Zustand beibehält. Dies trifft jeweils während der Periode von 0 bis # zu. Das Ausgangssignal des NAND-Glieds 26 wird dem NAND-Glied 58 zusammen mit einem Signal eingespeist, das an die eine Eingangsklemme des NAND-Glieds 26 angelegt wird. Da die Eingangssignale zum NAND-Glied 58 während der Zeitspanne von O bis lt den Zustand "0" bzw. "1" beibehalten, wird das vom NAND-Glied 58 abgegebene Signal in den Zustand lt "1" versetzt.The output of the integration circuit 11 is sent to the comparator 25, which in turn has an output signal with a fixed amplitude 5 (f) generated in accordance with an output signal of the integration circuit 11 is increased with the waveform of Fig. 5 (d). The output of the comparator 25 together with an output signal of the converter 50, which the waveform 5 (c) is applied to the NAND gate 26. The latter is during the Period from 0 to # with two input signals represented by logic code "1" and occurs loaded. As a result, the output of the NAND gate 26 has the form a logic "1", while the output signal of the converter 27 according to FIG. 5 (g) maintains an "O" state. This applies during the period from 0 to # to. The output of the NAND gate 26 is the NAND gate 58 along with a Signal fed in, which is applied to one input terminal of the NAND gate 26. Since the input signals to the NAND gate 58 during the period from 0 to lt den If the state "0" or "1" is maintained, the signal emitted by the NAND gate 58 becomes in the state is set to "1".

Das Ausgangssignal vom Umsetzer 59 stellt daher den Zustand "O" gemäß Fig. 5(h) dar. Da das Ausgangssignal des Umsetzers 59 der Schalter-Treiberschaltung 57 eingespeist wird, bleibt der Feldeffekttransistor bzw. Schalter 56 während der Periode von 0 bis lt offen bzw, durchgeschaltet, so daß das Ausgangssignal des Operationsverstärkers 54 im Kondensator 55 gespeichert wird.The output signal from the converter 59 therefore represents the state "O" according to FIG Fig. 5 (h). Since the output of the converter 59 of the switch driver circuit 57 is fed, the field effect transistor or switch 56 remains during the Period from 0 to lt open or switched through, so that the output signal of the operational amplifier 54 is stored in the capacitor 55.

Außerdem wird die Schalter-Treiberschaltung 51 während der Periode von 0 bis # durch ein Ausgangssignal vom Komparator 21 betätigt. Infolgedessen schließt bzw. sperrt der Feldeffekttransistor bzw. Schalter 60, und die Bezugsspannung Es wird der Minus-Eingangsklemme einer Integrationsschaltung 61 aufgeprägt Da vom Umsetzer 59 kein Treibersignal zu einer Schalter Treiberschaltung 62 geliefert wird, ist der Feldeffekttransistor bzw. Schalter 63 durchgeschaltet bzw. offen, und die Integrationsschaltung 51 integriert die Signale Es vom Feldeffekttransistor bzw. Schalter 60 und erzeugt dabei ein Ausgangssignal, das gemäß Fig. 5(i) vom Zeitpunkt O zum Zeitpunkt z fortlaufend ansteigt. Das Ausgangssignal der Integrationsschaltung 51 wird dem Feldeffekttransistor bzw. Schalter 30 zugeführt, doch wird die Schalter-Treiberschaltung 28b nicht mit einem Treibersignal beschickt. Aus diesem Grund liefert die Ausgangsklemme 37 des Strömungstlessers kein Ausgangssignal. Da das an die eine Eingangsklemme des NAND-Glieds 41 angelegte Signal im "O"-Zustand verbleibt, wird weder das NAND-Glied 41 geöffnet oder durchgeschaltet, noch die Digitalausgangsklemme 64 mit einem Taktimpuls vom Taktimpulsgenera tor 40 beliefert. Während der Periode von 0 bis tag wird selbstverständlich ein im Ausgangssignal des Differentialverstärkers 6 enthaltenes, um 300 phasenverschobenes Rausch- bzw.In addition, the switch driving circuit 51 becomes during the period from 0 to # by an output from the comparator 21 actuated. As a result, the field effect transistor or switch 60, and the reference voltage It becomes the minus input terminal of an integration circuit 61 impressed As from the converter 59 no drive signal to a switch driver circuit 62 is supplied, the field effect transistor or switch 63 is switched through or open, and the integration circuit 51 integrates the signals Es from the field effect transistor or switch 60 and thereby generates an output signal which, according to FIG. 5 (i), starts from the point in time O continuously increases at time z. The output of the integration circuit 51 is supplied to the field effect transistor or switch 30, but becomes the switch driver circuit 28b is not supplied with a driver signal. For this reason, the output terminal delivers 37 of the flow meter no output signal. Since that to the one input terminal of the NAND gate 41 remains in the "O" state, neither the NAND gate becomes 41 opened or switched through, nor the digital output terminal 64 with a clock pulse from the clock pulse generator 40 supplied. During the period from 0 to day it goes without saying one contained in the output signal of the differential amplifier 6 and shifted by 300 in phase Noise or

Störsignal wie im F&ll von Fig. 1 in der Integrationsschaltung 11 effektiv unterdrückt.Interference signal as in the case of FIG. 1 in the integration circuit 11 effectively suppressed.

Wenn die Phase des Ausgangssignals des Differentialverstärkers 6 auf # verschoben wird, wird der Wert oder Pegel des Ausgangssignals des Komparators 21 in Synchronismus mit dem Ausgangssignal des Differentialverstärkers 6 auf Null gebracht. Dabei werden die Feldeffekttransistoren bzw. Schalter 3, 53> 50 durch die Schalter-Treiberschaltungen 22a, 22b, 51 geöffnet bzw. durchgeschaltet, so daß das Ausgangssignal des Umsetzers 50 gemäß Fig. 5(c) während einer Periode von E bis 2, den Zustand "1" einnimmt. Ein "1"-Ausgangssignal vom Umsetzer 50 wird zum NAND-Glied 26 geleitet. Da das Ausgangssignal des Komparators 25 zu diesem Zeitpunkt gemäß Fig. 5(f) den Zustand lt "1" besitzt, wird das Ausgangssignal vom NAND-Glied 26 in den Zustand ttott gebracht, so daß die Schalter-Treiberschaltung 28a durch ein "l"-Ausgangssignal vom Umsetzer 27 betätigt wird. Der Feldeffekttransistor bzw.When the phase of the output signal of the differential amplifier 6 is on # is shifted, becomes the value or level of the output signal of the comparator 21 in synchronism with the output signal of the differential amplifier 6 to zero brought. The field effect transistors or switches 3, 53> 50 are through the switch driver circuits 22a, 22b, 51 are opened or switched through, so that the output signal of the converter 50 of FIG. 5 (c) during a Period from E to 2, assumes the state "1". A "1" output from the converter 50 is passed to the NAND gate 26. Since the output of the comparator 25 increases at this point in time as shown in FIG. 5 (f) has the state lt "1", the output signal becomes brought by the NAND gate 26 into the state ttott, so that the switch driver circuit 28a is actuated by an "1" output signal from converter 27. The field effect transistor respectively.

Schalter 29 wird durch das Ausgangssignal von der Treiberschaltung 23a geschlossen bzw. gesperrt, und die Integrationsschaltung 54 liefert ein Ausgangssignal mit der Wellenform gemäß Fig. 5(e) zur Integrationsschaltung 11. Das Ausgangssignal der Integrationsschaltung 19 besitzt die entgegengesetzte Polarität wie das Ausgangssignal vom Differentialverstärker 6. Infolgedessen führt die Integrationsschaltung 11, beginnend am Zeitpunkt #, die Integration in der entgegengesetzten Richtung durch. Das Ausgangssignal der Integrationsschaltung 11 wird gemäß Fig. 5(d) vom Zeitpunkt T aus linear gedämpft bzw. unterdrtickt, um nach einer Periode T auf den Wert Null abzufallen.Switch 29 is activated by the output signal from the driver circuit 23a closed or blocked, and the integration circuit 54 provides an output signal with the waveform of Fig. 5 (e) to the integration circuit 11. The output signal of the integration circuit 19 has the opposite polarity as the output signal from the differential amplifier 6. As a result, the integration circuit 11, starting at time #, the integration works in the opposite direction. The output of the integration circuit 11 becomes as shown in FIG. 5 (d) from the point of time T off linearly attenuated or suppressed, to after a period T to the value zero to fall off.

Da das Ausgangssignal des Umsetzers 27 gemäß Fig. 5(g) während der Periode T1 den Zustand "1" besitzt und das Ausgangssignal des Umsetzers 59 gemäß Fig. 5(h) in den Zustand "O" gebracht wird, behält das Ausgangssignal vom Integrator 61 weiterhin den zum Zeitpunkt, durch das Öffnen des Schalters 63 erreichten Wert bei, d.h. es besitzt die Wellenform gemäß Fig. 5(i). Die Schalter-Treiberschaltung 28b wird zum Schließen des Schalters 30 betätigt, und an der Ausgangsseite des Schalters 30 erscheint ein Ausgangssignal mit der Wellenform gemäß Fig. 5(j). Zu diesem Zeitpunkt öffnet ein "1"-Ausgangssignal des Umsetzers 27 das NAND-Glied 41, so daß die Taktimpulse vom Taktimpulsgenerator 40 gemäß Fig. 5(k) cUn der Digitalausgangsklemme 64 des Strömungsmessers auftreten Wenn daher die an der Digitalausgangsklemme 64 erscheinenden Taktimpulse wie im Fall von Fig. 3 gezählt werden, kann die Strömungsmenge des Fluidums digital angezeigt werden.Since the output of the converter 27 of FIG. 5 (g) during the Period T1 has the state "1" and the output signal of the converter 59 according to FIG Fig. 5 (h) is brought to the "O" state, maintains the output signal from the integrator 61 continues to be the value reached at the time when switch 63 was opened at, i.e., it has the waveform shown in Fig. 5 (i). The switch driver circuit 28b is operated to close switch 30, and on the output side of the switch 30 appears an output signal having the waveform shown in Fig. 5 (j). At this time opens a "1" output signal of the converter 27, the NAND gate 41, so that the clock pulses from the clock pulse generator 40 according to Fig. 5 (k) cUn of the digital output terminal 64 of the flow meter occur, therefore, if the signals at the digital output terminal 64 appearing clock pulses are counted as in the case of FIG. 3, the flow rate of the fluid can be displayed digitally.

Wenn das Ausgangssignal der Integrationsschaltung 11 in der Periode T1 nach dem Zeitpunkt Z auf Null abfällt, wird das Ausgangssignal des Komparators 25 in den Zustand "O" gebracht, während das Ausgangssignal des NAND-Glieds 26 den Zustand tlllt einnimmt. Folglich stellt das Ausgangssignal des NAND-Glieds 58 den Zustand " "0' dar, während das der Schalter-Treiberschaltung 57 zugeführte Ausgangssignal des Umsetzers 59 in den Zustand "1" umgesetzt wird, so daß der Feldeffekttransistor bzw.When the output of the integration circuit 11 in the period T1 drops to zero after time Z, the output signal of the comparator 25 brought into the state "O", while the output signal of the NAND gate 26 den State tlllt assumes. Consequently, the output of the NAND gate 58 represents the State "" 0 'while the output signal supplied to the switch driver circuit 57 of the converter 59 is converted to the state "1", so that the field effect transistor respectively.

Schalter 56 sperrt bzw. schließt. Infolgedessen findet ein Kurzschließen über Eingangs- und Ausgangsklemmen der Integrationsschaltung 54 statt, deren Ausgangssignal gemäß Fig. 5(e) schnell auf Null abfällt.Switch 56 blocks or closes. As a result, a short circuit takes place via input and output terminals of the integration circuit 54, its output signal drops rapidly to zero according to FIG. 5 (e).

Das Ausgangssignal des Umsetzers 27 wird gemäß Fig. 5(g) in den Zustand "O" gebracht, und die Schalter 29 und 30 werden geöffnet, so daß die Ausgangssignale an der Digitalausgangsklemme 64 und an der Analogausgangsklemme 37 auf Null abfallen.The output of the converter 27 becomes as shown in FIG. 5 (g) in the state "O" is brought and the switches 29 and 30 are opened, so that the output signals at the digital output terminal 64 and at the analog output terminal 37 drop to zero.

Wenn die Phase des Ausgangssignals des Differentialverstärkers 6 auf 2t' verschoben wird, tritt wiederum ein Ausgangssignal vom Komparator 21 auf. Zu diesem Zeitpunkt besitzt das Ausgangssignal des Umsetzers 50 den Zustand "O", und das Ausgangssignal des Umsetzers 59 wird wieder in den Zustand "0" zurückgebracht. Die Arbeitsweise während der Periode von 2,t bis 4 # ist die gleiche wie während der Periode von 0 bis 2 t.When the phase of the output signal of the differential amplifier 6 is on 2t 'is shifted, an output signal from the comparator 21 occurs again. to At this point in time, the output signal of the converter 50 has the state "O", and the output signal of the converter 59 is brought back to the "0" state. The operation during the period from 2, t to 4 # is the same as during the period from 0 to 2 t.

Je größer die die Rohr leitung 2 durchströmende Menge des Fluidums 1 ist, desto höher wird das Ausgangssignal des Differentialverstärkers 6. Aus diesem Grund steigt die durch ziel die Integrationsschaltung 11 während der Periode von O bis @ oder von 2# bis 3# integrierte Spannung an Da das Ausgangssignal der Integrationsschaltung 54 eine konstante Spannung besitzt, wird die Periode T1, in welcher eine Größe bzw. Menge der Ausgangssignale in entgegengesetzter Richtung integriert wird, im gleichen Maß verlängert, wie die Zeitspanne bzw. Pericde, während welcher eine Größe oder Menge der Ausgangssignale in Normalrichtung integriert wird. Die Strömungsmenge des die Rohrleitung 2 durchströmenden Fluidums 1 besitzt somit eine proportionale Beziehung zur Periode T1 der Gegenintegration. Fin Analogausgangssignal an der Ausgangsklemme 37 des Strömungsmessers oder ein Digitalausgangssignal an seiner Ausgangsklemme 64 gibt mithin eine Größe an, welche der Strömungsmenge des die Rohrleitung 2 durchströ.nenden Fluidums 1 proportional ist.The greater the amount of fluid flowing through the pipe 2 1, the higher the output of the Differential amplifier 6. For this reason, the through target the integration circuit 11 increases during the Period from 0 to @ or from 2 # to 3 # integrated voltage on Da the output signal the integration circuit 54 has a constant voltage, the period T1, in which a size or quantity of the output signals in the opposite direction is integrated, extended to the same extent as the period or pericde, during which a size or quantity of the output signals is integrated in the normal direction. The flow rate of the fluid 1 flowing through the pipeline 2 thus has a proportional relationship to the period T1 of the mutual integration. Fin analog output signal at the output terminal 37 of the flow meter or a digital output signal its output terminal 64 therefore indicates a size which corresponds to the flow rate of the the pipe 2 traversing fluid 1 is proportional.

Fig. 6 ist ein Schaltbild eines Strömungsmessers gemäß einer weiter abgewandelten Ausführungsform der Erfindung. Im folgenden ist die Arbeitsweise dieser Ausführungsform anhand von Fig. 7 erläutert, welche die Wellenformen der bei dieser Ausführungsform auftretenden Signale veranschaulicht.6 is a circuit diagram of a flow meter according to another modified embodiment of the invention. The following is how it works Embodiment explained with reference to FIG. 7, which shows the waveforms of the in this Embodiment illustrated signals occurring.

Ein Ausgangssignal des Differentialverstärkers 6, welches den Meßwert der Strömungsmenge des die Leitung 2 durchströmenden Fluidums darstellt, besitzt dabei die Sinuswellenform gemäß Fig. 7(a). Während einer Periode von 0 bis @ , in welcher eine Signalmessung der Strömungsmenge auftritt, besitzt ein Ausgangssignal des Komparators 21 den Zustand "O", wie in Fig. 7(b) dargestellt, und infolgedessen wird ein Ausgangssignal vom Umsetzer 50 in den Zustand "1" gebracht, wie dies in Fig. 7(c) veranschaulicht ist. Das Ausgangssignal des Umsetzers 50 wird an die eine Eingangsklemme des NAND-Glieds 26 und außerdem an eine Verzögerungsschaltung 70 angelegt. Die Verzögerungsschaltung 70 erzeugt ein Ausgangssignal nach einer Zeitspanne t, nachdem sie mit dem Ausgangssignal des Umsetzers 50 beschickt worden ist. Das Ausgangssignal der Verzögerungsschaltung 70 wird zu Schalter-Treiberschaltungen 57, 71 und einem Umsetzer 72 geführt.An output of the differential amplifier 6, which the measured value represents the flow rate of the fluid flowing through the line 2, has while the sine waveform shown in Fig. 7 (a). During a period from 0 to @, in which a signal measurement of the flow rate occurs, has an output signal of the comparator 21 becomes "O" as shown in Fig. 7 (b), and hence an output signal from the converter 50 is brought into the state "1", as shown in FIG Fig. 7 (c) is illustrated. The output of the converter 50 is to the one Input terminal of the NAND gate 26 and also to a delay circuit 70 created. The delay circuit 70 produces an output signal after a period of time t after it has been loaded with the output signal of the converter 50. That Output of the delay circuit 70 becomes switch driver circuits 57, 71 and a converter 72 out.

Feldeffekttransistoren bzw. Schalter 56, 73 werden durch die Treiberschaltungen 57, 71 während einer Periode von 0 bis j%( durchgeschaltet. Aus diesem Grund werden die Ausgangssignale x und y der Integrationsschaltungen 11,54 gemäß den Fig. 7(e) und 7(f auf Null reduziert.Field effect transistors or switches 56, 73 are through the driver circuits 57, 71 switched through for a period from 0 to j% (. For this reason, the output signals x and y of the integration circuits 11, 54 according to FIG. 7 (e) and 7 (f reduced to zero.

Wenn das Ausgangssignal des Differentialverstärkers 6 einer Phasenverschiebung auf t unterworfen wurde, besitzt das Ausbangssignal des Komparators 21 gemäß 1ig. 7(b) den Zustand "1", während die Ausgangssignale des Umsetzers 50 und der Verzögerungsschaltung 70 folglich gemäß Fig. 7(c) und 7(d) in den Zustand "O" gebracht werden. Aus diesem Grund werden die Treiberschaltungen 57 und 71 zum Öffnen bzw. Durchschalten der Schalter 56 bzw. 73 deaktiviert, während die Integrationsschaltungen 11, 54 zu integrieren beginnen. Da das Ausgangssignal des Komparators 21 gemäß Fig. 7(b) während der Periode von t bis 2 ; den Zustand "1" beibehält, werden die Schalter 8, 53 durch die Treiberschaltungen 22a, 22b geschlossen bzw. gesperrt. Die Ausgangssignale des Differentialverstärkers 6 und des Phasenschiebers 16 werden gemäß den Fig. 7(e) und 7(f) durch die Integrationsschaltungen 11 bzw.When the output of the differential amplifier 6 has a phase shift has been subjected to t, the output signal of the comparator 21 according to FIG. 1ig. 7 (b) the state "1", while the output signals of the converter 50 and the delay circuit 70 can consequently be brought into the "O" state as shown in FIGS. 7 (c) and 7 (d). For this The reason are the driver circuits 57 and 71 for opening or switching through the Switches 56 and 73 are deactivated while the integration circuits 11, 54 are being integrated kick off. Since the output of the comparator 21 shown in FIG. 7 (b) during the period from t to 2; maintains the state "1", the switches 8, 53 are activated by the driver circuits 22a, 22b closed or blocked. The output signals of the differential amplifier 6 and the phase shifter 16 are shown in FIGS. 7 (e) and 7 (f) by the integration circuits 11 or

54 integriert. Diese integrierten Ausgangssignale x, y werden zusammen mit einer Bezugsspannung Es (bei der Ausführungsform gemäß Fig. Ó mit ttztl bezeichnet) zu einer Multiplizier-Teilerschaltung 74 geleitet0 Letztere führt die Rechenoperation der drei Eingangssignale x, y und z nach der Formel x.z/y durch.54 integrated. These integrated output signals x, y are combined with a reference voltage Es (in the embodiment according to Fig. Ó denoted by ttztl) to a multiplier-divider circuit 740 The latter performs the arithmetic operation of the three input signals x, y and z according to the formula x.z / y.

Wenn das Ausgangssignal des Differentialverstärkers 6, welches das Meßsignal der Strömungsmenge des Fluidums 1 darstellt,- eine Phasenverschiebung auf 2 erfährt, nimmt das Ausgangssignal des Komparators 21 den Zustand "O" ein, während das Ausgangssignal des Umsetzers 50 in den Zustand "1" gebracht wird. Unter diesen Bedingungen bleiben die Schalter 8 und 53 offen bzw durchgeschaltet, während die Schalter 56 und 73 ebenfalls offen bleiben. Das Ausgangssignal der Integrationsschaltung 11 behält daher den Wert bei, den es bei der Phasenverschiebung auf 2 t gemäß Fig. 7(e) und 7(f) erreicht hat Andererseits behält das Ausgangssignal der Verzögerungsschaltung 70 den Zustand 11011 bei, während das Ausgangssignal des Umsetzers 50 im Zustand "1" bleibt, bis die Verzögerungszeltspanne T1 vom Zeitpunkt 2# verstreicht. Aus diesem Grund besitzt das Eingangssignal zum NAND-Glied 26 die Form "1,1", während sein Ausgangssignal den Zustand lt "O" besitzt. Hierdurch wird ein Treibersignal mit der Wellenform gemäß Fig. 7(g) zum Öffnen des Schalters 70 an die Schalter-Treibersckaltung 20b angelegt. Ein die Wellenform gemäß Fig. 7(b', besitzendes Ausgangssignal der Multiplizier-Teilerschaltung 74 erscheint an der Ausgangsselte des Schalters 30. Dieses Ausgangssignal durchläuft die Glättungsschaltung 34 unA erscheint an der Ausgangsklemme )7 des Strömangsmessers als Analogsignal, welches die Strömungsmenge des Flu@-dums 1 durch die Rohrleitung 2 angibt.When the output signal of the differential amplifier 6 which is the Represents the measurement signal of the flow rate of the fluid 1, - a phase shift experiences on 2, the output signal of the comparator 21 assumes the state "O", while the output signal of the converter 50 is brought into the state "1". Under switches 8 and 53 remain open or switched on during these conditions switches 56 and 73 also remain open. The output of the integration circuit 11 therefore retains the value that it had with the phase shift to 2 t according to FIG. 7 (e) and 7 (f), on the other hand, maintains the output of the delay circuit 70 the state 11011, while the output signal of the converter 50 in the state "1" remains until the delay time period T1 elapses from time 2 #. the end for this reason, the input signal to the NAND gate 26 has the form "1,1" while its output signal is "O". This creates a drive signal with the waveform of Fig. 7 (g) to open the switch 70 to the switch driver circuit 20b applied. An output signal of FIG. 7 (b ', having the waveform Multiplier-divider circuit 74 appears at the output of switch 30. This output signal passes through the smoothing circuit 34 and appears at the Output terminal) 7 of the flow meter as an analog signal, which shows the flow rate of the Flu @ -dums 1 through the pipeline 2.

Eei den vorstehend beschriebenen Ausführungsformen wird die Integration in der Integrationsschaltung 11 bei jeder Periode der Ausgangsspannung des Verstärkers 6 jeweils einmal durchgeführt. Die Erfindung ist jedoch nicht auf diese Anordnung beschränkt, sondern kann auch so ausgelegt werden, daß die Integration in der Integrationsschaltung 11 z.B. alle zwei Perioden der Ausgangsspannung des Verstärkers o einmal durchgeführt wird. Dieser zuletzt genannte Fall ist in Fig. 8 veranschaulicht. Dle den Teilen von Fig. 4 entsprechenden Teile gemäß Fig. 8 sind mit den gleiclien Bezugsziffern bezeiclmet. Gemäß Fig. 8 ist die ausgangsklemme des Komparators 21 an die Kleinnie T eines binären Flip-Flop-XtreiseE 81, an die eine Bingangsklemme eines UND-Glieds 82 und die Eingangsklemme eines Umsetzers 83 angeschlossen. Die Ausgangsklemrne Ç des Flip-Flops 81 und die Ausgangsklemme des Umsetzers 87 sind an die beiden Eingangsklemmen eines UND-Glieds 84 angeschlossen, dessen Ausgangsklemme mit der Eingangsklemme einer Treiberschaltung 28 verbunden ist. Die Ausgangsklemmen des Umsetzers 83 und des Komparators 25 sind an die beiden Eingangsklemmen eines UND-Glieds 85 angeschlossen, dessen Ausgangsklemme an die eine Eingangsklemme eines UND-Glieds 86 und die Eingangsklemme einer Treiberschaltung 2Wb angeschlossen ist. Die andere Eingangsklemme des UND-Glieds 86 ist mit der Ausgangsklemme des Taktgenerators 40 verbunden. Die Ausgangsklemme des UND-Glieds 86 ist mit der Digitalsignal-Ausgangsklemme 64 verbunden.In the embodiments described above, the integration in the integration circuit 11 at every period of the output voltage of the amplifier 6 each performed once. However, the invention is not limited to this arrangement limited, but can also be designed so that the integration in the integration circuit 11 e.g. performed once every two periods of the output voltage of the amplifier o will. This last-mentioned case is illustrated in FIG. Dle Parts according to FIG. 8 corresponding to the parts of FIG. 4 are given the same reference numerals labeled. According to FIG. 8, the output terminal of the comparator 21 is connected to the Kleinnie T of a binary flip-flop XtreiseE 81, to which one input terminal of an AND element 82 and the input terminal of a converter 83 are connected. The output terminals The flip-flop 81 and the output terminal of the converter 87 are connected to the two input terminals an AND gate 84 is connected, the output terminal of which is connected to the input terminal a driver circuit 28 is connected. The output terminals of the converter 83 and of the comparator 25 are connected to the two input terminals of an AND gate 85, its output terminal to one input terminal of an AND gate 86 and the input terminal a driver circuit 2Wb is connected. The other input terminal of the AND gate 86 is connected to the output terminal of the clock generator 40. The output terminal of AND gate 86 is connected to digital signal output terminal 64.

Das eine Ende der Sekundärwicklung des Transformators 12 ist unmittelbar an die Minus-Eingangsklemme eines Komparators 87 angeschlossen, dessen Plus-Eingangsklemme an Masse liegt. Die Ausgangsklemme des Komparators 87 ist mit der Klemme T eines binären Flip-Flops und der einen Eingangsklemme eines UND-Glieds 90 verbunden. Die andere Eingangsklemme dieses UND-Glieds ist mit der Ausgangsklemme Q eines Flip-Flops 88 verbunden. Die Ausgangsklemme des UND-Glieds 90 ist an die Eingangsklemmen von Treiberschaltungen 22b, 51 angeschlossen.One end of the secondary winding of the transformer 12 is immediate connected to the minus input terminal of a comparator 87, its plus input terminal is due to mass. The output terminal of the comparator 87 is one with the T terminal binary flip-flops and one input terminal of an AND gate 90 connected. the the other input terminal of this AND gate is to the output terminal Q of a flip-flop 88 connected. The output terminal of AND gate 90 is connected to the input terminals of Driver circuits 22b, 51 connected.

Die Ausgangsklemme eines Umsetzers 89 ist mit der einen Eingangsklemme eines UND-Glieds 91 verbunden, während die Ausgangsklemme Q des Flip-Flops 88 mit der anderen Eingangsklemme des UND-Glieds 91 verbunden ist, dessen Ausgangsklemme an die Eingangsklemmen der Treiberschaltungen 57, 62 angeschlossen ist.The output terminal of a converter 89 is connected to the one input terminal an AND gate 91, while the output terminal Q of the flip-flop 88 with the other input terminal of the AND gate 91 is connected, the output terminal of which is connected to the input terminals of the driver circuits 57, 62.

Im folgenden ist anhand von Fig. 9 die Arbeitsweise des Strömungsnessers nach der Ausführungsform gemäß Fig. 3 näher erläutert. Zunächst sei angenornmen, daß ein Ausgangssignal es des Verstärkers 6 praktisch die Sinusweillenform gemäß Fig. 9(a) besitzt. Hierbei sei vorausgestzt, daß die um 90° phasenverschobene Rausch- bzw. Störkomponente im Signal es nicht enthalten ist. Infolgedessen besitzt ein an der Sekundärseite des Transformators 12 induziertes Signal er praktisch die Sinuswellenform gemäß Fig 9(b). Wie dargestellt, besitzen die beiden Signale verschiedene Phasen, da sich die Phase des Erregerstroms in den Erregerspulen Da, 3b infolge des in letzteren auftretenden elektromagnetischen Verlusts bzw. Dsnpfung von der Phase des durch die Erregerspulen 3a, Db erzeugten Magnetflusses unterscheidet. Das Signal er wird zum Phasenschieber 16 übertragen, um seine Phase an diejenige des Signals es anzugleichen, und dann an die Plus-Klemme des Komparators 21 angelegt. Das vom Komparator 21 abgegebene Signal TS1 besitzt somit gemäß Fig. 9(c) einen mit der positiven Periode des Signals es synchronisierten positiven Wert bzw. Pegel. Beim Stellen durch das Signal TS1 gibt das Flip-Flop 81 an der Ausgangsklemme Q ein Ausgangssignal TS2 ab. Dieses Ausgangssignal TS2 wird gemäß Fig. 9(d) an der Anstiegsflanke des Signals TS1 eingeleitet und an der nächsten Anstiegsflanke des Signals TS1 gelöscht. Das Ausgangssignal TS3 des UND-Glieds 82, dessen Eingangsklemme mit. den Signalen TS1, TS2 gespeist wird, wird gemäß Fig. 9(e) in jeweils zwei Perioden des Signals es einmal abgegeben. Das Ausgangssignal TS3 wird zur Treiberschaltung 22a geleitet, um den Feldeffekttransistor 8 durchzuschalten. Der Feldeffekttransistor 8 bewirkt, daß das Signal es beispielsweise während einer Periode von 0 bis r zur Integrationsschaltung 11 überführt wird, um durch diese integriert zu werden. Ein während der Periode von 0 bis W durch die Integrationsschaltung 11 erzeugtes Ausgangssignal e10 besitzt die wellenform gemäß Fig. 9(i), Die an der Sekundärseite des Transformators 12 induzierte Spannung er wird weiterhin unmittelbar an die Minus-Klemme des Komparators Sy angelegt. Das Ausgangssignal Tr1 des Kompara-ors 87 besitzt daher gemäß Fi. 9(f) die Form eines positiven Impulses in Übereinstimmung mit der der negativen Halbperiode des Signals er. Das Ausgangssignal Tr1 wird an die Klemme T des Flip-Flops ., angelegt, dessen Ausgangsklemmen #, Q Signale Tro bzw. Tro entgegengesetzter Polarian tät abgeben. Das Ausgangssignal Tr2 der Klemme C des Flip-Flops po wird gemäß Fig. 9(g) an der Anstiegsflanke eines Impulses de Signals Trl eingeleitet und an der Anstiegsflanke des nächsten folgenden Impulses des Signals Tr1 gelöscht. Die beiden Signale Trl, Tr2 werden zum UND-atter 90 geleitet, dessen Ausgangsklemme gemäß Fig. 9(h) in jeweils zwei Perioden des Signals er ein Signal Tr3 abgibt. Letzteres wird an die Treiberschaltungen 22b, 51 angelegt, um diese in Betrieb zu setzen. Hierdurch werden die Feldeffekttransistoren 53 und 60 durchgeschaltet während das Signal er über den Widerstand 52 und den Feldeffekttransistor 53 der Integrationsschaltung 19 eingespeist und die Gleichspannung Es über den Feldeffekttransistor 60 der Integrationsschaltung 61 aufgeprägt wird.The following is the operation of the flow meter with reference to FIG according to the embodiment according to FIG. 3 explained in more detail. First of all, let it be assumed that an output signal es of the amplifier 6 is practically the sinusoidal shape according to Fig. 9 (a) has. It is assumed here that the 90 ° phase-shifted noise or interference component in the signal it is not included. As a result, owns a The signal induced on the secondary of the transformer 12 is practically the sinusoidal waveform according to Fig. 9 (b). As shown, the two signals have different phases, since the phase of the excitation current in the excitation coils Da, 3b as a result of that in the latter occurring electromagnetic loss or attenuation from the phase of through distinguishes the excitation coils 3a, Db generated magnetic flux. The signal he will transmitted to the phase shifter 16 to adjust its phase to that of the signal es, and then applied to the plus terminal of the comparator 21. The output from the comparator 21 Signal TS1 thus has one with the positive period of the signal as shown in FIG. 9 (c) it synchronized positive value or level. When set by the signal TS1 the flip-flop 81 outputs an output signal TS2 at the output terminal Q. This Output signal TS2 is initiated as shown in FIG. 9 (d) on the rising edge of signal TS1 and cleared on the next rising edge of signal TS1. The output signal TS3 of the AND gate 82, whose input terminal with. the signals TS1, TS2 fed is, it is emitted once in every two periods of the signal, as shown in FIG. 9 (e). The output signal TS3 is routed to the driver circuit 22a to control the field effect transistor 8 through. The field effect transistor 8 causes the signal there for example is transferred to the integration circuit 11 during a period from 0 to r to to be integrated through them. One during the period from 0 to W through the Integration circuit 11 generated output signal e10 owns the waveform of FIG. 9 (i) induced on the secondary side of the transformer 12 Voltage continues to be applied directly to the minus terminal of the comparator Sy. The output signal Tr1 of the comparator 87 therefore has according to FIG. 9 (f) the shape of a positive pulse in accordance with that of the negative half cycle of the He signals. The output signal Tr1 is applied to the terminal T of the flip-flop. its output terminals #, Q signals Tro or Tro of opposite polarity hand over. The output signal Tr2 of the terminal C of the flip-flop po is shown in FIG. 9 (g) initiated on the rising edge of a pulse de signal Trl and on the rising edge of the next following pulse of the signal Tr1 deleted. The two signals Trl, Tr2 are passed to AND atter 90, the output terminal of which is shown in FIG. 9 (h) in each case two periods of the signal it emits a signal Tr3. The latter is sent to the driver circuits 22b, 51 applied in order to put them into operation. This causes the field effect transistors 53 and 60 are switched on while the signal is passed through resistor 52 and the field effect transistor 53 of the integration circuit 19 and the DC voltage Es via the field effect transistor 60 of the integration circuit 61 is impressed.

Während das Signal Tr3 erzeugt wird, wird das Signal Tr1 dem Umsetzer 39 zugeleitet, wobei an der Ausgangsklemme Q des Flip-Flops 88 ein Signal Tr2 erscheint. Zu diesem Zeitpunkt werden die Treiberschaltungen bzw. Treiberstufen 57 und 62 nicht mit einem Signal vom UND-Glied 91 gespeist, so daß die Feldeffekttransistoren 56 und 63 unwirksam bzw. gesperrt bleiben. Aus diesem Grund werden die Integrationsschaltungen 19 und 61 betätigt, um die Integration gemäß den Fig. 9(j) und 9(m) während einer dem Signal Tr3 entsprechenden Zeitspanne in positiver Richtung durchzuführen, wodurch integrierte Signale ero, eQ geliefert werden. Wenn das Signal Tr1 während der Periode von 0 bis # gelöscht bzw. unterdrückt wird, erzeugt der Umsetzer 89 ein Signal entsprechend einer "1". Das UND-Glied 91 liefert ein Treibersignal zu den Treiberschaltungen 57, 62, um die Feldeffekttransistoren 56 bzw, 63 durchzuschalten. Die Ausgangssignale ero> eQ der Integrationsschaltungen 19 bzw. 61 werden gemäß den Fig. 9(j) und 9(m) auf den zu diesem Zeitpunkt erreichten Werten bzw.While the signal Tr3 is being generated, the signal Tr1 is sent to the converter 39, a signal Tr2 appearing at the output terminal Q of the flip-flop 88. At this time, the driver circuits or driver stages 57 and 62 are not fed with a signal from the AND gate 91, so that the field effect transistors 56 and 63 remain ineffective or blocked. Because of this, the integration circuits 19 and 61 actuated to complete the integration according to FIGS Figures 9 (j) and 9 (m) in the positive direction for a period corresponding to the signal Tr3 to carry out, whereby integrated signals ero, eQ are delivered. When the signal Tr1 is deleted or suppressed during the period from 0 to #, the generates Converter 89 a signal corresponding to a "1". The AND gate 91 supplies a drive signal to the driver circuits 57, 62 in order to switch through the field effect transistors 56 and 63, respectively. The output signals ero> eQ of the integration circuits 19 and 61 are according to FIG 9 (j) and 9 (m) to the values reached at this point in time or

Pegeln gehalten.Levels held.

Wenn der Komparator 21 dann, wenn das Ausgangssignal es des Verstärkers 6 eine Phase von r besitzt, ein Ausgangssignal TS1 im "o"-Zustand abgibt, so erzeugt der Umsetzer 83 ein Ausgangssignal TS1 im Zustand "1". Da das Ausgangssignal TS2 an der Ausgangsklemme Q des Flip-Flops 31 zu diesem Zeitpunkt den Wert "1" besitzt, wird das UND-Glied 84 geöffnet bzw durchgeschaltet und die Treiberschaltung 28 durch ein Ausgangssignal vom UND-Glied 84 angesteuert. Infolgedessen wird der Feldeffekttransistor 29 betätigt bzw. durchgeschaltet, und ein von der Integrationsschaltung 19 auCrechterhaltenes integriertes Ausgangssignal ero wird über den Widerstand 71 und den Feldeffekttransistor 29 der Integrationsschaltung 11 zugeführt. Wenn dic Integrationsschaltung 11, die während der Periode von 0 bis i ein negatives integriertes Ausgangssignal e10 erzeugt, mit dem positiven Signal e ro beschickt wird, steigt das integrierte Ausgangssignal e10 gemäß Fig. 9(i) in positiver Richtung an, um dann innerhalb einer Zeitspanne T1 nach dem Zeitpunkt # auf den Null-Pegel zurückgeführt zu werden.When the comparator 21 then when the output signal it of the amplifier 6 has a phase of r, emits an output signal TS1 in the "o" state, so generated the converter 83 has an output signal TS1 in the "1" state. Since the output signal TS2 at the output terminal Q of the flip-flop 31 has the value "1" at this point in time, the AND gate 84 is opened or switched through and the driver circuit 28 through an output signal from the AND gate 84 is controlled. As a result, the field effect transistor 29 actuated or switched through, and one maintained by the integration circuit 19 Integrated output signal ero is via resistor 71 and the field effect transistor 29 of the integration circuit 11 is supplied. When the integration circuit 11, the generates a negative integrated output signal e10 during the period from 0 to i, is charged with the positive signal e ro, the integrated output signal increases e10 according to FIG. 9 (i) in the positive direction to then within a period of time T1 to be returned to the zero level after time #.

Wenn der Komparator 21 am Zeitpunkt # ein Ausgangssignal TS1 mit dem ert "O" abgibt, wird auch ein Ausgangssignal des Werts "1" vom Umsetzer 83 an das UND-Glied 85 angelegt. Da das Ausgangssignal CO des Komparators 2 zu diesem Zeitpunkt den Wert "1" besitzt (Fig. 9(k)), gibt das UND-Glied 85 gemäß Fig. 9(1) ein Ausgangssignal TO mit dem Wert "1" ab.When the comparator 21 has an output signal TS1 with the if it emits "O", an output signal of the Value "1" from Converter 83 is applied to AND gate 85. Since the output signal CO of the comparator 2 at this point in time has the value "1" (FIG. 9 (k)), the AND gate 85 according to FIG 9 (1) outputs an output signal TO having the value "1".

Das Ausgangssignal TO schaltet das UND-Glied 85 durch und betätigt die Treiberschaltung 23b. Ein Taktimpulssignal vom T@ktimpulsgenerator 40 wird vom UND-Glied 86 zur Digitalausgangsklemme 54 geleitet. Infolge der Betätigung der Treiberschaltung 28 wird der Feldeffekttransistor 30 durchgeschaltet, so daß das Signal eQ gemäß Fig. 9(m) über den Feldeffekttransistor 30 zur Glättun.gsschaltung 34 geliefert wird. Zu diesem Zeitpunkt wird an der Analogausgangsklemme 37 über die Glättungsschaltung 34 ein Signal eO erzeugt.The output signal TO switches the AND gate 85 through and actuates the driver circuit 23b. A clock pulse signal from the T @ ktimpulsgenerator 40 is from AND gate 86 is routed to digital output terminal 54. As a result of the actuation of the driver circuit 28, the field effect transistor 30 is switched through, so that the signal eQ according to 9 (m) is supplied to the smoothing circuit 34 via the field effect transistor 30 will. At this point in time, the smoothing circuit is applied to the analog output terminal 37 34 generates a signal eO.

Wenn das Ausgangssignal e10 der Integrationsschaltung 11 während der Zeitspanne T1, welche der Strömungsmenge proportional ist, nach dem Zeitpunkt # auf den Wert Null gebracht wird, gibt der Komparator 25 ein Ot Signal CO zum Sperren des UND-Glieds 85 ab. Hierdurch wird das Ausgangssignal TO des UND-Glieds 85 auf den Wert "O" gebracht, um den Feldeffekttransistor 30 außer Betrieb zu setzen bzw.When the output signal e10 of the integration circuit 11 during the Time period T1, which is proportional to the flow rate, after time # is brought to the value zero, the comparator 25 outputs an Ot signal CO for blocking of the AND gate 85. As a result, the output signal TO of the AND gate 85 is raised brought the value "O" to put the field effect transistor 30 out of operation or

zu sperren und hierbei die der Periode T1 entsprechenden Ausgangssignale der Digitalausgangsklemme 64 und der Analogausgangsklemme 37 zu löschen. Wenn dann das Signal Tr1 während der Periode von 2? bis 3# # auf den Wert "O" gebracht wird, wird das UND-Glied 90 gesperrt, um die Feldeffekttransistoren 53 und 50 zu sperren, mit dem Ergebnis, daß die Signale er, Es nicht mohr zu den Integrationsschaltungen 19 bzw. 61 geliefert und die Ausgangssignale e ro' eQ gernäß den Fig. 9(j) und 9(m) auf den Null-Pegel eingestellt werden.to block and thereby the output signals corresponding to period T1 of the digital output terminal 64 and the analog output terminal 37. If then the signal Tr1 during the period of 2? until 3 # # is brought to the value "O", the AND gate 90 is blocked in order to block the field effect transistors 53 and 50, with the result that the signals he, it no longer go to the integration circuits 19 or 61 and the output signals e ro 'eQ according to FIGS. 9 (j) and 9 (m) can be set to the zero level.

In der folgenden Periode von 3# bis 4 # steigen die Signale Tr3, ero, eq sämtlich auf gleiche Weise an, wobei zum Zeitpunkt 4 - wiederum ein integriertes Ausgangssignal e10 erzielt wird. Hierauf wiederholt sich die vorstehend beschriebene Arbeitsweise.In the following period from 3 # to 4 # the signals Tr3, ero, eq all in the same way, with the Time 4 - again an integrated output signal e10 is achieved. The above is then repeated described mode of operation.

Fig. 10 ist ein Blockschaltbild eines Strömungsmessers gemäß einer noch weiter abgewandelten Ausführungsform der Erfindung, bei welchem die Inteogration in der Integrationsschaltung 11 in jeweils zwei Perioden der Ausgangsspannung der Wechselstroruquelle 4 jeweils einmal durchgeführt wird.10 is a block diagram of a flow meter according to one still further modified embodiment of the invention, in which the Inteogration in the integration circuit 11 in two periods of the output voltage of the AC power source 4 is performed once each time.

Die den Teilen von Fig. u entsprechenden Teile gemäß Fig. 10 sind dabei wiederum mit den gleichen Bezugsziffern bezeichnet. Gemäß Fig. 10 ist die Ausgangsklemme eines UND-Glieds õ2 an die Eingangsklemmen einer Treiberschaltung 22a und eines Umsetzers 95 angeschlossen. Die Ausgangsklemme des Umsetzers 95 ist mit der einen Eingangsklemme des UND-Glieds 95 verbunden, dessen andere Eingangsklenme mit der Q-Ausgangsklemme eines binären Flip-Flops 81 verbunden ist. Die Ausgangsklemme des UND-Glieds 96 ist an die Eingangsklemme der Treiberschaltung 2;2b angeschlossen, Die Ausgangsklemme des Flip-Flops 81 ist mit einer der Eingangsklemmen des UND-Glieds 84 verbunden, dessen andere Eingangsklemme über den Umsetzer 83 mit der Ausgangsklemme des Komparators 21 verbunden ist. Die Ausgangsklemme der Treiberschaltung 28b ist an die Gate-Elektrode eines in einem Abtastwert-Haltekreis 38 befindlichen Abtast-Feldeffekttransistors 30 angeschlossen. Die eine Elektrodenklemme des Abtast-Feldeffekttransistors 30 ist mit der Plus-Klemme eines Operationsverstärkers 39 verbunden, dessen Ausgangsklemme an die Analogsignal-Ausgangsklemme 37 angeschlossen ist.The parts of FIG. 10 corresponding to the parts of FIG again denoted by the same reference numerals. According to Fig. 10 is the Output terminal of an AND element õ2 to the input terminals of a driver circuit 22a and a converter 95 are connected. The output terminal of the converter 95 is connected to one input terminal of the AND gate 95, the other input cycle is connected to the Q output terminal of a binary flip-flop 81. The output terminal of AND gate 96 is connected to the input terminal of driver circuit 2; 2b, The output terminal of the flip-flop 81 is connected to one of the input terminals of the AND gate 84 connected, the other input terminal of which via the converter 83 to the output terminal of the comparator 21 is connected. The output terminal of the driver circuit 28b is to the gate electrode of a sample field effect transistor located in a sample hold circuit 38 30 connected. The one electrode terminal of the scanning field effect transistor 30 is connected to the plus terminal of an operational amplifier 39, the output terminal of which is connected to the analog signal output terminal 37.

Im folgenden ist anhand von Fig. 11 die Arbeitsweise der Ausführungsform gemäß Fig. 10 erläutert. Die Signale es, er, TS1, TS2, TS3, Tr1, Tr2, Tr3 gemäß den Fig. 11(a) bis 11(h) sind die gleichen Signale wie diejenigen gemäß Fig. 8. Wenn das UND-Glied 90 ein Signal Tr3 während einer Zeitspanne erzeugt, die sich zwischen dem Zeitpunkt, an welchem das Signal es z.B. einen Phasenwinkel von -# besitzt, und dein Zeitpunkt erstreckt, an welchem dieses Signal einen Phasenwinkel von 0 besitzt, so wird der Feldeffekttransistor 53 durchgeschaltet, und die Integrationsschaltung 19 erzeugt ein Signal ero gemä3 Fig. 11(j). Dieses Signal ero wird als Signal an die Multiplizier-Teilerschaltung 74 angelegt. Da das als Signal zur Multiplizier-Teilerschaltung 74 gelieferte Ausgangssignal e10 der Integrationsschaltung 11 zu diesem Zeitpunkt den Wert Null besitzt, besitzt das Ausgangssignal er: der Multiplizier-Teilerschaltung 74 gemäß Fig. ll(k) weiterhin den Wert Null.The following is the operation of the embodiment with reference to FIG according to FIG. 10 explained. The signals es, er, TS1, TS2, TS3, Tr1, Tr2, Tr3 according to Figs. 11 (a) to 11 (h) are the same signals as those of Fig. 8. if the AND gate 90 generates a signal Tr3 during a period of time between the point in time at which the signal there is e.g. a phase angle of - #, and your point in time extends at which this signal has a phase angle of 0, the field effect transistor 53 is turned on, and the integration circuit 19 generates a signal ero as shown in Fig. 11 (j). This signal ero is called the signal the multiplier-divider circuit 74 is applied. Since that as a signal to the multiplier-divider circuit 74 delivered output signal e10 of the integration circuit 11 at this point in time has the value zero, the output signal has er: the multiplier-divider circuit 74 according to FIG. 11 (k) continues to have the value zero.

\enn das Spannungssignal es einen Phasenwinkel von 0 besitzt, gibt das UND-Glied 82 ein Signal TS zur Betätigung der Treiberschaltung 22a ab, und das Spannungssignal es wird zum Interieren zur Integrationsschaltung 11 geleitet, während das Ausgangssignal e10 der Integrationsschaltung 11 gemäß Fig.If the voltage signal has a phase angle of 0, there is the AND gate 82 from a signal TS for actuating the driver circuit 22a, and that Voltage signal it is passed to the integration circuit 11 for interfering while the output signal e10 of the integration circuit 11 according to FIG.

ll(i) in negativer Richtung ansteigt. Während das Signal Tr den Null-Pegel während der Periode beibehält, in welcher sich der Phasenwinkel dieses Signals von O auf # ändert, wird der Feldeffekttransistor 53 gesperrt, und das Ausgangssignal ero der Integrationsschaltung 19 behält anschließlich den zu diesem Zeitpunkt erreichten Pegel bzw. ert. Die Multiplizier-Teilerschaltung 74, die während der vorstehend beschriebenen Periode zwischen dem Phasenwinkel 0 ind r mit drei Eingangssignalen X, Y, Z gespeist wird, erzeugt gemäß Fig. ll(k) ein fortlaufend ansteigendes Signal eQ.ll (i) increases in the negative direction. While the signal Tr has the zero level is maintained during the period in which the phase angle of this signal changes from O changes to #, the field effect transistor 53 is blocked, and the output signal ero of the integration circuit 19 then retains the value reached at this point in time The multiplier-divider circuit 74 used during the above described period between the phase angle 0 ind r with three input signals X, Y, Z is fed, generates a continuously increasing signal according to FIG. 11 (k) eQ.

Wenn das Spannungssignal es einen Phasenwinkel von # besitzt, erzeugt der Komparator 21 ein "O"-Signal TS1, während der Umsetzer 83 ein Signal mit dem Wert "1" abgibt. Da das Ausgangssignal # des Plip-Flops 81 zu diesem Zeitpunkt einen Wert von lt itt besitzt, wird das UND-Glied 84 geöffnet, so daß von ihn ein Treibersignal über die Treiberschaltunß 28 zum Feldeffekttransistor 73 geliefert wird. Hierdurch wird der Feldeffekttransistcr 73 betätigt bzw. durchgeschgeschaltet, Grund das Ausgangssignel e10 der Integrationsschaltung behält anschlteßend gemäß Fig. 11(i) den zu dieser Zeitpunkt erreichten Pegel bzw. Wert bei. Wenn das Ausgangssignal e10 avf diese Weise auf einem bestimmten Wert bzw. Pegel gehalten wird, besitzen auch die drei Eingangssignale X, Y und Z zur Multiplizier-Teilerschaltung 74 und folglich auch das von letzterer abgegebene Ausgangssignal eQ gemäß Fig0 ll(k) einen festen Wert bzw. Pegel. Das UND-Glied 96 wird geöffnet bzw. durchgeschaltet, wenn das Ausgangssignal einen festen Wert besitzt und der Wert des Signals TS3 auf "O" verschoben worden ist. Folglich wird der Feldeffekttransistor 30 durch die Treiberschaltung 2b:3b betätigt, so daß das Ausgangssignai eQ der Schaltung 74 zum Abtastwertfialtekreis 38 beliefert wird. An der Ausgangsklemme 37 des Operationsverstärkers 39 tritt daher ein Signal eo auf, dessen Abtastpegelwert auf die in Fig. 11(1) gezeigte Weise aufrechterhalten worden ist. Dieses Signal e wird weiterhin 0 erzeugt, bis das UND-Glied j,6 bei der Verschiebung bzw. Umschaltung des Pegels des Signals TS2 auf 11011 geschlossen oder gesperrt wird. Das Signal eo tritt nämlich während einer Zeitspanne auf, welche der halben Periode des die gemessene Strömungsmenge angebenden Ausgangsspannungssignals es des Verstärkers 6 entspricht0 Wenn der Wert oder Pegel des Ausgangssignals Tr1 des Komparators 87 zwischen den Phasenwinkeln 2 # und 3 W auf 11011 gebracht und folglich das UND-Glied 90 geschlossen oder gesperrt worden ist, ist der Wert oder Pegel des Signals ero ebenfalls auf "0" eingestellt. Die nunmehr mit einem Y-Signal (ero) des Werts "O" gespeiste Multiplizier-Teilerschaltung 74 erzeugt ein ebenfalls einen Wert von 11011 besitzendes Ausgangssignal eQ. Wenn der Wert des Signals TS1 zu dem Zeitpunkt, an welchem das Signal TS1 einen Phasenwinkel von 3 # besitzt, auf 1t0fl gebracht worden ist, wird der Feldeffekttransistor 8 in den Sperrzustand versetzt, und die Integrationsschaltung 11 erzeugt ein Signal e10 des Werts "O". Daraufhin wiederholt die Integrationsschaltung 11 den vorstehend erläuterten Arbeitszyklus, bei welchen eine Zeitspanne zwischen den Phasenwinkelpunkten -# und 31L als eine Periode vorausgesetzt ist.When the voltage signal has a phase angle of #, it is generated the comparator 21 a "0" signal TS1, while the converter 83 a signal with the Returns value "1". Since the output # of the flip-flop 81 at this time Has the value of lt itt, the AND gate 84 is opened, so that of him a The drive signal is supplied to the field effect transistor 73 via the driver circuit 28 will. As a result, the field effect transistor 73 is activated or switched through, Reason the output signal e10 of the integration circuit then retains according to 11 (i) shows the level or value reached at this point in time. When the output signal e10 avf is kept at a certain value or level in this way also the three input signals X, Y and Z to the multiplier-divider circuit 74 and consequently also the output signal eQ emitted by the latter according to FIG. 11 (k) fixed value or level. The AND gate 96 is opened or switched through when the output signal has a fixed value and the value of signal TS3 is "O" has been postponed. Consequently, the field effect transistor 30 is activated by the driver circuit 2b: 3b actuated, so that the output signal eQ of the circuit 74 to the sample circle 38 is supplied. At the output terminal 37 of the operational amplifier 39 therefore occurs a signal eo whose sampling level value is maintained in the manner shown in Fig. 11 (1) has been. This signal e continues to be generated at 0 until the AND gate j, 6 at the shifting or switching of the level of the signal TS2 to 11011 closed or is blocked. Namely, the signal eo occurs during a period of time which half the period of the output voltage signal indicating the measured flow rate it of the amplifier 6 corresponds to 0 when the value or level of the output signal Tr1 of the comparator 87 brought between the phase angles 2 # and 3 W to 11011 and consequently AND gate 90 has been closed or disabled, the value is or The level of the signal ero is also set to "0". The now with a Y signal (ero) of the value "O" fed the multiplier-divider circuit 74 also produces a output signal eQ having a value of 11011. if the value of the signal TS1 at the point in time at which the signal TS1 has a phase angle of 3 # has been brought to 1t0fl, the field effect transistor 8 is in the Locked state, and the integration circuit 11 generates a signal e10 des Value "O". Then the integration circuit 11 repeats the above Duty cycle in which a period of time between the phase angle points - # and 31L is assumed to be a period.

Falls außerdem die Abtastwert-Haltezeit entsprechend kürzer eingestellt wird als in Fig. 11(1), wird das Ausgangssignal des erfindungsgemäßen Strömungsmessers innerhalb eines Zyklus (Periode) des Signals er erhalten.If, in addition, the sample hold time is set correspondingly shorter becomes as in Fig. 11 (1), the output of the flow meter of the present invention becomes within one cycle (period) of the signal he received.

Claims

(1.) Electromagnetic flow meter with a pipe to the Management of a fluid or flow medium, g e -k e n n n n z e i h n e t d u r c h a magnetic flux generator for CH2 application of an alternating current magnetic flux to the fluid flowing through the pipeline, through a fluid arranged on the pipeline Detector or measuring circuit for generating a measurement signal that corresponds to the product of the The inside diameter of the pipeline depends on the density of the alternating current magnetic flux proportional to the velocity of flow of the fluid mandrel through a device for generating an alternating voltage proportional to the alternating current magnetic flux, by a first switch connected to the measurement signal, by a first switch control circuit to close the first switch during at least one of the positive and negative Half cycle of the alternating voltage generated by an alternating current direct current converter circuit for converting the alternating voltage into a direct voltage, using a second switch, which an output signal of the converter circuit with the measuring signal of opposite polarity is fed through an integration circuit for integrating the output signals of the first switch and for the subsequent integration of the output signals of the second switch, by a second switch control circuit for closing the second Switch after the positive or negative half cycle and to open it, when an output signal of the integration circuit reaches a reference value or level, and through an exit device for delivering an amount of flow of the fluid corresponding to the period during which the output signals of the converter circuit be integrated, indicative Output signal at each duty cycle of the integration group.

2. Flow meter according to claim 1, d a d u r e h g e -k e n n z e 1 c h n e t that the first switch control circuit has a phase shifter to adjust the phase of the output signal of the alternating voltage generator with the phase of a detector or to drop the measurement signal, one with an output signal from the phase shifter powered comparator for comparing the value of an output signal of the phase shifter with the reference value and for supplying an output signal in synchronization with the measurement signal and a first switch driver circuit for closing the first Has switch as a function of an output signal of the comparator.

3, flow meter according to claim 1, d a d u r c hæ e -k e n n z e i c h n e t that the AC / DC converter circuit is a rectifier circuit with a diode connected at one end to the output terminal of the alternating voltage generator connected between the other end of the diode and ground Capacitor and one between the other end of the diode and the second switch Has switched on resistor.

4. Flow meter according to claim 1, d a d u r c h g e -k e n r z e i c h n e t that the second switch control circuit has a comparator, its plus terminal is fed with an output signal from the integration circuit and its minus terminal is connected to ground, a NAND gate, one input terminal of which with an output signal from the comparator and its other input terminal via a first converter with a Output signal from the first switch control circuit is fed, and a switch driver circuit having, via a second converter with an output signal of the NAND gate is fed and an output signal to the second switch able to deliver.

5. Flow meter according to claim 1, d a d u r c h g ek e n n z e i c h n e t that the output device has a third switch whose mode of operation is controlled by an output signal from the second switch control circuit, one on the one end of the third switch connected power source for supply one direct current with a reference voltage and one to the other end of the third Has switch connected smoothing circuit, so that at the output terminal of the Flow meter on the flow rate of the fluid flowing through the pipeline corresponding analog output signal is generated.

6. Flow meter according to claim 1, d a d u r c h g e -k e n n z e i c h n e t that the output device has a clock pulse generator for generating of clock pulses, a NAND gate, one input terminal of which with an output signal of the clock pulse generator and its other input terminal with an output signal of the second switch control circuit is fed, one with an output signal the NAND gate fed frequency divider device for dividing the frequency of the Output signal in a predetermined number of components and a counter for Counting the frequencies of the output signals of the frequency divider device.

7. Flow meter according to claim 2, d a d u r c h g e -k e n n z e i c h n e t that the alternating current direct current converter circuit one through one Output of the comparator operated second switch driver circuit, a third Switch whose mode of operation is determined by an output signal from the second switch driver circuit is controlled and its one side to the output terminal of the AC voltage generator is connected, an amplifier for performing arithmetic or calculation operations, whose minus terminal is connected to the other side of the third switch and whose Plus terminal is connected to Nasse, one between the input and output terminal of the arithmetic operation amplifier switched on integration capacitor and one has fourth switch connected in parallel to the integration capacitor, dei for a predetermined period or time after the second switch is open d <is switchable. Flow meter according to claim 5, d a d u r c h g e -1 Note that the output device has a fourth switch, the on one side between the power supply source for supplying a direct current with a reference voltage and the third switch turned on and synchronized with the first switch can be operated, an operational amplifier, the minus terminal of which is connected to the other side of the fourth switch, its positive terminal is connected to ground and whose output terminal is connected to the third switch, one connected between the input and output terminal of the operational amplifier Integrating capacitor and a fifth switch, the parallel between the two ends or sides of the integration capacitor turned on and the during a predetermined period or time after opening the second Switch is closable.

9. Electromagnetic flow meter with a pipe for guidance a fluid or fluid, in particular according to one of the preceding claims, G e -k e n n n z e i c h n e t d u r c h an alternating current source, one with the latter connected magnetic flux generator for the application of an alternating current magnetic flux the fluid flowing through the pipeline, one arranged on the pipeline Detector or measuring circuit to generate a signal proportional to the product the inside diameter of the pipeline, the density of the alternating current magnetic flux and the flow rate of the fluid, one connected to the AC power source Transformer, a device connected to the secondary winding of the transformer for generating an alternating voltage proportional to the alternating current magnetic flux, a fed with a measurement signal first switch, one to the secondary winding of the Transformer connected to the second switch, one connected to the first switch first integration circuit, a second integration circuit connected to the second switch, a third one fed with an output signal of the second integration circuit Switch, a device for connecting the output terminal of the third switch to the input terminal of the first integration circuit, a first switch control circuit to close the first switch during a half cycle of the generated alternating voltage, a second switch control circuit for closing the third switch directly na cii of the half-period during which the ersS switch is closed, one a gate signal generating device for supplying a gate signal during the Period during which the output signal of the first integration circuit after the closing of the third switch reaches a predetermined level or value, a second, upon receipt of the gate signal open gate circuit, a clock pulse generator for supplying clock pulses to a first gate circuit, a device for applying a direct voltage to the second gate circuit, and by an output device from the output terminals of the two gate circuits with digital and analog output signals indicating the flow rate of the fluid is charged.

10. Flow meter with a pipe for guiding a fluid or fluid, in particular according to one of the preceding claims n n z e i c h n e t d u r c h a magnetic flux generator for applying an alternating current magnetic flux to the fluid flowing through the pipeline, through a fluid arranged on the pipeline Detector or measuring circuit for generating a measuring signal that is the product of the inner diameter the pipeline, the density of the alternating current magnetic flux and the flow velocity of the fluid is proportional, by an alternator to produce a AC voltage in synchronism with AC magnetic flux, through one with the first switch fed to the measurement signal, through a switch fed with the alternating voltage second switch, by a first switch control circuit to close the two Switch during at least the positive or negative half cycle of the generated AC voltage, through two integration circuits to integrate the output signals of the first and the second switch, through one to the output terminal of the first Converter connected to the switch sub-circuit, through a converter to the output terminal delay circuit connected to the converter, through an integration control circuit for zero setting of the integrated output signals of the two integration circuits, by a multiplier-divider circuit, which is determined by output signals (x and y) of the two Integration circles and by an output signal (z) from the power source for generating an output signal is fed with a reference voltage and the is designed to perform an arithmetic operation on the three output signals of the formula x.z '/ y, and through an output or output device for Generation of the flow rate of the pipe line flowing through fluid indicating output signal from an output signal of the multiplier-divider circuit.

11. flow meter according to claim 9, d a d u r c h g e -k e n n z e i c h n e t that the output device is one with output signals of the first Converter and the delay circuit fed NAND gate, one with the output signal of the NAND gate fed to the second converter, one with an output signal of the second converter fed driver stage and a device for holding the Tapping or sampling value of an output signal of the multiplier-divider circuit at Having feeding the same with an output signal from the driver stage.

12. Flow meter according to claim 10, d a d u r c h g e -k e n n z e i c h n e t that the sample hold means has a switch, its operation controlled by an output signal of the Tre. £ berstufe and its one terminal with is fed to an output signal of the multiplier-divider circuit, one to the other terminal of the switch connected operational amplifier and one between the other terminal of the switch and ground has the capacitor switched on.

13. Electromagnetic flow meter with a pipeline to Management of a fluid or fluid, in particular after one of the preceding claims, g e -k e n n z e i c h n e t d u r c h an alternating current source, a magnetic flux generator connected to the latter for applying an alternating current magnetic flux to the fluid flowing through the pipeline, one arranged on the pipeline Detector or measuring circuit for generating a measuring signal proportional to the product the inside diameter of the pipeline, the density of the alternating current magnetic flux and the flow rate of the fluid, one connected to the AC power source Transformer, a device connected to the secondary winding of the transformer for generating an alternating voltage synchronous with d alternating current magnetic flux, a with a measuring signal fed to the first switch to the secondary winding of the Transformer connected to the second switch, one connected to the first switch first integration circuit, a second integration circuit connected to the second switch, by a reference voltage source, by one with Ar.sgangssignalen (X, Y) from the heiden integrationsirreisen and an output signal (Z) of the reference voltage source fed multiplier-divide circle for performing the arithmetic operation X / Y # Z, and by a sample holding device for holding the tap or sample of the output signal of the multiplier-divider circuit for at least one half cycle the alternating voltage.