DE2502334C3

DE2502334C3 -

Info

Publication number: DE2502334C3
Application number: DE19752502334
Authority: DE
Filing date: 1975-01-21
Publication date: 1977-06-08

Description

Stand der Technik:State of the art:

Die Erfindung betrifft eine Schaltung zur Gewinnung der sinusförmigen Modulationsfrequenzen aus einen mit diesen Frequenzen amplitudenmodulierten Video signal, für TACAN-Empfänger, bei der das Videosigna in einem Impulsspitzengleichrichter gleichgerichtet unc die Modulationsfrequenzen durch Filter ausgefilteri werden.The invention relates to a circuit for obtaining the sinusoidal modulation frequencies from a with these frequencies amplitude-modulated video signal, for TACAN receivers where the video signal rectified in a peak pulse rectifier and the modulation frequencies are filtered out by filters will.

Bei TACAN-Empfängern besteht das empfangene Videosignal aus Impulsen, deren Folgefrequenz mil einer statistischen Verteilung um einen festen Wert herum schwankt. Diese Impulsfolge ist mit 15 Hz und 135 Hz amplitudenmoduliert.With TACAN receivers, the video signal received consists of pulses with a repetition frequency of mil a statistical distribution fluctuates around a fixed value. This pulse train is at 15 Hz and 135 Hz amplitude modulated.

Es ist allgemein bekannt, daß zur Gewinnung der Modulationshüllkurven aus den amplitudenmodulierten und dekodierten TACAN-Impulsen ein ämpulsspitzengleichrichter mit nachfolgenden Filtern zur Trennung der 15Hz und 135-Hz-Komponenten verwendet werden kann.It is generally known that to obtain the modulation envelopes from the amplitude-modulated and decoded TACAN pulses a peak pulse rectifier can be used with subsequent filters to separate the 15 Hz and 135 Hz components can.

Diese Schaltung hat den Nachteil, daß die Phase der Modulationssignale sowohl durch den Impulsspitzengleichrichter als auch durch den Phasengang der Filter verfälscht wird.This circuit has the disadvantage that the phase of the modulation signals both through the pulse peak rectifier as well as being falsified by the phase response of the filter.

Es sind verschiedene Schaltungen zur Lösung dieses Problems bekannt. In der DT-OS 2102 807 ist beispielsweise eine Schaltung beschrieben, bei der das Videosignal mehrmals gleichgerichtet, gefiltert und mit einer hochkonstanten, synthetisch erzeugten Modulationsfrequenz verglichen wird. Die sich aus dem Vergleich ergebende Gleichspannung wird dazu verwendet, die synthetische Modulationsfrequenz so zu regeln, daß die Phasendifferenz zwischen Eingangs- und synthetischer Modulationsfrequenz gleich null ist. Die synthetische Modulationsfrequenz wird als Nutzsignal verwendet.Various circuits are known to solve this problem. In the DT-OS 2102 807 is For example, a circuit described in which the video signal is rectified several times, filtered and with a highly constant, synthetically generated modulation frequency is compared. Which emerges from the The comparison resulting DC voltage is used to adjust the synthetic modulation frequency regulate that the phase difference between the input and synthetic modulation frequency is zero. the synthetic modulation frequency is used as the useful signal.

Aufgabe:Task:

Es ist Aufgabe der Erfindung, eine weitere Schaltung zur Lösung des beschriebenen Problems anzugeben.It is the object of the invention to provide a further circuit for solving the problem described.

Lösung:Solution:

Die Lösung dieser Aufgabe erfolgt mit den in den Ansprüchen angegebenen Mitteln.This object is achieved with the means specified in the claims.

Vorteil:Advantage:

Trotz eines geringen Schaltungsaufwands und der Verwendung von Analogtechnik wird eine große Phasengenauigkeit erreicht.Despite the small amount of circuitry and the use of analog technology, a large Phase accuracy achieved.

Beschreibung:Description:

Die Erfindung wird an Hand der Zeichnungen beispielsweise für einen TACAN-Empfänger näher erläutert. Es zeigtThe invention is explained in more detail with reference to the drawings, for example for a TACAN receiver explained. It shows

F i g. 1 ein Blockschaltbild einer Schaltungsanordnung zur Gewinnung von zwei Modulationsfrequenzen,F i g. 1 is a block diagram of a circuit arrangement to obtain two modulation frequencies,

Fig. 2 die an verschiedenen Punkten der SchaltuncFig. 2 at different points of the Schaltunc

iuftretenden Signale,occurring signals,

F i g. 3 der in F i g. 1 verwendete Impulsspitzengleichichter, F i g. 3 of the in F i g. 1 pulse rectifier used,

F i g. 4 das in F i g. 1 verwendete 15-Hz-Filter,F i g. 4 that shown in FIG. 1 15 Hz filter used,

Fig. 5 das Ausgangssignal des Impulsspitzengleich- j •ichters.5 shows the output signal of the pulse peak equal j • ichters.

Zunächst wird die Aufbereitung eier beiden Impulsfolgen, die bei TACAN-Empfängern verarbeitet werden jnd die auf Leitungen 10 und U in einen Impulsspitzengleichrichter 1 gelangen (F i g. 1), kurz erläutert. iqFirst, the preparation of both pulse trains, which are processed by TACAN receivers and those on lines 10 and U in a peak pulse rectifier 1 (Fig. 1), briefly explained. iq

Von der TACAN-Bodenstation wird eine aus Pulspaaren bestehende und mit 15 Hz und 135Hz amplitudenmodulierte Impulsfolge abgestrahlt. Diese Impulsfolge wird im Bordempfänger in die ZF-Lage umgesetzt und in einem Dekoder dekodiert. Haben die Impulspaare den für TACAN-Systeme vorgeschriebenen Impulsabstand von z.B. ^sec (x-Betrieb), dann wird eine Dekodiermarke erzeugt. Die Dekodiermarke liegt zeitlich an der Stelle, an der der zweite Impuls des Impulspaares seinen halben Maximalwert erreicht hat. Der zweite Impuls des Impulspaares wird in einer Verzögerungbschaltung um 3 usec verzögert. Die zweiten »er/ogerten Impulse schließen sich zeitlich unmittelbar an die Dekodiermarken an. Die aus den verzögerten zweiten Impulsen bestehende Impulsfolge ist im Diagramm A in Fig.2 dargestellt, die aus der, Dekodiermarken bestehende Impulsfolge ist im Diagramm ßin F i g. 2dargestellt.A pulse sequence consisting of pulse pairs and amplitude-modulated at 15 Hz and 135 Hz is emitted from the TACAN ground station. This pulse sequence is converted into the IF position in the on-board receiver and decoded in a decoder. If the pulse pairs have the prescribed pulse spacing for TACAN systems of, for example, ^ sec (x operation), a decoding mark is generated. The decoding mark is at the point at which the second pulse of the pulse pair has reached half of its maximum value. The second pulse of the pulse pair is delayed by 3 usec in a delay circuit. The second detected pulses immediately follow the decoding marks in time. The pulse train consisting of the delayed second pulses is shown in diagram A in FIG. 2, the pulse train consisting of the decoding marks is shown in diagram ßin F i g. 2 shown.

An Hand der Fig. 1 wird die Gewinnung der Modulationsfrequenzen näher erläutert.The extraction of the modulation frequencies is explained in more detail with reference to FIG. 1.

Die Impulsfolge A gelangt über die Leitung 10 und die Impulsfolge B über die Leitung 11 in den Impulsspitzengleichrichter 1. Das gleichgerichtete Signal ('Λ,) wird über Leitungen 12 und 12' zu aktiven Filtern 2 und 2' geleitet, in denen die Modulationsfrequenzen ausgefiltert werden. Die Regelschleifen zur Regelung des Phasengangs der Filter 2, 2' sind für beide Filter 2, 2' gleichartig aufgebaut. Zur Vereinfachung der Beschreibung wird deshalb angenommen, daß die Impulse des TACAN-Signals nur mit 15Hz amplitudenmoduliert sind und daß somit nur ein Filter 2 vorhanden ist. Eine solche Impulsfolge ist im Diagramm C in F i g. 2 dargestellt. Sie ersetzt die Impulsfolge A aus F i g. 2.The pulse train A reaches the pulse peak rectifier 1 via the line 10 and the pulse train B via the line 11. The rectified signal ('Λ,) is routed via lines 12 and 12' to active filters 2 and 2 ', in which the modulation frequencies are filtered out will. The control loops for regulating the phase response of the filters 2, 2 'are constructed in the same way for both filters 2, 2'. To simplify the description, it is therefore assumed that the pulses of the TACAN signal are only amplitude-modulated at 15 Hz and that only one filter 2 is therefore present. Such a pulse sequence is shown in diagram C in FIG. 2 shown. It replaces the pulse train A from FIG. 2.

Die im Impulsspit/engleichrichter 1 gleichgerichtete Impulsfolge C hat die Form einer Treppenkurve (D, Fig.2). Dieses Signal D gelangt über die Leitung 12 zum Filter 2. In diesem Filter 2 wird die 15-Hz-Frequen? ausgefiltert. Außer der Filterung erfolgt eine Verschiebung der Nullinie. Bei idealem Phasenverhalten des Filters 2 hat das Filterausgangssignal den im Diagramm E von F i g. 2 gezeigten Verlauf. Die Phase dieses Signals ist gegenüber der Einhüllenden des Videosignals um den Winkel φ 1 verschoben. D^;eser Phasenfehler wird vom Impulsspitzengleichrichter 1 verursacht. Zu diesem Phasenfehler ψ 1 kommt noch ein vom Filter 2 verursachter Phasenfehler φ 2 hinzu. Das Filterausgangssignal (F, F i g. 2) hat somit gegenüber der Einhüllenden des Videosignals eine Phasenverschiebung von φ 1 4- φ 2. The pulse train C rectified in the pulse pit / rectifier 1 has the shape of a stepped curve (D, FIG. 2). This signal D reaches filter 2 via line 12. In this filter 2, the 15 Hz frequencies? filtered out. In addition to the filtering, the zero line is shifted. With an ideal phase behavior of the filter 2, the filter output signal has that in diagram E of FIG. 2 course. The phase of this signal is shifted by the angle φ 1 with respect to the envelope of the video signal. D ^; This phase error is caused by the peak pulse rectifier 1. A phase error φ 2 caused by filter 2 is added to this phase error ψ 1. The filter output signal (F, F i g. 2) thus has a phase shift of φ 1 4- φ 2 with respect to the envelope of the video signal.

Zunächst wird die Beseitigung des vom Filter 2 verursachten Phasenfehlers φ 2 beschrieben.First, the elimination of the phase error φ 2 caused by the filter 2 will be described.

Das Filterausgangssignal Fwird in einem dem Filte^r 2 nachgeschalteten 90°-Phasenschieber 3 um 90° in der Phase verschoben und in einem dem 90°-Phasenschieber 3 nachgeschaltcten Sin-Rechteck-Wandler 4 in ein Rechtecksignal umgewandelt, dessen Verlauf im Diagramm G von Fig. 2 dargestellt ist Für den 90°-Phasenschieber 3 und den Sin-Rechtcck-Wandler 4 werden bekannte Schaltungen verwendet und deshalb erfolgt keine nähere Beschreibung dieser Baugruppen. In eine dem Sin-Rechteck-Wandler 4 nachgeschaltete Multiplizierstufe 5 gelangt über eine Leitung 7 das Ausgangssignal D des Impulsspitzengleichrichters 1 und über eine Leitung 13 das Ausgangssignal C des Sin-Rechteck-Wandlers 4. Multiplizierstufen 5 sind bekannt und werden nicht näher erläutert. Das Diagramm H von Fig.2 zeigt das Ausgangssignal der Multiplizierstufe 5. Besteht zwischen dem Ausgangssignal D des Impulsspitzengleichrichters 1 und dem Ausgangssignal G des Sir Rechteck-Wandlers 4 ein Phasenunterschied von 90°, dann ergibt eine Integration des Multiplizierstufenausgangssignals /-/über eine volle Periode den Wert null. Weist das Filter 2 kein ideales Pha^enverhalten auf, dann ist die Phasendifferenz zwischen dem Impulsspitzengleichrichterausgangssignal D und dem Ausgangssignal G des Sin-Rechteck-Wandlers 4 ungleich 90°. Die Integration, die in einem Integrator 6 durchgeführt wird, ergibt, je nach Vorzeichen des Phasenfehlers, einen positiven oder negativen Wert. Ein Gleichspannungssignal, das diesem Wert entspricht, wird vom Integrator 6 über eine Leitung 8 /um Filter 2 rückgekoppelt und /ur Phasenregelung des Filters 2 verwendet.The filter output signal F is shifted in ^{phase by 90 ° in a 90 ° phase shifter 3 connected downstream of the filter r} 2 and converted into a square-wave signal in a sin-square-wave converter 4 connected downstream of the 90 ° phase shifter 3, the course of which is shown in diagram G of FIG 2. Known circuits are used for the 90 ° phase shifter 3 and the sin-square converter 4, and these assemblies are therefore not described in more detail. In a multiplier 5 connected downstream of the sin-square-wave converter 4, the output signal D of the pulse-peak rectifier 1 arrives via a line 7 and the output signal C of the sin-squarewave converter 4 via a line 13. Multiplier stages 5 are known and will not be explained in detail. Diagram H of FIG. 2 shows the output signal of the multiplier 5. If there is a phase difference of 90 ° between the output signal D of the pulse peak rectifier 1 and the output signal G of the Sir square-wave converter 4, then an integration of the multiplier output signal / - / over a full one results Period is zero. If the filter 2 does not have an ideal phase behavior, then the phase difference between the pulse peak rectifier output signal D and the output signal G of the sin-square-wave converter 4 is not equal to 90 °. The integration, which is carried out in an integrator 6, results in a positive or negative value, depending on the sign of the phase error. A DC voltage signal which corresponds to this value is fed back from the integrator 6 via a line 8 to the filter 2 and / or the phase control of the filter 2 is used.

Das aktive Filier 2 (Fig. 4j besteht aus konstanten ohmschen Widerständen 41 und 45, einem regelbaren ohmschen Widerstand 42, Kondensatoren 43 und 46 und einem Operationsverstärker 44.The active filer 2 (Fig. 4j consists of constant ohmic resistors 41 and 45, an adjustable ohmic resistor 42, capacitors 43 and 46 and an operational amplifier 44.

Das aktive Filter ohne den regelbaren ohmschen Widerstand 42 ist bekannt und in dem Buch von W. E. H e i η 1 c 1 η und W. H. Holmes. »Active Filters for Integrated Circuits, Fundamentals and Design Methods«, R. Oldenburg Verlag München Wien, Springer Verlag New York, 1974, auf der Seite 351 beschrieben.The active filter without the controllable ohmic resistor 42 is known and is described in the book by W. E. H e i η 1 c 1 η and W. H. Holmes. »Active Filters for Integrated Circuits, Fundamentals and Design Methods ", R. Oldenburg Verlag Munich Vienna, Springer New York Publishing, 1974, described on page 351.

Der Widerstand 45 liegt zwischen dem invertierenden Eingang und dem Ausgang des Operationsverstärkers 44. Zwischen Filiereingang 51 und dem invertierenden Eingang des Operationsverstärkers 44 liegen der Widerstand 41 und der Kondensator 43, wobei der Kondensator 43 dem Operationsverstärker 44 benachbart ist. Der Kondensator 46 ist einerseits mit der Leitung, die den Widerstand 41 mit dem Kondensator 43 verbindet und andererseits mit dem Ausgang des Operationsverstärkers 44 verbunden. Das aus einem Gegenkopplungsweg 48 mit dem Kondensator 46 und dem Kjndensator 43 bestehende Netzwerk wirkt als Tiefpaß; das aus einem Gegenkopplungsweg 49 mit dem Widerstand 45 und dem Kondensator 43 bestehende Netzwerk wirkt als Hochpaß.The resistor 45 lies between the inverting input and the output of the operational amplifier 44. Between the filter input 51 and the inverting input of the operational amplifier 44 are the Resistor 41 and capacitor 43, with capacitor 43 adjacent to operational amplifier 44 is. The capacitor 46 is connected on the one hand to the line that connects the resistor 41 to the capacitor 43 connects and on the other hand connected to the output of the operational amplifier 44. That from one Negative feedback path 48 with the capacitor 46 and the Kjndensator 43 existing network acts as Low pass; which consists of a negative feedback path 49 with the resistor 45 and the capacitor 43 Network acts as a high pass.

Von diesem bekannten aktiven Filter unterscheidet sich das phasenregelbare aktive Filter 2 durch den zusätzlichen regelbaren ohmschen Widerstand 42, der mit der Leitung, die den Widerstand 41 und den Kondensator 43 verbindet, verbunden ist. Als regelbarer ohmscher Widerstand wird vorteilhaft ein Feldeffekttransistor verwendet.The phase-controllable active filter 2 differs from this known active filter by the additional adjustable ohmic resistor 42, which is connected to the line, the resistor 41 and the Capacitor 43 connects, is connected. A field effect transistor is advantageously used as the controllable ohmic resistor used.

Der in der F i g. 4 zwischen Operationsverstärker 44 und Filterausgang 52 zusätzlich eingezeichnete 180°-Phasenschieber 50 dient nur dazu, die von-Operationsverstärker 44 verursachte 180°-Phasenver Schiebung wieder rückgängig zu machen. Diesel Phasenschieber 50 ist nicht notwendig, wenn bei den au das Filter 2 folgenden Baugruppen berücksichtigt wird daß im Filter 2! eine 180 Phasenverschiebung erfolg ist.The one shown in FIG. 4 additionally drawn between operational amplifier 44 and filter output 52 180 ° phase shifter 50 is only used by operational amplifiers 44 caused 180 ° phase shift Undo the shift. Diesel phase shifter 50 is not necessary if the au the filter 2 of the following assemblies is taken into account that in filter 2! a 180 phase shift is successful is.

Als Regelsignal zur Regelung des Widerstandes 4i der das Phasenverhalten des Filters 2 steuert, wird di>As a control signal for regulating the resistor 4i which controls the phase behavior of the filter 2, di>

im Integrator 6 erzeugte Gleichspannung verwendet. Diese Gleichspannung wird dem Filter über die Leitung 8 zugeführt.DC voltage generated in the integrator 6 is used. This DC voltage is fed to the filter via the line 8 supplied.

Durch die Regelung des Widerstandes 42 wird die Resonanzfrequenz des Filters 2, d. h. sein Durchlaßbereich geringfügig verändert. Diese Verstimmung ist so klein, daß der Durchlaßbereich des Filters 2 nicht wesentlich verändert wird, jedoch so groß, daß die Phasenverschiebung φ 2 beseitigt wird. Die Ursache hierfür ist, daß in der Nähe der Resonanzfrequenz eine kleine Frequenzänderung mit einer großen Phasenänderung verbunden ist.By regulating the resistor 42, the resonance frequency of the filter 2, i. H. its passband slightly changed. This detuning is so small that the pass band of the filter 2 does not is changed significantly, but so great that the phase shift φ 2 is eliminated. The cause this is because in the vicinity of the resonance frequency a small frequency change with a large phase change connected is.

Als nächstes wird die Korrektur des vom Impulsspitzengleichrichter 1 verursachten Phasenfehlers φ i beschrieben. Hierzu wird der Impulsspitzengleichrichter 1 an Hand der F i g. 3 näher erläutert. Next, the correction of the phase error φ i caused by the peak pulse rectifier 1 will be described. For this purpose, the peak pulse rectifier 1 is illustrated in FIG. 3 explained in more detail.

Der Impulsspitzengleichrichter 1 besteht aus dem Operationsverstärker 31, Transistoren 32, 33 und 34, einem Kondensator 35 sowie aus mehreren ohmschen Widerständen, deren Funktion bekannt ist und deshalb nicht näher erläutert wird. Die Gleichrichtung erfolgt durch den Transistor 33 und den Kondensator 35. Gleichrichterschaltungen mit Transistoren sind in dem Buch »Taschenbuch der Hochfrequenztechnik« von Meinke/Gundlach, Springer-Verlag Berlin, 3. Auflage 1968 auf den Seiten 1106 bis 1110 und in den dort zitierten Literaturstellen beschrieben.The pulse peak rectifier 1 consists of the operational amplifier 31, transistors 32, 33 and 34, a capacitor 35 and a plurality of ohmic resistors, the function of which is known and therefore is not explained in more detail. The rectification takes place through the transistor 33 and the capacitor 35. Rectifier circuits with transistors are in the book "Taschenbuch der Hochfrequenztechnik" by Meinke / Gundlach, Springer-Verlag Berlin, 3rd edition 1968 on pages 1106 to 1110 and in the references cited there.

Das Videosignal C gelangt über die Leitung !0 zum positiven Eingang des Operationsverstärkers 31, vom Ausgang des Operationsverstärkers 31 zur Basis des Transistors 33 und über den Emitterausgang des Transistors 33 zum Kondensator 35, in dem es während einer Zeit 11 gespeichert wird. 11 ist die Zeit zwischen der Vorderflanke eines Impulses des Videosignals Cund der Vorderflanke des Impulses der Detektorimpulsfolge B. der zeitlich auf den Videoimpuls folgt. Die Entladung des Kondensators 35 wird durch den Transistor 34 gesteuert. Der Kollektor des Transistors 34 ist mit dem Emitter des Transistors 33 verbunden. Der Emitter des Transistors 34 liegt auf Masse. Über die Leitung 11 gelangen die Impulse der Detektorimpulsfolge ßauf die Basis des Transistors 34. Liegt an dem Transistor 34 kein Impuls an, dann ist der Transistor 33 leitend und der Transistor 34 nicht leitend gesteuert. Liegt am Transistor 34 ein Impuls an (die Impulslänge ist i2), ^₅ dann ist der Transistor 33 nicht leitend und der Transistor 34 leitend gesteuert. Während dieser Zeit r 2 wird der Kondensator 35 entladen.The video signal C passes through the line? 0 to the positive input of the operational amplifier 31, the output of the operational amplifier 31 to the base of the transistor 33 and the emitter output of the transistor 33 to the condenser 35 in which it is stored for a period of 1. 1 1 1 is the time between the leading edge of a pulse of the video signal C and the leading edge of the pulse of the detector pulse train B. which temporally follows the video pulse. The discharge of the capacitor 35 is controlled by the transistor 34. The collector of transistor 34 is connected to the emitter of transistor 33. The emitter of transistor 34 is connected to ground. The pulses of the detector pulse train reach the base of the transistor 34 via the line 11. If there is no pulse at the transistor 34, the transistor 33 is conductive and the transistor 34 is controlled to be non-conductive. Is located on the transistor 34, a pulse on (the pulse length is i2), ^ ₅ then transistor 33 is not conductive and the transistor 34 conducting. During this time r 2, the capacitor 35 is discharged.

An Hand der Diagramme /und K von F i g. 5 werden die Lade- und Entladevorgänge näher beschrieben. Die Diagramme / und L entsprechen den Diagrammen D und B(F ig. 2).Using the diagrams / and K of FIG. 5 the loading and unloading processes are described in more detail. The diagrams / and L correspond to the diagrams D and B (Fig. 2).

Durch die Impulse des Videosignals C wird der Kondensator 35 über den Transistor 33 auf die jeweiligen Amplitudenwerte der Videosignale aufgeladen. Der Kondensator 35 speichert während der Zeit r 1 diese Amplitudenwerte. Nach der Zeit ti steht amThe pulses of the video signal C charge the capacitor 35 via the transistor 33 to the respective amplitude values of the video signals. The capacitor 35 stores these amplitude values during the time r 1. After the time ti stands am

3535

40 Transistor 34 ein Impuls der Detektorimpulsfolge L an und entlädt den Kondensator. Nach der Zeit 12 wird der Kondensator 35 wieder über den Transistor 33 durch den nächsten Impuls des Videosignals auf den Wert dieses Impulses aufgeladen. Es entsteht die punktiert gezeichnete Treppenkurve (I, F i g. 5). 40 transistor 34 a pulse of the detector pulse train L and discharges the capacitor. After the time 1 2, the capacitor 35 is charged again via the transistor 33 by the next pulse of the video signal to the value of this pulse. The result is the stepped curve drawn in dotted lines (I, F i g. 5).

Diese Treppenkurve ist gegenüber der Einhüllenden des Videosignals Cum den Winkel ψ 1 phasenverschoben. Zur Kompensation dieses Phasenfehlers wird das Ausgangssignal des Filters 2 (E, F i g. 2) zum Impulsspitzengleic-ürichter 1 auf einer Leitung 9 rückgekoppelt. Die rückgekoppelte Spannung wird dem kalten Ende des Kondensators 35 zugeführt (Prinzip der mitlaufenden Ladespannung). An dem Kondensator 35 liegt jetzt außer der vom Transistor 33 gelieferten Spannung auch diese rückgekoppelte Spannung an. Nach kurzem Einschwingen ergibt sich der in F i g. 5 ausgezogen gezeichnete Kurvenverlauf (Diagramm K), der zur Einhüllenden des Videosignals phasengleich ist.This stepped curve is phase-shifted by the angle ψ 1 with respect to the envelope of the video signal Cum. To compensate for this phase error, the output signal of the filter 2 (E, FIG. 2) is fed back to the impulse peak equalizer 1 on a line 9. The fed back voltage is fed to the cold end of the capacitor 35 (principle of the accompanying charging voltage). In addition to the voltage supplied by transistor 33, this feedback voltage is now also applied to capacitor 35. After a short period of settling, the result shown in FIG. 5 solid curve (diagram K), which is in phase with the envelope of the video signal.

Der Transistor 32 und der Operationsverstärker 31 dienen zur Linearisierung der Gleichrichterkennlinie des Transistors 33. Hierzu liegen die Kollektoren der Transistoren 32 und 33 auf gleichem Potential. Die Basis des Transistors 32 ist mit dem Ausgang des Operationsverstärkers, der Emitter mit dem negativen Eingang des Operationsverstärkers 31 verbunden. Über den positiven Eingang des Operationsverstärkers 31 wird das Videosignal eingespeist. Die Spannungen UBEi bzw. UBE2 zwischen Basis und Emitter der Transistoren 32 und 33 sind gleich. Sie sind abhängig von den Basisströmen und der Temperatur. Durch die Rückkopplung der Spannung UBEi auf den Operationsverstärker 31 wird die Spannung UBE2 kompensiert. Dadurch entfällt die Abhängigkeit der Gleichrichterkennlinie von Basisstrom und Temperatur, d. h. die Gleichrichterkennlinie wird linearisiert.The transistor 32 and the operational amplifier 31 serve to linearize the rectifier characteristic of the transistor 33. For this purpose, the collectors of the transistors 32 and 33 are at the same potential. The base of the transistor 32 is connected to the output of the operational amplifier, the emitter to the negative input of the operational amplifier 31. The video signal is fed in via the positive input of the operational amplifier 31. The voltages UBEi and UBE2 between the base and emitter of the transistors 32 and 33 are the same. They depend on the base currents and the temperature. The voltage UBE2 is compensated for by the feedback of the voltage UBEi to the operational amplifier 31. This eliminates the dependency of the rectifier characteristic on the base current and temperature, ie the rectifier characteristic is linearized.

Werden zwei Frequenzen ausgefiltert, dann sind für jede Frequenz Filter (2, 2'). 90°-Phasenschieber 3, 3', Sin-Rechteck-Wandler 4,4', Multipüzierstufen 5,5' und Integratoren 6, 6' notwendig. Die Regelschleife zur Regelung des Filterphasengangs für die zweite Frequenz ist wie die Regelschleife für die erste Frequenz aufgebaut. Zur Regelung des Phasengangs des Impulsspitzengleichrichters 1 werden die Filterausgangssignale in einem Summierglied 14 addiert. Das Ausgangssignal des Summierglieds 14 wird zur Regelung des Phasengangs des Impulsspitzengleichrichters verwendet. Dieses Summiergliedausgangssignal übernimmt die Aufgabe des Filterausgangssignals, das beim Vorhandensein von nur einem Filter 2 zur Regelung de: Phasengangs des Impulsspitzengleichrichters 1 verwendet wird.If two frequencies are filtered out, there are filters (2, 2 ') for each frequency. 90 ° phase shifter 3, 3 ', Sin-square-wave converter 4,4 ', Multipüzierstufe 5,5' and Integrators 6, 6 'necessary. The control loop for controlling the filter phase response for the second frequency is structured like the control loop for the first frequency. For regulating the phase response of the peak pulse rectifier 1, the filter output signals are added in a summing element 14. The output signal of the summing element 14 is used to regulate the phase response of the pulse peak rectifier. This summing element output signal takes on the task of the filter output signal, which when present from only one filter 2 to control de: phase response of the pulse peak rectifier 1 used will.

Die phasenkorrigierten sinusförmigen Modulations frequenzen (15 Hz bzw. 135 Hz) werden den 90°-Pha senschiebern entnommen und auf bekannte Weis( weiterverarbeitet.The phase-corrected sinusoidal modulation frequencies (15 Hz or 135 Hz) become the 90 ° -Pha slides removed and processed in a known manner.

Hierzu 4 Blatt ZeichnungenFor this purpose 4 sheets of drawings

Claims

Patent claims:

1. Circuit for obtaining the sinusoidal modulation frequencies from one with these frequencies pulse-amplitude-modulated video signal, for TACAN receivers, where the video signal is in rectified by a peak pulse rectifier and the modulation frequencies are filtered out by filters are characterized in that to eliminate the peak pulse rectifier (1) and the phase errors caused by the filters (2, 2 ') are the phase response of the peak pulse rectifier (1) and the filter (2, 2 ') can be regulated in that to regulate the phase response of the Pulse peak rectifier (1), the filter output signals are fed back to the pulse peak rectifier (1) be that to control the phase response of the filter (2,2 ') the filter output signals of the Series of 90 ° phase shifters (3, 3 '), Sin-square converters (4, 4') and MiiJtipJiziersiufen (5, 5 ') are supplied so that the multiphase (5, 5 ') In addition, the output signal of the pulse pit / rectifier (1) is supplied so that the output signals of the multipliers (5, 5 ') in integrators (6, 6') are integrated and that in the Integrators (6, 6 ') generated co-spinning signals to the filters (2, 2 ') for regulating the phase response of the filters (2, 2').

2. A circuit according to claim 1, characterized in that the peak pulse rectifier (1) from an operational amplifier (31), a first transistor (33) used for rectification, a used for feedback second transistor (32), a third transistor (34) and a Capacitor (35) is used for phase control from the filter output to the peak pulse rectifier fed back filter output signals to the cold end of the capacitor (35) be that for linearization of the rectifier characteristic, the base emitter voltage of the first Transistor (33) is fed back to the operational amplifier (31) and that this feedback by a second transistor (32), the characteristics of which correspond to the characteristics of the first transistor (33) match and its collector at the same potential as the collector of the first Transistor (33) is located.

3. Circuit according to claim 1 and 2, characterized in that in the pulse peak rectifier (l) a further signal derived from the video signal is fed in, which signal is the third transistor (34) controls so that when the third transistor (34) is conductive, the first transistor (33) is not conductive and vice versa, that the time during which the first transistor (33) is conductive is longer than the time While the third transistor (34) is conductive, that Her third transistor (34) in each case immediately before Hern first transistor (33) is conductive and that during the time during which the third transistor (34) is conductive, the capacitor (35) is discharged.

4. A circuit according to claim 1, characterized in that the phase control of the filter (2, 2 ') caused by a small change in the resonance frequency and that to change the Resonant frequency of the filter (2, 2 ') an electrically controllable ohmic resistor (42) is used will.

5. A circuit according to claim 4, characterized in that the electrically controllable ohmic Resistor (42) is a field effect transistor.