DE2457746C2 - Planar semiconductor device and method for its manufacture - Google Patents

Planar semiconductor device and method for its manufacture

Info

Publication number
DE2457746C2
DE2457746C2 DE19742457746 DE2457746A DE2457746C2 DE 2457746 C2 DE2457746 C2 DE 2457746C2 DE 19742457746 DE19742457746 DE 19742457746 DE 2457746 A DE2457746 A DE 2457746A DE 2457746 C2 DE2457746 C2 DE 2457746C2
Authority
DE
Germany
Prior art keywords
zone
contact
layer
contact layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19742457746
Other languages
German (de)
Other versions
DE2457746A1 (en
Inventor
Ulrich 7801 Wildtal Geisler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE19742457746 priority Critical patent/DE2457746C2/en
Priority to IT2985175A priority patent/IT1051772B/en
Priority to GB4940675A priority patent/GB1487020A/en
Priority to FR7536927A priority patent/FR2293797A1/en
Publication of DE2457746A1 publication Critical patent/DE2457746A1/en
Application granted granted Critical
Publication of DE2457746C2 publication Critical patent/DE2457746C2/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein Planar-Halbleiterbauelement nach dem Oberbegriff des Anspruchs 1. Derartige Planar-Halbleiterbauelemente sind aus der Zeitschrift »Scientia Electrica« Bd. 10 (1964) Nr. 4, Seiten 97 bis 122, insbesondere Seite 111 bekannt.The invention relates to a planar semiconductor component according to the preamble of claim 1 Planar semiconductor components are from the journal "Scientia Electrica" Vol. 10 (1964) No. 4, pages 97 to 122, in particular page 111 known.

Die aus dieser Veröffentlichung bekannten Planartransistoren weisen geringe Kontaktwiderstände auf. Sie besitzen auch einen niedrigen Basiswiderstand, weil die aus einem breiten, ersten und einem bandförmigen, schmalen, zweiten Teil bestehende Kontaktschicht an der Basiszone dies'j in einer Kontaktfläche kontaktiert, deren Rand in konstantem kleinen Abstand von dem Emitter-Basis-PN-Übergang verläuft.The planar transistors known from this publication have low contact resistances. They also have a low base resistance because they consist of a wide, first and a ribbon-shaped, narrow, second part existing contact layer on the base zone dies'j contacted in a contact area, whose edge runs at a constant small distance from the emitter-base PN junction.

Bei der Kontaktierung von großen Stückzahlen von Planar-Halbleiterbauelementen mit Hilfe von automatischen Kontaktierungsvorrichtungen, beispielsweise Vorrichtungen der aus der DE-OS 23 37 303 bekannten Art tritt die Schwierigkeit auf, daß wegen der Fehljustierungen der mit Elektrodenzuleitungen zu kontaktierenden Kontaktschichten auf den Halbleiterplatten auf dem Montageband und nicht zuletzt wegen des Verschleißes der Lager der Kontaklierungsvorrichtung gewisse Toleranzen vorhanden sein müssen, innerhalb derselben die Kontaktierungspunkte von Koordinatensollwerten noch abweichen können, ohne unbrauchbare Kontakte zu ergeben. Bei zu großen Abweichungen von den Koordinatensollwerten steigt der Ausschuß an fehlkontaktierten Halbleiterbauelementen infolge von Kurzschlüssen der PN-Übergänge stark an. Um dies zu vermeiden, müssen dann die erforderlichen Kontaktflächen in unerwünschter Weise vergrößert werden. Dadurch steigt aber der Bedarf an Halbleitermaterial an. Im übrigen sind Fehlkontaktierungen gleicher Art auch bei nichtautomatischer Kontaktierung zu beobachten. Man kann auch wie in dem Aufsatz »Expanded Contacts and Interconnexions to Monolithic Silicon Integrated Circuits« aus der Zeitschrift »Solid-State Electronics«, Bd. 8 (1965), Seiten 735 bis 745, beschrieben, ohne wesentliche Verschlechterung der elektrischen Kennwerte der Planar-Halbleiterbauelemente die Kontaktschichten auf der Isolierschicht über die PN-Übergänge hinaus so vergrößern, daß der Ausschuß an fehlkontaktierten Halbleiterbauelementen verschwindet. Diese Lösung des oben beschriebenen Problems der Fehlkontaktierung kostet aber ebenfalls zusätzliches Halbleitermaterial.When contacting large numbers of planar semiconductor components with the aid of automatic contacting devices, for example Devices of the type known from DE-OS 23 37 303 the problem arises that because of the Misalignments of the contact layers to be contacted with electrode leads on the semiconductor plates on the assembly line and not least because of the wear of the bearings of the contacting device must have certain tolerances, within the same, the contact points can still deviate from target coordinate values without to result in unusable contacts. If the deviations from the coordinate setpoints are too great, it increases the scrap of incorrectly contacted semiconductor components as a result of short circuits in the PN junctions strong. In order to avoid this, the required contact surfaces then have to be in an undesirable manner be enlarged. However, this increases the demand for semiconductor material. Incidentally, incorrect contacts are of the same type even with non-automatic ones Observe contacting. One can also, as in the essay “Expanded Contacts and Interconnexions to Monolithic Silicon Integrated Circuits "from the magazine" Solid-State Electronics ", Vol. 8 (1965), pages 735 to 745, described, without any significant deterioration in the electrical characteristics of the planar semiconductor components, enlarge the contact layers on the insulating layer beyond the PN junctions, that the scrap of incorrectly contacted semiconductor components disappears. This solution of the above However, the problem of incorrect contacting described also costs additional semiconductor material.

Der Erfindung liegt daher die Aufgabe zugrunde, ein Planar-Halbleiterbauelement so auszubilden, daß bei geringsten Kontaktwiderständen und bei kleinstem Flächenbedarf für die Halbleiterplatte des Planar-Halb-The invention is therefore based on the object of designing a planar semiconductor component so that at lowest contact resistance and the smallest space requirement for the semiconductor plate of the planar semi-

leiterbauelements bein. Kontaktieren an den Kontaktschichien mit Elektrodenzuleitungen der Ausfall durch Fehlkontaktierungen infolge von Kurzschlüssen von PN-Übergängen, insbesondere bei der automatischen Kontaktierung großer Stückzahlen von Planar-Halbleiterbauelementen, praktisch verhütet werden kann.ladder component leg. Contact at the contact desk with electrode leads, the failure due to incorrect contacts as a result of short circuits of PN junctions, especially for the automatic contacting of large numbers of planar semiconductor components, can be practically prevented.

Diese Aufgabe wird erfindungsgemäß bei einem Planar-Halbleiterbauelement der eingangs angegebenen Art durch die im kennzeichnenden Teil des Anspruchs 1 angegebene Ausbildung gelöst.According to the invention, this object is achieved in the case of a planar semiconductor component as stated at the beginning Kind solved by the specified in the characterizing part of claim 1 training.

Der Aufbau des Planar-Halbleiterbauelements nach der Erfindung ermöglicht insbesondere ein einfaches Verfahren zur Herstellung von Planartransistoren, das nur einen sehr geringen Ausschuß von Planartransistoren infolge von unsicher haftenden Kontakten der Basiselektrodenzuleitungen an den Basiskontaktschichten aufweistThe structure of the planar semiconductor component according to the invention enables, in particular, a simple one Process for the production of planar transistors with only a very small amount of waste from planar transistors as a result of insecurely adhering contacts of the base electrode leads to the base contact layers having

Ein solches vorteilhaftes Verfahren zum Herstellen von Planar-Halbleiterbauelementen nach der Erfindung ist in dem Anspruch 3 angegeben. >oSuch an advantageous method for producing planar semiconductor components according to the invention is specified in claim 3. > o

Durch dieses Verfahren wird die mangelhafte Haftung der Kontakte der Basiselektrodenzuleitungen an den Basiskontaktschichten vermieden, ','ie, wie Untersuchungen zeigten, bei den bekannten Herstellungsverfahren dann auftreten, wenn bei diesen über der gesamten Oberfläche der Halbleiterplatte und der darauf aufgebrachten Metallkontaktschichten eine zusammenhängende Oxidschicht bei niedriger Temperatur abgeschieden und dann in dieser Oxidschicht eine öffnung über dem ersten Kontaktschichtteil der jo Basiskontaktschicht für den Basiselektrodenzuleitungskontakt erzeugt werden.This process eliminates the inadequate adhesion of the contacts of the base electrode leads at the base contact layers avoided, ',' ie how Investigations have shown that occur in the known manufacturing processes when these over the entire surface of the semiconductor plate and the metal contact layers applied thereon a contiguous Oxide layer deposited at low temperature and then in this oxide layer a Opening above the first contact layer part of the jo Base contact layer for the base electrode lead contact are generated.

Wird ein Halbleiterbauelement nach der Erfindung gemäß Anspruch 2 ausgebildet, so kann die Feldplatte gleichzeitig mit dem zweiten Kontaktschichtteil der j-> Kontaktschicht an der ersten Zone, also ohne einen zusätzlichen Arbeitsgang hergestellt werden. Die Anordnung einer Feldplatte und die damit erzielbare Erhöhung der Durchbruchspannung des Kollektor-Basis-PN-Übergangs ist z. B. aus der Zeitschrift »Electronies« Hef131. ?. 1969, Seiten 90 bis 95 bekannt.If a semiconductor component according to the invention is formed according to claim 2, the field plate can simultaneously with the second contact layer part of the j-> contact layer on the first zone, that is to say without one additional work step can be produced. The arrangement of a field plate and the one that can be achieved with it Increase in the breakdown voltage of the collector-base PN junction is z. B. from the magazine "Electronies" Yeast131. ?. 1969, pages 90 to 95 known.

Im folgenden wird ein bevorzugtes Ausführungsbeispiel eines Planar-Halbleiterbauelements nach der Erfindung und seine Herstellung anhand der Zeichnung erläuternderenThe following is a preferred embodiment of a planar semiconductor component according to the invention and its production with reference to the drawing more explanatory

F i g. 1 und 2 Schnitte senkrecht zur Oberfläche einer Halbleiterpl&tte eines Planartransistors zeigen und welche zur Erläuterung von aufeinanderfolgenden Schritten der Herstellung eines Planartransistors nach der Erfindung dienen, derenF i g. 1 and 2 show sections perpendicular to the surface of a semiconductor plate of a planar transistor and which to explain successive steps in the manufacture of a planar transistor according to serve the invention, whose

F i g. 3 eine Aufsicht au' eine Halbleiterplatte eines Planartransistors nach einem Ausführungsbeispiel der Erfindung urd derenF i g. 3 shows a plan view of a semiconductor plate Planar transistor according to an embodiment of the invention urd their

F i g. 4 einen Schnitt entlang der Schnittlinie A-A der F i g. 3 zeigen.F i g. 4 shows a section along section line AA in FIG. 3 show.

Bei dem bevorzugten Ausführungsbeispiel eines Planartransistors, der für Emitter-Stromstärken von weniger als 1 A ausgelegt ist, ist der zweite Kontaktschichtteil, der aus hochdotiertem polykristallinem Silicium besteht, bandförmig ausgebildet und an einem t>o ebenfalls bandförmigen Teil der Kontaktfläche der die Basiszone bildenden ersten Zone 2 angebracht. Eine Kontaktschicht mit einem bandförmigen Kontaktschichtteil, der auf einer bandförmigen Kontaktfläche eine Halbleiterzone kontaktiert, ist aus der Zeitschrift »Scientia Electrica« a.a.O. bekannt und findet Verwendung bei Planartransistoren für Emitterstromstärken unterhalb von etwa 1 A Da die Halbleiterplatte des Planartransistors im Hinblick auf die Halbleitermaximalausnutzung nur die Flächengröße erhält, die für die genannte Emitterstromstärken unbedingt erforderlich ist, verbleiben nur die kleinsten Kontaktflächen zum Anbringen von Elektrodenzuleitungen. Diese Verhältnisse liegen auch, wie insbesondere die F i g. 3 zeigt, bei der Anordnung und Form der Kontaktschichten eines AusführungEbeispiels eines Planartransistors nach der Erfindung vor.In the preferred embodiment of a planar transistor designed for emitter currents of is designed to be less than 1 A, the second contact layer part is made of highly doped polycrystalline Silicon is made in the form of a band and at a t> o likewise band-shaped part of the contact surface of the Base zone forming first zone 2 attached. A contact layer with a band-shaped contact layer part, which makes contact with a semiconductor zone on a strip-shaped contact surface is from the magazine "Scientia Electrica" loc. Cit. And is used in planar transistors for emitter currents below about 1A Since the semiconductor plate of the planar transistor in view of the semiconductor maximum utilization only receives the area size that is absolutely necessary for the said emitter currents is, only the smallest contact areas remain for attaching electrode leads. These conditions are also, as in particular the F i g. 3 shows the arrangement and shape of the contact layers of a Embodiment example of a planar transistor according to the invention.

Zur Herstellung des in den F i g, 1 bis 4 dargestellten Epitaxial-Planartransistors wird zunächst in bekannter Weise an der Oberfläche 9 der Halbleiterplatte die Basiszone 2 in die die dritte Zone enthaltende epitaktische Halbleiterschicht 4 auf einem hochdotierten Substratkörper 14 unter Bildung des Basis-Kollektor-PN-Obergangs 7 eingebracht. Anschließend erfolgt unter Bildung des Emitter-Basis-PN-Übergangs 8 die Emitterzonendiffusion, wobei die Emitterzone 10 und eine rahmenförmige Zone 11 hergestellt werden. Die rahmenförmige Zone 11 dient zur Begrenzung eines Oberflächeineitkanals und zur Kontaktierung der Kollektorzone von der Feldplatte 5. Liase Feldplatte 5 ist besonders wirksam bei PNP-Silicium-Planartransistoren. In order to produce the epitaxial planar transistor shown in FIGS Place the base zone 2 on the surface 9 of the semiconductor plate into that containing the third zone epitaxial semiconductor layer 4 on a highly doped substrate body 14 with the formation of the base-collector-PN junction 7 introduced. Subsequently, the emitter-base PN junction 8 is formed Emitter zone diffusion, the emitter zone 10 and a frame-shaped zone 11 being produced. the Frame-shaped zone 11 is used to delimit a surface channel and to contact the Collector zone from the field plate 5.Lease field plate 5 is particularly effective with PNP silicon planar transistors.

Zum Herstellen eines Planartransistors nach einem Ausführungsbeispiel der Erfindung wird nach der Herstellung der Zonen 2, 4, 10 und 11 zumindest der zweite Teil der Kontaktfläche an der Basiszone 2 freigelegt und hochdotiertes Silicium über die gesamte die Zonen aufweisende Halbleiteroberfläche als polykristalline Schicht abgeschieden. Aus dieser polykristallinen Siliciumschicht wird dann der den zweiten Teil der Kontaktfläche der ersten Zone 2 kontaktierende zweite Kontaktschichtteil 1 herausgeätzt. Im Hinblick auf einen besonders geringen Kontaktwiderstand und eine einfache Herstellung ist es besonders günstig, zunächst die gesamte Kontaktfläche der Basiszone 2 freizulegen, dann die freiliegende Oberfläche mit Dotierungsmaterial vom Leitungstyp der Basiszone, beispielsweise mit Phosphor, anzureichern und danach — bei einem herzustellenden PNP-Planartransistor — vorzugsweise mit Phosphor hochdotiertes Silicium über die gesamte die Zonen aufweisende Halbleiteroberfläche als polykristalline Schicht abzuscheiden. Aus dieser polykristallinen Siliciumschicht kann dann unter Anwendung eines üblichen bekannten photolithographischen Ätzverfahrens der die Basiszone 2 kontaktierende zweite Kontaktschichtteil 1 ohne weiteres herausgeätzt werden, da das polykristalline Silicium wesentlich schneller geätzt wird als das einkristalline Silicium der Basiszone 2, und dementsprechend der Ätzabtrag an der Grenzfläche der polykristallinen Schicht zum einkristallinen Material der Siliciumplatte praktisch zum Stillstand kommt. Gleichzeitig wird in gleicher Weise die Feldplatte 5 aus derselben polykristallinen Schicht herausgeätzt.To produce a planar transistor according to an embodiment of the invention, according to the Production of zones 2, 4, 10 and 11 at least the second part of the contact surface on base zone 2 exposed and highly doped silicon over the entire semiconductor surface having the zones as polycrystalline Layer deposited. This polycrystalline silicon layer then becomes the second part of the The second contact layer part 1 contacting the contact surface of the first zone 2 is etched out. In terms of a particularly low contact resistance and simple production, it is particularly favorable initially to expose the entire contact surface of the base zone 2, then the exposed surface with doping material from the conductivity type of the base zone, for example with phosphorus, to enrich and then - at one to be produced PNP planar transistor - preferably silicon highly doped with phosphorus over the entire to deposit the semiconductor surface having the zones as a polycrystalline layer. From this polycrystalline The silicon layer can then be formed using a conventionally known photolithographic etching process the second contact layer part 1 contacting the base zone 2 can be easily etched out, since the polycrystalline silicon is etched much faster than the single crystalline silicon of the base zone 2, and accordingly the etching removal at the interface between the polycrystalline layer and the monocrystalline layer Material of the silicon plate practically comes to a standstill. At the same time, the Field plate 5 etched out of the same polycrystalline layer.

Anschließend erfolgt eine thermische Oxidation, so daß auf dem polykristallinen Silicium-Kontaktschichtteil 1 und der polykristallinen Silicium-Feldplatte 5 eine sehr fest am polykristallinen Silicium haftende Oberflächenschicht aus einem Siliciumoxid entsteht.Thermal oxidation then takes place, so that on the polycrystalline silicon contact layer part 1 and the polycrystalline silicon field plate 5, a surface layer adhering very firmly to the polycrystalline silicon arises from a silicon oxide.

Danach wenden unter Anwendung eines photolithographischen Ätzverfahrens gleichzeitig die Kontdktfläche der Emitterzone 10 (zweite Zone) und der erste Teil der Kontaktfläche, der an den zweiten Kontaktschichtteil 1 -■ und darnit an den zweiten Teil der Kontaktflächen — seitlich angrenzt, freigelegt. Damit wird ein Schichtenaufbau erhalten, der in der F i g. 2 imThen turn using a photolithographic Etching process simultaneously the contact surface of the emitter zone 10 (second zone) and the first part the contact surface, which is attached to the second contact layer part 1 - ■ and then to the second part of the Contact areas - laterally adjacent, exposed. In order to a layer structure is obtained which is shown in FIG. 2 in

Schnitt dargestellt ist.Section is shown.

Zum Herstellen des — auch den polykristallinen zweiten Kontaktschichtteil 1 kontaktierenden — ersten Kontaktschichtteils 13 der Kontaktschicht an der Basiszone 2 und zum Herstellen der Kontaktschicht 12 an der Emitterzone 10 wird anschließend über die gesamte Freiliegende Oberflächenseite eine Metallschicht, beispielsweise durch Aufdampfen im Vakuum, aufgebracht und aus dieser Metallschicht dann die Emitter-Kontaktschicht 12 und der erste Kontaktschichtteil 13 der Kontaktschicht an der Basiszone 2 herausgeätzt. F.s wird ein Schichtenaufbau erhalten, den die F i g. 3 in Aufsicht und die F i g. 4 im Schnitt zeigt.To produce the first contact layer part 1 which also makes contact with the polycrystalline second contact layer part 1 Contact layer part 13 of the contact layer on the base zone 2 and for producing the contact layer 12 a metal layer is then applied to the emitter zone 10 over the entire exposed surface, for example by vapor deposition in a vacuum, applied and then the metal layer from this Emitter contact layer 12 and the first contact layer part 13 of the contact layer at the base zone 2 etched out. F.s a layer structure is obtained which the FIG. 3 in supervision and the F i g. 4 shows in section.

Der Vorteil des Planartransistors nach der Erfindung ist aus den F i g. 3 und 4 ersichtlich. Tritt nämlich beim Anbringen eines Elektrodcnzulcitungskontaktes, beispielsweise eines Thermokompressionskontakies, eine Fehlkontaktierung in dem Sinne auf, daß die an die Emitter-Kontaktschicht anzubringende Eleklrodenzuleitung teilweise den zweiten Kontaktschichtteil 1 der Kontaktschicht an der Basiszone 2 überlappt, so erfolgt kein Kurzschluß zwischen der Emitter- und der Basiszone, da der zweite Kontaktschichtteil 1 von einer festhaftenden Isolierschicht bedeckt ist, welche nicht abspringen kann, da dieser Kontaktschichtteil 1 aus polykristallinem Silicium besteht, welches sowohl sehr hart als auch plastisch nicht verformbar ist. Bei vergleichbaren Planartransistoren ist dagegen der zweite Kontaktschichtteil 1 gegen eine solche Fehlkontaktierung nicht schützbar, da ein solcher Kontaktschichtteil aus einem plastisch verformbaren Metall besteht, der nu1 schwer mit einer festheftenden Schutzschicht über/.iehbar ist.The advantage of the planar transistor according to the invention can be seen from FIGS. 3 and 4 can be seen. If, when attaching an electrode supply contact, for example a thermocompression contact, a faulty contact occurs in the sense that the electrode supply line to be attached to the emitter contact layer partially overlaps the second contact layer part 1 of the contact layer on the base zone 2, there is no short circuit between the emitter and the Base zone, since the second contact layer part 1 is covered by a firmly adhering insulating layer which cannot spring off because this contact layer part 1 consists of polycrystalline silicon, which is both very hard and not plastically deformable. At comparable planar transistors, however, the second contact layer part 1 against such a faulty contact is not protectable, since such a contact layer part consists of a plastically deformable metal, the nu 1 is .iehbar difficult with a firmly stapled protective layer over /.

Nach der F.rfindung können nicht nur Planartransistoren sondern beispielsweise auch Thyristoren, insbesondere Lateral-Thyristoren und integrierte Halbleiterschaltungsanorclnungen mit Planartransistoren vorteilhaft ausgebildet werden.According to the invention, not only planar transistors but also, for example, thyristors, in particular Lateral thyristors and integrated semiconductor circuit arrangements with planar transistors are advantageous be formed.

Hier/u I Blatt ZeichnungenHere / u I sheet drawings

Claims (5)

Patentansprüche:Patent claims: 1. Planar-Halbleitertmuelement, bei dem eine erste Zone in eine dritte Zone einer Halbleiterplatte und eine zweite Zone in die erste Zone eingesetzt sind, so daß diese drei Zonen zwei an einer Seite der Haibleiterplatte an die Oberfläche tretende in Reihe angeordnete PN-Obergangsflächen bilden, bei dem die erste und die zweite Zone an ihren Kontaktflächen sperrschichtfrei angebrachte Kontaktschichten und diese selbst Elektrodenzuleitungskontakte aufweisen, wobei der innere Rand der zwei Ränder aufweisenden Kontaktschicht an der ersten Zone in konstantem Abstand zu dem Rand des von der ersten und der zweiten Zone gebildeten und mit einer Isolierschicht geschützten PN-Übergangs und der äußere Rand der Kontaktschicht in konstantem Abstand zu dem Rand des von der ersten und der dritten Zone gebildeten und mit der Isolierschicht geschützten PN-Übergangs verlaufen, und bei dem die Kontaktschicht an der ersten Zone aus einem bandförmigen, schmalen, sich zwischen den Rändern aet von der ersten, der zweiten und der dritten Zone gebildeten zwei PN-Obergänge und längs des Randes des von der ersten und der dritten Zone gebildeten PN-Übergangs erstreckenden einen zweiten Teil der Kontaktflächen kontaktierenden, zweiten Kontaktschichtteil ohne einen Elektrodenzuleitungskontakt und einem breiten, einen ersten Teil der Kontaktfläche kontaktierenden, ersten jo Kontaktschichtteil mit einem Elektrodenzuleitungskontakt besteht, dadurch gekennzeichnet, daß der zv.-jite Kontaktschichtteil (1) aus hochdotiertem polykristallinem Silicium besteht, das mit einer guthaftenden Oberflächenschicht aus einem Siliciumoxid bedeckt ist und in dem zweiten Teil der Kontaktfläche der ersten Zone (2) sperrschichtfrei mit der ersten Zone (2) verbunden ist1. Planar semiconductor element, in which a first zone is inserted into a third zone of a semiconductor plate and a second zone is inserted into the first zone, so that these three zones form two PN junction surfaces in series which rise to the surface on one side of the semiconductor plate , in which the first and second zones have contact layers attached to their contact surfaces without a barrier layer and these themselves have electrode lead contacts, the inner edge of the contact layer having two edges at the first zone at a constant distance from the edge of the contact layer formed by the first and second zones with an insulating layer protected PN junction and the outer edge of the contact layer run at a constant distance from the edge of the PN junction formed by the first and third zones and protected with the insulating layer, and in which the contact layer at the first zone consists of a band-shaped , narrow, between the edges aet from the first , the second and the third zone formed two PN transitions and along the edge of the PN transition formed by the first and the third zone extending a second part of the contact surfaces contacting, second contact layer part without an electrode lead contact and a wide, a first part of the contact surface contacting, first contact layer part with an electrode lead contact, characterized in that the zv.-jite contact layer part (1) consists of highly doped polycrystalline silicon, which is covered with a well-adhering surface layer of silicon oxide and in the second part of the contact surface of the first zone ( 2) is connected to the first zone (2) without a barrier layer 2. Planar-Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß eine die dritte Zone (4) 4n kontaktierende Feldplatte (5) aus einer polykristallinen Siliciumschicht besteht, mit einer gut haftenden Oberflächenschicht (3) aus einem Siliciumoxid bedeckt ist und sich über eine auf der Halbleiteroberfläche befindlichen Isolierschicht (6) in Richtung auf den Rand des von der ersten (2) und von der dritten Zone (4) gebildeten PN-Übergang (7) erstreckt.2. planar semiconductor component according to claim 1, characterized in that a third zone (4) 4n contacting field plate (5) consists of a polycrystalline silicon layer, with a well-adhering Surface layer (3) is covered from a silicon oxide and extends over an insulating layer (6) located on the semiconductor surface in the direction on the edge of the PN junction (7) formed by the first (2) and third zone (4) extends. 3. Verfahren zum Herstellen eines Halbleiterelements nach Anspruch 1 oder 2, dadurch gekenn- so zeichnet, daß nach der Bildung der Zonen (2, 4, 10, 11) des Halbleiterbauelements durch Diffusion zumindest die als zweiter Teil der Kontaktfläche der ersten Zone (2) vorgesehene Oberfläche freigelegt wird, daß über die gesamte Oberfläche (9) der Halbleiterplatte eine polykristalline hochdotierte Siliciumschicht abgeschieden und aus dieser Siliciumschicht der zweite Kontaktschichtteil (1) der Kontaktschicht an der ersten Zone (2) herausgeätzt wird, daß eine Oberflächenschicht des verbliebenen polykristallinen Siliciumschichlteils oxidiert wird, daß danach der erste Teil der Kontaktfläche der ersten Zone (2) und die Kontaktfläche der zweiten Zone (10) freigelegt werden, daß der erste Kontaktschichtteil (13) auf die erste Zone (2) und die Konlaktschicht (12) auf die zweite Zone (10) aufgebracht werden, und daß schließlich der erste Kontaktschichtteil (13) der Kontaktschicht an der3. A method for producing a semiconductor element according to claim 1 or 2, characterized thereby shows that after the formation of the zones (2, 4, 10, 11) of the semiconductor component by diffusion at least the surface provided as the second part of the contact surface of the first zone (2) is exposed becomes that over the entire surface (9) of the semiconductor plate a polycrystalline highly doped Deposited silicon layer and from this silicon layer the second contact layer part (1) of the Contact layer at the first zone (2) is etched out that a surface layer of the remaining polycrystalline silicon layer is oxidized, that then the first part of the contact surface of the first zone (2) and the contact surface of the second zone (10) are exposed that the first Contact layer part (13) on the first zone (2) and the contact layer (12) on the second zone (10) are applied, and that finally the first contact layer part (13) of the contact layer on the ersten Zone (2) und die Kontaktschicht (t2) an der zweiten Zone (10) mit Elektrodenzuleitungen kontaktiert werden,first zone (2) and the contact layer (t2) on the second zone (10) are contacted with electrode leads, 4, Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß aus der über die gesamte Oberfläche (9) der Halbleiterplatte abgeschiedenen polykristallinen hochdotierten Siliciumschicht gleichzeitig der zweite Kontaktschichtteil (1) der Kontaktschicht an der ersten Zone (2) und eine die dritte Zone (4) kontaktierende Feldplatte (5) herausg-eätzt werden.4, method according to claim 3, characterized in that from the over the entire surface (9) the semiconductor plate deposited polycrystalline highly doped silicon layer at the same time second contact layer part (1) of the contact layer on the first zone (2) and one the third zone (4) contacting field plate (5) are etched out. 5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Kontakte der Elektrodenzuleitungen an den Kontaktschichten (12, 13) durch Thermokompression gebildet werden.5. The method according to claim 3 or 4, characterized in that the contacts of the electrode leads to the contact layers (12, 13) through Thermocompression can be formed.
DE19742457746 1974-12-06 1974-12-06 Planar semiconductor device and method for its manufacture Expired DE2457746C2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19742457746 DE2457746C2 (en) 1974-12-06 1974-12-06 Planar semiconductor device and method for its manufacture
IT2985175A IT1051772B (en) 1974-12-06 1975-12-01 ONCQUCOG PLANAR SEMICONDUCTOR DEVICE
GB4940675A GB1487020A (en) 1974-12-06 1975-12-02 Semiconductor planar device
FR7536927A FR2293797A1 (en) 1974-12-06 1975-12-03 PLANAR SEMICONDUCTOR DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19742457746 DE2457746C2 (en) 1974-12-06 1974-12-06 Planar semiconductor device and method for its manufacture

Publications (2)

Publication Number Publication Date
DE2457746A1 DE2457746A1 (en) 1976-06-10
DE2457746C2 true DE2457746C2 (en) 1983-06-16

Family

ID=5932722

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742457746 Expired DE2457746C2 (en) 1974-12-06 1974-12-06 Planar semiconductor device and method for its manufacture

Country Status (4)

Country Link
DE (1) DE2457746C2 (en)
FR (1) FR2293797A1 (en)
GB (1) GB1487020A (en)
IT (1) IT1051772B (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4399449A (en) * 1980-11-17 1983-08-16 International Rectifier Corporation Composite metal and polysilicon field plate structure for high voltage semiconductor devices

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3237271A (en) * 1963-08-07 1966-03-01 Bell Telephone Labor Inc Method of fabricating semiconductor devices
JPS5311192B2 (en) * 1972-07-26 1978-04-19

Also Published As

Publication number Publication date
DE2457746A1 (en) 1976-06-10
IT1051772B (en) 1981-05-20
FR2293797A1 (en) 1976-07-02
GB1487020A (en) 1977-09-28

Similar Documents

Publication Publication Date Title
DE1614283C3 (en) Method for manufacturing a semiconductor device
DE1197548C2 (en) PROCESS FOR PRODUCING SILICON SEMICONDUCTOR COMPONENTS WITH SEVERAL PN TRANSITIONS
DE1564547B2 (en) Integrated, monolithic semiconductor circuit and process for its manufacture
DE1260029B (en) Method for manufacturing semiconductor components on a semiconductor single crystal base plate
DE1944793C3 (en) Method for manufacturing an integrated semiconductor device
DE2749607B2 (en) Semiconductor device and method for the production thereof
DE2420239A1 (en) METHOD FOR MANUFACTURING DOUBLE DIFFUSED LATERAL TRANSISTORS
DE2453279C3 (en) Semiconductor device
DE1514855C3 (en) Semiconductor device
DE2147447C3 (en) Semiconductor component
DE1564534A1 (en) Transistor and process for its manufacture
DE2601131A1 (en) SEMI-CONDUCTOR DEVICES OF THE PRESSURE CONTACT TYPE
DE3003911C2 (en) Semiconductor circuit arrangement with a semiconductor resistor
DE2457746C2 (en) Planar semiconductor device and method for its manufacture
DE2205991B2 (en) PROCESS FOR CREATING A TRANSITION INTENDED FOR AVALANCHE BREAKTHROUGH IN A SEMICONDUCTOR COMPONENT
DE1489193C3 (en) Method for manufacturing a semiconductor device
DE1949523B2 (en) Semiconductor component with an insulated gate field effect transistor
DE1764829B1 (en) PLANAR TRANSISTOR WITH A DISK-SHAPED SEMICONDUCTOR BODY
DE2627922A1 (en) SEMI-CONDUCTOR COMPONENT
DE1489251B1 (en) CONTROLLABLE SEMI-CONDUCTOR RECTIFIER
DE2952318C2 (en) Integrated circuit arrangement and method for making it
DE1816439C3 (en) Power transistor
DE1564547C3 (en) Integrated, monolithic semiconductor circuit and process for its manufacture
DE2532847C2 (en) Integrated circuit with Zener diode characteristic
DE3333242C2 (en) Monolithically integrated semiconductor circuit

Legal Events

Date Code Title Description
8120 Willingness to grant licences paragraph 23
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee