DE2457549C2 - Circuit arrangement for suppressing alternating voltages below a predetermined amplitude threshold value - Google Patents
Circuit arrangement for suppressing alternating voltages below a predetermined amplitude threshold valueInfo
- Publication number
- DE2457549C2 DE2457549C2 DE2457549A DE2457549A DE2457549C2 DE 2457549 C2 DE2457549 C2 DE 2457549C2 DE 2457549 A DE2457549 A DE 2457549A DE 2457549 A DE2457549 A DE 2457549A DE 2457549 C2 DE2457549 C2 DE 2457549C2
- Authority
- DE
- Germany
- Prior art keywords
- resistor
- circuit
- voltage
- voltage source
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
- H03G11/02—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general by means of diodes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/25—Arrangements for performing computing operations, e.g. operational amplifiers for discontinuous functions, e.g. backlash, dead zone, limiting absolute value or peak value
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Description
Die Erfindung betrifft eine Schaltung entsprechend dem Oberbegriff des Anspruchs 1. Schaltungen dieser Art finden vor allem auf dem Gebiet der NF-Technik Anwendung.The invention relates to a circuit according to the preamble of claim 1. Circuits of these Art are mainly used in the field of LF technology.
Eine bekannte Schaltung dieser Art zeigt die beigefügte Fig. 1. Zwischen zwei Eingängen IA und IS sind eine Unterdrückungsdiode 2, ein Lastwiderstand 3 sowie eine Vorspannungsquelle 4 zur Einstellung der Unterdrückungsschaltung in Reihe geschaltet Vom Widerstand 3 sind zwei Ausgänge 5 A, 5BherausgeführtA known circuit of this type is shown in the attached FIG. 1. A suppression diode 2, a load resistor 3 and a bias voltage source 4 for setting the suppression circuit are connected in series between two inputs IA and IS. Two outputs 5 A, 5B are brought out from the resistor 3
Bezeichnt mand ie Durchlaßspannung der Diode 2 mit Vb und mit Vo die Spannung der Vorspannungsquelle 4, dann wird die Diode 2 leitend, wenn die Eingangsspannung Vi die Bedingung Vi > Vo+ V0 erfüllt. Unter dieser Bedingung fließt ein Strom durch den Lastwiderstand 3, so daß man an den Ausgängen 5a und 5B eine Ausgangsspannung Vj entsprechend dem schraffierten Teil in F i g. 1 erhält.If the forward voltage of the diode 2 is denoted by Vb and Vo denotes the voltage of the bias voltage source 4, then the diode 2 becomes conductive when the input voltage Vi satisfies the condition Vi> Vo + V 0. Under this condition, a current flows through the load resistor 3, so that g at the outputs 5a and 5B, an output voltage Vj corresponding to the hatched portion in F i. 1 receives.
Für die Schaltung der Fig. 1 gilt für die Unterdrükkung folgende Beziehung;For the circuit of Fig. 1 applies to the suppression following relationship;
V2=V1-Vd-V0.V 2 = V 1 -Vd-V 0 .
Der durch die Diode 2 fließende Strom / läßt sich durch die folgende Beziehung ausdrucken:The current / flowing through the diode 2 can be express by the following relationship:
Die Beziehung zwischen der Eingangsspannung Vi und der Ausgangsspannung Vj wird daher bei der Bedingung von Via Vd+ Vo nichtlinear.The relationship between the input voltage Vi and the output voltage Vj therefore becomes non-linear under the condition of Via Vd + Vo.
Um Signalverzerrungen zu vermeiden, sollte die Vr V2-Kennlinie jedoch linear verlaufen und außerdem einstellbar sein. Diese Forderungen lassen sich jedoch mit der erläuterten bekannten Schaltung nicht erfüllen.However, in order to avoid signal distortion, the Vr V2 characteristic should be linear and also be adjustable. However, these requirements cannot be met with the known circuit explained.
Der Erfindung liegt die Aufgabe zugrunde, die Schaltung der eingangs genannten Art so zu verbessern, ίο daß sich eine verzerrungsfreie einstellbare Beziehung zwischen Eingangs- und Ausgangssignal ergibtThe invention is based on the object of improving the circuit of the type mentioned at the outset in such a way that ίο that there is a distortion-free adjustable relationship between input and output signal
Gelöst wird diese Aufgabe gemäß der Erfindung durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale. Zweckmäßige Ausgestaltun-V5 gen der Erfindung ergeben sich aus den Unteransprüchen. This object is achieved according to the invention by what is stated in the characterizing part of claim 1 specified features. Appropriate embodiments of the invention emerge from the subclaims.
Durch die vorgeschlagene Ausführung wird erreicht, daß die Spannung der Vorspannungsquelle in Abhängigkeit von der Durchlaßspannung am Halbleiterübergang geändert wird. Dadurch läßt sich der Amplitudenschwellwert bzw. die Unterdrückungsschwelle einstellen, lsi die Spannung der veränderlichen Vorspannungsquelle gleich der Durchlaßspannung der Diode, so erhält man eine lineare Beziehung zwischen Ein- und Ausgangssignal.The proposed embodiment ensures that the voltage of the bias source as a function is changed by the forward voltage at the semiconductor junction. This allows the amplitude threshold or set the suppression threshold, if the voltage of the variable bias voltage source is equal to the forward voltage of the diode, then it is obtained a linear relationship between input and output signal.
Die Erfindung wird nachstehend anhand der F i g. 2 bis 5 beispielsweise erläutert Es zeigtThe invention is illustrated below with reference to FIGS. 2 to 5 are explained by way of example
F i g. 2 eine Prhrzipdarstellung der Unterdrückungsschaltung, F i g. 2 is a schematic representation of the suppression circuit,
F i g. 3 ein Diagramm zur Erläuterung der Arbeitsweise der Schaltung undF i g. 3 is a diagram for explaining the operation of the circuit and
F i g. 4 und 5 Schaltbilder praktischer Ausführungsformen. F i g. 4 and 5 circuit diagrams of practical embodiments.
Anhand von F i g. 2 sei nun ein Ausführungsbeispiel der erfindungsgemäßen Unterdrückungsschaltung erläutert. Hierbei ist 1 eine Signalquelle, 1/4, 15 sind Eingänge, 2 eine Unterdrückungsdiode. 3 ein Lastwiderstand sowie 4 eine Vorspannungsquelle zur Einstellung einer Unterdrückungsschweüe. Außerdem ist eine veränderbare Vorspannur.gsque.ie 6 in Reihe zur Spannungsquelle 4 bzw. zur Signalquelle 1 geschaltet; eine Detektorschaltung 7 liegt parallel zur Diode 2 zur Ermittlung einer Spannung an der Diode 2. Ein Ausgangssignal der Detektorschaltung 7 wird der veränderbaren Vorspannungsquelle 6 zugeführt und steuert diese. Ausgänge 5Λ und 5Ssind wie im Falle der F i g. 1 mit den bieden Enden des Widerstandes 3 verbunden.Based on FIG. 2 an exemplary embodiment of the suppression circuit according to the invention will now be explained. Here 1 is a signal source, 1/4, 15 are inputs, 2 is a suppression diode. 3 a load resistor and 4 a bias voltage source for setting a suppression threshold. In addition, a variable Vorspannur.gsque.ie 6 is connected in series with the voltage source 4 or with the signal source 1; a detector circuit 7 is parallel to the diode 2 for determining a voltage at the diode 2. An output signal from the detector circuit 7 is fed to the variable bias voltage source 6 and controls it. Outputs 5Λ and 5S are as in the case of FIG. 1 connected to the two ends of the resistor 3.
Bezeichnet man die Spannung der Vorspannungsquelle 6 mit« Vd (wobei α eine Konstante ist) und wählt man im übrigen die selben Symbole Vo, Vi, Vj und Vo wie bei der Schaltung der Fig. 1, so gelten für die Unterdrückungsschaltung der Fig. 2 folgende Gleichungen: If the voltage of the bias voltage source 6 is denoted by «Vd (where α is a constant) and if the same symbols Vo, Vi, Vj and Vo are chosen as in the circuit of FIG. 1, then apply to the suppression circuit of FIG the following equations:
" V1 = h - (I - a) Vn- V1 " V 1 = h - (I - a) V n - V 1
/ - Λ exp/ - Λ exp
Es ergeben sich damit die in F i g. 3 dargestellten Vi* Vj-Kennlinien mit α als Parameter. Der Fall <x = 0 in Fig.3 entspricht dem Falle der Fig. 1, wobei in der Nähe der Unterdrückungsschwelle eine Nichtjinearität vorhanden ist BeiThis results in the in FIG. 3 shown Vi * Vj characteristics with α as a parameter. The case <x = 0 in Fig.3 corresponds to the case of Fig. 1, wherein in the There is a non-linearity near the suppression threshold
A=IgUtV2-Vi-V0;A = IgUtV 2 -Vi-V 0 ;
die V\' VrKennlinie wird daher streng linear. Im Fällethe V \ 'Vr curve is therefore strictly linear. In the case
«>1 ist die Vr VrCharakteristik umgekehrt gekrümmt gegenüber dem Fall der Fig. 1. Wird daher bei der Schaltung nach F i g. 2 die Vorspannungsquelle 6 mit dem Ausgangssignal der Detektorschaltung 7 so gesteuert, daß die Spannung der Vorspannungsquelle 6 einer Spannung <xVd entspricht, die proportional zur Spannung Vb an der Diode 2 ist, so erhält man eine Unterdrückungsschaltung, deren Vr Vo-Charakteristik wie in F i g. 3 dargestellt verläuft Wird insbesondere die Schaltung n-.it oc=l gesteuert, macht mast also die Spannung der Vorspannungsquelle 6 gleich der Spannung Vd an der Diode 2, so erhält man eine lineare VrVi-Kennlinie.«> 1, the Vr Vr characteristic is curved inversely compared to the case in FIG. 1. Therefore, in the circuit according to FIG. 2, the bias voltage source 6 is controlled with the output signal of the detector circuit 7 so that the voltage of the bias voltage source 6 corresponds to a voltage <xVd , which is proportional to the voltage Vb at the diode 2, a suppression circuit is obtained whose V r Vo characteristic as in F i g. If the circuit n-.it oc = 1 is controlled in particular, if mast makes the voltage of the bias voltage source 6 equal to the voltage Vd at the diode 2, a linear VrVi characteristic is obtained.
Somit wird die Unterdrückungsschwelle, die bestimmt wird durch die Spannung V0 der Spannungsquelle 4 und die Spannung der Vorspannungequelle 6, in Abhängigkeit von der Spannung Vb an der Diode 2 variiert, um die gewünschte Eingangsspannung-Ausgangsspannung-Kennlinie zu erhalten.Thus, the suppression threshold, which is determined by the voltage V 0 of the voltage source 4 and the voltage of the bias source 6, is varied as a function of the voltage Vb across the diode 2 in order to obtain the desired input voltage-output voltage characteristic.
F i g. 4 zeigt ein praktisches Ausführungsbeispiel der Unterdrückungsschaltung. Ein Eingangsanschluß \A ist über die Reihenschaltung einer Diode 10, eines Lastwiderstandes 11 und eines Widerstandes 12 mit Masse verbunden. Ein Differenzverstärker 20 ermittelt eine Spannung Vb an der Diode 10. Dieser Differenzverstärker 20 enthält einen Transistor 21, dessen Basis mit dem Eingangsanschluß \A und dessen Kollektor über einen Widerstand 13 mit einer Spannungsquelle 31 (Spannung + V1x) verbunden ist Ferner enthält dieser Differenzverstärker 20 einen Transistor 22, dessen Basis an den Verbindungspunkt zwischen Diode 10 und Widerstand 11 angeschlossen ist, dessen Kollektor mit dem Spannungsquellenanschluß 31 verbunden ist und dessen Emitter über einen Widerstand 14 mit dem Emitter des Transistors 21 und über einen WiderstandF i g. 4 shows a practical embodiment of the suppression circuit. An input terminal \ A is connected to ground via the series connection of a diode 10, a load resistor 11 and a resistor 12. A differential amplifier 20 determines a voltage Vb at the diode 10. This differential amplifier 20 contains a transistor 21, the base of which is connected to the input terminal \ A and the collector of which is connected via a resistor 13 to a voltage source 31 (voltage + V 1x ) 20 a transistor 22 whose base is connected to the junction between diode 10 and resistor 11, whose collector is connected to voltage source terminal 31 and whose emitter is connected via a resistor 14 to the emitter of transistor 21 and via a resistor
15 an Masse angeschlossen ist.15 is connected to ground.
Um mit dem vom Differenzverstärker 20 ermittelten Signal die Unterdrückungsschwelle der Unterdrükkungsschaltung zu steuern, sind Transistoren 24 und 25 vorgesehen. Der Kollektor des Transistors 21 ist an die Basis des Transistors 24 angeschlossen, dessen Kollektor mit dem Spannungsquellenanschluß 31 verbunden ist und dessen Emitter über die Reihenschaltung von Widerständen 16 und 17 an Masse liegt; die Basis des Transistors 25 ist an den Verbindungspunkt zwischen den Widerständen 16 und 17 angeschlossen. Der Kollektor des Transistors 25 ist mit dem Spannungsquellenanschluß 31 und der Emitter des Transistors 25 mit dem Verbindungspunkt zwischen den Widerständen 11 und 12 verbunden.To the suppression threshold of the suppression circuit with the signal determined by the differential amplifier 20 to control, transistors 24 and 25 are provided. The collector of transistor 21 is connected to the The base of the transistor 24 is connected, the collector of which is connected to the voltage source connection 31 and the emitter of which is connected to ground via the series connection of resistors 16 and 17; the base of the Transistor 25 is connected to the connection point between resistors 16 and 17. Of the The collector of the transistor 25 is connected to the voltage source connection 31 and the emitter of the transistor 25 is connected connected to the connection point between the resistors 11 and 12.
In dieser Schaltung wirkt der von den Transistoren 24 und 25 gebildete Schaltungsteil als Vorspannungsquelle 4 sowie als veränderbare Vorspannungsquelle 6, um zusammen mit der Spannung am Widerstand 12 die Unterdrückungs^chwelle festzulegen. Man erhält somit ein abgeschnittenes Ausgangssignal am Widerstand 11. In diesem Falle wird die Spannung Vp an der Diode 10 durch den Differenzverstärker 20 ermittelt, und es wird eine Spannung entsprechend dieser ermittelten Spannung Vo über die als Emitterfolger geschalteten Transistoren 24, 25 dem Widerstand 12 zugeführt Werden die Widerstandswerte der Widerstände 13,14,In this circuit, the circuit part formed by the transistors 24 and 25 acts as a bias voltage source 4 and as a variable bias voltage source 6 in order, together with the voltage at the resistor 12, to set the suppression threshold. A cut output signal is thus obtained at the resistor 11. In this case, the voltage Vp at the diode 10 is determined by the differential amplifier 20, and a voltage corresponding to this determined voltage Vo is fed to the resistor 12 via the transistors 24, 25 connected as emitter followers If the resistance values of the resistors 13, 14,
16 und 17 geeignet gewählt, So kann man am Widerstand il ein Ausgangssignal mit einer beliebigen gewünschten Kennlinie (entsprechend einer der Kennlinien in F i g. 3) ktikten. 16 and 17 are suitably selected, so an output signal with any desired characteristic (corresponding to one of the characteristics in FIG. 3) can be activated at the resistor II.
Bezeichnet man die Widerstandswerte der Wider· itllnde 13,14,16 und W mit R3, R4, Re und R7 und wählt man für die Spannungen an den einzelnen Teilen bzw. Punkten die in F i g, 4 angegebenen Symbole, vernachläßigt man schließlich die Basisströme der Transistoren, so gilt folgende Beziehung:The resistance values of the resistors 13, 14, 16 and W are denoted by R 3 , R 4 , Re and R 7 and the symbols given in FIG. 4 are neglected for the voltages at the individual parts or points Finally, the base currents of the transistors, then the following relationship applies:
(V Vbex - VBE2)
Man erhält daraus folgende Beziehung:
Vn = Vcc - IeiRj (V Vbex - V BE2 )
The following relationship is obtained from this:
V n = Vcc - IeiRj
= Vcc-~VD
Der Strom IE4 läßt sich damit wie folgt ausdrucken: = Vcc- ~ V D
The current I E4 can thus be printed out as follows:
τ / T/ J/ \ I f D _l_ D \ τ / T / J / \ I f D _l_ D \
1EA ~ \VC\ "BE4 ) ' {^6 "** Λ7 ) 1 EA ~ \ V C \ "BE4) '{^ 6 " ** Λ 7 )
■ - - I\ J J1 ΛΤ ι/η , π , ■ - - I \ JJ 1 ΛΤ ι / η, π,
Für die Spannung VE 5 erhält man dann nachstehende Beziehung:The following relationship is then obtained for the voltage V E 5:
% - Vbes% - Vbes
= (Vcc - jj Vd- VbeJ RiZ(R6 +R,)- VBE5 = (Vcc - jj Vd- V be J RiZ (R 6 + R,) - V BE5
= -V0-R3- R1-Ri(R6 +R1)= -V 0 -R 3 - R 1 -Ri (R 6 + R 1 )
Vbe*) RiIU\ + R1)- VBEi Vbe *) RiIU \ + R 1 ) - V BEi
Für die Ausgangsspannung V2 gilt dann:
V2 = Vx-V0- VEi The following then applies to the output voltage V 2:
V 2 = V x -V 0 - V Ei
= Vx-[I-Ri R7ZR4 (R6 +R1)) V0 - (Vcc - V8^)R1I(R6 + R1) - VBES = V x - [I-Ri R 7 ZR 4 (R 6 + R 1 )) V 0 - (Vcc - V 8 ^) R 1 I (R 6 + R 1 ) - V BES
Da die Transistoren 24 und 25 in ihrem aktiven Bereich betrieben werden, sind die Spannungen VBE4 und Vbes bei einer schwachen Änderung ihrer Kollektorströme konstant Da bei der Diode 10 der Übergang vom nichtleitenden in den leitenden Zustand ausgenutzt wird, wird die Spannung VD an der Diode 10 veränderbar. Bezeichnet man eine Änderung der Eingangsspannung V· mit Δ V\ und eine Änderung der Avgangsspannung V2 mit AV2, so gilt die folgende Beziehung:Since the transistors are operated in its active region 24 and 25, the voltages V BE 4 and VBE's are at a weak change in their collector currents constant Since in the diode 10, the transition from non-conducting to the conducting state is used, the voltage V D is applied to of the diode 10 can be changed. If a change in the input voltage V is denoted by Δ V \ and a change in the output voltage V 2 is denoted by AV 2 , the following relationship applies:
AV2= AVx-(l-a) VD AV 2 = AV x - (la) V D
a = R3-R1ZR4 (R6 + R7) a = R 3 -R 1 ZR 4 (R 6 + R 7 )
Werden die Widerstands werte R3, R4, R6 und R7 der Widerstände 13,14,16 und 17 geeignet gewählt, so kann man jede der Unterdrückungskennlinien atr Fig.3 erzielen. Wählt man beispielsweise die V/iderstandswerte so, daß die Bedingung «=1 erfüllt ist, so wird AV2=AVx. If the resistance values R 3 , R 4 , R 6 and R 7 of the resistors 13, 14, 16 and 17 are suitably selected, then each of the suppression characteristics can be achieved in FIG. 3. If, for example, the V / resistance values are chosen so that the condition = 1 is met, then AV 2 = AV x .
Man kann daher eine Eingangsspannungs-Ausgangsspannungs-Kennlinie einstellen, die nicht von der Kennlinie der Diode 10 abhängtAn input voltage-output voltage characteristic curve can therefore be used set, which does not depend on the characteristic of diode 10
Mit der Schaltung erzielt man somit eine beliebige gewünschte Unterdrückungskennlinie, insbesondere auch eine solche mit guter Linearität. Wird hierfür nicht eine spezielle Diode benötigt; das Problem wird vielmehr mit einer ganz einfachen Schaltung gelöst, die sich außerdem leicht als integrierte Schaltung ausführen läßt.Any desired suppression characteristic curve, in particular, is thus achieved with the circuit also one with good linearity. A special diode is not required for this; the problem becomes rather, solved with a very simple circuit, which can also easily be implemented as an integrated circuit leaves.
Fig.5 zeigt das Schaltbild eines weiteren Ausführungsbeispieles. Anstelle der Diode 10 (Fig.4) ist in Fig.5 ein Transistor 27 in Emitterfolgeschaltung verwendet; seine Basis^Emitter-Grenzschicht wird in der gleichen Weise wie in Fig.4 zum Unterdrücken benutzt. Da die Funktion der Schaltung gemäß Fig.5 anhand der obigen Beschreibung des Ausführungsbeispieles der Fig.4 ohne weiteres verständlich sein dürfte, kann von einer nochmaligen detaillierten Erläuterung abgesehen werden.Fig. 5 shows the circuit diagram of a further embodiment. Instead of the diode 10 (FIG. 4), a transistor 27 is shown in FIG. 5 in an emitter follower circuit used; its base ^ emitter junction is suppressed in the same way as in Fig.4 used. Since the function of the circuit according to FIG. 5 based on the above description of the exemplary embodiment 4 should be readily understandable, can be detailed from a repeated Explanation will be disregarded.
Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings
Claims (4)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13911973A JPS5635326B2 (en) | 1973-12-07 | 1973-12-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2457549A1 DE2457549A1 (en) | 1975-06-12 |
| DE2457549C2 true DE2457549C2 (en) | 1982-04-29 |
Family
ID=15237928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2457549A Expired DE2457549C2 (en) | 1973-12-07 | 1974-12-05 | Circuit arrangement for suppressing alternating voltages below a predetermined amplitude threshold value |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US3916293A (en) |
| JP (1) | JPS5635326B2 (en) |
| CA (1) | CA1010961A (en) |
| DE (1) | DE2457549C2 (en) |
| FR (1) | FR2254150B1 (en) |
| GB (1) | GB1485778A (en) |
| IT (1) | IT1026856B (en) |
| NL (1) | NL7416014A (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4166924A (en) * | 1977-05-12 | 1979-09-04 | Bell Telephone Laboratories, Incorporated | Removing reverberative echo components in speech signals |
| US4208548A (en) * | 1977-07-19 | 1980-06-17 | Orban Associates, Inc. | Apparatus and method for peak-limiting audio frequency signals |
| JPS6053924B2 (en) * | 1978-04-05 | 1985-11-28 | 株式会社東芝 | limiter circuit |
| JPS61110342U (en) * | 1984-12-24 | 1986-07-12 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE693175C (en) * | 1937-03-13 | 1940-07-03 | Aeg | osser and suppression of small amplitudes in transmission systems |
| DE1110286B (en) * | 1959-09-25 | 1961-07-06 | Siemens Ag | Electronic, two-pole arrangement for keeping a direct current constant |
| US3763382A (en) * | 1972-03-01 | 1973-10-02 | Sony Corp | Amplitude control circuit |
| US3761741A (en) * | 1972-06-21 | 1973-09-25 | Signetics Corp | Electrically variable impedance utilizing the base emitter junctions of transistors |
-
1973
- 1973-12-07 JP JP13911973A patent/JPS5635326B2/ja not_active Expired
-
1974
- 1974-12-03 US US529089A patent/US3916293A/en not_active Expired - Lifetime
- 1974-12-04 GB GB52445/74A patent/GB1485778A/en not_active Expired
- 1974-12-05 DE DE2457549A patent/DE2457549C2/en not_active Expired
- 1974-12-06 CA CA215,364A patent/CA1010961A/en not_active Expired
- 1974-12-06 IT IT30282/74A patent/IT1026856B/en active
- 1974-12-09 NL NL7416014A patent/NL7416014A/en not_active Application Discontinuation
- 1974-12-09 FR FR7440296A patent/FR2254150B1/fr not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5087754A (en) | 1975-07-15 |
| JPS5635326B2 (en) | 1981-08-17 |
| US3916293A (en) | 1975-10-28 |
| CA1010961A (en) | 1977-05-24 |
| GB1485778A (en) | 1977-09-14 |
| FR2254150A1 (en) | 1975-07-04 |
| FR2254150B1 (en) | 1978-06-23 |
| IT1026856B (en) | 1978-10-20 |
| DE2457549A1 (en) | 1975-06-12 |
| NL7416014A (en) | 1975-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3001552C2 (en) | ||
| DE3836338A1 (en) | TEMPERATURE COMPENSATED POWER SOURCE CIRCUIT WITH TWO CONNECTIONS | |
| DE3404490A1 (en) | FOUR-QUADRANT MULTIPLIER | |
| DE1948850A1 (en) | Differential amplifier | |
| DE2757464C3 (en) | Current mirror amplifier | |
| EP0169388B1 (en) | Integrated constant-current source | |
| DE2425918C3 (en) | Complementary transistor amplifier with automatic bias | |
| DE2302798A1 (en) | CONTROL CIRCUIT FOR INDUCTIVE CONSUMERS | |
| DE3236334C2 (en) | Amplification circuit | |
| DE2167266C2 (en) | Limiter circuit | |
| DE2506318C2 (en) | ||
| DE2542403A1 (en) | COMPARATOR CIRCUIT | |
| DE4001064A1 (en) | LOW-NOISE HIGH-SPEED DIFFERENTIAL AMPLIFIER AND METHOD FOR ACHIEVING A LOW-NOISE HIGH-SPEED GAIN OF A DIFFERENTIAL INPUT SIGNAL | |
| DE3230429C2 (en) | ||
| DE2457549C2 (en) | Circuit arrangement for suppressing alternating voltages below a predetermined amplitude threshold value | |
| DE3528550C2 (en) | ||
| DE2363624A1 (en) | CIRCUIT ARRANGEMENT FOR SUBTRACTING A MULTIPLE FIRST INPUT CURRENT FROM A SECOND INPUT CURRENT | |
| DE2804064B2 (en) | Amplifier circuit arrangement for aperiodic signals | |
| DE2328402A1 (en) | CONSTANT CIRCUIT | |
| DE2924171C2 (en) | ||
| DE3545392A1 (en) | CURRENT MIRROR SWITCHING | |
| DE2617488A1 (en) | CIRCUIT ARRANGEMENT FOR TEMPERATURE COMPENSATION IN A QUARTZ OSCILLATOR | |
| DE2931525C2 (en) | Circuit arrangement for stabilizing the DC operating point of a differential amplifier | |
| DE4302221C1 (en) | Integrated current source circuit using bipolar pnp transistors - uses current source connected to emitter of one transistor coupled in circuit with three transistors | |
| EP0541164B1 (en) | Amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8125 | Change of the main classification |
Ipc: H03G 11/00 |
|
| 8126 | Change of the secondary classification |
Ipc: H03G 11/02 |
|
| D2 | Grant after examination | ||
| 8339 | Ceased/non-payment of the annual fee |