DE2449768A1 - Monolithically integrated circuit prodn. - uses masking layer against ion implantation between regions into which elements are to be deposited - Google Patents
Monolithically integrated circuit prodn. - uses masking layer against ion implantation between regions into which elements are to be depositedInfo
- Publication number
- DE2449768A1 DE2449768A1 DE19742449768 DE2449768A DE2449768A1 DE 2449768 A1 DE2449768 A1 DE 2449768A1 DE 19742449768 DE19742449768 DE 19742449768 DE 2449768 A DE2449768 A DE 2449768A DE 2449768 A1 DE2449768 A1 DE 2449768A1
- Authority
- DE
- Germany
- Prior art keywords
- masking layer
- zones
- produced
- ion implantation
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
- H01L21/8224—Bipolar technology comprising a combination of vertical and lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
Description
Verfahren zum Herstellen einer monolithisch integrierten Schaltung Die Erfindung beschäftigt sich mit der Herstellung von monolithisch integrierten Schaltungen mit integrierten Halbleiterelementen in planaren Bereichen des einen Leitungstyps, welche Bereiche in die ebene Oberfläche eines einkristallinen Substrats des anderen Leitungstyps eingebracht sind. Die integrierten Halbleiterelemente sind dabei durch die von den planaren Bereichen gegen das Halbleitersubstrat gebildeten PN-Übergangsflächen gegeneinander und gegen das Substrat gleichstrommäßig elektrisch getrennt.Method for producing a monolithic integrated circuit The invention is concerned with the production of monolithically integrated Circuits with integrated semiconductor elements in planar areas of the one Conduction type, which areas in the flat surface of a single crystal substrate of the other line type are introduced. The integrated semiconductor elements are thereby by the formed by the planar areas against the semiconductor substrate PN junction areas against each other and against the substrate electrically in a direct current manner separated.
Mai: stellt im allgemeinen eine solche monolithisch integrierte Schaltung dadurch her, daß auf dem Halbleitersubstrat des einen Leitungstyps eptaxial eine Halbleiterschicht des anderen Leitungstyps aufgebracht wird, welche zur Herstellung der erwähnten Bereiche, in denen mindestens je ein Halbleiterelement untergebracht wird, von rahmenförmig ausgebildeten Isolierzonen eines Isolationsrasters von dem einen Leitungstyp durchdrungen wird. Dieses Isolationsraster wird meistens unter Anwendung des Planardiffusionsverfahrens hergestellt, wie es beispielsweise aus der Zeitschrift "Scientia Electrica" Vol X, Fasc 4 (1964) Seiten 115 - 119, bekannt ist.May: generally represents such a monolithic integrated circuit in that on the semiconductor substrate of one conductivity type eptaxially one Semiconductor layer of the other conductivity type is applied, which for production of the areas mentioned, in which at least one semiconductor element is housed is, of frame-shaped isolation zones of an isolation grid of the a Line type is penetrated. This isolation grid will mostly made using the planar diffusion process, such as for example from the magazine "Scientia Electrica" Vol X, Fasc 4 (1964) pages 115 - 119, is known.
Der Erfindung liegt die Aufgabe zugrunde, ein solches Verfahren zu vereinfachen und den Oberflächenbedarf an Halbleitermaterial zu verrinyern.The object of the invention is to provide such a method Simplify and reduce the surface area of semiconductor material.
Die Erfindung betrifft somit ein Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit einer Mehrzahl von planaren Bereichen des einen Leitungstyps in der ebenen Oberfläche eines einkristallinen Halbleitersubstrats des anderen Leitungstyps, in welche Bereiche Zonen von gleichstrommäßig gegeneinander getrennte Halbleiterelemente eingebracht werden.The invention thus relates to a method for producing a monolithic integrated circuit with a plurality of planar regions of one conductivity type in the flat surface of a monocrystalline semiconductor substrate of the other conductivity type, in which areas zones of semiconductor elements separated from one another in terms of direct current be introduced.
Die oben genannte Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Oberfläche des Halbleitersubstrats zwischen den herzustellenden Bereichen mit einer gegen eine Ionenimplantation wirksamen Maskierungsschicht bedeckt wird, daß dann unter Ausnutzung des Gitterführungs-Effektes (Channeling-Effektes) die Bereiche durch Implantation von Ionen des einen Leitungstyps hergestellt werden, und daß danach die Zonen der Halbleiterelemente in die Bereiche eingebracht werden.The above object is achieved according to the invention in that the surface of the semiconductor substrate between the areas to be produced a masking layer effective against ion implantation is covered, that then the areas using the grid guide effect (channeling effect) be made by implantation of ions of one conductivity type, and that then the zones of the semiconductor elements are introduced into the areas.
Bei dem Verfahren nach der Erfindung werden vorzugsweise die Zonen der Halbleiterelemente ebenfalls durch Ionenimplantation hergestellt, was auch unter Ausnutzung des Gitterführungs-Effektes geschehen kann, Dies hat den Vorteil eines geringen apparativen Aufwandes.In the method according to the invention, the zones are preferably of the semiconductor elements also produced by ion implantation, which is also below Can take advantage of the grid guide effect, this has the advantage of a low expenditure on equipment.
Der Gitterfüh#ungs- (channeling) Effekt wird ausführlicn in "Journal Appl. Physics" (Juli 1973), Seiten 2951 -2963, und solid State Technology (Oktober 1972) Seiten 35 - 41 beschrieben. Bei der Herstellung von Halbleiterbauelementen ist er jedoch nach der DT-OS 2 058 442 Zvl vermeiden.The channeling effect is discussed in detail in "Journal Appl. Physics "(July 1973), pp. 2951-2963, and Solid State Technology (October 1972) pages 35-41. In the manufacture of semiconductor components However, according to DT-OS 2 058 442 Zvl, it must be avoided.
Als Material für die Maskierungsschicht ist die Verwendung der beim Planardiffusionsverfahren üblichen isolierenden Siliziumverbindungen, beispielsweise Siliziumdioxid und Siliziumnitrid günstig. Von besonderem Vorteil ist, wie anhand der folgenden Beschreibung erläutert, die Verwendung einer derartigen isolierenden Siliziumverbindung mit Fotolack als Material für die Maskierungsschicht, da Fotolack und die genannten Siliziunwerbindungen u. a. durch Kathodenzerstäubung stark unterschiedlch abtragbar sind und eine Kathodenzerstäubung in der Bestrahlungskammer des Ionenimplantationsgerätes oder in einem Nebenraum der Bestrahlungskammer durchgeführt werden kann. Es besteht daher die Möglichkeit der Entfernung einer Teilschicht einer aus zwei nebeneinander angeordneten oder sich überlappenden Maskierungsteilschichten zwischen zwei aufeinanderfolgenden Implantationen in der gleichen Anlage.As a material for the masking layer, the use of the Planar diffusion process conventional insulating silicon compounds, for example Silicon dioxide and silicon nitride cheap. Of particular advantage is how to use the following description explains the use of such an insulating Silicon compound with photoresist as material for the masking layer, as photoresist and the aforesaid silicon bonds, among others. very different due to cathode sputtering are ablatable and a cathode sputtering in the irradiation chamber of the ion implantation device or can be carried out in an adjoining room of the irradiation chamber. It exists hence the possibility of removing a sub-layer one of two next to each other arranged or overlapping masking sub-layers between two successive Implantations in the same facility.
Die Erfindung wird in folgenden anhand eines bevorzugten Ausführungsbeispiels der Herstellung einer monolithisch integrierten Schaltung in Verbindung mit der Zeichnung erläufer; deren Figuren schematisch den Querschnitt senkrecht zur Oberfiächenseite einer Halbleiterplatte durch die herzustellenden Bereiche und Zonen zeigen.The invention is illustrated in the following on the basis of a preferred exemplary embodiment the manufacture of a monolithic integrated circuit in conjunction with the Drawing runner; their figures schematically show the cross section perpendicular to the surface side a semiconductor plate through the areas and zones to be produced.
Das Verfahren nach der Erfindung nutzt bewußt den bekannten Gitterführungs-Effekt zur Herstellung von isolierten Bereichen aus, welche ähnlich wie beim bekannten Verfahren zur herstellung von monolithisch integrierten Schaltungen mit ~vergrabenen" Schichten ihre größte Störstellenkonzentration in der Tiefe des Halbleitersubstrats aufweisen, was günstig für den Kollektorbahnwiderstand ist. Bei dem Verfahren nach der Erfindung wird demgegenüber aber zunächst der Prozess der Epitaxie eingespart. Ferner entfallen flächenbeanspruchende Trenn- oder IsolatLonsdiffusionen, da beim Verfahren nach der Erfindung flächensparend keine Unterdiffusionen unter die Maskierungsschichten erfolgen. Das Verfahren nach der Erfindung ermöglicht die Fertigung von monolithisch integrierten Schaltungen mit NPN-(PNP) -Planartransis~torelementen vertikalen und lateralen Aufbaus, mit PN-Diodenelementen und sowohl genauen als auch hochohmigen P-leitenden und N-leitenden Widerständen.The method according to the invention deliberately uses the known grid guide effect for the production of isolated areas, which are similar to the known Process for the production of monolithically integrated circuits with ~ buried " Layers their greatest concentration of impurities in the depth of the Have semiconductor substrate, which is beneficial for the collector track resistance. In the case of the method according to the invention, however, the process is first used the epitaxy saved. Furthermore, there is no need for separating or isolating diffusions since in the method according to the invention no underdiffusions under the surface-saving manner the masking layers are made. The method according to the invention enables Manufacture of monolithic integrated circuits with NPN (PNP) planar transistor elements vertical and lateral construction, with PN diode elements and both accurate as also high-ohmic P-type and N-type resistors.
Bei dem bevorzugten Ausführungsbeispiel nach der Erfindung wird gemäß der Figur 1 auf der ebenen Oberfläche eines Halbleitersubstrats, insbesondere in Form einer Halbleiterplatte, zunächst eine Maskierungsschicht 3 mit Durchbrüchen unter Anwendung des photolithografischen Ätzprozesses aufgebracht. Als Material der Maskierungsschicht wird Siliziumdioxid verwendet, zu deren Erzeugung und Bearbeitung bekannte Verfahren unter Verwendung herkömmlicher Vorrichtungen angewendet werden können.In the preferred embodiment of the invention according to of FIG. 1 on the flat surface of a semiconductor substrate, in particular in FIG Form of a semiconductor plate, initially a masking layer 3 with openings applied using the photolithographic etching process. As material Silicon dioxide is used in the masking layer for its production and processing known methods can be applied using conventional apparatus can.
Bei Verwendung einen P-leitenden Halbleitersubstrats wird anschließend eine Implantation von Ionen, beispielsweise von Arsen oder Phosphor, unter Ausnutzung des Gitte.':führungs-Effektes durchgeführt. Dazu muß der Ionenbeschuß unter einem bestimmten Auftreffwinkel im Verhältnis zur Orientierung des Halbleitersubstrats erfolgen, beispielsweise senkrecht zur Oberfläche eines in 111- oder 100-orientierten Halbleitersubstrats. Bei einem solchen Winkel wird in Abhängigkeit von der kristallographischen Orientierung des einkristallinen Halbleitersubstrats infolge dreidimensionaler Periodizität des Gittraufbaus eine große Eindringtiefe der implantierten Ionen entsprechend dem Gitterführungs-Effekt ermöglicht. Dieser Effekt bedeutet, daß die implantierten Teilchen in orientierungsabhängigen Gitterkanälen ohne erhebliche Streuung an Gitterbausteinen bedeutend tiefer eindringen können, als dies bei entsprechender Neigung der Beschußachse zur Kristallorientierung, beispielsweise bei zur Verhütung des Effektes verwendeten Winkeln von mehr als 5° , der Fall ist. Die unter Ausnutzung des Gitterführungs-Effektes erzielbaren Eindringtiefen betragen das 10- bis 20-tache der Eindringtiefe, die bei den leichten Einschußwinkeln erreichbar sind Da eine Ionenimplantation unter Ausnutzung des Gitterführungs-Effektes ein richtungsbezogener Vorgang ist, findet eine platzbeanspruchende Unter strahlung praktisch nicht statt, doho die Öffnungen der Maskierungsschicht werden ohne Veränderung der Üffnungskantenabmessungen in Ionenstrahlrichtung in das Halbleitersubstrat hineinprojiziert Eine laterale lonenbewegung durch Streuung an Streuzentren <Gitterbausteinen) liegt im Bereich von 50 - 100 AE und ist vernachlässigbar Nach Durchführung der Ionenimplantation senkrecht auf die Oberfläche des Halbleitersubstrats 1 werden somit gemäß der Fig.2 in die ebene Oberfläche des Halbleitersubstrats 1 eingesetzte Bereiche 2 erhalten, welche von PN-Übergangsflächen 12 begrenzt sind.If a P-conductive semiconductor substrate is used, then an implantation of ions, for example of arsenic or phosphorus, with use des Gitte. ': leadership effect carried out. To do this, the ion bombardment must be under one certain angle of incidence in relation to the orientation of the semiconductor substrate take place, for example perpendicular to the surface of a 111- or 100-oriented Semiconductor substrate. Such an angle will depend on the crystallographic Orientation of the single crystal semiconductor substrate as a result three-dimensional Periodicity of the grid structure corresponds to a large penetration depth of the implanted ions the grid guide effect allows. This effect means that the implanted Particles in orientation-dependent lattice channels without significant scattering on lattice building blocks can penetrate significantly deeper than with a corresponding inclination of the fire axis for crystal orientation, for example when used to prevent the effect Angles greater than 5 °, is the case. Taking advantage of the grid guide effect achievable penetration depths are 10 to 20 times the penetration depth, the an ion implantation under Exploitation of the grid guiding effect is a directional process a space-consuming under-radiation practically does not take place, doho the openings of the masking layer without changing the opening edge dimensions in Ion beam direction projected into the semiconductor substrate A lateral ion movement due to scattering at scattering centers (lattice blocks) is in the range of 50 - 100 AE and is negligible after performing the ion implantation perpendicular to the surface of the semiconductor substrate 1 are thus in the plane as shown in FIG Surface of the semiconductor substrate 1 obtained areas 2 inserted, which from PN transition areas 12 are limited.
In Weiterbildung des Verfahrens nach der Erfindung werden nun innerhalb der Bereiche 2 weitere Zonen ebenfalls durch IonenimFiantation, vorzugsweise unter Ausnutzung des Gitterführungs-Effektes, hergestellt.In a further development of the method according to the invention are now within of the areas 2 further zones also by ion implantation, preferably below Utilization of the grid guide effect, established.
Es ist besonders günstig, eine Maskierungsschicht aus Teilschichten zu verwenden, welche aus unterschiedlich im Vakuum mittels Kathodenzerstäubung oder einer Gas ätzung, beispielsweise auch mit Anwendung einer Glimmentladung abtragbaren Materialien bestehen, deren Abtragungsgeschwindigkeiten sich um mehr als den Faktor 10 unterscheiden Dies erlaubt nämlich die Entfernung des schwer abtragbaren Materials zwischen zwei lonenimPlantationsprozessen ohne Entfernung des Halbleitersubstrats aus dem Reaktionsraum der Ionenimplantationsvorrichtung, so daß das Halbleitersubstrat im Vakuum verbleiben kann.It is particularly advantageous to have a masking layer made up of partial layers to use which from different in the vacuum by means of cathode sputtering or a gas etching, for example, can also be removed with the use of a glow discharge Materials exist whose removal rates are greater than the factor 10 differentiate This allows the removal of the difficult to remove material between two ion implantation processes without removing the semiconductor substrate from the reaction space of the ion implantation device, so that the semiconductor substrate can remain in a vacuum.
Eine solche Weiterbildung des Verfahrens nach der Erwindung wird anhand der Figuren 3 und 4 im folgenden beschrieben. Als Beispiel der Herstellung einer monolithisch ancegrierten Schaltung wird angenommen, wie die Fig . 4 veranschaulicht, daß im linken Bereich 2 ein nichtlaterales Transistorelement, im mittleren Bereich ein PN-Diodenelement und im rechten Bereich ein Widerstandselement mit einer Abschnürzone 8 erzeugt werden soll, welche gleichzeitig mit der Emitterzone 5 des Planar ransistorelements hergestellt wird Bei der Verwendung einer Maskierungsschicht 3 aus Siliziumdio#id cder Siliziumnitrid werden zunächst die Öffnungen in der Maskierungsschicht 3 durch Oxydation des aus Silizium bestehenden Halbleitersubstrats 1 oder auch durch Aufbringen von Siliziumdioxid geschlossen und innerhalb der Bewandungen der Maskierungsschicht 3 eine zweite Maskierungsschicht 10 erzeugt, welche die Öffnungen zur Erzeugung der Basiszone 4, der einen Zone des PN-Diodenelements und der Widerstandszone 7 des Widerstandselements aufweist.Such a further development of the method according to the invention is based on of Figures 3 and 4 described below. As an example of making a monolithically integrated circuit is assumed, as shown in Fig. 4 illustrates that in the left area 2 a non-lateral transistor element, in the middle area a PN diode element and in the right area a resistance element with a cut-off zone 8 is to be generated, which ransistorelements simultaneously with the emitter zone 5 of the planar When using a masking layer 3 made of silicon diode The silicon nitride is first through the openings in the masking layer 3 Oxidation of the semiconductor substrate 1 made of silicon or by application closed by silicon dioxide and within the walls of the masking layer 3 produces a second masking layer 10, which the openings for production the base zone 4, the one zone of the PN diode element and the resistance zone 7 of the resistance element.
Die Öffnungen in der zweiten Maskierungsschicht 10 werden anschließend durch eine weitere Maskierungsschicht 11 aus einem durch Kathodenzerstäubung oder mittels Gasätzung in einem reaktionsfähigen Restgas des Vakuums wesentlich leichter als die zweite Maskierungsschicht 10 und die Maskierungsschicht 3 abtragbaren Material geschlossen.The openings in the second masking layer 10 are then made by a further masking layer 11 one by sputtering or by means of gas etching in a reactive residual gas in the vacuum easier to remove than the second masking layer 10 and the masking layer 3 Material closed.
Diese weitere Maskierungsschicht 11 enthält die Öffnung für die Implantation der Emitterzone 5 und der Abschnürzone 8 des Widerstandselements. Es ist besonders einfach, zu diesem Zweck eine weitere Maskierungsschicht 11 aus Photolack zu verwenden, in der die erforderlichen Öffzungen in üblicher Weise mittels Belichtung durch eine Photomaske und Herauslösung der ungehärteten Teile hergesçellt werden.This further masking layer 11 contains the opening for the implantation the emitter zone 5 and the cut-off zone 8 of the resistance element. It is special simply to use a further masking layer 11 made of photoresist for this purpose, in which the necessary openings in the usual way by means of exposure through a Photomask and removal of the uncured parts can be produced.
Unter Vermeidung des sogenannten Dip-Effektes - vgl.Avoiding the so-called dip effect - cf.
1,Scientia Electrica" X, Fasc. (1964) Seiten 108 und 109 -wird anschließend die Implantation der Emitterzone 5 zusammen mit der Einschnürzone 8 vor der Implantation der Basiszone 4 mit der Zone 6 des PN-Diodenelements und der Widerstandszone 7 durchgeführt. Zwischen diesen beiden Implantationen mit Dotierungen unterschiedlichen Leitungstyps wird die äußere Maskierungsschicht 11 aus Photolack durch Kathodenzerstäubung, gegebenenfalls durch HF-Glimmentladung im Vakuum mit einem oxydierenden Restgehält, entfernt. Auf diese Weise werden die Öffnungen in der Maske 10 freigelegt.1, Scientia Electrica "X, Fasc. (1964) pages 108 and 109 - is followed by the implantation of the emitter zone 5 together with the constriction zone 8 before the implantation the base zone 4 with the zone 6 of the PN diode element and the resistance zone 7 carried out. Between these two implantations with dopings of different conductivity types the outer masking layer 11 is made of photoresist by cathode sputtering, if necessary by HF glow discharge in a vacuum with an oxidizing residue. on in this way the openings in the mask 10 are exposed.
ttach den beiden Implantationsschritten wird in bekannter Weise ein Alterungsprozess bei erhöhten Temperaturen durchgeführt, wobei die Ladungsträger aktiviert und die Strahlenschäden des Halbleitergitters ausgeheilt werden.After the two implantation steps, a Aging process carried out at elevated temperatures, with the charge carriers activated and the radiation damage to the semiconductor lattice healed.
Durch das vorstehend beschriebene Verfahren wird der Prozessaufwand somit erheblich vereinfacht. Außerdem verbleiben die Halbleiterplatten vom Basis- bis zum Emitterimplantationsprozess im Vakuum.The process described above reduces the process effort thus considerably simplified. In addition, the semiconductor plates remain from the base to the emitter implantation process in a vacuum.
Da bei der Ionenimplantation die Oberflächenkonzentrationen ziemlich niedrig liegen - die Gaußverteilung hat ihr Maximum im Kristall abhängig von der Beschußenergie -~~, sind niederohmige Kontakte nur über eine besondere Behandlung, jedoch ohne größeren Prozessaufwand, erreichbar.As in the ion implantation, the surface concentrations are quite are low - the Gaussian distribution has its maximum in the crystal depending on the Bombardment energy - ~~, low-resistance contacts are only possible through special treatment, but can be achieved without major process effort.
Der Kontaktwiderstand kann grundsätzlich durch Abtragen des Halbleitermaterials an den KonLaktstellen oder durch oberflächliches Einbringen von Dotierungsmaterial zumindest an den Kontakts-cellen erniedrigt werden.The contact resistance can basically be achieved by removing the semiconductor material at the contact points or by superficial introduction of doping material be lowered at least at the contact cells.
Das Einbringen von Dotierungsmaterial kann durch eine zusätzliche Ionenimplantation oder auch durch eine Eindiffusion erfolgen. Im übrigen kann der Kontaktwiderstand auch durch eine Ausdiffusion des implantierten Dotierungsmaterials an die llalbleiteroberfläche unter geeigneter Wahl er Temperatur bei der bereits erwähnten Temperung erniedrigt werden.The introduction of doping material can be carried out by an additional Ion implantation or by diffusion. Incidentally, the Contact resistance also due to outdiffusion of the implanted doping material to the semiconductor surface with a suitable choice of temperature at the already mentioned tempering are lowered.
Außerdem ist es möglich, den Kontaktwiderstand dadurch zu erniedrigen, daß an den Kontaktstellen das Halb3.eitermaterial bei Verwendung geeigneter Maskierurigen durch Ätzen, insbesondere durch eine Plasmaätzung oder auch durch eine Gasätzung,abgetragen wird. Dabei werden niederohmigere Teile der zu kontaktierenden Zonen freigelegt.It is also possible to lower the contact resistance by that the semiconductor material is used at the contact points when suitable masking elements are used removed by etching, in particular by plasma etching or also by gas etching will. In the process, lower-resistance parts of the zones to be contacted are exposed.
Das Verfahren nach der Erfindung hat nicht nur den Vorteil, daß der herkömmliche Prozess des epitaxialen Aufbringens einer Schicht auf das Halbleitersubstrat entbehrlich wird.The method according to the invention not only has the advantage that the conventional process of epitaxially depositing a layer on the semiconductor substrate becomes dispensable.
Es ergibt sich auch der Vorteil einer erheblichen Flächeneinsparung, da praktisch keine Unterstrahlung der Maske rungsschicht erfolgt, wie es beim Planardiffusionsprozess der Fall ist. Ferner können leicht herstellbare Maski.erungsschichten aus Photolack verwendet werden. Es ist ferner auch die Herstellung hochohmiger Widerstände mit geringen Toleranzen mög#ich. Auch besteht die Justiermöglichkeit der Elementeigenschaften durch einen Temperungs-Nachimplantations-Prozess nach dem Herstellen der Verbindung zwischen den Zonen. Schließlich sind beim Verfahren nach der Erfindung schädliche Oberflächen-Effekte weitgehend unterdrückt, da die Maximalkonzentration der Dotierungen unter der Halbleiteroberfläche liegt.There is also the advantage of a considerable saving of space, since there is practically no under-radiation of the mask, as is the case with the planar diffusion process the case is. In addition, easily producible masking layers made of photoresist be used. It is also the production of high resistance Resistors with small tolerances are possible. There is also the possibility of adjustment the element properties through a tempering post-implantation process according to the Establishing the connection between the zones. Finally, the procedure is after the invention, harmful surface effects largely suppressed, since the maximum concentration the doping is below the semiconductor surface.
9 Patentansprüche 1 Blatt Zeichnung mit 4 Figuren9 claims 1 sheet of drawing with 4 figures
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19742449768 DE2449768A1 (en) | 1974-10-19 | 1974-10-19 | Monolithically integrated circuit prodn. - uses masking layer against ion implantation between regions into which elements are to be deposited |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19742449768 DE2449768A1 (en) | 1974-10-19 | 1974-10-19 | Monolithically integrated circuit prodn. - uses masking layer against ion implantation between regions into which elements are to be deposited |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2449768A1 true DE2449768A1 (en) | 1976-04-22 |
Family
ID=5928680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19742449768 Withdrawn DE2449768A1 (en) | 1974-10-19 | 1974-10-19 | Monolithically integrated circuit prodn. - uses masking layer against ion implantation between regions into which elements are to be deposited |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE2449768A1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2386137A1 (en) * | 1977-03-31 | 1978-10-27 | Ibm | FORMATION PROCESS OF AN INTEGRATED DEVICE OF THE NON-EPITAXIAL BIPOLAR TYPE |
| EP0103653A1 (en) * | 1982-09-20 | 1984-03-28 | Deutsche ITT Industries GmbH | Method of making a monolithic integrated circuit with at least one bipolar planar transistor |
-
1974
- 1974-10-19 DE DE19742449768 patent/DE2449768A1/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2386137A1 (en) * | 1977-03-31 | 1978-10-27 | Ibm | FORMATION PROCESS OF AN INTEGRATED DEVICE OF THE NON-EPITAXIAL BIPOLAR TYPE |
| EP0103653A1 (en) * | 1982-09-20 | 1984-03-28 | Deutsche ITT Industries GmbH | Method of making a monolithic integrated circuit with at least one bipolar planar transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19704996C2 (en) | Process for the production of an IGBT component | |
| DE3019850C2 (en) | ||
| EP0018520B1 (en) | Elimination process of crystal defects produced in n-type layers of a silicon semiconductor device by phosphorus ion implantation and device produced by this method | |
| EP0020998B1 (en) | Process for making a bipolar transistor with an ion-implanted emitter | |
| DE2626739A1 (en) | METHOD FOR MANUFACTURING MONOLITHICALLY INTEGRATED SEMICONDUCTOR CIRCUITS WITH DIELECTRIC INSULATION ZONES CAUSED BY ION BOMB ELEMENTS | |
| DE2812740A1 (en) | METHOD OF MANUFACTURING A VERTICAL BIPOLAR INTEGRATED CIRCUIT | |
| EP0001574B1 (en) | Semiconductor device for resistance structures in high-density integrated circuits and method for making it | |
| DE2529598C3 (en) | Process for the production of a monolithically integrated semiconductor circuit with bipolar transistors | |
| EP0071665B1 (en) | Method of producing a monolithic integrated solid-state circuit with at a least one bipolar planar transistor | |
| EP0006510B1 (en) | Method of forming adjacent impurity regions of different doping in a silicon substrate | |
| DE2749607C3 (en) | Semiconductor device and method for the production thereof | |
| DE2728985A1 (en) | SEMI-CONDUCTOR COMPONENTS WITH A MINIMAL NUMBER OF CRYSTAL LATTICE LINES | |
| DE2449012C2 (en) | Process for the production of dielectrically isolated semiconductor areas | |
| DE2124764C3 (en) | Method for manufacturing a semiconductor device | |
| DE2615754A1 (en) | STRUCTURE FORMED FROM A SUBSTRATE AND A MASK AND PROCESS FOR THEIR PRODUCTION | |
| DE2103468A1 (en) | Method for manufacturing a semiconductor device | |
| EP0028786B1 (en) | Ion implantations method | |
| EP0003330B1 (en) | Process for producing integrated semiconductor devices having adjacent heavily doped semiconductor regions of the opposite-conductivity type | |
| DE3736369C2 (en) | ||
| WO2003015163A2 (en) | Method for the parallel production of an mos transistor and a bipolar transistor | |
| EP0062725A1 (en) | Method of making an integrated planar transistor | |
| DE2157633A1 (en) | PROCESS FOR THE PLANAR DIFFUSION OF ZONES OF A MONOLITHICALLY INTEGRATED SOLID-STATE CIRCUIT | |
| DE2162219A1 (en) | Method for producing a field effect transistor | |
| EP0270703B1 (en) | Method of producing a monolithic integrated circuit comprising at least one bipolar planar transistor | |
| EP0133204A1 (en) | Method of making a DMOS transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OD | Request for examination | ||
| 8130 | Withdrawal |