DE2444205B2

DE2444205B2 - CIRCUIT ARRANGEMENT FOR PULSE GENERATORS IN REMOTE COMMUNICATION SYSTEMS, IN PARTICULAR TELEPHONE SWITCHING SYSTEMS

Info

Publication number: DE2444205B2
Application number: DE19742444205
Authority: DE
Inventors: Klaus Dipl.-Ing. 8000 München Jung
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1974-09-16
Filing date: 1974-09-16
Publication date: 1976-10-21
Also published as: DE2444205A1

Description

3030th

Die Erfindung betrifft eine Schaltungsanordnung zur Beeinflussung der Dauer von über einen Ausgang einer Inipulsquelle empfangenen und über den Ausgang eines Und-Gatters wieder abzugebenden Impulsen, welches einen mit der Impulsquelle über eine als Laufzeitglied dienende Verzögerungsleitung verbundenen ersten Eingang und einen mit der Impulsquelle unter Umgehung der Verzögerungsleitung verbundenen rwcitcn Eingang aufweist.The invention relates to a circuit arrangement for influencing the duration of an output of a Inipulsquelle received and via the output of an AND gate again to be emitted pulses, which one connected to the pulse source via a delay line serving as a delay line Input and one connected to the pulse source bypassing the delay line rwcitcn input.

Eine Schaltungsanordnung dieser Art ist bereits durch die deutsche Offenlegungsschrift 17 62 938 bekannt. Sie fceigt eine Schaltungsanordnung zur Beeinflussung der Dauer von über den Ausgang einer Impulsquelle empfangenen und über den Ausgang eines Und-Gatters übzugebenden Impulsen. Die bekannte Schaltungsan-Ordnung läßt sich also dazu verwenden, die von einer Impulsquelle empfangenen Impulse dadurch auf ein bestimmtes gewünschtes zeitliches Maß zu bringen, daß mit Hilfe einer Verzögerungsleitung die von der llmpulsquelle ursprünglich abgegebenen Impulse in einem jeweils erforderlichen Ausmaß verlängert werden. Die Dauer der verlängerten und letztlich abzugebenden Impulse resultiert also einerseits aus der Dauer der von der Impulsquelle ursprünglich erzeugten Impulse und andererseits aus der Verzögerungswirkung der Verzögerungsleitung. Die Dauer der verlängerten und letztlich abzugebenden Impulse ist also u. a. von der Dauer der von der Impulsquelle ursprünglich erzeugten Impulse abhängig. Dabei hängt also auch die Konstanz der verlängerten Impulse von der Konstanz der von der Impulsquelle ursprünglich erzeugten Impulse ab.A circuit arrangement of this type is already known from German Offenlegungsschrift No. 17 62 938. she fceigt a circuit arrangement for influencing the Duration of received via the output of a pulse source and via the output of an AND gate impulses to be transmitted. The known circuit arrangement can therefore be used by one Pulse source to bring received pulses to a certain desired time level that with the help of a delay line the pulses originally emitted by the pulse source in be extended to the extent necessary in each case. The duration of the extended and ultimately The pulses to be emitted thus result on the one hand from the duration of the pulses originally generated by the pulse source Pulses and, on the other hand, from the delay effect of the delay line. The duration of the extended and ultimately the impulses to be emitted are, inter alia. on the duration of that originally generated by the pulse source Impulses dependent. The constancy of the extended impulses depends on the constancy of the Pulse source originally generated pulses.

Ferner sind in einer Schaltungsanordnung der bekannten Art die letztlich abzugebenden Impulse — wie bereits erwähnt — gegenüber den von der Impulsquelle ursprünglich erzeugten Impulsen verlängert. Die Fähigkeit einer Schaltungsanordnung der bekannten Art, nämlich die Dauer der von der Impulsquelle ursprünglich erzeugten Impulse zu beeinflussen, läßt sich also immer nur im Sinne einer Impulsveriängerung zu Nutze machen. Gegenüber den letztlich abzugebenden Impulsen vorgegebener konstanter Dauer müssen die von der Impulsquelle ursprünglich erzeugten Impulse immer kleiner sein. Schwankungen der Impulsdauer der von der Impulsquelle ursprünglich erzeugten Impulse lassen sich mit der bekannten Schaltungsanordnung dann nicht mehr beherrschen, wenn die Dauer dieser Impulse einmal die für die letztlich abzugebenden Impulse geforderte konstante Dauer überschreitet.Furthermore, in a circuit arrangement of the known type, the pulses ultimately to be emitted - as already mentioned - compared to the pulses originally generated by the pulse source. The ability of a circuit arrangement of the known type, namely the duration of the To influence the impulse source originally generated impulses can only be used in the sense of a Make use of pulse lengthening. Compared to the impulses ultimately to be emitted, it is more constant The duration of the pulses originally generated by the pulse source must always be smaller. Fluctuations in the pulse duration of the pulses originally generated by the pulse source can also be used the known circuit arrangement no longer dominate when the duration of these pulses once the exceeds the constant duration required for the pulses that are ultimately to be emitted.

Für die Erfindung besteht die Aufgabe, bei Verwendung einer Schaltungsanordnung der bekannten Art zur Beeinflussung der Dauer von über einen Ausgang einer Impulsquelle emofangenen und über den Ausgang eines Und-Gatters wieder abzugebenden Impulsen eine solche Beeinflussung nicht nur im Sinne einer Impuls-Verlängerung, -,ondern — je nach Erfordernis — auch im Sinne einer Impulsverkürzung zur Wirkung gelangen zu lassen und hierbei zugleich die Konstanz der Dauer dor über d<iS Und-Gatter letztlich abzugebenden Impulse von der Konstanz der von der Impulsquellc ursprünglich erzeugten Impulse unabhängig zu machen.The object of the invention is, when used a circuit arrangement of the known type for influencing the duration of an output of a Receive a pulse source and send pulses again via the output of an AND gate such influence not only in the sense of an impulse lengthening, -, alternate - depending on requirements - also in In the sense of a shortening of the momentum to take effect and at the same time the constancy of the duration pulses ultimately to be emitted via d <iS AND gate to make independent of the constancy of the impulses originally generated by the impulse source.

Die Aufgabe der Erfindung wird dadurch gelöst, daß mit einem der beiden Eingänge des Und-üaucrs ein Negationsgatter in Reihe geschaltet ist.The object of the invention is achieved in that with one of the two inputs of the and-üaucrs Negation gate is connected in series.

In einer erfindungsgemäßen .Schaltungsanordnung zur Beeinflussung der Dauer von Impulsen kann in vorteilhafter Weise die Dauer der von der Impulsquelle ursprünglich erzeugten Impulse sowohl kleiner als auch größer sein als die Dauer der letztlich abzugebenden Impulse der vorgegebenen konstanten Dauer, ferner ist die Konstanz der abzugebenden Impulse in einer erfindungsgemäßen Schaltungsanordnung unabhängig von der Konstanz der von der Impulsquellc ursprünglich ei zeugten Impulse.In a circuit arrangement according to the invention to influence the duration of pulses can advantageously be the duration of the pulse source originally generated pulses be both smaller and larger than the duration of the ultimately to be emitted Pulses of the predetermined constant duration, furthermore the constancy of the pulses to be emitted independently in a circuit arrangement according to the invention of the constancy of the impulses originally produced by the impulse source.

Für eine Realisierung der Erfindung bestehen grundsätzlich zwei Möglichkeiten. Gemäß einer ersten Weiterbildung der Erfindung sind die Negationsgatter und die Verzögerungsleitung mit zwei verschiedenen Eingängen des Und-Gatters separat in Reihe geschaltet. Diese Weiterbildung der Erfindung ist besonders aufwandsparend, weil sie unter Vermeidung einer invertierenden Wirkung bei der Beeinflussung der Dauer von Impulsen den Aufwand nur eines einzigen Negationsgatters erfordert.There are basically two possibilities for realizing the invention. According to a first The negation gates are a further development of the invention and the delay line with two different inputs of the AND gate connected separately in series. This development of the invention is particularly cost-saving because it avoids a inverting effect in influencing the duration of impulses the effort of only a single one Negation gate requires.

Eine andere Weiterbildung der Erfindung sieht vor. daß das Negationsgatter in Reihe mit der Verzögerungsleitung geschaltet ist. Diese Weiterbildung der Erfindung ist dann vorteilhaft, wenn in Verbindung mit der Beeinflussung der Dauer von Impulsen eine Impuls-Invertierung (Vertauschung von Impuls und Impulspause) erwünscht ist. Diese Weiterbildung der Erfindung hat außerdem den Vorteil, daß sich die Laufzeit des Negationsgatters zu der der Verzögerungsleitung addiert, statt sich von ihr zu subtrahieren. Die Verzögerungsleitung kann dementsprechend kürzer bemessen werden. LJm einerseits den zuletzt angegebenen Vorteil zu erzielen, andererseits aber eine Inipulsinvertierung zu vermeiden, ist es gemäß einer weiteren Ausbildung der zuletzt angegebenen Weiterbildung der Erfindung möglich, in Reihe mit dem Ausgang der Impulsquelle ein weiteres Negationsgatter zu schalten.Another development of the invention provides. that the negation gate is in series with the delay line is switched. This development of the invention is advantageous when used in conjunction with the influencing of the duration of pulses a pulse inversion (exchange of pulse and Interpulse period) is desired. This development of the invention also has the advantage that the The running time of the negation gate is added to that of the delay line instead of being subtracted from it. the The delay line can be made shorter accordingly. LJm on the one hand the last specified To achieve an advantage, but on the other hand to avoid an pulse inversion, it is according to one further training of the last-mentioned development of the invention possible in series with the To switch a further negation gate output of the pulse source.

In der Zeichnung ist ein Ausführungsbeispiel der Erfindung dargestellt, ai'f welches diese jedoch keineswegs beschränkt ist.In the drawing, an embodiment of the invention is shown, but this is by no means is limited.

An dem Ausgang eines Oszillators OS ist über einAt the output of an oscillator OS is about a

't't

v_7v_7

Megaiions-Gatter G 1 einerseits der eine Eingang eines Und-Gauers G 3 angeschlossen. An dem Ausgang des Negations-Gatiers G 1 ist außerdem der Eingang eines zweiten Negations-Gatters G 2 angeschlossen. An dessen Ausgang ist eine als Laufzeitglied dienende Verzögerungsleitung L angeschlossen. Deren anderes Ende ist mit dem anderen Ausgang des LJnd-Gatters G 3 verbunden.Megaiion gate G 1 on the one hand connected to the one input of an AND Gauers G 3. The input of a second negation gate G 2 is also connected to the output of the negation gate G 1. A delay line L serving as a delay element is connected to its output. Its other end is connected to the other output of the Lnd gate G 3.

Während vom Oszillator OS abgegebener Impulse liegt am Eingang des Negations-Gatters G 1 eine logische 1. Eine über dessen Ausgang bis dahin abgegebene logische 1 wird für die Dauer des Impulses durch eine logische 0 ersetzt. Die im Ruhezustand am Ausgang des Negations-Gatiers G 1 liegende logische 1 hat im Ruhezustand am Ausgang des weiteren Negations-Gutters C 2 und folglich auch am anderen Ende der als Zeitglied dienenden Verzögerungsleitung L wiederum eine logische 0 zur Folge. Folglich liegt im Ruhezustand an dem einen Eingang des Und-Gauers C 3 eine logische 1 und am anderen Eingang eine logische 0. Folglich liegt auch am Ausgang des llnd-Gatters G 3 im Ruhezustand eine logische 0.During the pulses emitted by the oscillator OS , a logic 1 is present at the input of the negation gate G 1. A logic 1 emitted via its output up to that point is replaced by a logic 0 for the duration of the pulse. The logic 1 at the output of the negation gate G 1 in the idle state results in a logic 0 in the idle state at the output of the further negation gate C 2 and consequently also at the other end of the delay line L serving as a timing element. Consequently, in the idle state, there is a logical 1 at one input of the AND gate C 3 and a logical 0 at the other input. Consequently, there is also a logical 0 at the output of the llnd gate G 3 in the idle state.

Rir die Dauer des Impulses hegt also am Ausgang des Negations-Gatters G 1 und folglich am Eingang des u eiteren Negations-Gatiers G 2 eine logische (J. Infolgedessen erscheint am Ausgang des Negations-(jatters G 2 während des Impulses wiederum eine logische 1. Der vom Negations-Gatter G 2 in Form einer logischen 1 abgegebene Impuls gelangt zeitlich verschoben zum unteren Eingang des LJnd-Gatters G 3. Wahrend des am unteren Eingang des Und-Gauers G 3 anliegenden, zeitlich verschobenen Impulses erscheint am oberen Eingang desselben Gauers infolge Beendigung des Mim Oszillator OS abgegebenen Impulses aufgrund Negation durch das Negations-Gatier G I weder eine logische 1. Infolgedessen wird \0i11 Und-Gatter G 3 eine logische 1 über seinen Ausgang abgegeben. Sobald der übet die Verzögerungsleitung /. auf den unteren Eingang des Und-Gauers G 3 abgegebene, gegenüber dem ursprünglichen Impuls des Oszillators OS zeitlich verschobene impuls beende! ist. erscheint am Ausgang des Und-Gauers G 3 wieder eine logische 0. Di«¹ Dauer des \um Und-Gatter G 3 in I orm einer logischen 1 abgegebenen Impulses ist also gleich der durch die Verzögerungsleitung L verursachien zeitlichen Verschiebung des über sie übertragenen Iinpuist-s. Hierbei kommt diejen.ge zeitliche Verschiebung praktisch zum Trage;!, die /wischen dem Ende des vom Negations-Gaiter Gl invertierten Impulses und zwischen dem Ende des über das weitere Negations-Gutter (72 und über die \ cryögcrunusiciliirii: I. übertragenen inversen. zeitlich verschobenen Impulse·* liegt. In diese zeitliche Verschiebung geht die Reaktionszeit des Negations-Gatters G 2 mit ein.For the duration of the pulse there is a logical (J. As a result, a logical 1 appears at the output of the negation gate G 2 during the pulse at the output of the negation gate G 1 and consequently at the input of the other negation gate G 2 . the shifted arrives in time in the form of a logic 1 output pulse from the negation gate G 2 to the lower entrance of the LJnd gate G 3. While the applied to the lower input of the AND Gauers G 3, time-shifted pulse appears at the upper input of the same Gauers As a result of the termination of the pulse emitted by the Mim oscillator OS due to negation by the negation gate G I neither a logic 1. As a result, a logic 1 is output via its output of the AND-Gauers G 3 emitted, compared to the original pulse of the oscillator OS, the impulse terminate! appears at the output of the AND-Gauers G 3 wi Eder a logic 0. Di orm ^"1 Duration of \ to AND gate G I 3 in a logic 1 output pulse is therefore equal to the verursachien by the delay line L time shift of the transmitted over them Iinpuist-s. This time shift comes into play practically;!, Which / between the end of the inverted impulse from the negation gaiter G1 and between the end of the inverse transmitted via the further negation gate (72 and via the \ cryögcrunusiciliirii: I. The response time of the negation gate G 2 is included in this time shift.

Es ist ebensogut auch möglich, anstelle der beiden Negatio"s-Gatter Gl und (7 2 ein einziges Negations Gatter zu verwenden, das in Reihe mit dem oberen Eingang des Und-Galters G 3 zu '.ehalten wäre. In diesem Falle würden also die übe;· die Negations-Gatter G 1 und G 2 verlaufenden Stromkreise direkt durchgehen. It is just as well possible to use a single negation gate instead of the two negation gates Gl and (7 2, which would be held in series with the upper input of the AND gate G 3. In this case go directly through the circuits running through the negation gates G 1 and G 2.

Schließlich sei auch noch erwähnt, daß die Verzögerungsleitung /. als Koaxialkabel ausgebildet ist. Die durch die erfindungsgemäße Schaltungsanordnung zu erzeugenden Impulse liegen im Nanosckundenbereich.Finally, it should also be mentioned that the delay line /. is designed as a coaxial cable. the The pulses to be generated by the circuit arrangement according to the invention are in the nanosecond range.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patent claims:

1. Circuit arrangement for influencing the duration of an output of a pulse source pulses received and to be emitted again via the output of an AND gate, which one connected to the pulse source via a delay line serving as a delay line Input and one connected to the pulse source bypassing the delay line having a second input, characterized in that that with one of the two inputs of the AND-gate a negation gate is sounded in series is.

2. Circuit arrangement according to claim 1. characterized characterized in that the negation gate is connected in series with the second input of the AND gate is.

3. Circuit arrangement according to claim 1. characterized characterized in that the negation gate is connected in series with the delay line.

4. Circuit arrangement according to claim 2, characterized in that a further negation gate in Series is connected to the output of the pulse source.