DE2440917A1 - Semiconductor device with chip with surface pn-junction - has passivating glass layer on junction containing surface - Google Patents
Semiconductor device with chip with surface pn-junction - has passivating glass layer on junction containing surfaceInfo
- Publication number
- DE2440917A1 DE2440917A1 DE2440917A DE2440917A DE2440917A1 DE 2440917 A1 DE2440917 A1 DE 2440917A1 DE 2440917 A DE2440917 A DE 2440917A DE 2440917 A DE2440917 A DE 2440917A DE 2440917 A1 DE2440917 A1 DE 2440917A1
- Authority
- DE
- Germany
- Prior art keywords
- glass
- junction
- layer
- glass layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/427—Cooling by change of state, e.g. use of heat pipes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
Halbleiteranordnung Die Erfindung betrifft eine Halbleiteranordnung, die ein Halbleiter-Plättchen mit wenigstens einem an der Oberfläche freiliegendell PN-Übergang und mit einer Passivierungs-Glasschicht aufweist, wobei die Passivierungs-Glasschicht die Oberfläche des Plättchens mit dem freiliegenden PN-Übergang bedeckt. Semiconductor arrangement The invention relates to a semiconductor arrangement, including a semiconductor die with at least one surface exposed PN junction and having a passivation glass layer, the passivation glass layer covers the surface of the chip with the exposed PN junction.
Bei Hochleistungs-Halbleiteranordnungen werden in jüngster Zeit immer höhere Anforderungen beispielsweise hinsichtlich eines wirtschaftlichen Herstellungsverfahrens, einer kompakten Bauweise, hinsichtlich einer erhöhte Belastbarcit durch den steuerbaren Strqm, eines leichten Einbaus usw. gestellt. Um diesen Forderungen Rechnung zu tragen, wurden Verdampfungskühl-Systeme entwickelt, Gemäß den Verdampfungskühl-Systemen wird das Hochleistungs-Halbleiterelement zunächst in ein hermetisch abschliessendes Gehäuse gebracht, oder mit eilier hermetisch abschliessenden Verkleidung umgeben, und danach wird das Gehäuse mit dem Bauelement, bzw. das verkleidete Bauelement in eine inaktive, verdampfbare Flüssigkeit, beispielsweise in Freon getaucht.In recent times, high-performance semiconductor devices are becoming higher requirements, for example with regard to an economical manufacturing process, a compact design, with regard to an increased load capacity due to the controllable Strqm, easy installation, etc. provided. To meet these demands, became Evaporative cooling systems developed, according to the evaporative cooling systems that will High-performance semiconductor element initially in a hermetically sealed housing brought, or surrounded with hermetically sealed cladding, and then is the housing with the component, or the clad component in an inactive, vaporizable liquid, for example immersed in freon.
Bei Verdampfen der inaktives Flüssigkeit wird die von dem Halbleiter-Bauelement erzeugte Wärme über das entsprechende Gehäuse oder über eine oder mehrere Elektrode abgeführt, wodurch das Halbleiter- Battclenent gekühlt wird.When the inactive liquid evaporates, the of the semiconductor component generated heat via the corresponding housing or via one or more electrodes dissipated, whereby the semiconductor Battclenent is cooled.
Bei Halbleiter-Anordnungen, die gemäß dem bekannten, zuvor beschriebenen Verdampfungs-Kühl-Systern gefühl werden, traten Schwierigkeiten insofern auf, als die Kühlwirkung im Vergleich zu einer direkten Wär-meableitung von der Oberfläche der Halbleiter-Bauelemente gering ist. Dies hatte seinen Grund in der unvollständigen Passivierung der Oberfläche des Hochleistungs- Halbleiterbauelements.In semiconductor arrangements according to the known, previously described Evaporative cooling systems are felt, difficulties have arisen in that the cooling effect compared to direct heat dissipation from the surface the semiconductor components is low. This was due to the incomplete Passivation of the surface of the high-performance semiconductor component.
Bischer wurden verschiedene Passivierungsverfahren auf dem Gebiet der Hochleistungs-Halbleiterbauelemente angewandt Halbleiter-Bauelemente , bei denen die bekannte Passivierung vorgenommen wurde, konnten in diesen Zustand jedoch nicht in die verdampfungskühl-Flüssigkeit eingebracht werden. Wenn beispielsweise ein mit einer Schutzschicht aus Silikonlack oder Silikon-Kautschuk versehenes Halbleiter-Bauelement in diesem Falle in eine Verdampfungs-Kühl-Flüssigkeit eingegeben wird, nimmt die Spannung, die von der Verdajipfungskühl-Flüssigkoit ausgehalten werden kann, während des Betriebs ab, weil Dampf gegenüber Silikonlack und Silikonkautschuk eine hohe Permeabilität aufweist.Various passivation methods have been used in the field of high-performance semiconductor components applied semiconductor components in which the known passivation was carried out, but could not in this state be introduced into the evaporative cooling liquid. For example, if a Semiconductor component provided with a protective layer of silicone varnish or silicone rubber in this case is added to an evaporation cooling liquid, takes the tension that the evaporative cooling liquid can withstand, during operation, because vapor has an effect on silicone varnish and silicone rubber has high permeability.
Dies ist dann der Fall, wenn das Hochleistungs-IIalbleitel-bauelerlent mit einer Schutzschicht aus Siliziumdoxid oder Siliziumnitrid versehen ist, weil die Schicht nur eine Dicke in der Größenordnung von einigen tausendstel Angstrom-Einheiten aufweist, so daß jede Verunreinigung auf der Oberfläche dieser Schicht eine Änderung der Oberflächenzustände des Ilalbieitermaterials im Bauelement zur Folge hat.This is the case when the high-performance semiconductor device is not built is provided with a protective layer of silicon oxide or silicon nitride because the layer is only a few thousandths of an Angstrom unit thick so that any contamination on the surface of that layer will change the surface conditions of the Ilalbieitermaterials in the component result.
Daher können Halbleiter-Bauelemente, die mit der Passivierungsschicht aus silizium-Dioxid oder Siliziumnitrid versehen sind, nicht verwendet werden, wenn die Bauelemente unter diesen Umständen in die Verdampfungs-Kühlflüssigkeit eingegeben werden.Therefore, semiconductor components can be made with the passivation layer made of silicon dioxide or silicon nitride should not be used if the components entered under these circumstances in the evaporative cooling liquid will.
Bei bekannten Passivierungsverfabren, bei denen Glas verwendet wird, wurde die Oberfläche des Siliziumplättchens mit einer Glasschicht überzogen, die eine Dicke von 2 bis 5 Mikron aufweist. Bei Glasschichten mit einer Dicke von 2 bis 5 Mikrons war es bisher nicht möglich, kleine Löcher und feinlunker, die in derartigen Glasschichten enthalten sind, vollständig zu verhindern. Aufgrund dieser feinen Löcher verschlechterten sich bei Hochleistungs-Halbleiterbauelementen, die eine dünne Glas-Schutzschicht aufwiesen, die Sperrspannungs-Eigenschaften, wenn die Bauelemente in einei Verdampfungs-Kühlflüssigkeit arbeiteten. Es ist zlfar möglich, die Glasschichten so dick zu macher, daß sie frei von kleinen Löchern und Feinlunkern sind, jedoch können zu dicke Glasschichten brechen, weil der Wärmeausdehnungskoeffizient des Passivierungsglases beträchtlich größer ist als der Wärmeausdehnungskoeffizient von Silizium, aus dem die entspredenden Halbleiter-Bauelemente hergestellt sind. Daher können Halbleiter-Bauelemente , die mit einer Glas-Schutzschicht versehen sind, in der Verdampfungs-Kühl-Flüssigkeit nicht betrieben werden.In known passivation processes in which glass is used, the surface of the silicon wafer was coated with a layer of glass which has a thickness of 2 to 5 microns. For glass layers with a thickness of 2 up to 5 microns it was previously not possible to find small holes and pinholes that were in such glass layers are contained to prevent completely. Based on these pinholes deteriorated in high performance semiconductor devices that exhibited a thin protective glass layer, the reverse voltage properties when the components worked in an evaporative coolant. It is possible to to make the layers of glass so thick that they are free of small holes and pinholes are, however, glass layers that are too thick can break because of the coefficient of thermal expansion of the passivation glass is considerably greater than the coefficient of thermal expansion of silicon, from which the corresponding semiconductor components are made. Therefore, semiconductor components can be provided with a protective glass layer are not operated in the evaporation cooling liquid.
Wenn man umgekehrt ein Passivierungsglas ver'endet, das etwa einen Wärmeausdehnungskoeffizienten wie Silizium aufweist, besitzt das Passivierungsglas eine Erveichungstemperatur, die höher ist als der Schmelzpunkt (er kann bei 577° C liegen) einer Aluminium-Silizium-Verbindung, die beispielsweise dazu verwendet wird, ein Siliziumplättchen zur Befestigung des Plättchens auf einer olybdän-Platte durch Hartlöten anzubringen. Ein solches Glas kann daher nicht als Schutz für die Oberfläche der Halbleiter-Bauelemente Verwendet werden. Wenn das Glas einen Erweichungspunkt aufweist, der kleiner ist als der Schmelzpunkt einer Hartlöt-Substanz, die zum Befestigen eines Siliziumplättchens auf eine Molybdän-Platte durch Hartlöten verwendet wird, so sind diese Eigenschaften des Glases zur Passivierung nicht ausreichend.Conversely, if you use a passivation glass, such as a Has thermal expansion coefficients like silicon, has the passivation glass a softening temperature that is higher than the melting point (it can be 577 ° C) an aluminum-silicon compound, which is used for this purpose, for example is, a silicon wafer to attach the wafer to an olybdenum plate to be attached by brazing. Such a glass can therefore not be used as protection for the Surface of the semiconductor components are used. When the glass has a softening point which is lower than the melting point of a brazing substance used for fixing a silicon wafer is used on a molybdenum plate by brazing, so these properties of the glass are not sufficient for passivation.
Der Erfindung liegt daher die Aufgabe zugrunde, Hochleistungs-Halbleiter-Bauteile zu schaffen, die auch bei direktem Eingeben in eine Verdampfungs-Kühlflüssigkeit verwendet werden können.The invention is therefore based on the object of providing high-performance semiconductor components to create that even when entering directly into an evaporative cooling liquid can be used.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, da die Glasschicht mit einer Abschlußschicht aus einer Glassorte überzogen ist, deren Erweichungs temperatur kleiner ist als die des Glases, aus dem die Glasschicht hergestellt ist.According to the invention, this object is achieved in that the glass layer is covered with a final layer of a type of glass, the softening temperature is smaller than that of the glass from which the glass layer is made.
Vorzugsweise sollte der Wärmeausdehnungs-Koeffizient des die Abschluß-Schicht bildenden Glases etwa gleich dem Wärmeausdehnungs-Koeffizienten von Silizium sein.Preferably the coefficient of thermal expansion of the final layer should be forming glass must be approximately equal to the coefficient of thermal expansion of silicon.
Anhand der Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert. Es zeigen: Figur 1 einen Querschnitt einer Halbleiterdiode gemäß der vorliegenden Erfindung, Figur 2 einen Teilquerschnitt der Diode gemäß Figur 1, wie sie in einer Verdampfungs-Kühlflüssigkeit eingetaucht ist, Figur 3 einen Querschnitt eines Thyristors gemäß der vorliegenden Erfindung, und Figur 4 einen Teilquerschnitt des in Fig. 3 dargestellten Thyristors.With reference to the drawings, the invention is exemplified below explained in more detail. They show: FIG. 1 a cross section of a semiconductor diode according to FIG of the present invention, FIG. 2 shows a partial cross section of the diode according to FIG 1, as it is immersed in an evaporative cooling liquid, FIG. 3 a Cross section of a thyristor according to the present invention, and FIG. 4 shows a Partial cross-section of the thyristor shown in FIG. 3.
Bei einer Halbleiterdiode , wie sie in Fig. 1 dargestellt ist, weist ein als Ganzes mit dem Bezugszeichen 10 versehenes Siliziumplättchen einen N-leitenden Siliziumbereich 1 mit hohem spezifischen Widerstand und einen P-leitenden Siliziumbereich 2 mit niederem spezifischen Widerstand auf, wobei diese beiden Bereiche , im vorliegenden Falle die untere Fläche des N-leitenden Bereichs und die obere Fläche des P-leitenden B-reichs, aneinandergrenzen und dazwischqn einen PN-Übergang 3 bilden. Der P-leitende Silizium-Bereich 2 kann dadurch gebildet werden, daß Gallium von der unteren Seite her in das N-leitende Silizium -Plättchen eindiffundiert wird. Die Seitenfläche des aus dem N-und P-leitenden Bereichen 1 und 2 gebildeten Plättchens verläuft schräg, bzw. verjüngt sich, so daß die Fläche des P-leitenden Bereichs 2 kleiner ist als die Fläche des N-leitenden Bereichs 1 , wobei der P-N-Übergang 3 an der seitlichen, schräg verlaufenden Fläche des Plättchens bloß liegt.In a semiconductor diode, as shown in Fig. 1, has a silicon wafer provided as a whole with the reference number 10 has an N-conductive type Silicon area 1 with high resistivity and a P-type silicon area 2 with low resistivity, these two ranges, in the present case Trap the bottom surface of the N-type Area and the top surface of the P-conducting B-region, adjoin one another and form a PN junction 3 in between. The P-type silicon region 2 can be formed by gallium from the lower side is diffused into the N-conductive silicon plate. The side surface of the small plate formed from the N- and P-conductive areas 1 and 2 runs obliquely or tapers so that the surface of the P-conductive area 2 is smaller than the area of the N-conductive region 1, the P-N junction 3 is bare on the side, sloping surface of the plate.
Der P-leitende Bereich 2 weist eine Anodenelektrode Ii in Form einer Platte auf, deren eine Fläche mit der freiliegenden Fläche des P-leitenden Bereichs 2 in ohmschen Kontakt steht, und deren anderen Fläche vergoldet ist. In entspreclmder Weise weist der N-leitende Bereich 1 eine Kathodenelektrode 5 in Form einer Platte auf, deren eine Fläche im ohmschen Kontakt mit der freiliegenden Fläche des. N-leitenden Bereichs 1 steht und deren andere Fläche vergoldet ist.The P-conductive region 2 has an anode electrode Ii in the form of a Plate on, one face of which with the exposed face of the P-type area 2 is in ohmic contact, and the other surface is gold-plated. In corresponding The N-conductive region 1 has a cathode electrode 5 in the form of a plate on, one surface of which is in ohmic contact with the exposed surface of the. N-conductive Area 1 is and the other surface is gold-plated.
Danach wird die seitliche, schräg zulaufende Fläche des Silizium-Plättchens mit einer Glasschicht 6 überzogen, die eine Dicke von 2 bis 5 Mikron aufweist.Then the side, tapering surface of the silicon plate covered with a layer of glass 6 having a thickness of 2 to 5 microns.
Aus der Zeichnung ist zu entnehmen, daß die erste Glasschicht 6 weiterhin den äusseren Kantenteil der freiliegenden Fläche des N-leitenden Bereichs 1 bedeckt, wobei die beiden Seiten dieser Glasschicht 6 an die Anoden- und Kathodenelektrode 4 und 5 angrenzen.From the drawing it can be seen that the first glass layer 6 continues covers the outer edge part of the exposed surface of the N-conductive region 1, the two sides of this glass layer 6 to the anode and cathode electrodes 4 and 5 are adjacent.
Dann wird eine dichtende Glasschicht 7 aufgebracht, UL1 die Glasschicht 6 zu beiden und um mit der seitlichen Begrenzung der beiden Elektroden 4 und 5 in Kontakt zu kommen. Die Glasschicht 7 weist eine Dicke von etwa 1 - 2 mm auf und besitzt einen Erweichungspunkt , der kleiner ist als bei der Glasschicht 6.Then a sealing glass layer 7 is applied, UL1 the glass layer 6 to both and around with the lateral boundary of the two electrodes 4 and 5 to get in touch. The glass layer 7 has a thickness of approximately 1-2 mm and has a softening point that is smaller than that of the glass layer 6th
Die Diode gemäß der vorliegenden Erfindung wird daher von zwei Passivierungsschichten bzw. - Lagen gescllützt die übereinander liegen.The diode according to the present invention is therefore made up of two passivation layers or - layers covered that lie on top of each other.
Um die erste Passivierungsschicht 6 auf dem Siliziumplättchen aufzubringen, wird zunächst mit feinkörnigem Sand die Seitenfläche des Plättchens sandgestrahlt, um dieser Seitenfläche einen schrägen Verlauf zu geben. Danach wird die seitliche, schräg zulaufende Fläche des Plättchens mit einer Ätzlösung geätzt, die hauptsächlich aus Salpetersäure und Fluß säure besteht und anschliessend mit destilliertem Wasser abgespült. Danach wird das auf diese Weise behandelte Plättchen und eine Edelstahlelattrode in eine Suspension gegeben, in der pulverisiertes Glas in Äthyl-Azetat suspendiert ist. Uber dem Plättchen und der Elektrode wird eine Spannung angelegt, so daß das Plättchen hinsichtlich der Elektrode auf einer positiven Spannung gehalten wird, so daß sich das pulverisierte Glas an der geätzten Fläche des Plättchens entsprechend dem elektrophoresischen Vorgang anlagert. Da wird das angelagerte Glaspulver auf 5700 C erhitzt und bildet die Glasschicht 6.In order to apply the first passivation layer 6 on the silicon wafer, the side surface of the plate is first sandblasted with fine-grain sand, to give this side surface a sloping course. Then the side, tapered surface of the plate etched with an etching solution, which mainly consists of nitric acid and hydrofluoric acid and then with distilled water rinsed off. Then the plate treated in this way and a stainless steel electrode placed in a suspension, suspended in the powdered glass in ethyl acetate is. A voltage is applied across the plate and the electrode, so that the Plate is kept at a positive voltage with respect to the electrode, so that the powdered glass conforms to the etched surface of the platelet attaches to the electrophoresis process. Since the deposited glass powder is on 5700 C and forms the glass layer 6.
Das pulverisierte Glas kann vorzugsweise aus einem Bleiglas bestehen, das 74 Gewicht-% Bleioxid ( PbO ) , 19 Gewicht-% Siliziumdioxid ( SiO2), zwei Gewichts-o Aluminiumoxid ( Al203 ) und 5 Gewicht-% Bortrioxid (B2O3) enthält und eine Erweichungstemperatur von etwa 540° C aufweist.The powdered glass can preferably consist of a lead glass, the 74% by weight lead oxide (PbO), 19% by weight silicon dioxide (SiO2), two weight o Contains aluminum oxide (Al203) and 5% by weight boron trioxide (B2O3) and a softening temperature of about 540 ° C.
Die Abschlußschicht 7 ist auf der Passivierungs-Schicht 6 aufgebracht, in dem ein Brei aus pulverisiertem Glas mit niederem Erweichungspunlct mit Wasser vermischt mit einer Dicke von 1 - 2 mm auf die Glasschicht 6 aufgebracht und auf 4500c erhitzt wird. Es ist erforderlich, daß das Glas für die Abschlußschicht 7 eine niedrigere Erweichungstemperatur als das Glas für die Glasschicht 6 und weiterhin einen thermischen Ausdehnungs-Koeffizienten aufweist, der dem Wärme- Ausdehnungs-Koeffizienten von Silizium mit 26,2 x 10-7 / °C praktisch gleich ist. Das Glas der Abschlußschicht kann auch einen Wärme-Ausdehnungskoeffizienten von 100 x 10 7/ C oder darunter aufweisen. Glas mit einem Wärme-Ausdehnungskoeffizienten, der die gerade angegebenen Werte übersteigt, neigt dazu, zu brechen.The final layer 7 is applied to the passivation layer 6, in which a slurry of powdered glass with a low softening point with water mixed with a thickness of 1-2 mm on the glass layer 6 and applied 4500c is heated. It is necessary that the glass for the final layer 7 a softening temperature lower than that of the glass for the glass layer 6 and further has a coefficient of thermal expansion that corresponds to the coefficient of thermal expansion of silicon with 26.2 x 10-7 / ° C is practically the same. The glass of the final layer can also have a coefficient of thermal expansion of 100 x 10 7 / C or below. Glass with a coefficient of thermal expansion equal to the values just given exceeds, tends to break.
Beispielsweise kann ds Glas der zweiten Schicht aus einem Lötglas mit niederem Schmelzpunkt bestehen1 das dazu verwendet wird, Glasteile abzudichten. Dabei wurde festgestellt, daß ein für diesen Zweck geeignetes Glas ein Glas mit niederem Erweichungspunkt auf der Grundlage von PbO-B203 für Dichtungszwecke ist, dem Aluminiumoxid (Al2O3) und Siliziumdioxid ( SiO2) zur Verbesserung der Wasserbeständigkeit sowie Zinkoxid ( ZnO ) oder Vanadium Pentoxid V 205 ) zur Verringerung des Wärme-Ausdehnungskoeffizienten beigegeben ist. Das zuvor beschriebene Lötglas besitzt einen Erweichungspunkt zwischen 490° C un d 600° C und einen Wärme-Ausdehnungs-Koeffizienten von 100 ,; 10 7 0C oder darunter.For example, the glass of the second layer can be a solder glass with a low melting point1 which is used to seal glass parts. It was found that a glass suitable for this purpose is a glass with low softening point based on PbO-B203 for sealing purposes, aluminum oxide (Al2O3) and silicon dioxide (SiO2) to improve water resistance as Zinc oxide (ZnO) or vanadium pentoxide V 205) to reduce the coefficient of thermal expansion is attached. The solder glass described above has a softening point between 490 ° C and 600 ° C and a coefficient of thermal expansion of 100,; 10 7 0C or below.
Die in der zuvor beschriebenen Weise hergestellte Diode ist mit einer Abschluß-Glasschicht 7 bedeckt, die eine Dicke in der Größenordnung von 1 - 2 mm aufweist. Daher wird die Diode von der Umgebung und den Luftverunreinigungen nicht beeinflusst und kann ohne ein Gehäuse oder ein Verkleidung verwendet werden.The diode produced in the manner described above is with a Closing glass layer 7 covered, which has a thickness of the order of 1 to 2 mm having. Therefore, the diode is not affected by the environment and air pollutants affects and can be used without a case or cladding.
In Fig. 2 ist eine Halbleiterdiode gemäß der vorliegenden Erfindung dargestellt, die sich in einer inaktiven Flüssigkeit befindet, durch die die Verdainpfungs- Kühlwirkung erzeugt wird. Wie in Fig. 2 dargestellt, ist ein mit Nickel überzogener Kupferblock 8 an der Elektrodeiiplatte 4 für die Anode und ein weiterer Kupferblock 9 an der Elektrodenplatte 5 für die Kathode angebracht, wobei ein Druck auf die beiden Blöcke in entgegengesetzten Richtungen, wie in Fig. 2 durch Üe dargestellt, ausgeübt wird, damit das Dioden-auteil 10 mit den Elektroden 4 und 5 in Druckkontakt bleibt. Die Kupferblöcke 8 und 9 dienen als Anoden- bzw.Referring to Figure 2, there is a semiconductor diode in accordance with the present invention shown, which is located in an inactive liquid through which the evaporation Cooling effect is generated. As shown in Fig. 2, one is nickel plated Copper block 8 on the electrode plate 4 for the anode and another copper block 9 attached to the electrode plate 5 for the cathode, with a pressure on the two blocks in opposite directions, as shown in Fig. 2 by Üe, is exercised so that the diode component 10 is in pressure contact with the electrodes 4 and 5 remain. The copper blocks 8 and 9 serve as anode and
als Kathoden-Elektrode für die Diode. Jeder der beiden Blöcke 8 und 9 enthalten mehrere, im vorliegenden Falle drei parallele Einschnitted 12 oder '13, die sich parallel über die ganze Dberfläche der damit in Zusammenhang stehenden Elektrodenplatten 4 und 5 erstrecken und zur Oberfläche dieser Elektrodenplatten 4 oder 5 hin offen sind.as a cathode electrode for the diode. Each of the two blocks 8 and 9 contain several, in the present case three, parallel incisions 12 or 13, which are parallel over the entire surface of the related Electrode plates 4 and 5 extend and to the surface of these Electrode plates 4 or 5 are open.
Die in dieser Weise ausgebildete Anordnung wird in eine inaktive Verdapfungskühl-Flüssigkeit 14 eingetaucht, die sich in einem schematisch durch zwei wärmeisolierende Wände 11 dargestellten Behälter befindet, wobei die Flüssigkeit durch die Einkerbungen 12 und 13 fließen kann, so daß die Wärmeabgabe von den Elektrodenplatten 4 und 5 verbessert wird.The arrangement formed in this way is transformed into an inactive evaporative cooling liquid 14 immersed in a schematic diagram of two heat-insulating walls 11 is located, the liquid through the notches 12 and 13 can flow so that the heat dissipation from the electrode plates 4 and 5 is improved.
Bei der Anordnung gemäß Fig. 2 kann ein hoher Strom in den Kupferblock und über das Diodenelement 10 zum Kupferblock 9 fliessen, wobei das Diodenelement erhitzt wird. Die im Diodenelement 10 auftretende Wärme wird zusätzlich zur Wärmeableitung über die Blöcke 8 oder 9 direkt über die Oberfläche der Ilektrodenplatten 4 und 5 für die Anode und die Kathode und über die Abschluß-Glsschicht 7 aufgrund der Wirkungsweise der Verdampfungskühlung abgeführt, die durch die inaktive Flüssigkeit 14 auftritt. Daher kann die Temperatur des Dioderielementes 10 nicht leicht ansteigen, so daß ein höherer Strom durch das Element fliessen kann.With the arrangement according to FIG. 2, a high current can flow into the copper block and flow via the diode element 10 to the copper block 9, the diode element is heated. The heat occurring in the diode element 10 is additionally used to dissipate heat via the blocks 8 or 9 directly over the surface of the electrode plates 4 and 5 for the anode and the cathode and over the final glass layer 7 due to the Effectiveness of evaporative cooling dissipated by the inactive liquid 14 occurs. Therefore, the temperature of the diode element 10 cannot easily rise, so that a higher current can flow through the element.
In Fig. 3 ist ein Thyristor-Bauelement gemäß der vorliegenden Erfindung dargestellt. Das Thyristor-Element wird insgesamt durch das Bezugszeichen 10 gekennzeichnet und besteht aus einem Siliziumplättchen mit einem ersten N-eitenden Basisbereich 21, einem ersten P-leitenden Emitterbereich 22 der sich - wie aus Fig. 3 zu ersehen ist - an der unteren Fläche des ersten N-Leitenden Basisbereiches 21 befindet und zwischen diesen beiden Bereichen 21 und 22 ein PN-Übergang gebildet wird, einem zweiten P-leitenden Basisbereich 23,. der auf der oberen Fläche des ersten N-leitenden Basisbereiches 21 liegt und zwischen den Bereichen 21 und 23 einen PN-Übergang bildet, und mit einem zweiten N-leitenden Emittorbereich 24 in Form eines Ringes, der auf der freiliegenden -Fläche des zweiten P-leitenden Basisbereiches 23 liegt und einen PN-Übergang zwischen dem Bereich 24 und 23 bildet, wobei der iittelteil des zweiten'P-leitenden Basisbereiches 23 zur oberen Fläche des Plättchens hin freiliegt.In Fig. 3 is a thyristor device according to the present invention shown. The thyristor element is identified as a whole by the reference number 10 and consists of a silicon wafer with a first N-terminating base region 21, a first P-conducting emitter region 22 which - how from Fig. 3 can be seen - on the lower surface of the first N-conductive base region 21 is located and formed between these two areas 21 and 22, a PN junction , a second P-type base region 23 ,. the one on the upper surface of the first N-conductive base region 21 and between regions 21 and 23 forms a PN junction, and with a second N-conducting emitter region 24 in Shape of a ring that is placed on the exposed surface of the second P-type base region 23 and forms a PN junction between the region 24 and 23, the middle part of the second P-type base region 23 to the upper surface of the die is exposed.
Die drei PN-Ubergänge liegen an der Seitenfläche des Plättchens frei, wobei die Seitenfläche des Plättchens unter zwei verschiedenen Winkeln abgeschrägt ist.The three PN junctions are exposed on the side surface of the plate, the side surface of the plate being bevelled at two different angles is.
Wie bei der Anordnung gemäß Fig. i steht eine Fläche der Anoden-Elektrodenplatte 25 in ohmschen Kontakt mit dem ersten P-leitenden Emlierbereich 22 und die andere Fläche der Platte 25 ist vergoldet.As in the arrangement according to FIG. I, one surface of the anode electrode plate is standing 25 in ohmic contact with the first P-conductive Emlierbereich 22 and the other The surface of the plate 25 is gold-plated.
Eine als Kathode dienende Elektrodenplatte 26 in Form einer Ringscheibe steht in ohmschen Kontakt mit dem zweiten N-leitenden fritterbereich 24 und eine Steuerelektrode 27 ist in der Elektrodenplatte 26 für die Kathode angeordnet und steht in ohmschen Kontakt mit dem zweiten P-leitenden Basisbereich 23.An electrode plate 26 serving as a cathode in the form of an annular disk is in ohmic contact with the second N-conductive fritter region 24 and one Control electrode 27 is arranged in the electrode plate 26 for the cathode and is in ohmic contact with the second P-conductive base region 23.
Die seitliche, schräg zulaufende Fläche des Siliziumplättchens ist mit einer Passivierungs-Gichicht 6 bedeckt, die ihrerseits mit einer Abschluß-Glasschicht 7 überzogen ist. Die Glasschicht 6 und die Abschluß-Schicht 7 bestehen aus Glassorten, die den zuvor in Zusammenhang mit Fig. i beschriebenen Glas sorten entsprechen , und wobei diese Schichten 6 und 7 in der gleichen Weise wie zuvor in Zusammenhang mit Fig. 1 beschrieben, erzeugt werden.The side, sloping surface of the silicon wafer is covered with a passivation layer 6, which in turn is covered with a final glass layer 7th is covered. The glass layer 6 and the final layer 7 exist from types of glass which types the glass previously described in connection with FIG correspond, and these layers 6 and 7 in the same way as before described in connection with FIG. 1, are generated.
Daher wird das Thyristor-Bauelement 30 gemäß Fig. 3 wie das Diodenbauelement 10 gemäß Fig. 1 nicht durch die umgebende Luft beeinträchtigt und kann daher ohne eine sonst dafür verwendete Umwandung oder ohne ein Gehäuse verwendet werden.Therefore, the thyristor component 30 shown in FIG. 3 becomes like the diode component 10 according to FIG. 1 is not affected by the surrounding air and can therefore without a conversion otherwise used for this purpose or without a housing.
Wie in Fig. 4 dargestellt, befindet sich das in Schichtanordnung vorliegende Thyristorelement 30 zwischen zwei Kupferblöcken 8 und 9, die den in Fig. 2 dargestellten Kupferblöcken entsprechen, ;jedoch mit der Ausnahme, daß der Block 9 ein Durchgangsloch aufweist, durch das eine Leitung an die Steuerelektrode 27 lose hindurchgeht. Auf die beiden Blöcke Z und 9 wird - wie durch die Pfeile in Fig. 4 dargestellt - eine Kraft in entgegengesetzten Richtungen ausgeübt, wodurch das Bauelement 30 in Druckberührung mit den beiden Blöcken 8 und 9 bleibt. Dann wird die in dieser Seite hergestellten Anordnung in eine inaktive Verdampfungskühl-Flüssigkeit 15 eingetaucht, die sich in einen vollständig abgeschlossenen Behältnis befindet, das durch die beiden Seitenwände 11 , die aus irgendeinem geeigneten wärmeisolierenden Material bestehen, schematisch angedeutet ist.As shown in FIG. 4, that is in a layered arrangement Thyristor element 30 between two copper blocks 8 and 9, which are shown in FIG Copper blocks correspond, but with the exception that the block 9 has a through hole has through which a line to the control electrode 27 passes loosely. on the two blocks Z and 9 is - as shown by the arrows in Fig. 4 - one Force is exerted in opposite directions, placing component 30 in pressure contact with the two blocks 8 and 9 remains. Then the one made in this page Arrangement immersed in an inactive evaporative cooling liquid 15, which in a completely enclosed container, which is through the two side walls 11, made of any suitable heat insulating material, schematically is indicated.
Zusammengefasst schafft die vorliegende Erfindung Halbleiter-Bauteile, die direkt in eine Verdampfungskühl-Flüssigkeit eingetaucht und in zufriedensteilenker Weise hohe Leistungen aushalten können.In summary, the present invention creates semiconductor components, which are immersed directly in an evaporative cooling liquid and become more satisfied way can withstand high performance.
Obgleich die vorliegende Erfindung anhand einer Halbleiterdiode und eines Thyristors dargestellt und beschrieben worden ist, kann die vorliegende Erfindung natürlich auch in entsprechender Weise bei anderen Halbleiterbauelementen , beispielsweise bei Leistungsthyristoren angewandt werden.Although the present invention is based on a semiconductor diode and of a thyristor has been shown and described, the present invention naturally also in a corresponding manner for other semiconductor components, for example can be used for power thyristors.
Claims (3)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP48096310A JPS5046079A (en) | 1973-08-28 | 1973-08-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2440917A1 true DE2440917A1 (en) | 1975-03-27 |
Family
ID=14161437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2440917A Pending DE2440917A1 (en) | 1973-08-28 | 1974-08-27 | Semiconductor device with chip with surface pn-junction - has passivating glass layer on junction containing surface |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS5046079A (en) |
| DE (1) | DE2440917A1 (en) |
| SE (1) | SE390360B (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3611811A1 (en) * | 1985-04-10 | 1986-10-16 | Hitachi, Ltd., Tokio/Tokyo | DEVICE FOR STEAM COOLING A SEMICONDUCTOR |
-
1973
- 1973-08-28 JP JP48096310A patent/JPS5046079A/ja active Pending
-
1974
- 1974-08-27 DE DE2440917A patent/DE2440917A1/en active Pending
- 1974-08-27 SE SE7410847A patent/SE390360B/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3611811A1 (en) * | 1985-04-10 | 1986-10-16 | Hitachi, Ltd., Tokio/Tokyo | DEVICE FOR STEAM COOLING A SEMICONDUCTOR |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5046079A (en) | 1975-04-24 |
| SE390360B (en) | 1976-12-13 |
| SE7410847L (en) | 1975-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1764281C3 (en) | Method of manufacturing a semiconductor device | |
| DE2137534A1 (en) | Semiconductor component and method for its manufacture | |
| DE112014005031B4 (en) | Method for producing a semiconductor device and device for producing a glass layer | |
| DE1764951B1 (en) | MULTI-LAYER METALIZATION FOR SEMI-CONDUCTOR CONNECTIONS | |
| DE1929093B2 (en) | Semiconductor area diode | |
| DE2226613B2 (en) | PROTECTIVE DEVICE FOR AN INSULATING FIELD EFFECT TRANSISTOR | |
| DE2730566C3 (en) | Semiconductor device with a pn junction and method for the production thereof | |
| DE3051063C2 (en) | ||
| CH495633A (en) | Semiconductor device | |
| DE4410354C2 (en) | Power semiconductor component | |
| DE2549614C3 (en) | Semiconductor switch | |
| DE1296263B (en) | Process for producing a transistor and transistor produced by this process | |
| DE2340142A1 (en) | METHOD FOR MANUFACTURING SEMICONDUCTOR ARRANGEMENTS | |
| DE1764180B2 (en) | PROCEDURE FOR ADJUSTING THE CHARGE CARRIERS LIFE IN A LOCAL ZONE OF A SEMICONDUCTOR BODY | |
| DE1032405B (en) | Surface semiconductor with good heat dissipation | |
| DE1052572B (en) | Electrode system which contains a semiconducting single crystal with at least two parts of different types of conduction, e.g. B. crystal diode or transistor | |
| DE1489250A1 (en) | Semiconductor device and method of manufacturing it | |
| DE2306842C3 (en) | Process for producing a plurality of semiconductor elements from a single semiconductor wafer | |
| DE1297762B (en) | Junction field effect transistor | |
| DE7119982U (en) | SEMI-CONDUCTOR DEVICE | |
| DE2448014A1 (en) | CONTROLLED SILICON RECTIFIER AND METHOD FOR MANUFACTURING IT | |
| DE2440917A1 (en) | Semiconductor device with chip with surface pn-junction - has passivating glass layer on junction containing surface | |
| DE2745300C2 (en) | Mesa semiconductor device | |
| DE2153196A1 (en) | Electroluminescent display device | |
| EP0071915A2 (en) | Epitaxial transistor |